JP2004153557A - 光トランシーバモジュール - Google Patents
光トランシーバモジュール Download PDFInfo
- Publication number
- JP2004153557A JP2004153557A JP2002316338A JP2002316338A JP2004153557A JP 2004153557 A JP2004153557 A JP 2004153557A JP 2002316338 A JP2002316338 A JP 2002316338A JP 2002316338 A JP2002316338 A JP 2002316338A JP 2004153557 A JP2004153557 A JP 2004153557A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- output
- supply voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Communication System (AREA)
Abstract
【課題】モジュール内部の回路に供給される電源の電圧変動を低く抑えることができる光トランシーバモジュールを提供する。
【解決手段】光トランシーバモジュール1は、基板22を有する。基板22は、上部筐体78及び下部筐体80に収容される。基板22の裏面22bには、送信モジュール12、受信モジュール14、マルチプレクサ48、及びデマルチプレクサ50が実装される。基板22の表面22aには、電源回路44が実装される。電源回路44は第1のレギュレータ44aを有しており、第1の出力電源電圧をマルチプレクサ48及びデマルチプレクサ50へ提供する。電源回路44は抵抗素子44d及び44eを含む制御回路を含んでおり、第1の出力電源電圧が所定の電圧値に近づくよう制御する。
【選択図】 図2
【解決手段】光トランシーバモジュール1は、基板22を有する。基板22は、上部筐体78及び下部筐体80に収容される。基板22の裏面22bには、送信モジュール12、受信モジュール14、マルチプレクサ48、及びデマルチプレクサ50が実装される。基板22の表面22aには、電源回路44が実装される。電源回路44は第1のレギュレータ44aを有しており、第1の出力電源電圧をマルチプレクサ48及びデマルチプレクサ50へ提供する。電源回路44は抵抗素子44d及び44eを含む制御回路を含んでおり、第1の出力電源電圧が所定の電圧値に近づくよう制御する。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、光トランシーバモジュールに関する。
【0002】
【従来の技術】
時分割多重(TDM)伝送方式による通信システムにおいては、従来より光信号を送信する機能と受信する機能とが1つの装置内で実現されている。さらに近年では、この送信機能および受信機能に加えて、送信の際に光信号に変換される前の電気信号を多重化する機能、及び受信の際に光信号が変換された電気信号を分割する機能を備える光トランシーバモジュールが用いられている。また、近年の通信速度の高速化に応じて、10Gbpsといった高速通信に適用できる光トランシーバモジュールが実用化されつつある。
【0003】
【発明が解決しようとする課題】
このように高速化された光トランシーバモジュールの内部では、光信号に変換される前、あるいは変換された後の電気信号もまた高速で動作される。こういった電気信号の高速化に際して、電気信号の授受を行う回路に供給する電源は、電圧変動が小さく抑えられていることが非常に重要となる。電源電圧変動が大きいと、光トランシーバモジュールから出力する光信号が歪んだり、また光トランシーバモジュールが動作できなくなる等の影響を生ずる。
【0004】
本発明は、モジュール内部の回路に供給される電源の電圧変動を低く抑えることができる光トランシーバモジュールを提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明による光トランシーバモジュールは、基板と、電気信号を光信号に変換するための送信モジュールと、基板に実装され、送信モジュールに提供される送信信号を生成する第1の回路と、光信号を電気信号に変換するための受信モジュールと、基板に実装され、受信モジュールからの受信信号を受ける第2の回路と、基板に実装され、入力電源電圧を受ける入力及び出力電源電圧を第1の回路及び第2の回路に供給するための第1の出力を有し、入力電源電圧から出力電源電圧を生成する電源回路とを備え、基板が、電源回路の第1の出力と第1の回路及び第2の回路とを電気的に互いに接続する配線を有しており、電源回路が、出力電源電圧を所定の電圧値に近づけるように制御する制御回路を含む。
【0006】
本発明による光トランシーバモジュールは、基板上に電源回路を備え、該電源回路からの出力電源電圧は制御回路によって制御される。これによって、出力電源電圧は外部からの変動要因に殆ど影響されないので、第1の回路、第2の回路といった回路に供給される電源の電圧変動を低く抑えることができる。
【0007】
また、光トランシーバモジュールは、電源回路が、入力電源電圧の電圧値の絶対値が所定の電圧値の絶対値よりも大きい場合に出力電源電圧を生成する第1の生成回路と、入力電源電圧の電圧値の絶対値が所定の電圧値の絶対値よりも小さい場合に出力電源電圧を生成する第2の生成回路と、入力電源電圧の電圧値と所定の電圧値とを比較する比較回路と、比較回路による比較結果に基づいて第1の生成回路及び第2の生成回路のいずれか一方に入力電源電圧を提供する切替回路とをさらに含んでもよい。これによって、入力電源電圧の電圧値の絶対値と所定の電圧値の絶対値との大小関係にかかわらず、電源回路は所定の電圧値を有する出力電源電圧を回路に提供できる。
【0008】
また、光トランシーバモジュールは、基板に実装され、第1の回路及び第2の回路に電気的に接続される第3の回路をさらに備え、電源回路が、第1の出力から供給される出力電源電圧の電圧値とは異なる電圧値を有する出力電源電圧を第3の回路に供給するための第2の出力をさらに備え、基板が、電源回路の第2の出力と第3の回路とを電気的に互いに接続する配線を有することを特徴としてもよい。これによって、必要とする電源電圧が互いに異なるような複数の回路が基板上に存在しても、複数の電源を光トランシーバモジュール外部に設ける必要がなくなるので、通信機器の小型化が可能になる。
【0009】
また、光トランシーバモジュールは、電源回路が、制御回路に電気的に接続された位相補償回路をさらに含むとよい。
【0010】
【発明の実施の形態】
以下、図面とともに本発明による光トランシーバモジュールの好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【0011】
(第1の実施の形態)
図1は、本発明による光トランシーバモジュールの第1実施形態の構成を示す斜視図である。また、図2及び図3は、図1に示す光トランシーバモジュール1の構成を示す分解斜視図である。
【0012】
図1〜図3を参照すると、光トランシーバモジュール1は、送信モジュール12、受信モジュール14、コネクタ20、及び基板22を備える。
【0013】
基板22は、略長方形といった外形を有し、表面22a及び裏面22bにプリント配線が施されている。基板22は、その一辺に矩形の切欠22c及び22dを有する。また、基板22の裏面22bには、切欠22c及び22dを有する辺と対向する辺に沿ってコネクタ搭載領域22eが設けられる。
【0014】
コネクタ20は、コネクタ搭載領域22e上に搭載される。コネクタ20はBGA(Ball Grid Array)といった複数の端子を介して基板22のコネクタ搭載領域22e上に実装される。また、コネクタ20は複数の端子に電気的に接続された複数のリードピンを有している。複数のリードピンは、光トランシーバモジュール1が実装される図示しない基板上のコネクタ端子と連結される。これにより、光トランシーバモジュール1と外部との電気的接続が図られる。
【0015】
送信モジュール12は、電気信号である送信信号を光信号に変換するためのモジュールである。送信モジュール12は、バタフライパッケージ型といった形状であり、基板22の切欠22cに嵌まるように基板22に実装される。送信モジュール12は、素子収容部30及びファイバ接続部32を有している。素子収容部30は、半導体レーザといった発光素子、発光素子の発光状態をモニタするためのフォトダイオードといった受光素子、発光素子の温度をモニタするサーミスタ、及び発光素子の温度を制御するペルチェ素子を含む。素子収容部30の側面の高さ方向中央位置には、複数のリード端子42が設けられる。ファイバ接続部32は、集光レンズ及びフェルールを含む。フェルールには、光ファイバ58が挿入される。光ファイバ58は、集光レンズを介して発光素子と光学的に結合するよう位置合わせされている。
【0016】
受信モジュール14は、光信号を電気信号である受信信号に変換するためのモジュールである。受信モジュール14は、基板22の切欠22dに嵌まるように基板22に実装される。受信モジュール14は、素子収容部60及びファイバ接続部62を有する。素子収容部60は、フォトダイオードといった受光素子が樹脂封止されて構成される。素子収容部60の側面にはリード端子66が設けられる。ファイバ接続部62は、内部に光ファイバが挿入されたフェルールを、フェルールの一端を突出させた状態で樹脂封止して構成される。ファイバ接続部62の一対の側面には、光コネクタプラグ70の係合爪と係合される突起部が設けられる。光コネクタプラグ70は光ファイバ76の端部に設けられており、光コネクタプラグ70とファイバ接続部62とが互いに係合することによって光ファイバ76と受信モジュール14内部の受光素子とが光学的に結合される。
【0017】
光トランシーバモジュール1は、電源回路44、マルチプレクサ48といった第1の回路、デマルチプレクサ50といった第2の回路をさらに備える。また、光トランシーバモジュール1は、第3の回路をさらに備える。ここで第3の回路とは、マルチプレクサ48及びデマルチプレクサ50を除き、基板22に実装されている回路を指す。具体的には、第3の回路は、PLD(Programmable LogicDevice)54、PIC(Peripheral Interface Controller)56、ジッタフィルタ52、及びDAコンバータ57及び59といった半導体素子を含む回路である。
【0018】
電源回路44は、基板22の例えば表面22a上に実装される。電源回路44は、昇降圧型スイッチングレギュレータ(以下、レギュレータという)44a〜44c、及び抵抗素子44d〜44iを含む。また、電源回路44は、入力(図示せず)、第1の出力44j、第2の出力44k、及び第3の出力44lを有する。電源回路44の入力には、光トランシーバモジュール1の外部からコネクタ20を介して入力電源電圧が提供される。電源回路44の入力はレギュレータ44a〜44cそれぞれと電気的に接続されており、レギュレータ44a〜44cは入力電源電圧を受ける。電源回路44は、入力電源電圧から第1〜第3の出力電源電圧を生成する。
【0019】
第1の出力44jはレギュレータ44aと電気的に接続されており、第1の出力電源電圧を受ける。第1の出力44jは、基板22に設けられる配線パターン46cを介してマルチプレクサ48及びデマルチプレクサ50と電気的に接続されている。配線パターン46cは、スルーホール462cを有する。スルーホール462cは、基板22の表面22a上に設けられた配線パターン46cと、裏面22b上に設けられた配線パターン46cとを互いに接続する。マルチプレクサ48及びデマルチプレクサ50は、第1の出力44jから第1の出力電源電圧を受ける。
【0020】
第2の出力44kはレギュレータ44bと電気的に接続されており、第2の出力電源電圧を受ける。第2の出力44kは、配線パターン46dを介して基板22の表面に実装されたPLD54及びPIC56、並びに基板22の裏面に実装されたジッタフィルタ52と電気的に接続されている。配線パターン46dは、スルーホール462dを有する。スルーホール462dは、基板22の表面22a上に設けられる配線パターン46dと、裏面22b上に設けられる配線パターン46dとを互いに接続する。PLD54、PIC56、及びジッタフィルタ52は、第2の出力44kから第2の出力電源電圧を受ける。
【0021】
第3の出力44lはレギュレータ44cと電気的に接続されており、第3の出力電源電圧を受ける。第3の出力44lは、基板22に設けられる配線パターン46eを介してDAコンバータ57及び59と電気的に接続される。DAコンバータ57及び59は、第3の出力44lから第3の出力電源電圧を受ける。
【0022】
電源回路44は、第1〜第3の出力電源電圧それぞれが第1〜第3の所定の電圧値それぞれに近づくようフィードバック制御する制御回路を含む。ここで、第1〜第3の所定の電圧値は、第1〜第3の出力電源電圧それぞれの目標電圧値である。第1の出力電源電圧を制御する制御回路は抵抗素子44d及び44eを含んでおり、これらの抵抗値は第1の所定の電圧値に応じて選択される。抵抗素子44d及び44eは、第1の出力電源電圧を抵抗分圧した電圧をレギュレータ44aへ提供する。レギュレータ44aの内部では、抵抗分圧した電圧を参照して第1の出力電源電圧が第1の所定の電圧値に近づくように制御される。
【0023】
第2の出力電源電圧を制御する制御回路は抵抗素子44f及び44gを含んでおり、これらの抵抗値は第2の所定の電圧値に応じて選択される。抵抗素子44f及び44gは、第2の出力電源電圧を抵抗分圧した電圧をレギュレータ44bへ提供する。レギュレータ44bの内部では、抵抗分圧した電圧を参照して第2の出力電源電圧が第2の所定の電圧値に近づくように制御される。
【0024】
第3の出力電源電圧を制御する制御回路は抵抗素子44h及び44iを含んでおり、これらの抵抗値は第3の所定の電圧値に応じて選択される。抵抗素子44h及び44iは、第3の出力電源電圧を抵抗分圧した電圧をレギュレータ44cへ提供する。レギュレータ44cの内部では、抵抗分圧した電圧を参照して第3の出力電源電圧が第3の所定の電圧値に近づくように制御される。
【0025】
マルチプレクサ48は、BGAといった端子を有しており、基板22の例えば裏面22bのうち送信モジュール12の近傍に実装される。マルチプレクサ48は、配線46aを介して送信モジュール12のリード端子42と電気的に接続される。マルチプレクサ48は、光トランシーバモジュール1の外部からコネクタ20を介して送信信号をパラレル信号として受ける。このとき送信信号は、例えば16ビット幅を有するようなパラレル信号である。マルチプレクサ48は送信信号をパラレル信号からシリアル信号に変換する。マルチプレクサ48は、シリアル信号に変換された送信信号を送信モジュール12へ提供する。
【0026】
デマルチプレクサ50は、マルチプレクサ48と同様にBGAといった端子を有している。デマルチプレクサ50は、基板22の例えば裏面22bのうち受信モジュール14の近傍に実装される。デマルチプレクサ50は、配線46bを介して受信モジュール14のリード端子66と電気的に接続される。デマルチプレクサ50は、受信モジュール14から受信信号をシリアル信号として受ける。この受信信号は、受信モジュール14が光ファイバ76を介して光トランシーバモジュール1外部から受けた光信号を電気信号に変換したものである。デマルチプレクサ50は、受信信号を例えば16ビット幅を有するパラレル信号に変換する。デマルチプレクサ50は、コネクタ20を介して光トランシーバモジュール1外部へパラレル変換後の受信信号を提供する。
【0027】
PIC56は、基板22の例えば表面22a上に実装される。PIC56は、多機能マイクロコンピュータといった半導体素子であり、演算素子、記憶素子、シリアル通信回路、A/Dコンバータなどが1つのパッケージ内に収められている。PIC56はコネクタ20を介して光トランシーバモジュール1外部から制御信号を受ける。制御信号は、通信速度の設定やリセット動作を外部から行うための信号である。PIC56は、送信モジュール12に含まれるサーミスタからの温度信号、及び受光素子からの光量信号をA/Dコンバータに受ける。PIC56は、送信モジュール12に含まれるペルチェ素子へDAコンバータ57を介して発光素子の温度を制御するためのペルチェ電流を提供する。PIC56は、送信モジュール12へDAコンバータ59を介して駆動電流量を指示するための信号を提供する。なお、DAコンバータ57及び59は、基板22の例えば表面22a上に実装される。
【0028】
PLD54は、基板22の例えば表面22a上に実装される。PLD54は、PIC56のシリアル通信回路と電気的に接続されており、PIC56からの指示を受けてマルチプレクサ48やデマルチプレクサ50などの設定を行う。
【0029】
ジッタフィルタ52は、基板22の例えば裏面22b上のうちコネクタ20の近傍に実装される。ジッタフィルタ52は、コネクタ20を介して光トランシーバモジュール1外部から参照クロック信号を受ける。参照クロック信号は、マルチプレクサ48において用いられるクロック周波数を含む信号である。参照クロック信号は、例えば622.08MHz、あるいは155.52MHzといった周波数を有する。ジッタフィルタ52は、参照クロック信号に含まれるジッタ雑音を除去する。ジッタ雑音とは、例えば位相や周波数などの断続的な変化といったものである。そして、ジッタフィルタ52は、ジッタ雑音が除去された参照クロック信号をマルチプレクサ48へ提供する。
【0030】
また、光トランシーバモジュール1は、筐体24及びキャップ26をさらに備える。筐体24は、基板22を収容する。筐体24は、アルミや銅などの導電性を有する材料からなり、光トランシーバモジュール1を外部から電気的に遮蔽する。あるいは、光トランシーバモジュール1を外部から電気的に遮蔽するための部材を筐体24とは別に備えれば、筐体24の材料は任意である。
【0031】
筐体24は、上部筐体78及び下部筐体80を有する。上部筐体78は、基板22に沿って伸びる上壁部82と、上壁部82の縁部に設けられた側壁部84とを有する。下部筐体80は、基板22に沿って伸びる底壁部86と、底壁部86の縁部に設けられた側壁部88とを有する。底壁部86のコネクタ20に対応する部分は、貫通されて開口部90とされている。
【0032】
キャップ26は、発光モジュール12のファイバ接続部32を被覆するように設けられた円筒状の部材である。キャップ26は、その軸方向に沿って分割され、上部キャップ片96及び下部キャップ片98を有する。上部キャップ片96は、上部筐体78の側壁部84の送信モジュール12に対応する部分に上部筐体78と一体に設けられる。これに対し、下部キャップ片98は、筐体24とは別個に設けられる。下部キャップ片98は、上部筐体78と下部筐体80との間で挟持されるための基端部100を有する。下部キャップ片98は、基端部100によって上部筐体78と下部筐体80との間に固定される。
【0033】
上部筐体78は、ファイバ支持部106を有する。ファイバ支持部106は、受光モジュール14に接続される光コネクタプラグ70から伸びる光ファイバ76を支持する。ファイバ支持部106は、上部筐体78の側壁部84の受信モジュール14に対応する部分に上部筐体78と一体に設けられる。
【0034】
上部筐体78には、基板22がネジ112によって固定される。また、上部筐体78と下部筐体80とは、ネジ114を用いて組み付けられる。
【0035】
上記した光トランシーバモジュール1の動作を説明する。光トランシーバモジュール1外部からコネクタ20を介して電源回路44に入力電源電圧が供給される。入力電源電圧は、第1のレギュレータ44a、第2のレギュレータ44b、及び第3のレギュレータ44cそれぞれに供給される。
【0036】
第1のレギュレータ44aは、第1の出力電源電圧を生成する。このとき、制御回路に含まれる抵抗素子44d及び44eによって第1の出力電源電圧が抵抗分圧され、分圧された電圧が第1のレギュレータ44aにフィードバックされる。第1のレギュレータ44aは分圧された電圧を参照して、第1の出力電源電圧が第1の所定の電圧値に近づくように調整する。こうして、第1の所定の電圧値を有する第1の出力電源電圧が電源回路44の第1の出力44jから提供される。第1の出力電源電圧は、配線パターン46cを介してマルチプレクサ48及びデマルチプレクサ50に提供される。なお、第1の出力電源電圧は、第1の所定の電圧値を電源電圧値とする他の回路にも提供できる。
【0037】
第2のレギュレータ44bも第1のレギュレータ44aと同様にして、第2の所定の電圧値を有する第2の出力電源電圧を生成する。第2の出力電源電圧は、電源回路44の第2の出力44kから配線パターン46dを介してPLD54、PIC56、及びジッタフィルタ52に提供される。なお、第2の出力電源電圧は、第2の所定の電圧値を電源電圧値とする他の回路にも提供できる。
【0038】
第3のレギュレータ44cも第1のレギュレータ44aと同様にして、第3の所定の電圧値を有する第3の出力電源電圧を生成する。第3の出力電源電圧は、電源回路44の第3の出力44lから配線パターン46eを介してDAコンバータ57及び59に提供される。なお、第3の出力電源電圧は、第3の所定の電圧値を電源電圧値とする他の回路にも提供できる。
【0039】
光トランシーバモジュール1外部からコネクタ20を介してジッタフィルタ52へ、参照クロック信号が提供される。ジッタフィルタ52は、この参照クロック信号に含まれるジッタ雑音を除去し、ジッタ雑音を除去した参照クロック信号をマルチプレクサ48に提供する。
【0040】
光トランシーバモジュール1外部からコネクタ20を介してマルチプレクサ48へ、送信信号がパラレル信号として提供される。マルチプレクサ48は、送信信号をシリアル信号に変換して送信モジュール12へ提供する。送信モジュール12は、送信信号を電気信号から光信号へ変換し、光ファイバ58を介して光トランシーバモジュール1外部へ提供する。
【0041】
光トランシーバモジュール1外部から光ファイバ76を介して受信モジュール14へ、受信信号が光信号として提供される。受信モジュール14は、受信信号を光信号から電気信号に変換し、デマルチプレクサ50へ提供する。デマルチプレクサ50は、受信信号をシリアル信号からパラレル信号に変換し、コネクタ20を介して光トランシーバモジュール1外部へ提供する。
【0042】
本実施形態による光トランシーバモジュール1によって得られる効果について説明する。最近の光トランシーバモジュールは高速化されているので、マルチプレクサ、デマルチプレクサといった半導体素子の内部回路は高速に動作している。このように高速動作する回路にとって、電源電圧の変動は、信号波形の劣化や半導体素子の機能低下などをもたらす原因となる。そして、光信号波形の歪みや光トランシーバモジュールの機能停止といった悪影響を及ぼす。
【0043】
一般に光トランシーバモジュールは基板上に実装されるため、光トランシーバモジュールの近傍には高周波回路やスイッチング回路といったノイズ源が存在している。従来の光トランシーバモジュールでは、モジュール内部の回路に供給される電源電圧は光トランシーバモジュール1の外部から供給されるので、電源と光トランシーバモジュール1との間の配線を高周波回路やスイッチング回路の近くに設けることとなる。このため、これらのノイズ源から電源に対しノイズが重畳され、モジュール内部の回路に供給される電源電圧が変動する要因となっていた。
【0044】
これに対し、本実施形態による光トランシーバモジュール1では、基板22上に電源回路44を備え、電源回路44からの第1〜第3の出力電源電圧は制御回路によって第1〜第3の所定の電圧値に近づくよう制御される。これによって、第1及び第2の回路に供給される第1の出力電源電圧、及び第3の回路に供給される第2及び第3の出力電源電圧は光トランシーバモジュール1外部の変動要因に殆ど影響されないので、第1〜第3の回路に供給される電源の電圧変動を低く抑えることができる。
【0045】
(第2の実施の形態)
図4は、本発明による光トランシーバモジュールの第2実施形態の構成を示す第1のブロック図である。図4を参照すると、光トランシーバモジュール2は、基板250、電源部201といった電源回路、及びコネクタ217を備える。電源部201及びコネクタ217は、基板250上に実装される。電源部201は、第1のレギュレータ221、第2のレギュレータ222、及び第3のレギュレータ223を有する。また、電源部201は、入力201a、第1の出力201b、第2の出力201c、及び第3の出力201dを有する。入力201aは、コネクタ217を介して外部電源101と電気的に接続される。外部電源101は、光トランシーバモジュール2の外部、例えば光トランシーバモジュール2が実装される基板上に設けられる。また、入力201aは、第1のレギュレータ221、第2のレギュレータ222、及び第3のレギュレータ223それぞれと電気的に接続される。
【0046】
第1のレギュレータ221は、入力221a及び出力221bを有する。入力221aは、電源部201の入力201aと電気的に接続される。出力221bは、電源部201の第1の出力201bと電気的に接続される。これと同様に、第2のレギュレータ222は、入力222a及び出力222bを有する。入力222aは、電源部201の入力201aと電気的に接続される。出力222bは、電源部201の第2の出力201cと電気的に接続される。第3のレギュレータ223は、入力223a及び出力223bを有する。入力223aは、電源部201の入力201aと電気的に接続される。出力223bは、電源部201の第3の出力201dと電気的に接続される。
【0047】
外部電源101は入力電源電圧VIを生成し、入力電源電圧VIを第1のレギュレータ221、第2のレギュレータ222、第3のレギュレータ223へ提供する。第1のレギュレータ221は、入力電源電圧VIから第1の出力電源電圧VO1を生成し、第1の出力電源電圧VO1を電源部201の第1の出力201bへ提供する。同様に、第2のレギュレータ222は、入力電源電圧VIから第2の出力電源電圧VO2を生成し、第2の出力電源電圧VO2を電源部201の第2の出力201cへ提供する。第3のレギュレータ223は、入力電源電圧VIから第3の出力電源電圧VO3を生成し、第3の出力電源電圧VO3を電源部201の第3の出力201dへ提供する。
【0048】
光トランシーバモジュール2は、マルチプレクサ202といった第1の回路、デマルチプレクサ203といった第2の回路を備える。さらに、光トランシーバモジュール2は、第3の回路を備える。第3の回路は、APC(Auto Power Control)回路204、ATC(Auto Temperature Control)回路205、PIC206、PLD207、ジッタフィルタ208、及びIC209を含む回路である。IC209は、例えば第1実施形態におけるDAコンバータといった半導体素子である。第1〜第3の回路は、全て基板250上に実装される。
【0049】
電源部201の第1の出力201bは、マルチプレクサ202及びデマルチプレクサ203それぞれと電気的に接続される。そして、第1の出力201bからマルチプレクサ202及びデマルチプレクサ203それぞれへ、第1の出力電源電圧VO1が提供される。第1の出力電源電圧VO1は、例えば1.8Vといった第1の所定の電圧値を有する。
【0050】
電源部201の第2の出力201cは、APC回路204、ATC回路205、PIC206、PLD207、及びジッタフィルタ208それぞれと電気的に接続される。そして、第2の出力201cからAPC回路204、ATC回路205、PIC206、PLD207、及びジッタフィルタ208それぞれへ第2の出力電源電圧VO2が提供される。第2の出力電源電圧VO2は、例えば3.3Vといった第2の所定の電圧値を有する。
【0051】
電源部201の第3の出力201dは、IC209と電気的に接続される。そして、第3の出力201dからIC209へ、第3の出力電源電圧VO3が提供される。第3の出力電源電圧VO3は、例えば5.0Vといった第3の所定の電圧値を有する。なお、IC209は、例えば第1実施形態におけるDAコンバータを指す。
【0052】
図5は、図4に示した電源部201の内部回路を示す回路図である。図5を参照して、1つのレギュレータU1と、その周辺回路について説明する。なお、図5に示すレギュレータU1は、図4に示した第1のレギュレータ221、第2のレギュレータ222、及び第3のレギュレータ223に共通の構成を有する。
【0053】
図5を参照すると、レギュレータU1は、入力端子b〜f及びh〜jを有する。また、レギュレータU1は、出力端子a及びgを有する。レギュレータU1は、入力電源電圧VIを入力端子bに受ける。そして、レギュレータU1は、入力電源電圧VIから出力電源電圧VOを生成して出力端子gから出力する。この出力電源電圧VOは、図4に示した光トランシーバモジュール2における第1の出力電源電圧VO1、第2の出力電源電圧VO2、及び第3の出力電源電圧VO3となる。なお、レギュレータU1の内部構成については後述する。
【0054】
レギュレータU1の入力端子bは、ノードN1と電気的に接続される。入力端子cは、ノードN2と電気的に接続される。入力端子dは、ノードN3と電気的に接続される。入力端子eは、ノードN4と電気的に接続される。出力端子gは、ノードN5と電気的に接続される。出力端子aと入力端子fとは、インダクタL1を介して互いに電気的に接続される。インダクタL1は、入力電源電圧VIをフィルタリングするために用いられる。
【0055】
図5に示す回路は、端子E1及び端子E2を有する。これらの端子は、図4に示した第1のレギュレータ221の入力221a、第2のレギュレータ222の入力222a、及び第3のレギュレータ223の入力223aに対応する。すなわち、端子E1及びE2は、電源部201の入力201a、及びコネクタ217を介して外部電源101と電気的に接続される。そして、端子E1及びE2には端子E1側を正として入力電源電圧VIが供給される。
【0056】
端子E1は、ノードN1を介してレギュレータU1の入力端子bに電気的に接続される。端子E2は、レギュレータU1の入力端子jに電気的に接続される。そして、入力端子bと入力端子jとの間には入力電源電圧VIが供給される。また、端子E2は、GND電位端G1に接続されてGND電位とされる。
【0057】
端子E1と端子E2との間には、ノイズ除去のためのコンデンサC1が接続される。コンデンサC1としては、例えば容量10μF、耐圧6.3Vといったコンデンサが用いられる。また、端子E1と端子E2との間には、抵抗素子R4及びコンデンサC6が直列に接続される。そして、抵抗素子R4とコンデンサC6との接続部分は、ノードN2を介してレギュレータU1の入力端子cに電気的に接続される。また、抵抗素子R4とコンデンサC6との接続部分は、ジャンパーピンJP1の一接点に接続されており、ジャンパーピンJP1の他の接点はGND電位端G2に電気的に接続される。レギュレータU1の入力端子cに、入力電源電圧VI及びGND電位のどちらを提供するかがジャンパーピンJP1の状態によって選択される。こうして選択された電位は、レギュレータU1の駆動/非駆動を示すシャットダウン信号SSとしてレギュレータU1に用いられる。なお、抵抗素子R4としては、例えば抵抗値1MΩといった抵抗素子が用いられる。また、コンデンサC6としては、例えば容量0.047μFといったコンデンサが用いられる。
【0058】
また、端子E2は、抵抗素子R6及びノードN4を介してレギュレータU1の入力端子eに電気的に接続される。レギュレータU1は、レギュレータU1内部で用いられるクロック周波数を抵抗素子R6の抵抗値に応じて決定する。レギュレータU1の入力端子eは、抵抗素子R6によって生成されたクロック選択信号SCを受ける。抵抗素子R6としては、例えば抵抗値62kΩといった抵抗素子が用いられる。
【0059】
図5に示す回路は、端子E3をさらに有する。端子E3には、光トランシーバモジュール2の外部より同期用クロック信号SSYNCが提供される。端子E3は、ノードN3を介してレギュレータU1の入力端子dに電気的に接続される。また、端子E3は、ジャンパーピンJP2の一接点に電気的に接続される。この接点は、他の2つの接点のいずれかに電気的に接続されるか、あるいはどちらにも接続されない。他の2つの接点のうちの一方の接点は、GND電位端G3に電気的に接続される。他方の接点は、端子E1に電気的に接続される。すなわち、レギュレータU1の入力端子dには、モード信号SMとして、ジャンパーピンJP2の状態によって入力電源電圧VI、GND電位、及び同期用クロック信号SSYNCのうちのいずれか1つが提供される。モード信号SMが入力電源電圧VIを示す場合、レギュレータU1は、レギュレータU1内部で使用されるクロック周波数を変化させる。モード信号SMがGND電位を示す場合、レギュレータU1は、クロック周波数を固定する。モード信号SMが同期用クロック信号SSYNCを示す場合、レギュレータU1は、クロック周波数として同期用クロック信号SSYNCの周波数を用いる。
【0060】
図5に示す回路は、端子E4及びE5をさらに有する。端子E4は、ノードN5を介してレギュレータU1の出力端子gに電気的に接続される。端子E5は、GND電位端G4に電気的に接続される。すなわち、端子E4と端子E5との間にはレギュレータU1の出力端子gから出力電源電圧VOが提供される。なお、GND電位端G1〜G4は、互いに電気的に接続されている。
【0061】
端子E4とGND電位端G1との間にはノイズ除去用のコンデンサC2及びC7が並列に接続される。コンデンサC7としては、例えば容量1.0μF、耐圧6.3Vといったコンデンサが用いられる。コンデンサC2としては、例えば容量22μF、耐圧6.3Vといったコンデンサが用いられる。また、端子E4とGND電位端G1との間には、抵抗素子R1及びR2が直列に接続される。図1に示した抵抗素子抵抗素子R1及びR2としては、例えばそれぞれ抵抗値340kΩ、200kΩといった抵抗素子が用いられる。
【0062】
また、直列に接続された抵抗素子R1とR2との間の接続部分は、レギュレータU1の入力端子hに電気的に接続される。すなわち、入力端子hには、出力電源電圧VOが抵抗素子R1及びR2によって抵抗分圧されて生成されたフィードバック電圧VFBが提供される。また、抵抗素子R1及びR2の接続部分は、直列に接続された抵抗素子R5及びコンデンサC3を介して端子E4に電気的に接続される。抵抗素子R5としては、例えば抵抗値2.2kΩといった抵抗素子が用いられる。コンデンサC3としては、例えば容量220pFといったコンデンサが用いられる。
【0063】
また、抵抗素子R1及びR2の接続部分は、直列に接続されたコンデンサC4及び抵抗素子R3を介してレギュレータU1の入力端子iに電気的に接続される。そして、入力端子iには電圧値VCが提供される。コンデンサC4としては、例えば容量330pFといったコンデンサが用いられる。抵抗素子R4としては、例えば抵抗値15kΩといった抵抗素子が用いられる。
【0064】
図6は、図5に示したレギュレータU1の内部構成を示すブロック図である。また、図6には、図5に示した素子のうち抵抗素子R1、R2、R3、R5、及びコンデンサC3、C4も示されている。
【0065】
レギュレータU1は、シャットダウン部U11、切替部U12、オシレータ部U13、第1の出力生成部U14、第2の出力生成部U15、判定部U16、誤差生成部U17、及び基準電圧生成部U18を備える。
【0066】
シャットダウン部U11は、レギュレータU1の駆動/非駆動を制御するための要素である。シャットダウン部U11は、入力U11a及びU11b、並びに出力U11cを有する。入力U11aはレギュレータU1の入力端子bを介してノードN1に電気的に接続される。入力U11aは、ノードN1から入力電源電圧VIを受ける。また、入力U11bはレギュレータU1の入力端子cを介してノードN2に電気的に接続される。入力U11bは、ノードN2からシャットダウン信号SSを受ける。シャットダウン部U11は、レギュレータU1の駆動/非駆動、すなわち入力U11aに受けた入力電源電圧VIを出力U11cから提供するか否かを入力U11bに受けたシャットダウン信号SSに基づいて決定する。
【0067】
判定部U16は、第1の出力生成部U14及び第2の出力生成部U15のどちらにおいて出力電源電圧VOを生成するかを入力電源電圧VIの大きさに基づいて判定するための要素である。判定部U16は、入力U16a及びU16b、並びに出力U16cを有する。入力U16aはレギュレータU1の入力端子bを介してノードN1に電気的に接続される。入力U16aは、ノードN1から入力電源電圧VIを受ける。また、入力U16bはレギュレータU1の入力端子hを介して抵抗素子R1とR2との間の接続部分に電気的に接続される。入力U16bは、フィードバック電圧VFBを受ける。
【0068】
判定部U16は、入力電源電圧VIの電圧値の絶対値と所定の電圧値の絶対値との大小を比較する比較回路を含んでいる。ここで、所定の電圧値はレギュレータU1において生成される出力電源電圧VOの目標電圧値である。所定の電圧値は、図4に示した第1のレギュレータ221、第2のレギュレータ222、及び第3のレギュレータ223のそれぞれに対し、第1〜第3の所定の電圧値それぞれが設定される。判定部U16は、所定の電圧値に近づくように制御された出力電源電圧VOを比較に用いる。具体的には、フィードバック電圧VFBの電圧値に一定値を乗じた値と入力電源電圧VIとの大小を比較する。
【0069】
判定部U16における大小比較の結果、入力電源電圧VIの電圧値の絶対値が所定の電圧値の絶対値よりも大きい場合には、判定部U16は第1の出力生成部U14に出力電源電圧VOを生成させると判定する。また、入力電源電圧VIの電圧値の絶対値が所定の電圧値の絶対値よりも小さい場合には、判定部U16は第2の出力生成部U15に出力電源電圧VOを生成させると判定する。そして判定信号を出力U16cから切替部U12へ提供する。
【0070】
切替部U12は、判定部U16における比較結果に基づいて生成された判定信号に基づき、第1の出力生成部U14及び第2の出力生成部U15のいずれか一方に入力電源電圧VIを供給する切替回路を含んでいる。切替部U12は、入力U12a及びU12b、並びに出力U12c及びU12dを有する。入力U12aはシャットダウン部U11の出力U11cに電気的に接続される。入力U12aは、シャットダウン部U11から入力電源電圧VIを受ける。入力U12bは、判定部U16の出力U16cに電気的に接続される。入力U12bは、判定部U16から判定信号を受ける。出力U12cは、第1の出力生成部U14に電気的に接続される。出力U12dは、第2の出力生成部U15に電気的に接続される。切替部U12は、判定信号に基づいて出力U12c及びU12dのいずれか一方と入力U12aとを電気的に互いに接続する。
【0071】
オシレータ部U13は、第1の出力生成部U14及び第2の出力生成部U15へ提供するクロック信号CLを生成するための要素である。オシレータ部U13は、入力U13a及び出力U13bを有する。入力U13aはレギュレータU1の入力端子eを介してノードN4に電気的に接続される。入力U13aは、ノードN4からクロック選択信号SCを受ける。オシレータ部U13は、クロック選択信号SCに基づいたクロック周波数を有するクロック信号CLを生成する。オシレータ部U13は、出力U13bから第1の出力生成部U14及び第2の出力生成部U15へクロック信号CLを提供する。
【0072】
誤差生成部U17は、出力電源電圧VOが抵抗素子R1及びR2によって抵抗分圧された電圧値と、基準電圧VREFの電圧値との差を求めるための部分である。誤差生成部U17は、抵抗素子R1及びR2とともに出力電源電圧VOを所定の電圧値に近づけるように制御するための制御回路Bを構成する。誤差生成部U17は、入力U17a及びU17b、並びに出力U17cを有する。入力U17aは、基準電圧生成部U18に電気的に接続される。入力U17は、基準電圧生成部U18から基準電圧VREFを受ける。ここで、基準電圧VREFは基準電圧生成部U18において生成され、出力電源電圧VOの電圧値が所定の電圧値に近づくように定められた一定の電圧値を有する。入力U17bは、レギュレータU1の入力端子hを介して抵抗素子R1とR2との間の接続部分に電気的に接続される。入力U17bは、フィードバック電圧VFBを受ける。誤差生成部U17は、フィードバック電圧VFBの電圧値と基準電圧VREFの電圧値との差を示す誤差電圧VEを生成し、出力U17cから第1の出力生成部U14及び第2の出力生成部U15へ提供する。
【0073】
ここで、抵抗素子R1とR2との間の接続部分とノードN5との間には、コンデンサC3及び抵抗素子R5が直列に接続される。また、抵抗素子R1とR2との間の接続部分とレギュレータU1の入力端子iとの間には、コンデンサC4及び抵抗素子R3が直列に接続される。レギュレータU1の入力端子iは、レギュレータU1の内部において誤差生成部U17の出力U17cに電気的に接続される。このように設けられるコンデンサC3及びC4、並びに抵抗素子R3及びR5は、制御回路Bの位相を補償する位相補償回路Fを構成する。
【0074】
第1の出力生成部U14及び第2の出力生成部U15は、入力電源電圧VIに基づいて出力電源電圧VOを生成するための部分である。第1の出力生成部U14及び第2の出力生成部U15のうちどちらが出力電源電圧VOを生成するかは、判定部U16及び切替部U12によって制御される。
【0075】
第1の出力生成部U14は、入力U14a及び入力U14b、並びに出力U14cを有する。入力U14aは、切替部U12の出力U12cに電気的に接続される。入力U14bは、誤差生成部U17の出力U17cに電気的に接続される。第1の出力生成部U14は、入力U14aに受けた入力電源電圧VIをスイッチングすることによって出力電源電圧VOを生成する。このとき、第1の出力生成部U14は、入力14bに受けた誤差電圧VEが小さくなるように出力電源電圧VOを生成する。ここで、誤差電圧VEを小さくするには、フィードバック電圧VFBを基準電圧VREFに近づける。フィードバック電圧VFBは出力電源電圧VO、抵抗素子R1及びR2によって決まるので、抵抗素子R1及びR2の抵抗値を選択することにより、所望の出力電源電圧VOが得られる。第1の出力生成部U14は、出力電源電圧VOを出力U14cからレギュレータU1の出力端子gに提供する。
【0076】
第2の出力生成部U15は、入力U15a及び入力U15b、並びに出力U15cを有する。入力U15aは、切替部U12の出力U12dに電気的に接続される。入力U15bは、誤差生成部U17の出力U17cに電気的に接続される。第2の出力生成部U15は、第1の出力生成部U14と同様に出力電源電圧VOを生成し、出力U15cからレギュレータU1の出力端子gに提供する。
【0077】
上記した第1の出力生成部U14は、所定の電圧値よりも大きい電圧値を有する入力電源電圧VIから所定の電圧値を有する出力電源電圧VOを生成する第1の生成回路として機能する。第2の出力生成部U15は、所定の電圧値よりも小さい電圧値を有する入力電源電圧VIから所定の電圧値を有する出力電源電圧VOを生成する第2の生成回路として機能する。第1出力生成部U14及び第2の出力生成部U15は、電源生成回路Aを構成する。
【0078】
電源生成回路Aは、入力k、lを有する。入力lはオシレータ部U13の出力U13bと電気的に接続されており、オシレータ部U13からクロック信号CLを受ける。第1の出力生成部U14及び第2の出力生成部U15は、クロック信号CLのクロック周波数に基づいてスイッチングを行う。また、電源生成回路Aは、ノードN3からレギュレータU1の入力端子dを介してモード信号SMを入力kに受ける。第1の出力生成部U14及び第2の出力生成部U15は、モード信号SMに応じたクロック周波数をスイッチングに用いる。
【0079】
図7は、本実施形態による光トランシーバモジュール2の構成を示す第2のブロック図である。図7では、電源系統に関する図示は省略している。図7を参照すると、光トランシーバモジュール2は、受信部R、送信部S、及びコネクタ217を有する。これらは全て、図4に示した基板250上に実装される。
【0080】
受信部Rは、デマルチプレクサ203及び受光モジュール212を有する。受光モジュール212は、受光素子212aを含む。受光素子212aは、光ファイバ210から光信号L1を受ける。そして、受光素子212aは光信号L1を電気信号である受信信号S1に変換する。受信信号S1には、例えば16ビット単位のデータが含まれる。受光素子212aは、受信信号S1をデマルチプレクサ203へ提供する。
【0081】
デマルチプレクサ203は、増幅部203a、クロック再生部203b、分周器203c、タイミングジェネレータ203e、及びシリアル/パラレル変換部203dを有する。受光素子212aから提供された受信信号S1は、増幅部203aにおいて増幅され、増幅された受信信号S2となる。増幅された受信信号S2はクロック再生部203bに提供される。クロック再生部203bは、受信信号S2のクロック周波数を検出する。クロック再生部203bは、検出したクロック周波数を含むクロック信号S5を分周器203cへ提供する。また、クロック再生部203bは、受信信号S2をシリアル/パラレル変換部203dへ提供する。
【0082】
分周器203cは、クロック信号S5に含まれるクロック周波数を分周することにより、受信信号S2をシリアル/パラレル変換する際に必要なクロック周波数を有するクロック信号S6を生成する。分周器203cは、クロック信号S6をタイミングジェネレータ203eへ提供する。タイミングジェネレータ203eは、受信信号S2に含まれる例えば16ビット単位のデータを1ビットずつ個別に抽出するタイミングを示す信号S7をクロック信号S6に基づいて生成する。
【0083】
シリアル/パラレル変換部203dは、クロック再生部203bから受信信号S2を受ける。また、シリアル/パラレル変換部203dは、タイミングジェネレータ203eから信号S7を受ける。シリアル/パラレル変換部203dは、信号S7が示すタイミングに基づいて、受信信号S2をシリアル/パラレル変換する。すなわち、受信信号S2に含まれる例えば16ビット単位のデータを1ビットずつ個別に抽出し、16ビット幅を有するパラレル信号である受信信号S4を生成する。シリアル/パラレル変換部203dは、受信信号S4をコネクタ217を介して光トランシーバモジュール2外部へ提供する。
【0084】
送信部Sは、マルチプレクサ202、発光モジュール213、ジッタフィルタ208、APC回路204、及びATC回路205を有する。マルチプレクサ202は、フリップフロップ部202a、パラレル/シリアル変換部202b、記憶部202c、分周器202d、高周波生成部202e、及びタイミングジェネレータ202fを有する。
【0085】
記憶部202cは、光トランシーバモジュール2外部からコネクタ217を介して送信信号S8を受ける。送信信号S8はパラレル信号であり、例えば16ビット幅を有する。記憶部202cは、分周器202dから分周クロック信号S12を受ける。記憶部202cは、分周クロック信号S12(後述)に基づくタイミングで送信信号S8を取り込む。記憶部202cは、送信信号S8を一旦記憶した後、送信信号S8をパラレル/シリアル変換部202bへ提供する。
【0086】
ジッタフィルタ208は、光トランシーバモジュール2外部からコネクタ217を介して参照クロック信号S9を受ける。参照クロック信号S9は、例えば622.08MHzといった周波数を有する。ジッタフィルタ208は、参照クロック信号S9に含まれるジッタ雑音を除去し、ジッタ雑音が除去された参照クロック信号S10をマルチプレクサ202へ提供する。
【0087】
マルチプレクサ202内部において、高周波生成部202eが参照クロック信号S10を受ける。高周波生成部202eはPLL(Phase Locked Loop)回路を有しており、参照クロック信号S10から高周波クロック信号S11を生成する。高周波クロック信号S11の周波数は、送信信号S8のビット幅に応じて決定される。例えば、送信信号S8が16ビット幅である場合、高周波クロック信号S11の周波数は参照クロック信号S10の周波数の16倍に決定される。高周波生成部202eは、高周波クロック信号S11を分周器202d、パラレル/シリアル変換部202b、及びフリップフロップ部202aへ提供する。
【0088】
分周器202dは、高周波生成部202eから高周波クロック信号S11を受ける。分周器202dは、高周波クロック信号S11を分周することにより分周クロック信号S12を生成する。分周クロック信号S12の周波数は、送信信号S8に含まれる信号の数に応じて決定される。例えば、送信信号S8に含まれる信号数が16個である場合、分周クロック信号S12の周波数は高周波クロック信号S11の周波数の1/16に決定される。分周器202dは、分周クロック信号S12を記憶部202c及びタイミングジェネレータ202fへ提供する。
【0089】
タイミングジェネレータ202fは、分周器202dから分周クロック信号S12を受ける。タイミングジェネレータ202fは、分周クロック信号S12に基づいてクロック信号S18を生成する。クロック信号S18は、トランシーバモジュール2へ送信信号S8を提供するモジュール外部の回路が参照するためのクロック信号である。タイミングジェネレータ202fは、コネクタ217を介して光トランシーバモジュール2外部へクロック信号S18を提供する。
【0090】
パラレル/シリアル変換部202bは、記憶部202cから送信信号S8を受ける。また、パラレル/シリアル変換部202bは、高周波生成部202eから高周波クロック信号S11を受ける。パラレル/シリアル変換部202bは、パラレル信号である送信信号S8をシリアル信号へ変換する。すなわち、パラレル/シリアル変換部202bは、例えば16ビット単位のデータを含むシリアル信号である送信信号S9を生成する。このとき、パラレル/シリアル変換部202bは、高周波クロック信号S11を用いる。パラレル/シリアル変換部202bは、シリアル信号に変換された送信信号S9をフリップフロップ部202aへ提供する。
【0091】
フリップフロップ部202aは、パラレル/シリアル変換部202bから送信信号S9を受ける。また、フリップフロップ部202aは、高周波生成部202eから高周波クロック信号S11を受ける。フリップフロップ部202aはDフリップフロップ回路を含んでおり、送信信号S9のタイミングを高周波クロック信号S11に基づいて整える。フリップフロップ部202aは、タイミングが整えられた送信信号S13を発光モジュール213へ提供する。
【0092】
発光モジュール213は、発光素子213a、受光素子213b、ペルチェ素子213c、及びサーミスタ213dを有する。発光素子213aは、フリップフロップ部202aから送信信号S13を受ける。発光素子213aは、電気信号である送信信号S13を光信号L2へ変換する。発光素子213aは、光信号L2を光ファイバ211を介して光トランシーバモジュール2の外部へ提供する。
【0093】
受光素子213bは発光素子213aと光学的に結合されており、発光素子213aからモニタ光L3を受ける。モニタ光L3は、発光素子213aにおける光信号L2の出射面とは反対側の面から出射された光である。モニタ光L3の光量は、送信信号L2の光量に応じて変化する。受光素子213bは、モニタ光L3の光量に応じた電気信号である光量信号S14を生成する。受光素子213bは、光量信号S14をAPC回路204へ提供する。
【0094】
APC回路204は、受光素子213bから受けた光量信号S14に基づいて、光信号L2の光量を制御するための光量制御信号S15を生成する。APC回路204は、光量制御信号S15を発光素子213aへ提供する。
【0095】
サーミスタ213dは、発光素子213aの近傍に配置され、発光素子213aの温度を検出する。サーミスタ213dは、発光素子213aの温度に応じた電気信号である温度信号S16を生成する。サーミスタ213dは、温度信号S16をATC回路205へ提供する。
【0096】
ATC回路205は、サーミスタ213dから受けた温度信号S16に基づいて、ペルチェ電流S17を生成する。ペルチェ電流S17は、発光素子213aの温度を制御するためにペルチェ素子213cに流す電流である。ATC回路205は、ペルチェ電流S17をペルチェ素子213cへ提供する。
【0097】
ペルチェ素子213cは、ATC回路205からペルチェ電流S17を受ける。ペルチェ素子213cは、ペルチェ電流S17に基づいて発光素子213aに熱を与えるか、または吸収する。
【0098】
本実施形態による光トランシーバモジュール2によって、以下の効果が得られる。すなわち、光トランシーバモジュール2は、基板250上に電源回路201を備える。そして、電源回路201からの第1の出力電源電圧VO1、第2の出力電源電圧VO2、及び第3の出力電源電圧VO3は図6に示した制御回路Bによって第1〜第3の所定の電圧値に近づくように制御される。これによって、モジュール内部の回路に供給される第1〜第3の出力電源電圧は光トランシーバモジュール1外部の変動要因に殆ど影響されないので、モジュール内部の回路に供給される電源の電圧変動を低く抑えることができる。
【0099】
ここで、図8は従来の光トランシーバモジュールの構成を示すブロック図である。図8に示す光トランシーバモジュール900は、マルチプレクサ904、デマルチプレクサ905、APC回路906、ATC回路907、PIC908、PLD909、ジッタフィルタ910、IC911を備える。
【0100】
光トランシーバモジュール900の外部には、外部電源901〜903が設けられる。外部電源901は、マルチプレクサ904及びデマルチプレクサ905へ第1の電源電圧V1を提供する。外部電源902は、APC回路906、ATC回路907、PIC908、PLD909、及びジッタフィルタ910へ第2の電源電圧V2を提供する。外部電源903は、IC911へ第3の電源電圧V3を提供する。
【0101】
上記のように、従来の光トランシーバモジュールではモジュール内部の回路へ電源電圧を提供するための電源をモジュール外部に設けている。このため、外部電源と光トランシーバモジュールとの間に設けられる配線に対し、高周波回路などのノイズ源からノイズが重畳される。これによって、外部電源から提供される電源電圧が変動して光トランシーバモジュールの動作に悪影響を及ぼす。特にマルチプレクサ及びデマルチプレクサは高周波クロック信号を用いて動作しており、電源電圧の変動によって送信信号や受信信号が歪むなどの影響が生じ易い。これに対し、本実施形態による光トランシーバモジュール2は、上記した構成によってモジュール内部の回路に供給される電源の電圧変動を低く抑えることができる。
【0102】
また、本実施形態による光トランシーバモジュール2は、切替部U12が、判定部U16からの判定信号に基づいて、第1の出力生成部U14及び第2の出力生成部U15のいずれか一方に入力電源電圧VIを供給している。光トランシーバモジュール2はこのような構成の電源回路を備えることが好ましく、これによって、入力電源電圧VIの電圧値の絶対値と所定の電圧値の絶対値との大小関係にかかわらず、電源回路201は所定の電圧値を有する出力電源電圧VOをモジュール内部の回路に供給できる。
【0103】
また、本実施形態による光トランシーバモジュール2は、電源回路201が第1の出力201bに加えて第2の出力201cを備え、第2の出力電源電圧VO2を第3の回路へ提供している。光トランシーバモジュール2は、このような第2の出力を備えても良い。従来の光トランシーバモジュールが互いに異なる複数の電源電圧を必要とする場合には、図8に示したように複数の外部電源を光トランシーバモジュールの外部に設ける必要がある。よって、光トランシーバモジュールを実装する基板上などに外部電源を設けるスペースが複数必要となり、光通信機器の小型化を妨げていた。これに対し、本実施形態による光モジュール2は、必要とする外部電源が1つのみである。このため、光トランシーバモジュールを実装する基板上の省スペース化が図れるので、光通信機器を小型化できる。
【0104】
なお、本実施形態による光トランシーバモジュール2は、第3の出力電源電圧VO3を提供するための第3の出力201dをさらに備えている。このように、光トランシーバモジュールは、必要な電源電圧の個数に応じて、出力電源電圧を提供するための出力を複数備えるとよい。
【0105】
また、本実施形態による光トランシーバモジュール2は、電源回路201が、制御回路Bに電気的に接続された位相補償回路Fをさらに含んでいる。電源回路201に含まれる制御回路Bの位相特性は、図6に示した制御回路Bに含まれる抵抗素子R1及びR2の抵抗値を選択するによって変化する。抵抗素子R1及びR2の抵抗値によっては、電源生成回路A及び制御回路Bからなる閉ループ系が発振する場合がある。この位相特性の変化を補償するために、光トランシーバモジュールは本実施形態のように位相補償回路Fを備えることが好ましい。
【0106】
【発明の効果】
本発明による光トランシーバモジュールによれば、光トランシーバモジュール内部の回路に供給される電源電圧が光トランシーバモジュール外部の変動要因に殆ど影響されない。よって、光トランシーバモジュール内部の回路に供給される電源の電圧変動を低く抑えることができる。
【図面の簡単な説明】
【図1】図1は、本発明による光トランシーバモジュールの第1実施形態の構成を示す斜視図である。
【図2】図2は、図1に示す光トランシーバモジュールの構成を示す分解斜視図である。
【図3】図3は、図1に示す光トランシーバモジュールの構成を示す分解斜視図である。
【図4】図4は、本発明による光トランシーバモジュールの第2実施形態の構成を示す第1のブロック図である。
【図5】図5は、図4に示した電源部の内部回路を示す回路図である。
【図6】図6は、図5に示したレギュレータの内部構成を示すブロック図である。
【図7】図7は、第2実施形態による光トランシーバモジュールの構成を示す第2のブロック図である。
【図8】図8は従来の光トランシーバモジュールの構成を示すブロック図である。
【符号の説明】
1…光トランシーバモジュール、12…送信モジュール、14…受信モジュール、20…コネクタ、22…基板、24…筐体、44…電源回路、44a…第1のレギュレータ、44b…第2のレギュレータ、44c…第3のレギュレータ、46a〜46e…配線、48…マルチプレクサ、50…デマルチプレクサ、52…ジッタフィルタ、58、76…光ファイバ、78…上部筐体、80…下部筐体、82…上壁部、84、88…側壁部、86…底壁部。
【発明の属する技術分野】
本発明は、光トランシーバモジュールに関する。
【0002】
【従来の技術】
時分割多重(TDM)伝送方式による通信システムにおいては、従来より光信号を送信する機能と受信する機能とが1つの装置内で実現されている。さらに近年では、この送信機能および受信機能に加えて、送信の際に光信号に変換される前の電気信号を多重化する機能、及び受信の際に光信号が変換された電気信号を分割する機能を備える光トランシーバモジュールが用いられている。また、近年の通信速度の高速化に応じて、10Gbpsといった高速通信に適用できる光トランシーバモジュールが実用化されつつある。
【0003】
【発明が解決しようとする課題】
このように高速化された光トランシーバモジュールの内部では、光信号に変換される前、あるいは変換された後の電気信号もまた高速で動作される。こういった電気信号の高速化に際して、電気信号の授受を行う回路に供給する電源は、電圧変動が小さく抑えられていることが非常に重要となる。電源電圧変動が大きいと、光トランシーバモジュールから出力する光信号が歪んだり、また光トランシーバモジュールが動作できなくなる等の影響を生ずる。
【0004】
本発明は、モジュール内部の回路に供給される電源の電圧変動を低く抑えることができる光トランシーバモジュールを提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明による光トランシーバモジュールは、基板と、電気信号を光信号に変換するための送信モジュールと、基板に実装され、送信モジュールに提供される送信信号を生成する第1の回路と、光信号を電気信号に変換するための受信モジュールと、基板に実装され、受信モジュールからの受信信号を受ける第2の回路と、基板に実装され、入力電源電圧を受ける入力及び出力電源電圧を第1の回路及び第2の回路に供給するための第1の出力を有し、入力電源電圧から出力電源電圧を生成する電源回路とを備え、基板が、電源回路の第1の出力と第1の回路及び第2の回路とを電気的に互いに接続する配線を有しており、電源回路が、出力電源電圧を所定の電圧値に近づけるように制御する制御回路を含む。
【0006】
本発明による光トランシーバモジュールは、基板上に電源回路を備え、該電源回路からの出力電源電圧は制御回路によって制御される。これによって、出力電源電圧は外部からの変動要因に殆ど影響されないので、第1の回路、第2の回路といった回路に供給される電源の電圧変動を低く抑えることができる。
【0007】
また、光トランシーバモジュールは、電源回路が、入力電源電圧の電圧値の絶対値が所定の電圧値の絶対値よりも大きい場合に出力電源電圧を生成する第1の生成回路と、入力電源電圧の電圧値の絶対値が所定の電圧値の絶対値よりも小さい場合に出力電源電圧を生成する第2の生成回路と、入力電源電圧の電圧値と所定の電圧値とを比較する比較回路と、比較回路による比較結果に基づいて第1の生成回路及び第2の生成回路のいずれか一方に入力電源電圧を提供する切替回路とをさらに含んでもよい。これによって、入力電源電圧の電圧値の絶対値と所定の電圧値の絶対値との大小関係にかかわらず、電源回路は所定の電圧値を有する出力電源電圧を回路に提供できる。
【0008】
また、光トランシーバモジュールは、基板に実装され、第1の回路及び第2の回路に電気的に接続される第3の回路をさらに備え、電源回路が、第1の出力から供給される出力電源電圧の電圧値とは異なる電圧値を有する出力電源電圧を第3の回路に供給するための第2の出力をさらに備え、基板が、電源回路の第2の出力と第3の回路とを電気的に互いに接続する配線を有することを特徴としてもよい。これによって、必要とする電源電圧が互いに異なるような複数の回路が基板上に存在しても、複数の電源を光トランシーバモジュール外部に設ける必要がなくなるので、通信機器の小型化が可能になる。
【0009】
また、光トランシーバモジュールは、電源回路が、制御回路に電気的に接続された位相補償回路をさらに含むとよい。
【0010】
【発明の実施の形態】
以下、図面とともに本発明による光トランシーバモジュールの好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【0011】
(第1の実施の形態)
図1は、本発明による光トランシーバモジュールの第1実施形態の構成を示す斜視図である。また、図2及び図3は、図1に示す光トランシーバモジュール1の構成を示す分解斜視図である。
【0012】
図1〜図3を参照すると、光トランシーバモジュール1は、送信モジュール12、受信モジュール14、コネクタ20、及び基板22を備える。
【0013】
基板22は、略長方形といった外形を有し、表面22a及び裏面22bにプリント配線が施されている。基板22は、その一辺に矩形の切欠22c及び22dを有する。また、基板22の裏面22bには、切欠22c及び22dを有する辺と対向する辺に沿ってコネクタ搭載領域22eが設けられる。
【0014】
コネクタ20は、コネクタ搭載領域22e上に搭載される。コネクタ20はBGA(Ball Grid Array)といった複数の端子を介して基板22のコネクタ搭載領域22e上に実装される。また、コネクタ20は複数の端子に電気的に接続された複数のリードピンを有している。複数のリードピンは、光トランシーバモジュール1が実装される図示しない基板上のコネクタ端子と連結される。これにより、光トランシーバモジュール1と外部との電気的接続が図られる。
【0015】
送信モジュール12は、電気信号である送信信号を光信号に変換するためのモジュールである。送信モジュール12は、バタフライパッケージ型といった形状であり、基板22の切欠22cに嵌まるように基板22に実装される。送信モジュール12は、素子収容部30及びファイバ接続部32を有している。素子収容部30は、半導体レーザといった発光素子、発光素子の発光状態をモニタするためのフォトダイオードといった受光素子、発光素子の温度をモニタするサーミスタ、及び発光素子の温度を制御するペルチェ素子を含む。素子収容部30の側面の高さ方向中央位置には、複数のリード端子42が設けられる。ファイバ接続部32は、集光レンズ及びフェルールを含む。フェルールには、光ファイバ58が挿入される。光ファイバ58は、集光レンズを介して発光素子と光学的に結合するよう位置合わせされている。
【0016】
受信モジュール14は、光信号を電気信号である受信信号に変換するためのモジュールである。受信モジュール14は、基板22の切欠22dに嵌まるように基板22に実装される。受信モジュール14は、素子収容部60及びファイバ接続部62を有する。素子収容部60は、フォトダイオードといった受光素子が樹脂封止されて構成される。素子収容部60の側面にはリード端子66が設けられる。ファイバ接続部62は、内部に光ファイバが挿入されたフェルールを、フェルールの一端を突出させた状態で樹脂封止して構成される。ファイバ接続部62の一対の側面には、光コネクタプラグ70の係合爪と係合される突起部が設けられる。光コネクタプラグ70は光ファイバ76の端部に設けられており、光コネクタプラグ70とファイバ接続部62とが互いに係合することによって光ファイバ76と受信モジュール14内部の受光素子とが光学的に結合される。
【0017】
光トランシーバモジュール1は、電源回路44、マルチプレクサ48といった第1の回路、デマルチプレクサ50といった第2の回路をさらに備える。また、光トランシーバモジュール1は、第3の回路をさらに備える。ここで第3の回路とは、マルチプレクサ48及びデマルチプレクサ50を除き、基板22に実装されている回路を指す。具体的には、第3の回路は、PLD(Programmable LogicDevice)54、PIC(Peripheral Interface Controller)56、ジッタフィルタ52、及びDAコンバータ57及び59といった半導体素子を含む回路である。
【0018】
電源回路44は、基板22の例えば表面22a上に実装される。電源回路44は、昇降圧型スイッチングレギュレータ(以下、レギュレータという)44a〜44c、及び抵抗素子44d〜44iを含む。また、電源回路44は、入力(図示せず)、第1の出力44j、第2の出力44k、及び第3の出力44lを有する。電源回路44の入力には、光トランシーバモジュール1の外部からコネクタ20を介して入力電源電圧が提供される。電源回路44の入力はレギュレータ44a〜44cそれぞれと電気的に接続されており、レギュレータ44a〜44cは入力電源電圧を受ける。電源回路44は、入力電源電圧から第1〜第3の出力電源電圧を生成する。
【0019】
第1の出力44jはレギュレータ44aと電気的に接続されており、第1の出力電源電圧を受ける。第1の出力44jは、基板22に設けられる配線パターン46cを介してマルチプレクサ48及びデマルチプレクサ50と電気的に接続されている。配線パターン46cは、スルーホール462cを有する。スルーホール462cは、基板22の表面22a上に設けられた配線パターン46cと、裏面22b上に設けられた配線パターン46cとを互いに接続する。マルチプレクサ48及びデマルチプレクサ50は、第1の出力44jから第1の出力電源電圧を受ける。
【0020】
第2の出力44kはレギュレータ44bと電気的に接続されており、第2の出力電源電圧を受ける。第2の出力44kは、配線パターン46dを介して基板22の表面に実装されたPLD54及びPIC56、並びに基板22の裏面に実装されたジッタフィルタ52と電気的に接続されている。配線パターン46dは、スルーホール462dを有する。スルーホール462dは、基板22の表面22a上に設けられる配線パターン46dと、裏面22b上に設けられる配線パターン46dとを互いに接続する。PLD54、PIC56、及びジッタフィルタ52は、第2の出力44kから第2の出力電源電圧を受ける。
【0021】
第3の出力44lはレギュレータ44cと電気的に接続されており、第3の出力電源電圧を受ける。第3の出力44lは、基板22に設けられる配線パターン46eを介してDAコンバータ57及び59と電気的に接続される。DAコンバータ57及び59は、第3の出力44lから第3の出力電源電圧を受ける。
【0022】
電源回路44は、第1〜第3の出力電源電圧それぞれが第1〜第3の所定の電圧値それぞれに近づくようフィードバック制御する制御回路を含む。ここで、第1〜第3の所定の電圧値は、第1〜第3の出力電源電圧それぞれの目標電圧値である。第1の出力電源電圧を制御する制御回路は抵抗素子44d及び44eを含んでおり、これらの抵抗値は第1の所定の電圧値に応じて選択される。抵抗素子44d及び44eは、第1の出力電源電圧を抵抗分圧した電圧をレギュレータ44aへ提供する。レギュレータ44aの内部では、抵抗分圧した電圧を参照して第1の出力電源電圧が第1の所定の電圧値に近づくように制御される。
【0023】
第2の出力電源電圧を制御する制御回路は抵抗素子44f及び44gを含んでおり、これらの抵抗値は第2の所定の電圧値に応じて選択される。抵抗素子44f及び44gは、第2の出力電源電圧を抵抗分圧した電圧をレギュレータ44bへ提供する。レギュレータ44bの内部では、抵抗分圧した電圧を参照して第2の出力電源電圧が第2の所定の電圧値に近づくように制御される。
【0024】
第3の出力電源電圧を制御する制御回路は抵抗素子44h及び44iを含んでおり、これらの抵抗値は第3の所定の電圧値に応じて選択される。抵抗素子44h及び44iは、第3の出力電源電圧を抵抗分圧した電圧をレギュレータ44cへ提供する。レギュレータ44cの内部では、抵抗分圧した電圧を参照して第3の出力電源電圧が第3の所定の電圧値に近づくように制御される。
【0025】
マルチプレクサ48は、BGAといった端子を有しており、基板22の例えば裏面22bのうち送信モジュール12の近傍に実装される。マルチプレクサ48は、配線46aを介して送信モジュール12のリード端子42と電気的に接続される。マルチプレクサ48は、光トランシーバモジュール1の外部からコネクタ20を介して送信信号をパラレル信号として受ける。このとき送信信号は、例えば16ビット幅を有するようなパラレル信号である。マルチプレクサ48は送信信号をパラレル信号からシリアル信号に変換する。マルチプレクサ48は、シリアル信号に変換された送信信号を送信モジュール12へ提供する。
【0026】
デマルチプレクサ50は、マルチプレクサ48と同様にBGAといった端子を有している。デマルチプレクサ50は、基板22の例えば裏面22bのうち受信モジュール14の近傍に実装される。デマルチプレクサ50は、配線46bを介して受信モジュール14のリード端子66と電気的に接続される。デマルチプレクサ50は、受信モジュール14から受信信号をシリアル信号として受ける。この受信信号は、受信モジュール14が光ファイバ76を介して光トランシーバモジュール1外部から受けた光信号を電気信号に変換したものである。デマルチプレクサ50は、受信信号を例えば16ビット幅を有するパラレル信号に変換する。デマルチプレクサ50は、コネクタ20を介して光トランシーバモジュール1外部へパラレル変換後の受信信号を提供する。
【0027】
PIC56は、基板22の例えば表面22a上に実装される。PIC56は、多機能マイクロコンピュータといった半導体素子であり、演算素子、記憶素子、シリアル通信回路、A/Dコンバータなどが1つのパッケージ内に収められている。PIC56はコネクタ20を介して光トランシーバモジュール1外部から制御信号を受ける。制御信号は、通信速度の設定やリセット動作を外部から行うための信号である。PIC56は、送信モジュール12に含まれるサーミスタからの温度信号、及び受光素子からの光量信号をA/Dコンバータに受ける。PIC56は、送信モジュール12に含まれるペルチェ素子へDAコンバータ57を介して発光素子の温度を制御するためのペルチェ電流を提供する。PIC56は、送信モジュール12へDAコンバータ59を介して駆動電流量を指示するための信号を提供する。なお、DAコンバータ57及び59は、基板22の例えば表面22a上に実装される。
【0028】
PLD54は、基板22の例えば表面22a上に実装される。PLD54は、PIC56のシリアル通信回路と電気的に接続されており、PIC56からの指示を受けてマルチプレクサ48やデマルチプレクサ50などの設定を行う。
【0029】
ジッタフィルタ52は、基板22の例えば裏面22b上のうちコネクタ20の近傍に実装される。ジッタフィルタ52は、コネクタ20を介して光トランシーバモジュール1外部から参照クロック信号を受ける。参照クロック信号は、マルチプレクサ48において用いられるクロック周波数を含む信号である。参照クロック信号は、例えば622.08MHz、あるいは155.52MHzといった周波数を有する。ジッタフィルタ52は、参照クロック信号に含まれるジッタ雑音を除去する。ジッタ雑音とは、例えば位相や周波数などの断続的な変化といったものである。そして、ジッタフィルタ52は、ジッタ雑音が除去された参照クロック信号をマルチプレクサ48へ提供する。
【0030】
また、光トランシーバモジュール1は、筐体24及びキャップ26をさらに備える。筐体24は、基板22を収容する。筐体24は、アルミや銅などの導電性を有する材料からなり、光トランシーバモジュール1を外部から電気的に遮蔽する。あるいは、光トランシーバモジュール1を外部から電気的に遮蔽するための部材を筐体24とは別に備えれば、筐体24の材料は任意である。
【0031】
筐体24は、上部筐体78及び下部筐体80を有する。上部筐体78は、基板22に沿って伸びる上壁部82と、上壁部82の縁部に設けられた側壁部84とを有する。下部筐体80は、基板22に沿って伸びる底壁部86と、底壁部86の縁部に設けられた側壁部88とを有する。底壁部86のコネクタ20に対応する部分は、貫通されて開口部90とされている。
【0032】
キャップ26は、発光モジュール12のファイバ接続部32を被覆するように設けられた円筒状の部材である。キャップ26は、その軸方向に沿って分割され、上部キャップ片96及び下部キャップ片98を有する。上部キャップ片96は、上部筐体78の側壁部84の送信モジュール12に対応する部分に上部筐体78と一体に設けられる。これに対し、下部キャップ片98は、筐体24とは別個に設けられる。下部キャップ片98は、上部筐体78と下部筐体80との間で挟持されるための基端部100を有する。下部キャップ片98は、基端部100によって上部筐体78と下部筐体80との間に固定される。
【0033】
上部筐体78は、ファイバ支持部106を有する。ファイバ支持部106は、受光モジュール14に接続される光コネクタプラグ70から伸びる光ファイバ76を支持する。ファイバ支持部106は、上部筐体78の側壁部84の受信モジュール14に対応する部分に上部筐体78と一体に設けられる。
【0034】
上部筐体78には、基板22がネジ112によって固定される。また、上部筐体78と下部筐体80とは、ネジ114を用いて組み付けられる。
【0035】
上記した光トランシーバモジュール1の動作を説明する。光トランシーバモジュール1外部からコネクタ20を介して電源回路44に入力電源電圧が供給される。入力電源電圧は、第1のレギュレータ44a、第2のレギュレータ44b、及び第3のレギュレータ44cそれぞれに供給される。
【0036】
第1のレギュレータ44aは、第1の出力電源電圧を生成する。このとき、制御回路に含まれる抵抗素子44d及び44eによって第1の出力電源電圧が抵抗分圧され、分圧された電圧が第1のレギュレータ44aにフィードバックされる。第1のレギュレータ44aは分圧された電圧を参照して、第1の出力電源電圧が第1の所定の電圧値に近づくように調整する。こうして、第1の所定の電圧値を有する第1の出力電源電圧が電源回路44の第1の出力44jから提供される。第1の出力電源電圧は、配線パターン46cを介してマルチプレクサ48及びデマルチプレクサ50に提供される。なお、第1の出力電源電圧は、第1の所定の電圧値を電源電圧値とする他の回路にも提供できる。
【0037】
第2のレギュレータ44bも第1のレギュレータ44aと同様にして、第2の所定の電圧値を有する第2の出力電源電圧を生成する。第2の出力電源電圧は、電源回路44の第2の出力44kから配線パターン46dを介してPLD54、PIC56、及びジッタフィルタ52に提供される。なお、第2の出力電源電圧は、第2の所定の電圧値を電源電圧値とする他の回路にも提供できる。
【0038】
第3のレギュレータ44cも第1のレギュレータ44aと同様にして、第3の所定の電圧値を有する第3の出力電源電圧を生成する。第3の出力電源電圧は、電源回路44の第3の出力44lから配線パターン46eを介してDAコンバータ57及び59に提供される。なお、第3の出力電源電圧は、第3の所定の電圧値を電源電圧値とする他の回路にも提供できる。
【0039】
光トランシーバモジュール1外部からコネクタ20を介してジッタフィルタ52へ、参照クロック信号が提供される。ジッタフィルタ52は、この参照クロック信号に含まれるジッタ雑音を除去し、ジッタ雑音を除去した参照クロック信号をマルチプレクサ48に提供する。
【0040】
光トランシーバモジュール1外部からコネクタ20を介してマルチプレクサ48へ、送信信号がパラレル信号として提供される。マルチプレクサ48は、送信信号をシリアル信号に変換して送信モジュール12へ提供する。送信モジュール12は、送信信号を電気信号から光信号へ変換し、光ファイバ58を介して光トランシーバモジュール1外部へ提供する。
【0041】
光トランシーバモジュール1外部から光ファイバ76を介して受信モジュール14へ、受信信号が光信号として提供される。受信モジュール14は、受信信号を光信号から電気信号に変換し、デマルチプレクサ50へ提供する。デマルチプレクサ50は、受信信号をシリアル信号からパラレル信号に変換し、コネクタ20を介して光トランシーバモジュール1外部へ提供する。
【0042】
本実施形態による光トランシーバモジュール1によって得られる効果について説明する。最近の光トランシーバモジュールは高速化されているので、マルチプレクサ、デマルチプレクサといった半導体素子の内部回路は高速に動作している。このように高速動作する回路にとって、電源電圧の変動は、信号波形の劣化や半導体素子の機能低下などをもたらす原因となる。そして、光信号波形の歪みや光トランシーバモジュールの機能停止といった悪影響を及ぼす。
【0043】
一般に光トランシーバモジュールは基板上に実装されるため、光トランシーバモジュールの近傍には高周波回路やスイッチング回路といったノイズ源が存在している。従来の光トランシーバモジュールでは、モジュール内部の回路に供給される電源電圧は光トランシーバモジュール1の外部から供給されるので、電源と光トランシーバモジュール1との間の配線を高周波回路やスイッチング回路の近くに設けることとなる。このため、これらのノイズ源から電源に対しノイズが重畳され、モジュール内部の回路に供給される電源電圧が変動する要因となっていた。
【0044】
これに対し、本実施形態による光トランシーバモジュール1では、基板22上に電源回路44を備え、電源回路44からの第1〜第3の出力電源電圧は制御回路によって第1〜第3の所定の電圧値に近づくよう制御される。これによって、第1及び第2の回路に供給される第1の出力電源電圧、及び第3の回路に供給される第2及び第3の出力電源電圧は光トランシーバモジュール1外部の変動要因に殆ど影響されないので、第1〜第3の回路に供給される電源の電圧変動を低く抑えることができる。
【0045】
(第2の実施の形態)
図4は、本発明による光トランシーバモジュールの第2実施形態の構成を示す第1のブロック図である。図4を参照すると、光トランシーバモジュール2は、基板250、電源部201といった電源回路、及びコネクタ217を備える。電源部201及びコネクタ217は、基板250上に実装される。電源部201は、第1のレギュレータ221、第2のレギュレータ222、及び第3のレギュレータ223を有する。また、電源部201は、入力201a、第1の出力201b、第2の出力201c、及び第3の出力201dを有する。入力201aは、コネクタ217を介して外部電源101と電気的に接続される。外部電源101は、光トランシーバモジュール2の外部、例えば光トランシーバモジュール2が実装される基板上に設けられる。また、入力201aは、第1のレギュレータ221、第2のレギュレータ222、及び第3のレギュレータ223それぞれと電気的に接続される。
【0046】
第1のレギュレータ221は、入力221a及び出力221bを有する。入力221aは、電源部201の入力201aと電気的に接続される。出力221bは、電源部201の第1の出力201bと電気的に接続される。これと同様に、第2のレギュレータ222は、入力222a及び出力222bを有する。入力222aは、電源部201の入力201aと電気的に接続される。出力222bは、電源部201の第2の出力201cと電気的に接続される。第3のレギュレータ223は、入力223a及び出力223bを有する。入力223aは、電源部201の入力201aと電気的に接続される。出力223bは、電源部201の第3の出力201dと電気的に接続される。
【0047】
外部電源101は入力電源電圧VIを生成し、入力電源電圧VIを第1のレギュレータ221、第2のレギュレータ222、第3のレギュレータ223へ提供する。第1のレギュレータ221は、入力電源電圧VIから第1の出力電源電圧VO1を生成し、第1の出力電源電圧VO1を電源部201の第1の出力201bへ提供する。同様に、第2のレギュレータ222は、入力電源電圧VIから第2の出力電源電圧VO2を生成し、第2の出力電源電圧VO2を電源部201の第2の出力201cへ提供する。第3のレギュレータ223は、入力電源電圧VIから第3の出力電源電圧VO3を生成し、第3の出力電源電圧VO3を電源部201の第3の出力201dへ提供する。
【0048】
光トランシーバモジュール2は、マルチプレクサ202といった第1の回路、デマルチプレクサ203といった第2の回路を備える。さらに、光トランシーバモジュール2は、第3の回路を備える。第3の回路は、APC(Auto Power Control)回路204、ATC(Auto Temperature Control)回路205、PIC206、PLD207、ジッタフィルタ208、及びIC209を含む回路である。IC209は、例えば第1実施形態におけるDAコンバータといった半導体素子である。第1〜第3の回路は、全て基板250上に実装される。
【0049】
電源部201の第1の出力201bは、マルチプレクサ202及びデマルチプレクサ203それぞれと電気的に接続される。そして、第1の出力201bからマルチプレクサ202及びデマルチプレクサ203それぞれへ、第1の出力電源電圧VO1が提供される。第1の出力電源電圧VO1は、例えば1.8Vといった第1の所定の電圧値を有する。
【0050】
電源部201の第2の出力201cは、APC回路204、ATC回路205、PIC206、PLD207、及びジッタフィルタ208それぞれと電気的に接続される。そして、第2の出力201cからAPC回路204、ATC回路205、PIC206、PLD207、及びジッタフィルタ208それぞれへ第2の出力電源電圧VO2が提供される。第2の出力電源電圧VO2は、例えば3.3Vといった第2の所定の電圧値を有する。
【0051】
電源部201の第3の出力201dは、IC209と電気的に接続される。そして、第3の出力201dからIC209へ、第3の出力電源電圧VO3が提供される。第3の出力電源電圧VO3は、例えば5.0Vといった第3の所定の電圧値を有する。なお、IC209は、例えば第1実施形態におけるDAコンバータを指す。
【0052】
図5は、図4に示した電源部201の内部回路を示す回路図である。図5を参照して、1つのレギュレータU1と、その周辺回路について説明する。なお、図5に示すレギュレータU1は、図4に示した第1のレギュレータ221、第2のレギュレータ222、及び第3のレギュレータ223に共通の構成を有する。
【0053】
図5を参照すると、レギュレータU1は、入力端子b〜f及びh〜jを有する。また、レギュレータU1は、出力端子a及びgを有する。レギュレータU1は、入力電源電圧VIを入力端子bに受ける。そして、レギュレータU1は、入力電源電圧VIから出力電源電圧VOを生成して出力端子gから出力する。この出力電源電圧VOは、図4に示した光トランシーバモジュール2における第1の出力電源電圧VO1、第2の出力電源電圧VO2、及び第3の出力電源電圧VO3となる。なお、レギュレータU1の内部構成については後述する。
【0054】
レギュレータU1の入力端子bは、ノードN1と電気的に接続される。入力端子cは、ノードN2と電気的に接続される。入力端子dは、ノードN3と電気的に接続される。入力端子eは、ノードN4と電気的に接続される。出力端子gは、ノードN5と電気的に接続される。出力端子aと入力端子fとは、インダクタL1を介して互いに電気的に接続される。インダクタL1は、入力電源電圧VIをフィルタリングするために用いられる。
【0055】
図5に示す回路は、端子E1及び端子E2を有する。これらの端子は、図4に示した第1のレギュレータ221の入力221a、第2のレギュレータ222の入力222a、及び第3のレギュレータ223の入力223aに対応する。すなわち、端子E1及びE2は、電源部201の入力201a、及びコネクタ217を介して外部電源101と電気的に接続される。そして、端子E1及びE2には端子E1側を正として入力電源電圧VIが供給される。
【0056】
端子E1は、ノードN1を介してレギュレータU1の入力端子bに電気的に接続される。端子E2は、レギュレータU1の入力端子jに電気的に接続される。そして、入力端子bと入力端子jとの間には入力電源電圧VIが供給される。また、端子E2は、GND電位端G1に接続されてGND電位とされる。
【0057】
端子E1と端子E2との間には、ノイズ除去のためのコンデンサC1が接続される。コンデンサC1としては、例えば容量10μF、耐圧6.3Vといったコンデンサが用いられる。また、端子E1と端子E2との間には、抵抗素子R4及びコンデンサC6が直列に接続される。そして、抵抗素子R4とコンデンサC6との接続部分は、ノードN2を介してレギュレータU1の入力端子cに電気的に接続される。また、抵抗素子R4とコンデンサC6との接続部分は、ジャンパーピンJP1の一接点に接続されており、ジャンパーピンJP1の他の接点はGND電位端G2に電気的に接続される。レギュレータU1の入力端子cに、入力電源電圧VI及びGND電位のどちらを提供するかがジャンパーピンJP1の状態によって選択される。こうして選択された電位は、レギュレータU1の駆動/非駆動を示すシャットダウン信号SSとしてレギュレータU1に用いられる。なお、抵抗素子R4としては、例えば抵抗値1MΩといった抵抗素子が用いられる。また、コンデンサC6としては、例えば容量0.047μFといったコンデンサが用いられる。
【0058】
また、端子E2は、抵抗素子R6及びノードN4を介してレギュレータU1の入力端子eに電気的に接続される。レギュレータU1は、レギュレータU1内部で用いられるクロック周波数を抵抗素子R6の抵抗値に応じて決定する。レギュレータU1の入力端子eは、抵抗素子R6によって生成されたクロック選択信号SCを受ける。抵抗素子R6としては、例えば抵抗値62kΩといった抵抗素子が用いられる。
【0059】
図5に示す回路は、端子E3をさらに有する。端子E3には、光トランシーバモジュール2の外部より同期用クロック信号SSYNCが提供される。端子E3は、ノードN3を介してレギュレータU1の入力端子dに電気的に接続される。また、端子E3は、ジャンパーピンJP2の一接点に電気的に接続される。この接点は、他の2つの接点のいずれかに電気的に接続されるか、あるいはどちらにも接続されない。他の2つの接点のうちの一方の接点は、GND電位端G3に電気的に接続される。他方の接点は、端子E1に電気的に接続される。すなわち、レギュレータU1の入力端子dには、モード信号SMとして、ジャンパーピンJP2の状態によって入力電源電圧VI、GND電位、及び同期用クロック信号SSYNCのうちのいずれか1つが提供される。モード信号SMが入力電源電圧VIを示す場合、レギュレータU1は、レギュレータU1内部で使用されるクロック周波数を変化させる。モード信号SMがGND電位を示す場合、レギュレータU1は、クロック周波数を固定する。モード信号SMが同期用クロック信号SSYNCを示す場合、レギュレータU1は、クロック周波数として同期用クロック信号SSYNCの周波数を用いる。
【0060】
図5に示す回路は、端子E4及びE5をさらに有する。端子E4は、ノードN5を介してレギュレータU1の出力端子gに電気的に接続される。端子E5は、GND電位端G4に電気的に接続される。すなわち、端子E4と端子E5との間にはレギュレータU1の出力端子gから出力電源電圧VOが提供される。なお、GND電位端G1〜G4は、互いに電気的に接続されている。
【0061】
端子E4とGND電位端G1との間にはノイズ除去用のコンデンサC2及びC7が並列に接続される。コンデンサC7としては、例えば容量1.0μF、耐圧6.3Vといったコンデンサが用いられる。コンデンサC2としては、例えば容量22μF、耐圧6.3Vといったコンデンサが用いられる。また、端子E4とGND電位端G1との間には、抵抗素子R1及びR2が直列に接続される。図1に示した抵抗素子抵抗素子R1及びR2としては、例えばそれぞれ抵抗値340kΩ、200kΩといった抵抗素子が用いられる。
【0062】
また、直列に接続された抵抗素子R1とR2との間の接続部分は、レギュレータU1の入力端子hに電気的に接続される。すなわち、入力端子hには、出力電源電圧VOが抵抗素子R1及びR2によって抵抗分圧されて生成されたフィードバック電圧VFBが提供される。また、抵抗素子R1及びR2の接続部分は、直列に接続された抵抗素子R5及びコンデンサC3を介して端子E4に電気的に接続される。抵抗素子R5としては、例えば抵抗値2.2kΩといった抵抗素子が用いられる。コンデンサC3としては、例えば容量220pFといったコンデンサが用いられる。
【0063】
また、抵抗素子R1及びR2の接続部分は、直列に接続されたコンデンサC4及び抵抗素子R3を介してレギュレータU1の入力端子iに電気的に接続される。そして、入力端子iには電圧値VCが提供される。コンデンサC4としては、例えば容量330pFといったコンデンサが用いられる。抵抗素子R4としては、例えば抵抗値15kΩといった抵抗素子が用いられる。
【0064】
図6は、図5に示したレギュレータU1の内部構成を示すブロック図である。また、図6には、図5に示した素子のうち抵抗素子R1、R2、R3、R5、及びコンデンサC3、C4も示されている。
【0065】
レギュレータU1は、シャットダウン部U11、切替部U12、オシレータ部U13、第1の出力生成部U14、第2の出力生成部U15、判定部U16、誤差生成部U17、及び基準電圧生成部U18を備える。
【0066】
シャットダウン部U11は、レギュレータU1の駆動/非駆動を制御するための要素である。シャットダウン部U11は、入力U11a及びU11b、並びに出力U11cを有する。入力U11aはレギュレータU1の入力端子bを介してノードN1に電気的に接続される。入力U11aは、ノードN1から入力電源電圧VIを受ける。また、入力U11bはレギュレータU1の入力端子cを介してノードN2に電気的に接続される。入力U11bは、ノードN2からシャットダウン信号SSを受ける。シャットダウン部U11は、レギュレータU1の駆動/非駆動、すなわち入力U11aに受けた入力電源電圧VIを出力U11cから提供するか否かを入力U11bに受けたシャットダウン信号SSに基づいて決定する。
【0067】
判定部U16は、第1の出力生成部U14及び第2の出力生成部U15のどちらにおいて出力電源電圧VOを生成するかを入力電源電圧VIの大きさに基づいて判定するための要素である。判定部U16は、入力U16a及びU16b、並びに出力U16cを有する。入力U16aはレギュレータU1の入力端子bを介してノードN1に電気的に接続される。入力U16aは、ノードN1から入力電源電圧VIを受ける。また、入力U16bはレギュレータU1の入力端子hを介して抵抗素子R1とR2との間の接続部分に電気的に接続される。入力U16bは、フィードバック電圧VFBを受ける。
【0068】
判定部U16は、入力電源電圧VIの電圧値の絶対値と所定の電圧値の絶対値との大小を比較する比較回路を含んでいる。ここで、所定の電圧値はレギュレータU1において生成される出力電源電圧VOの目標電圧値である。所定の電圧値は、図4に示した第1のレギュレータ221、第2のレギュレータ222、及び第3のレギュレータ223のそれぞれに対し、第1〜第3の所定の電圧値それぞれが設定される。判定部U16は、所定の電圧値に近づくように制御された出力電源電圧VOを比較に用いる。具体的には、フィードバック電圧VFBの電圧値に一定値を乗じた値と入力電源電圧VIとの大小を比較する。
【0069】
判定部U16における大小比較の結果、入力電源電圧VIの電圧値の絶対値が所定の電圧値の絶対値よりも大きい場合には、判定部U16は第1の出力生成部U14に出力電源電圧VOを生成させると判定する。また、入力電源電圧VIの電圧値の絶対値が所定の電圧値の絶対値よりも小さい場合には、判定部U16は第2の出力生成部U15に出力電源電圧VOを生成させると判定する。そして判定信号を出力U16cから切替部U12へ提供する。
【0070】
切替部U12は、判定部U16における比較結果に基づいて生成された判定信号に基づき、第1の出力生成部U14及び第2の出力生成部U15のいずれか一方に入力電源電圧VIを供給する切替回路を含んでいる。切替部U12は、入力U12a及びU12b、並びに出力U12c及びU12dを有する。入力U12aはシャットダウン部U11の出力U11cに電気的に接続される。入力U12aは、シャットダウン部U11から入力電源電圧VIを受ける。入力U12bは、判定部U16の出力U16cに電気的に接続される。入力U12bは、判定部U16から判定信号を受ける。出力U12cは、第1の出力生成部U14に電気的に接続される。出力U12dは、第2の出力生成部U15に電気的に接続される。切替部U12は、判定信号に基づいて出力U12c及びU12dのいずれか一方と入力U12aとを電気的に互いに接続する。
【0071】
オシレータ部U13は、第1の出力生成部U14及び第2の出力生成部U15へ提供するクロック信号CLを生成するための要素である。オシレータ部U13は、入力U13a及び出力U13bを有する。入力U13aはレギュレータU1の入力端子eを介してノードN4に電気的に接続される。入力U13aは、ノードN4からクロック選択信号SCを受ける。オシレータ部U13は、クロック選択信号SCに基づいたクロック周波数を有するクロック信号CLを生成する。オシレータ部U13は、出力U13bから第1の出力生成部U14及び第2の出力生成部U15へクロック信号CLを提供する。
【0072】
誤差生成部U17は、出力電源電圧VOが抵抗素子R1及びR2によって抵抗分圧された電圧値と、基準電圧VREFの電圧値との差を求めるための部分である。誤差生成部U17は、抵抗素子R1及びR2とともに出力電源電圧VOを所定の電圧値に近づけるように制御するための制御回路Bを構成する。誤差生成部U17は、入力U17a及びU17b、並びに出力U17cを有する。入力U17aは、基準電圧生成部U18に電気的に接続される。入力U17は、基準電圧生成部U18から基準電圧VREFを受ける。ここで、基準電圧VREFは基準電圧生成部U18において生成され、出力電源電圧VOの電圧値が所定の電圧値に近づくように定められた一定の電圧値を有する。入力U17bは、レギュレータU1の入力端子hを介して抵抗素子R1とR2との間の接続部分に電気的に接続される。入力U17bは、フィードバック電圧VFBを受ける。誤差生成部U17は、フィードバック電圧VFBの電圧値と基準電圧VREFの電圧値との差を示す誤差電圧VEを生成し、出力U17cから第1の出力生成部U14及び第2の出力生成部U15へ提供する。
【0073】
ここで、抵抗素子R1とR2との間の接続部分とノードN5との間には、コンデンサC3及び抵抗素子R5が直列に接続される。また、抵抗素子R1とR2との間の接続部分とレギュレータU1の入力端子iとの間には、コンデンサC4及び抵抗素子R3が直列に接続される。レギュレータU1の入力端子iは、レギュレータU1の内部において誤差生成部U17の出力U17cに電気的に接続される。このように設けられるコンデンサC3及びC4、並びに抵抗素子R3及びR5は、制御回路Bの位相を補償する位相補償回路Fを構成する。
【0074】
第1の出力生成部U14及び第2の出力生成部U15は、入力電源電圧VIに基づいて出力電源電圧VOを生成するための部分である。第1の出力生成部U14及び第2の出力生成部U15のうちどちらが出力電源電圧VOを生成するかは、判定部U16及び切替部U12によって制御される。
【0075】
第1の出力生成部U14は、入力U14a及び入力U14b、並びに出力U14cを有する。入力U14aは、切替部U12の出力U12cに電気的に接続される。入力U14bは、誤差生成部U17の出力U17cに電気的に接続される。第1の出力生成部U14は、入力U14aに受けた入力電源電圧VIをスイッチングすることによって出力電源電圧VOを生成する。このとき、第1の出力生成部U14は、入力14bに受けた誤差電圧VEが小さくなるように出力電源電圧VOを生成する。ここで、誤差電圧VEを小さくするには、フィードバック電圧VFBを基準電圧VREFに近づける。フィードバック電圧VFBは出力電源電圧VO、抵抗素子R1及びR2によって決まるので、抵抗素子R1及びR2の抵抗値を選択することにより、所望の出力電源電圧VOが得られる。第1の出力生成部U14は、出力電源電圧VOを出力U14cからレギュレータU1の出力端子gに提供する。
【0076】
第2の出力生成部U15は、入力U15a及び入力U15b、並びに出力U15cを有する。入力U15aは、切替部U12の出力U12dに電気的に接続される。入力U15bは、誤差生成部U17の出力U17cに電気的に接続される。第2の出力生成部U15は、第1の出力生成部U14と同様に出力電源電圧VOを生成し、出力U15cからレギュレータU1の出力端子gに提供する。
【0077】
上記した第1の出力生成部U14は、所定の電圧値よりも大きい電圧値を有する入力電源電圧VIから所定の電圧値を有する出力電源電圧VOを生成する第1の生成回路として機能する。第2の出力生成部U15は、所定の電圧値よりも小さい電圧値を有する入力電源電圧VIから所定の電圧値を有する出力電源電圧VOを生成する第2の生成回路として機能する。第1出力生成部U14及び第2の出力生成部U15は、電源生成回路Aを構成する。
【0078】
電源生成回路Aは、入力k、lを有する。入力lはオシレータ部U13の出力U13bと電気的に接続されており、オシレータ部U13からクロック信号CLを受ける。第1の出力生成部U14及び第2の出力生成部U15は、クロック信号CLのクロック周波数に基づいてスイッチングを行う。また、電源生成回路Aは、ノードN3からレギュレータU1の入力端子dを介してモード信号SMを入力kに受ける。第1の出力生成部U14及び第2の出力生成部U15は、モード信号SMに応じたクロック周波数をスイッチングに用いる。
【0079】
図7は、本実施形態による光トランシーバモジュール2の構成を示す第2のブロック図である。図7では、電源系統に関する図示は省略している。図7を参照すると、光トランシーバモジュール2は、受信部R、送信部S、及びコネクタ217を有する。これらは全て、図4に示した基板250上に実装される。
【0080】
受信部Rは、デマルチプレクサ203及び受光モジュール212を有する。受光モジュール212は、受光素子212aを含む。受光素子212aは、光ファイバ210から光信号L1を受ける。そして、受光素子212aは光信号L1を電気信号である受信信号S1に変換する。受信信号S1には、例えば16ビット単位のデータが含まれる。受光素子212aは、受信信号S1をデマルチプレクサ203へ提供する。
【0081】
デマルチプレクサ203は、増幅部203a、クロック再生部203b、分周器203c、タイミングジェネレータ203e、及びシリアル/パラレル変換部203dを有する。受光素子212aから提供された受信信号S1は、増幅部203aにおいて増幅され、増幅された受信信号S2となる。増幅された受信信号S2はクロック再生部203bに提供される。クロック再生部203bは、受信信号S2のクロック周波数を検出する。クロック再生部203bは、検出したクロック周波数を含むクロック信号S5を分周器203cへ提供する。また、クロック再生部203bは、受信信号S2をシリアル/パラレル変換部203dへ提供する。
【0082】
分周器203cは、クロック信号S5に含まれるクロック周波数を分周することにより、受信信号S2をシリアル/パラレル変換する際に必要なクロック周波数を有するクロック信号S6を生成する。分周器203cは、クロック信号S6をタイミングジェネレータ203eへ提供する。タイミングジェネレータ203eは、受信信号S2に含まれる例えば16ビット単位のデータを1ビットずつ個別に抽出するタイミングを示す信号S7をクロック信号S6に基づいて生成する。
【0083】
シリアル/パラレル変換部203dは、クロック再生部203bから受信信号S2を受ける。また、シリアル/パラレル変換部203dは、タイミングジェネレータ203eから信号S7を受ける。シリアル/パラレル変換部203dは、信号S7が示すタイミングに基づいて、受信信号S2をシリアル/パラレル変換する。すなわち、受信信号S2に含まれる例えば16ビット単位のデータを1ビットずつ個別に抽出し、16ビット幅を有するパラレル信号である受信信号S4を生成する。シリアル/パラレル変換部203dは、受信信号S4をコネクタ217を介して光トランシーバモジュール2外部へ提供する。
【0084】
送信部Sは、マルチプレクサ202、発光モジュール213、ジッタフィルタ208、APC回路204、及びATC回路205を有する。マルチプレクサ202は、フリップフロップ部202a、パラレル/シリアル変換部202b、記憶部202c、分周器202d、高周波生成部202e、及びタイミングジェネレータ202fを有する。
【0085】
記憶部202cは、光トランシーバモジュール2外部からコネクタ217を介して送信信号S8を受ける。送信信号S8はパラレル信号であり、例えば16ビット幅を有する。記憶部202cは、分周器202dから分周クロック信号S12を受ける。記憶部202cは、分周クロック信号S12(後述)に基づくタイミングで送信信号S8を取り込む。記憶部202cは、送信信号S8を一旦記憶した後、送信信号S8をパラレル/シリアル変換部202bへ提供する。
【0086】
ジッタフィルタ208は、光トランシーバモジュール2外部からコネクタ217を介して参照クロック信号S9を受ける。参照クロック信号S9は、例えば622.08MHzといった周波数を有する。ジッタフィルタ208は、参照クロック信号S9に含まれるジッタ雑音を除去し、ジッタ雑音が除去された参照クロック信号S10をマルチプレクサ202へ提供する。
【0087】
マルチプレクサ202内部において、高周波生成部202eが参照クロック信号S10を受ける。高周波生成部202eはPLL(Phase Locked Loop)回路を有しており、参照クロック信号S10から高周波クロック信号S11を生成する。高周波クロック信号S11の周波数は、送信信号S8のビット幅に応じて決定される。例えば、送信信号S8が16ビット幅である場合、高周波クロック信号S11の周波数は参照クロック信号S10の周波数の16倍に決定される。高周波生成部202eは、高周波クロック信号S11を分周器202d、パラレル/シリアル変換部202b、及びフリップフロップ部202aへ提供する。
【0088】
分周器202dは、高周波生成部202eから高周波クロック信号S11を受ける。分周器202dは、高周波クロック信号S11を分周することにより分周クロック信号S12を生成する。分周クロック信号S12の周波数は、送信信号S8に含まれる信号の数に応じて決定される。例えば、送信信号S8に含まれる信号数が16個である場合、分周クロック信号S12の周波数は高周波クロック信号S11の周波数の1/16に決定される。分周器202dは、分周クロック信号S12を記憶部202c及びタイミングジェネレータ202fへ提供する。
【0089】
タイミングジェネレータ202fは、分周器202dから分周クロック信号S12を受ける。タイミングジェネレータ202fは、分周クロック信号S12に基づいてクロック信号S18を生成する。クロック信号S18は、トランシーバモジュール2へ送信信号S8を提供するモジュール外部の回路が参照するためのクロック信号である。タイミングジェネレータ202fは、コネクタ217を介して光トランシーバモジュール2外部へクロック信号S18を提供する。
【0090】
パラレル/シリアル変換部202bは、記憶部202cから送信信号S8を受ける。また、パラレル/シリアル変換部202bは、高周波生成部202eから高周波クロック信号S11を受ける。パラレル/シリアル変換部202bは、パラレル信号である送信信号S8をシリアル信号へ変換する。すなわち、パラレル/シリアル変換部202bは、例えば16ビット単位のデータを含むシリアル信号である送信信号S9を生成する。このとき、パラレル/シリアル変換部202bは、高周波クロック信号S11を用いる。パラレル/シリアル変換部202bは、シリアル信号に変換された送信信号S9をフリップフロップ部202aへ提供する。
【0091】
フリップフロップ部202aは、パラレル/シリアル変換部202bから送信信号S9を受ける。また、フリップフロップ部202aは、高周波生成部202eから高周波クロック信号S11を受ける。フリップフロップ部202aはDフリップフロップ回路を含んでおり、送信信号S9のタイミングを高周波クロック信号S11に基づいて整える。フリップフロップ部202aは、タイミングが整えられた送信信号S13を発光モジュール213へ提供する。
【0092】
発光モジュール213は、発光素子213a、受光素子213b、ペルチェ素子213c、及びサーミスタ213dを有する。発光素子213aは、フリップフロップ部202aから送信信号S13を受ける。発光素子213aは、電気信号である送信信号S13を光信号L2へ変換する。発光素子213aは、光信号L2を光ファイバ211を介して光トランシーバモジュール2の外部へ提供する。
【0093】
受光素子213bは発光素子213aと光学的に結合されており、発光素子213aからモニタ光L3を受ける。モニタ光L3は、発光素子213aにおける光信号L2の出射面とは反対側の面から出射された光である。モニタ光L3の光量は、送信信号L2の光量に応じて変化する。受光素子213bは、モニタ光L3の光量に応じた電気信号である光量信号S14を生成する。受光素子213bは、光量信号S14をAPC回路204へ提供する。
【0094】
APC回路204は、受光素子213bから受けた光量信号S14に基づいて、光信号L2の光量を制御するための光量制御信号S15を生成する。APC回路204は、光量制御信号S15を発光素子213aへ提供する。
【0095】
サーミスタ213dは、発光素子213aの近傍に配置され、発光素子213aの温度を検出する。サーミスタ213dは、発光素子213aの温度に応じた電気信号である温度信号S16を生成する。サーミスタ213dは、温度信号S16をATC回路205へ提供する。
【0096】
ATC回路205は、サーミスタ213dから受けた温度信号S16に基づいて、ペルチェ電流S17を生成する。ペルチェ電流S17は、発光素子213aの温度を制御するためにペルチェ素子213cに流す電流である。ATC回路205は、ペルチェ電流S17をペルチェ素子213cへ提供する。
【0097】
ペルチェ素子213cは、ATC回路205からペルチェ電流S17を受ける。ペルチェ素子213cは、ペルチェ電流S17に基づいて発光素子213aに熱を与えるか、または吸収する。
【0098】
本実施形態による光トランシーバモジュール2によって、以下の効果が得られる。すなわち、光トランシーバモジュール2は、基板250上に電源回路201を備える。そして、電源回路201からの第1の出力電源電圧VO1、第2の出力電源電圧VO2、及び第3の出力電源電圧VO3は図6に示した制御回路Bによって第1〜第3の所定の電圧値に近づくように制御される。これによって、モジュール内部の回路に供給される第1〜第3の出力電源電圧は光トランシーバモジュール1外部の変動要因に殆ど影響されないので、モジュール内部の回路に供給される電源の電圧変動を低く抑えることができる。
【0099】
ここで、図8は従来の光トランシーバモジュールの構成を示すブロック図である。図8に示す光トランシーバモジュール900は、マルチプレクサ904、デマルチプレクサ905、APC回路906、ATC回路907、PIC908、PLD909、ジッタフィルタ910、IC911を備える。
【0100】
光トランシーバモジュール900の外部には、外部電源901〜903が設けられる。外部電源901は、マルチプレクサ904及びデマルチプレクサ905へ第1の電源電圧V1を提供する。外部電源902は、APC回路906、ATC回路907、PIC908、PLD909、及びジッタフィルタ910へ第2の電源電圧V2を提供する。外部電源903は、IC911へ第3の電源電圧V3を提供する。
【0101】
上記のように、従来の光トランシーバモジュールではモジュール内部の回路へ電源電圧を提供するための電源をモジュール外部に設けている。このため、外部電源と光トランシーバモジュールとの間に設けられる配線に対し、高周波回路などのノイズ源からノイズが重畳される。これによって、外部電源から提供される電源電圧が変動して光トランシーバモジュールの動作に悪影響を及ぼす。特にマルチプレクサ及びデマルチプレクサは高周波クロック信号を用いて動作しており、電源電圧の変動によって送信信号や受信信号が歪むなどの影響が生じ易い。これに対し、本実施形態による光トランシーバモジュール2は、上記した構成によってモジュール内部の回路に供給される電源の電圧変動を低く抑えることができる。
【0102】
また、本実施形態による光トランシーバモジュール2は、切替部U12が、判定部U16からの判定信号に基づいて、第1の出力生成部U14及び第2の出力生成部U15のいずれか一方に入力電源電圧VIを供給している。光トランシーバモジュール2はこのような構成の電源回路を備えることが好ましく、これによって、入力電源電圧VIの電圧値の絶対値と所定の電圧値の絶対値との大小関係にかかわらず、電源回路201は所定の電圧値を有する出力電源電圧VOをモジュール内部の回路に供給できる。
【0103】
また、本実施形態による光トランシーバモジュール2は、電源回路201が第1の出力201bに加えて第2の出力201cを備え、第2の出力電源電圧VO2を第3の回路へ提供している。光トランシーバモジュール2は、このような第2の出力を備えても良い。従来の光トランシーバモジュールが互いに異なる複数の電源電圧を必要とする場合には、図8に示したように複数の外部電源を光トランシーバモジュールの外部に設ける必要がある。よって、光トランシーバモジュールを実装する基板上などに外部電源を設けるスペースが複数必要となり、光通信機器の小型化を妨げていた。これに対し、本実施形態による光モジュール2は、必要とする外部電源が1つのみである。このため、光トランシーバモジュールを実装する基板上の省スペース化が図れるので、光通信機器を小型化できる。
【0104】
なお、本実施形態による光トランシーバモジュール2は、第3の出力電源電圧VO3を提供するための第3の出力201dをさらに備えている。このように、光トランシーバモジュールは、必要な電源電圧の個数に応じて、出力電源電圧を提供するための出力を複数備えるとよい。
【0105】
また、本実施形態による光トランシーバモジュール2は、電源回路201が、制御回路Bに電気的に接続された位相補償回路Fをさらに含んでいる。電源回路201に含まれる制御回路Bの位相特性は、図6に示した制御回路Bに含まれる抵抗素子R1及びR2の抵抗値を選択するによって変化する。抵抗素子R1及びR2の抵抗値によっては、電源生成回路A及び制御回路Bからなる閉ループ系が発振する場合がある。この位相特性の変化を補償するために、光トランシーバモジュールは本実施形態のように位相補償回路Fを備えることが好ましい。
【0106】
【発明の効果】
本発明による光トランシーバモジュールによれば、光トランシーバモジュール内部の回路に供給される電源電圧が光トランシーバモジュール外部の変動要因に殆ど影響されない。よって、光トランシーバモジュール内部の回路に供給される電源の電圧変動を低く抑えることができる。
【図面の簡単な説明】
【図1】図1は、本発明による光トランシーバモジュールの第1実施形態の構成を示す斜視図である。
【図2】図2は、図1に示す光トランシーバモジュールの構成を示す分解斜視図である。
【図3】図3は、図1に示す光トランシーバモジュールの構成を示す分解斜視図である。
【図4】図4は、本発明による光トランシーバモジュールの第2実施形態の構成を示す第1のブロック図である。
【図5】図5は、図4に示した電源部の内部回路を示す回路図である。
【図6】図6は、図5に示したレギュレータの内部構成を示すブロック図である。
【図7】図7は、第2実施形態による光トランシーバモジュールの構成を示す第2のブロック図である。
【図8】図8は従来の光トランシーバモジュールの構成を示すブロック図である。
【符号の説明】
1…光トランシーバモジュール、12…送信モジュール、14…受信モジュール、20…コネクタ、22…基板、24…筐体、44…電源回路、44a…第1のレギュレータ、44b…第2のレギュレータ、44c…第3のレギュレータ、46a〜46e…配線、48…マルチプレクサ、50…デマルチプレクサ、52…ジッタフィルタ、58、76…光ファイバ、78…上部筐体、80…下部筐体、82…上壁部、84、88…側壁部、86…底壁部。
Claims (4)
- 基板と、
電気信号を光信号に変換するための送信モジュールと、
前記基板に実装され、前記送信モジュールに提供される送信信号を生成する第1の回路と、
光信号を電気信号に変換するための受信モジュールと、
前記基板に実装され、前記受信モジュールからの受信信号を受ける第2の回路と、
前記基板に実装され、入力電源電圧を受ける入力及び出力電源電圧を前記第1の回路及び前記第2の回路に供給するための第1の出力を有し、前記入力電源電圧から前記出力電源電圧を生成する電源回路と
を備え、
前記基板は、前記電源回路の前記第1の出力と前記第1の回路及び前記第2の回路とを電気的に互いに接続する配線を有しており、
前記電源回路は、前記出力電源電圧を所定の電圧値に近づけるように制御する制御回路を含む、光トランシーバモジュール。 - 前記電源回路は、
前記入力電源電圧の電圧値の絶対値が前記所定の電圧値の絶対値よりも大きい場合に前記出力電源電圧を生成する第1の生成回路と、
前記入力電源電圧の電圧値の絶対値が前記所定の電圧値の絶対値よりも小さい場合に前記出力電源電圧を生成する第2の生成回路と、
前記入力電源電圧の電圧値と前記所定の電圧値とを比較する比較回路と、
前記比較回路による比較結果に基づいて前記第1の生成回路及び前記第2の生成回路のいずれか一方に前記入力電源電圧を提供する切替回路と
をさらに含む、請求項1に記載の光トランシーバモジュール。 - 前記基板に実装され、前記第1の回路及び前記第2の回路に電気的に接続される第3の回路をさらに備え、
前記電源回路は、前記第1の出力から供給される前記出力電源電圧の電圧値とは異なる電圧値を有する出力電源電圧を前記第3の回路に供給するための第2の出力をさらに備え、
前記基板は、前記電源回路の前記第2の出力と前記第3の回路とを電気的に互いに接続する配線を有する、請求項1または2に記載の光トランシーバモジュール。 - 前記電源回路は、前記制御回路に電気的に接続された位相補償回路をさらに含む、請求項1〜3のいずれか一項に記載の光トランシーバモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002316338A JP2004153557A (ja) | 2002-10-30 | 2002-10-30 | 光トランシーバモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002316338A JP2004153557A (ja) | 2002-10-30 | 2002-10-30 | 光トランシーバモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004153557A true JP2004153557A (ja) | 2004-05-27 |
Family
ID=32460079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002316338A Pending JP2004153557A (ja) | 2002-10-30 | 2002-10-30 | 光トランシーバモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004153557A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129552A (ja) * | 2008-11-25 | 2010-06-10 | Furukawa Electric Co Ltd:The | 光素子駆動装置 |
JP2014067835A (ja) * | 2012-09-25 | 2014-04-17 | Japan Oclaro Inc | 光モジュール |
JP2017143306A (ja) * | 2017-05-12 | 2017-08-17 | 日本オクラロ株式会社 | 光モジュール |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0591057A (ja) * | 1991-07-08 | 1993-04-09 | Totoku Electric Co Ltd | 光通信機器及び光通信方法 |
JPH1041898A (ja) * | 1996-07-19 | 1998-02-13 | Nec Corp | 光送受信器およびその光送受信器を用いたネットワーク |
JPH10307656A (ja) * | 1997-05-08 | 1998-11-17 | S I I R D Center:Kk | 光空間伝送装置 |
JPH11168436A (ja) * | 1997-09-30 | 1999-06-22 | Nec Corp | 空間伝送用光送受信器 |
JP2000060116A (ja) * | 1998-08-13 | 2000-02-25 | Motorola Japan Ltd | Dc/dcコンバータ |
JP2002185408A (ja) * | 2000-12-11 | 2002-06-28 | Mitsubishi Electric Corp | 光送受信器 |
-
2002
- 2002-10-30 JP JP2002316338A patent/JP2004153557A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0591057A (ja) * | 1991-07-08 | 1993-04-09 | Totoku Electric Co Ltd | 光通信機器及び光通信方法 |
JPH1041898A (ja) * | 1996-07-19 | 1998-02-13 | Nec Corp | 光送受信器およびその光送受信器を用いたネットワーク |
JPH10307656A (ja) * | 1997-05-08 | 1998-11-17 | S I I R D Center:Kk | 光空間伝送装置 |
JPH11168436A (ja) * | 1997-09-30 | 1999-06-22 | Nec Corp | 空間伝送用光送受信器 |
JP2000060116A (ja) * | 1998-08-13 | 2000-02-25 | Motorola Japan Ltd | Dc/dcコンバータ |
JP2002185408A (ja) * | 2000-12-11 | 2002-06-28 | Mitsubishi Electric Corp | 光送受信器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129552A (ja) * | 2008-11-25 | 2010-06-10 | Furukawa Electric Co Ltd:The | 光素子駆動装置 |
JP2014067835A (ja) * | 2012-09-25 | 2014-04-17 | Japan Oclaro Inc | 光モジュール |
JP2017143306A (ja) * | 2017-05-12 | 2017-08-17 | 日本オクラロ株式会社 | 光モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05335617A (ja) | 光伝送モジュール | |
US20050191057A1 (en) | Optical transceiver module | |
CN104024926A (zh) | 光波导元件模块 | |
JP2009141166A (ja) | 光トランシーバ及び光トランシーバが接続されるホスト基板 | |
JPH11220237A (ja) | 電子機器 | |
US6882667B2 (en) | Optical semiconductor device and method for controlling the same | |
JP2004153557A (ja) | 光トランシーバモジュール | |
CN101713958A (zh) | 表的时基装置 | |
JP2004063861A (ja) | 光通信器、光送信器、光送受信器および光伝送システム | |
CN111431613A (zh) | 一种光模块 | |
JP2007028698A (ja) | Dc−dcコンバータ | |
CN115695964A (zh) | 电子电路单元和摄像单元 | |
US20050030726A1 (en) | Inverter power module for use in electric and electronic product | |
CN116193713A (zh) | 一种芯片系统和电子设备 | |
US20110169425A1 (en) | Single chip ballast controller for step-dimming of a fluorescent lamp | |
JP4712669B2 (ja) | 光半導体装置及びその制御方法並びに光モジュール | |
JP2007274797A (ja) | 電子装置およびその制御方法並びに光半導体モジュール | |
CN220855268U (zh) | 一种光发射模块及光模块 | |
US6783393B2 (en) | Package for opto-electrical components | |
US20030133685A1 (en) | Optical module | |
CN116707227B (zh) | 一种马达基座、音圈马达及其制造方法 | |
US20060049482A1 (en) | System and method for providing a low frequency filter pole | |
JPH10125997A (ja) | 半導体レーザモジュール | |
US8503188B2 (en) | Mountable electronic circuit module | |
JP2010187525A (ja) | 送信装置及び情報処理機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |