JP2004140008A - ３族窒化物半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】光閉じ込め効率が良く、しきい電流値が小さい３族窒化物半導体発光素子及びその製造方法を提供する。
【解決手段】３族窒化物半導体を積層してなる発光素子のｎ型ＧａＮからなるｎ型コンタクト層４Ａとｎ型ＡｌＧａＮからなるｎ型クラッド層５Ａとの間に、ｎ型コンタクト層４Ａよりもドーパント濃度が低いｎ型ＧａＮからなるクラック防止層１５を設ける。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、３族窒化物半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、３族窒化物半導体からなる発光ダイオード（以下ＬＥＤと称する）及びレーザダイオード（以下ＬＤと称する）が知られている。
図１に示す３族窒化物半導体材料を用いたＬＤ素子１においては、サファイアからなる基板２上に、ＡｌＮからなるバッファ層３、ｎ型ＧａＮからなるｎ型コンタクト層４、ｎ型ＡｌＧａＮからなるｎ型クラッド層５、ｎ型ＧａＮからなるｎ型ガイド層６、ＩｎＧａＮを主たる成分とする活性層７、ｐ型ＧａＮからなるｐ型ガイド層８、ｐ型ＡｌＧａＮからなるｐ型クラッド層９、ｐ型ＧａＮからなるｐ型コンタクト層１０が順に積層されている。ｐ型コンタクト層１０には、厚さ方向に突出して凸状になっているリッジ１１が設けられている。リッジ１１の上部の平坦部を除いて絶縁膜１２が成膜されており、リッジ１１を覆うようにｐ型電極１３が設けられている。なお、ｎ型コンタクト層４上には、ｎ型電極１４が設けられている。
【０００３】
ｐ型電極１３及びｎ型電極１４の間で順方向にバイアス電圧を印加した場合、ｐ型電極１３及びｎ型電極１４から正孔及び電子が各々ＬＤ素子１にキャリアとして注入され、正孔及び電子が活性層７にて再結合して光を発する。
上記構造のＬＤ素子１は、活性層をその両側からガイド層で挟み、さらにその外側からクラッド層で挟むことによって、ガイド層により活性層にキャリアを閉じ込め、クラッド層によりガイド層と活性層に光を閉じ込めるようになっており、ＳＣＨ（Ｓｅｐａｒａｔｅ　Ｃｏｎｆｉｎｅｍｅｎｔ　Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造として知られている。
【０００４】
上記の如きＳＣＨ構造の３族窒化物系半導体レーザ素子は、クラッド層の膜厚を増加させること又はＡｌＮモル分率を増やすことで、光閉じ込め効率を向上させることが出来る。
ところが、ＡｌＧａＮからなるｎ型クラッド層５の膜厚を大とする若しくはＡｌＮモル分率を増やすと、ＡｌＧａＮの格子定数がＧａＮの格子定数よりも小さいことに起因して、ｎ型クラッド層５の内部には引張り応力が発生し、クラックが形成され易くなることが知られている（例えば特許文献１参照。）。このｎ型クラッド層５にクラックが発生するｎ型クラッド層５の膜厚は、クラック発生臨界膜厚あるいは単に臨界膜厚と称されている。かかるｎ型クラッド層５のクラックは、ＬＤ素子の発光特性の劣化の原因となる。
【０００５】
そこで、ｎ型クラッド層にクラックが発生することを防止しつつ臨界膜厚を大とする手段として、ｎ型コンタクト層とｎ型クラッド層との間にｎ型クラッド層に生じる引張り応力を緩和するためのクラック防止層（図示せず）を設けることが提案されている。該クラック防止層は、厚さ１００オングストロームから０．５μｍのＩｎＧａＮからなる（例えば、特許文献２参照。）。
【０００６】
【特許文献１】
特開平１１−７４６２１号公報（第２頁）
【０００７】
【特許文献２】
特開平９−１４８２４７号公報（第１図）
【０００８】
【発明が解決しようとする課題】
クラック発生を低減するためにＧａＮ層とＡｌＧａＮ層の間にＩｎＧａＮ層を設ける従来例においては、ＩｎＧａＮ結晶の成長温度（略７００から８００℃）がＧａＮ及びＡｌＧａＮの成長温度（略１０００℃から１１００℃）に比べて低い故、クラック防止層の作成前後で基板温度を昇降させなければならない。またＩｎＧａＮの結晶成長速度が、ＧａＮの結晶成長速度に比べて遅い。その結果、素子の製造に時間を要する。
【０００９】
更に、結晶成長反応に用いるアンモニア等の窒素材料の必要量は、ＧａＮに比べてＩｎＧａＮの方が大であり、製造コストが高くなる。
また、ＩｎＧａＮは、ＧａＮ及びＡｌＧａＮに比べて高い屈折率を有する故、ｎ型クラッド層の下地としてＩｎＧａＮ層を用いる場合には、クラッド層で完全に閉じ込められなかった光が漏れ易くなる。その上、クラック防止層のＩｎ組成が発光層のＩｎ組成と同等若しくはそれより高い場合には、該クラック防止層が吸収層として作用してしまい、導波損が発生してしきい電流値上昇の一因となる。
【００１０】
本発明が解決しようとする課題には、上記した問題が１例として挙げられる。
【００１１】
【課題を解決するための手段】
請求項１に記載の３族窒化物半導体発光素子は、ｎ型ＧａＮからなるｎ型コンタクト層と、ｎ型Ａｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０＜ｘ＜１、０≦ｙ＜１、０＜ｘ＋ｙ＜１）からなるｎ型クラッド層と、活性層と、ｐ型クラッド層と、ｐ型コンタクト層と、を含む３族窒化物半導体発光素子であって、前記ｎ型コンタクト層と前記ｎ型クラッド層との間にｎ型ＧａＮからなるクラック防止層を有し、前記クラック防止層のドーパント濃度が、前記ｎ型コンタクト層のドーパント濃度よりも小であることを特徴とする。
【００１２】
請求項７に記載の３族窒化物半導体発光素子の製造方法は、３族窒化物半導体を基板上に順次積層して得られる多層構造の半導体発光素子の製造方法であって、ｎ型ＧａＮからなるｎ型コンタクト層を成膜するｎ型コンタクト層形成工程と、前記ｎ型コンタクト層のドーパント濃度よりも小なるドーパント濃度を有するｎ型ＧａＮからなるクラック防止層を成膜するクラック防止層形成工程と、を含むことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。なお、図面中の類似の部分については同一の符号が付されている。
図２に示す如く、本発明によるＬＤ素子１Ａは、サファイアからなる基板２上に設けられたＡｌＮからなるバッファ層３を含む。バッファ層は、略５０ｎｍの厚さを有する。
【００１４】
バッファ層３の上には、ｎ型ＧａＮからなるｎ型コンタクト層４Ａが設けられている。ｎ型コンタクト層４Ａは、ドーパントとしてＳｉを含み、Ｓｉ原子濃度は、１×１０^１９ｃｍ^−３である。なお、ドーパント濃度は４×１０^１８ｃｍ^−３から２×１０^１９ｃｍ^−３の範囲にあることが好ましい。なんとなれば、素子の全体の直列抵抗を低減することができるからである。
【００１５】
ｎ型コンタクト層４Ａ上には、ｎ型電極１４が形成され、且つｎ型電極１４から離間した位置にｎ型ＧａＮからなるクラック防止層１５が形成されている。クラック防止層１５は、１×１０^１７ｃｍ^−３の濃度のＳｉドーパントを含み、２μｍの厚さを有する。なお、クラック防止層１５に含まれるＳｉドーパントの濃度は、ｎ型コンタクト層４Ａよりも小であり、４×１０^１８ｃｍ^−３未満の範囲にあることが好ましい。また５×１０^１６ｃｍ^−３から５×１０^１７ｃｍ^−３の範囲にドーパント濃度があることがより好ましい。
【００１６】
クラック防止層１５のドーパント濃度がｎ型コンタクト層４Ａに比べて低いことによって、クラック防止層１５が高抵抗となり、ＬＤ素子の駆動電圧増加の一因となることが考えられる。しかしながら、ドーパント濃度が低くなると、キャリアの移動度が高くなるので、抵抗率の上昇は抑制される。また電流の経路が、クラック防止層１５の厚さ方向であることから、クラック防止層１５内の電流経路長さは、クラック防止層１５の膜厚そのものである。つまり、クラック防止層１５の膜厚が、数μｍ程度であるのに対して、ＬＤ素子１Ａ全体の電流経路長さが１００μｍオーダーであることから、ＬＤ素子１Ａ全体の抵抗値に対するクラック防止層１５の抵抗値の割合が小さい。従って、ドーパント濃度が低いｎ型ＧａＮからなるクラック防止層１５をＬＤ素子に設けたとしても、素子全体の抵抗に対する影響は小さい。
【００１７】
クラック防止層１５の上にｎ型Ａｌ_０．０８Ｇａ_０．９２Ｎからなるｎ型クラッド層５Ａが形成されている。ｎ型クラッド層５Ａは、膜厚が１．２μｍ、Ｓｉドーパント濃度が２×１０^１８ｃｍ^−３である。
ｎ型クラッド層５Ａの直下に、Ｓｉドーパント濃度が低いｎ型ＧａＮからなるクラック防止層１５を設けたことによって、ｎ型クラッド層５Ａの臨界膜厚が大となった。これは、Ａｌ_０．０８Ｇａ_０．９２Ｎからなり且つ０．５μｍの膜厚を有するｎ型クラッド層を、Ｓｉドーパント濃度が異なるｎ型ＧａＮ層上に形成した場合におけるクラック発生状況を示した図３及び図４からも明らかである。つまり、ｎ型ＧａＮ層のＳｉドーパント濃度が低い方（図４）の方が、クラックの発生密度は小である。ドーパント濃度を小とすることによって、ＧａＮ結晶における不純物添加による硬化現象が現出し難くなり、ｎ型ＧａＮ層の変形が可能となることで、ｎ型クラッド層内の引張り応力が減少するからであると考えられる。
【００１８】
ｎ型クラッド層５Ａの臨界膜厚については、クラック防止層１５のドーパント濃度の他に、１）ｎ型クラッド層５ＡのＡｌＮモル分率、及び２）ｎ型クラッド層５Ａのドーパント濃度にも依存する。この２つのパラメータの各々の値が大となると、臨界膜厚が小となってクラックが発生し易くなる。しかしながら、クラック防止層１５を設けることにより、各パラメータ値を大きくすることができた。１）のＡｌＮモル分率を高くすることによって、ＬＤ素子１Ａ内で発生した光を有効に閉じ込めることができた。２）のドーパント濃度を大とすることによって、ｎ型クラッド層の抵抗率が減少して素子の直列抵抗が低くなり、駆動電圧が低下した。
【００１９】
なお、ｎ型クラッド層５Ａは、Ａｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０＜ｘ＜１、０≦ｙ＜１、０＜ｘ＋ｙ＜１）から形成され得る。
ｎ型クラッド層５Ａ上に順に、０．０５μｍの膜厚を有するｎ型ＧａＮからなるｎ型ガイド層６と、活性層７と、が設けられている。活性層７は、ｎ型ガイド層６側から順に、Ｓｉドーパントを含むＩｎＧａＮからなるバリア層（図示せず）とＳｉドーパントを含まず且つバリア層よりもＩｎ濃度が高いＩｎＧａＮからなるウエル層（図示せず）とを交互に所定の井戸数まで積層し、最後にバリア層が積層されて、多重量子井戸（以下ＭＱＷと称する）活性層が形成されている。
【００２０】
活性層７上には、図１に示したＬＤ素子１と同様に、ｐ型ＧａＮからなるｐ型ガイド層８、ｐ型ＡｌＧａＮからなるｐ型クラッド層９、ｐ型ＧａＮからなるｐ型コンタクト層１０、ｐ型電極１３が順に形成されている。なお、活性層７とｐ型ガイド層８の間にｐ型ＡｌＧａＮからなる電子バリア層（図示せず）を挿入しても良い。
【００２１】
次に、上記したＬＤ素子の製造方法について説明する。
サファイアからなるウエーハを基板としてＭＯＣＶＤ（有機金属気相成長法）装置の反応炉に装填し、１０５０℃の温度において３００Ｔｏｒｒの圧力の水素流中で１０分間保持して、基板表面をクリーニングする。基板の温度が４００℃になるまで冷却し、窒素原料であるアンモニア（以下ＮＨ_３と称する）とＡｌ原料であるトリメチルアルミニウム（以下ＴＭＡと称する）とを反応炉に導入して、バッファ層を堆積させる。
【００２２】
バッファ層を形成後、ＴＭＡの供給を止めてＮＨ_３のみを供給した状態で、基板を１０５０℃に昇温し、トリメチルガリウム（以下ＴＭＧと称する）を反応炉内に導入して、ｎ型ＧａＮからなるｎ型コンタクト層を成長させるｎ型コンタクト層形成工程を行う。該ｎ型コンタクト層形成工程において、Ｓｉの原料としてメチルシラン（以下Ｍｅ−ＳｉＨ_３と称する）を成長雰囲気ガスに添加する。Ｍｅ−ＳｉＨ_３の添加量は、膜中のＳｉ原子密度が１×１０^１９ｃｍ^−３になるように調整する。
【００２３】
ｎ型コンタクト層を１０μｍの厚さまで成長させた後、Ｍｅ−ＳｉＨ_３の流量を減じて、Ｓｉの原子濃度が１×１０^１７ｃｍ^−３であるクラック防止層を形成するクラック防止層形成工程を行う。クラック防止層形成工程は、ｎ型コンタクト層形成工程において使用した材料のうち、ドーパント材料であるＭｅ−ＳｉＨ_３の流量を減らすのみで、反応炉へ新たに別の材料を供給すること及び反応炉の温度の昇降することは不要である。すなわち、ｎ型コンタクト層とクラック防止層の材料を同一にすることによって、製造に要する材料及び時間コストが削減できる。
【００２４】
反応炉内にＴＭＡを導入してｎ型Ａｌ_０．０８Ｇａ_０．９２Ｎからなるｎ型クラッド層の成膜を行う。Ｍｅ−ＳｉＨ_３の反応炉内への流入量は、ｎ型クラッド層内のＳｉ原子濃度が２×１０^１８ｃｍ^−３となるように調整する。ＡｌＧａＮ結晶の結晶成長温度は、ＧａＮとほぼ同じであることから、反応炉の温度の昇降が不要である。ＴＭＡの供給を停止し、ｎ型ＧａＮからなるｎ型ガイド層を０．０５μｍの厚さに成長させる。ｎ型ＧａＮガイド層の成長が完了した時に、ＴＭＧ及びＭｅ−ＳｉＨ_３の供給を停止して降温せしめ、基板温度を７７０℃とする。
【００２５】
基板温度が７７０℃となった後に、原料輸送ガスであるキャリアガスを水素から窒素に切替え、ＴＭＧ、トリメチルインジウム（以下ＴＭＩと称する）及びＭｅ−ＳｉＨ_３を導入してバリア層を堆積させる。次にＭｅ−ＳｉＨ_３の供給を止めると共にＴＭＩの流量を増加して、バリア層よりＩｎ組成の高いウエル層を堆積させる。バリア層とウエル層の成長は、ＭＱＷの設計繰返し数に合わせて繰り返す。最後のウエル層上にバリア層を成長してＭＱＷ活性層を形成する。
【００２６】
ＴＭＩ及びＭｅ−ＳｉＨ_３の供給を停止し、代わりにＴＭＡとＭｇ原料であるエチル−シクロペンタジエニルマグネシウム（以下ＥｔＣｐ２Ｍｇと称する）を導入し、ＭｇドープＡｌＧａＮよりなる電子バリア層を成長させる。電子バリア層の膜厚が２００オングストロームに達したら、ＴＭＧ、ＴＭＡ及びＥｔＣｐ２Ｍｇの供給を停止し、更にキャリアガスを窒素から水素に変更して昇温を開始する。
【００２７】
基板温度が１０５０℃に達した後、ＴＭＧとＥｔＣｐ２Ｍｇを導入し、ＭｇドープＧａＮからなるｐ型ガイド層を成長させる。ｐ型ガイド層の厚さが０．０５μｍになったら、ＴＭＡを導入し、ＭｇドープＡｌ_０．０８Ｇａ_０．９２Ｎからなるｐ型クラッド層を堆積させる。
ｐ型クラッド層の厚さが０．５μｍまで成長させた後、ＴＭＡの供給を停止してＭｇドープＧａＮからなるｐ型コンタクト層を成長させる。ｐ型コンタクト層の厚さが０．１μｍになったら、ＴＭＧとＥｔＣｐ２Ｍｇの供給を停止し、降温を開始する。基板温度が４００℃以下になったら、ＮＨ_３の供給を止める。基板温度が室温になった後、ＬＤ構造が積層されたウエーハを反応炉から取出す。
【００２８】
その後、通常のフォトリソグラフィプロセスとドライエッチングにより、ｐ型コンタクト層にリッジを形成し、リッジの上部の平坦部を除いて絶縁膜を形成し、更にｐ型電極を形成する。同様に、部分的にエッチングを行って、ｎ型コンタクト層を露出させてｎ型電極を形成する。ウエーハを素子に分割してＬＤ素子が得られる。
【００２９】
なお、基板材料としてサファイアを用いたが、これに限定されるものではなく、ＳｉＣ基板、ＧａＮバルク基板、Ｓｉ基板及びサファイア等の基板上に予めＧａＮを成長させた基板が使用出来る。
上記工程で製造されたＬＤ素子の特性について測定を行った。測定には、リッジ幅２μｍ、共振器長さ０．６ｍｍのＬＤ素子を用いた。なお、従来例として用いられる発光素子は、図１に示す如きＬＤ素子１と同一であり、ｎ型コンタクト層４のＳｉ濃度が２×１０^１８ｃｍ^−３、ｎ型クラッド層５の厚さが０．８μｍであった。
【００３０】
本発明による発光素子は、波長４０５ｎｍ、しきい電流値４０ｍＡでレーザ発振した。また、出力５ｍＷ時の駆動電圧は５．４Ｖであった。これに対して、従来の発光素子は発振波長４０６ｎｍ、しきい電流４５ｍＡ、出力５ｍＷの時の電圧は６．２Ｖであった。ドーパント濃度が高いｎ型コンタクト層と、該ｎ型コンタクト層よりも低いドーパント濃度のクラック防止層と、をＬＤ素子内に設けることによって、ｎ型クラッド層にクラックを発生させることなくＬＤ素子の直列抵抗を低減することができた。
【００３１】
上記ＬＤ素子から出射されるレーザ光のＦＦＰについて測定したところ、従来のＬＤ素子ではメインピークの裾野の部分に光の漏れに起因するサイドピークが見られるのに対して、本発明によるＬＤ素子はガウシアン分布を呈した。これは、クラック防止層を設けたことにより、クラック発生の臨界条件が緩和されてｎ型クラッド層の膜厚を従来の素子よりも厚く形成できたので、光閉じ込め効果が改善し、ＦＦＰが良くなったものと思われる。
【００３２】
なお、上記実施例において、ｎ型ドーパントしてＳｉを使用していている。しかし、これに限定されるものではなく、Ｇｅも使用できる。
また、ＬＤ素子のみについて記載したが、本発明はこれに限定されるものではなく、ＬＥＤにも適用できる。特に、発光波長が３６０ｎｍ以下の短波長ＬＥＤの場合は、ＧａＮ層が吸収層として作用する故、活性層の下には、高Ａｌ組成のＡｌＧａＮクラッド層あるいはブラッグ反射器構造などが必要となるので、ｎ型コンタクト層との間に低ドーパント濃度のクラック防止層を挿入することは、非常に有効である。
【００３３】
ｎ型ＧａＮからなるｎ型コンタクト層と、ｎ型Ａｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０＜ｘ＜１、０≦ｙ＜１、０＜ｘ＋ｙ＜１）からなるｎ型クラッド層と、活性層と、ｐ型クラッド層と、ｐ型コンタクト層と、を含む３族窒化物半導体発光素子であって、前記ｎ型コンタクト層と前記ｎ型クラッド層との間にｎ型ＧａＮからなるクラック防止層を有し、前記クラック防止層のドーパント濃度が、前記ｎ型コンタクト層のドーパント濃度よりも小であることを特徴とする発光素子によれば、ドーパント濃度が低いクラック防止層を設けることによって、クラックを生じさせることなくｎ型クラッド層の厚さを大とすること又はＡｌＮモル分率を増やすことができるので、素子の発光効率が改善される。その上、ｎ型コンタクト層のドーパント濃度を高くすることができるので、素子の直列抵抗を低下させることができる。
【００３４】
３族窒化物半導体を基板上に順次積層して得られる多層構造の半導体発光素子の製造方法であって、ｎ型ＧａＮからなるｎ型コンタクト層を成膜するｎ型コンタクト層形成工程と、前記ｎ型コンタクト層のドーパント濃度よりも小なるドーパント濃度を有するｎ型ＧａＮからなるクラック防止層を成膜するクラック防止層形成工程と、を含むことを特徴とする半導体発光素子製造方法によれば、ｎ型コンタクト層及びクラック防止層の双方が同一の材料で形成することができるので、素子の製造に要する材料及び時間コストを削減することができる。
【図面の簡単な説明】
【図１】従来のＬＤ素子の断面図である。
【図２】本発明によるＬＤ素子の断面図である。
【図３】ドーパント濃度が４×１０^１８ｃｍ^−３であるＧａＮ層上に設けられたｎ型クラッド層の表面の写真である。
【図４】ドーパント濃度が２×１０^１８ｃｍ^−３であるＧａＮ層上に設けられたｎ型クラッド層の表面の写真である。
【符号の説明】
１、１Ａ　ＬＤ素子
４、４Ａ　ｎ型コンタクト層
５、５Ａ　ｎ型クラッド層
６　ｎ型ガイド層
７　活性層
１５　クラック防止層

Claims (8)

1. ｎ型ＧａＮからなるｎ型コンタクト層と、ｎ型Ａｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０＜ｘ＜１、０≦ｙ＜１、０＜ｘ＋ｙ＜１）からなるｎ型クラッド層と、活性層と、ｐ型クラッド層と、ｐ型コンタクト層と、を含む３族窒化物半導体発光素子であって、
   前記ｎ型コンタクト層と前記ｎ型クラッド層との間にｎ型ＧａＮからなるクラック防止層を有し、
   前記クラック防止層のドーパント濃度が、前記ｎ型コンタクト層のドーパント濃度よりも小であることを特徴とする発光素子。
2. 前記クラック防止層のドーパント濃度が、４×１０^１８ｃｍ^−３未満であることを特徴とする請求項１記載の発光素子。
3. 前記クラック防止層のドーパント濃度が、５×１０^１６ｃｍ^−３から５×１０^１７ｃｍ^−３の範囲内にあることを特徴とする請求項２記載の発光素子。
4. 前記ｎ型コンタクト層のドーパント濃度が、４×１０^１８ｃｍ^−３から２×１０^１９ｃｍ^−３の範囲内にあることを特徴とする請求項１記載の発光素子。
5. 前記クラック防止層のドーパントが、Ｓｉ又はＧｅであることを特徴とする請求項１記載の発光素子。
6. 前記ｎ型コンタクト層のドーパントが、Ｓｉ又はＧｅであることを特徴とする請求項１記載の発光素子。
7. ３族窒化物半導体を基板上に順次積層して得られる多層構造の半導体発光素子の製造方法であって、
   ｎ型ＧａＮからなるｎ型コンタクト層を成膜するｎ型コンタクト層形成工程と、
   前記ｎ型コンタクト層のドーパント濃度よりも小なるドーパント濃度を有するｎ型ＧａＮからなるクラック防止層を成膜するクラック防止層形成工程と、を含むことを特徴とする半導体発光素子の製造方法。
8. 前記クラック防止層形成工程は、前記ｎ型コンタクト層形成工程において使用された成膜材料のうち、ドーパント材料の供給量を減ずることからなることを特徴とする請求項７記載の半導体発光素子の製造方法。

Images