JP2004133572A - バス調停機能を備える装置及び数値制御装置 - Google Patents
バス調停機能を備える装置及び数値制御装置 Download PDFInfo
- Publication number
- JP2004133572A JP2004133572A JP2002295691A JP2002295691A JP2004133572A JP 2004133572 A JP2004133572 A JP 2004133572A JP 2002295691 A JP2002295691 A JP 2002295691A JP 2002295691 A JP2002295691 A JP 2002295691A JP 2004133572 A JP2004133572 A JP 2004133572A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- time
- bus use
- bus arbitration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【課題】デバイスのバス使用の間隔を一定値以下に抑制できるようにする。
【解決手段】優先判定回路（４−０〜４−ｎ）はバスに接続されているデバイス毎に設けられる。優先判定回路は、優先順位決定回路５から出されたバス使用許可信号（Ｓ２０〜Ｓ２ｎ）でリセットされ計時を開始するタイマ４２を有する。タイマの計時時間が時間設定レジスタ４１に設定された時間を越えると比較回路４３から信号が出力される。該出力信号があり、バス使用要求信号（Ｓ１０〜Ｓ１ｎ）があると優先判定回路より信号が出される。優先順位決定回路５は、優先判定回路から出力信号があるデバイスに対して優先してバス使用許可信号（Ｓ２０〜Ｓ２ｎ）を出力する。いずれの優先判定回路から出力信号がない場合には、予め決められた優先順位でバス使用許可信号を出力する。最大に遅れてもほぼ時間設定レジスタ４１に設定された時間のサイクルでデバイスの動作処理を実行させることができる。
【選択図】 図２
【解決手段】優先判定回路（４−０〜４−ｎ）はバスに接続されているデバイス毎に設けられる。優先判定回路は、優先順位決定回路５から出されたバス使用許可信号（Ｓ２０〜Ｓ２ｎ）でリセットされ計時を開始するタイマ４２を有する。タイマの計時時間が時間設定レジスタ４１に設定された時間を越えると比較回路４３から信号が出力される。該出力信号があり、バス使用要求信号（Ｓ１０〜Ｓ１ｎ）があると優先判定回路より信号が出される。優先順位決定回路５は、優先判定回路から出力信号があるデバイスに対して優先してバス使用許可信号（Ｓ２０〜Ｓ２ｎ）を出力する。いずれの優先判定回路から出力信号がない場合には、予め決められた優先順位でバス使用許可信号を出力する。最大に遅れてもほぼ時間設定レジスタ４１に設定された時間のサイクルでデバイスの動作処理を実行させることができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、バスマスタとなり得る複数のデバイスがバスに接続されるマルチマスタバスにおいて、各デバイスのバス使用の調停を行うバス調停機能を備える装置、特に該バス調停機能を備える数値制御装置に関する。
【０００２】
【従来の技術】
バスに複数のデバイスが接続され、複数のデバイスからのバス使用要求が出された場合、どちらのデバイスを優先して使用させるか決定しなければならない。通常、このバス使用の優先権を決定する方法は、予め決められた優先順位に基づいて決定するようになされたものが多い。この場合、優先順位が高いデバイスからバス使用の要求が次々と出されるような場合、これら優先順位の高いデバイスにバス使用権が次々と与えられ、優先順位が低いデバイスにバス使用権が与えられる場合が少なくなるという問題がある。
【０００３】
そのため、バスの使用権を得たデバイスはその優先順位を一時的に下げ、１つのデバイスが連続してバスの使用権を取得することを回避するような方法も公知である。しかし、通信系のデバイスのような、ある特定のデバイスにおいては、必ず一定時間内にバスが取得できるような制御が必要な場合がある。このような場合、上述した従来の調停方法では、バス使用権取得の優先度を変更できるが、一定時間内のバス使用権の取得が保証できないという問題がある。
【０００４】
又、デバイスからのバス使用要求信号に基づいて計時を開始し、設定された時間経過した後は、該デバイスのバス使用の優先度を上げて、予め設定されているバス使用の優先度の低いデバイスに対してもバス使用ができるようにした調停方法も公知である（例えば、特許文献１参照）。
又、各デバイス（バスマスタ）毎にタイマを設け、該タイマにそれぞれ設定されている許容時間を設定し、デバイスからバス使用要求が出されると、ダウンカウントして、バスが使用可能になったとき、前記タイマの計時値が小さいデバイスにバス使用許可を与え、かつダウンカウンタを停止し、タイマを初期値に戻すようにしたバス調整方法も公知である（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平２−２７４６１号公報
【特許文献２】
特開平３−２６３１５８号公報
【０００６】
【発明が解決しようとする課題】
タイマでバス使用要求信号発生時から計時を開始し、この計時時間に基づいて、優先度を決定したとしても、デバイスがバス使用要求信号を発生してからタイマでの計時を開始するので、当該デバイスがバス使用を要求してから、バス使用の優先順位が上がるまで時間がかかり、タイムロスが生じる。又、一定時間内にバスを使用させるようにすることも難しい。
【０００７】
そこで、本発明の目的は、デバイスのバス使用の間隔を一定値以下に抑制できるようにすることにある。
【０００８】
【課題を解決するための手段】
本発明は、１つのバスに複数のデバイスが接続されていると共に、前記各デバイスからのバス使用要求信号を受け付けて各デバイスのバス使用権取得の優先順位に基づいてバス使用許可信号を各デバイスに付与するバス調停手段が接続されることによりバス調停機能を備える装置において、前記バス調停手段に前記複数のデバイスの内の１以上の特定デバイスに対して、前記バス使用許可信号を付与してから所定時間経過すると該特定デバイスのバス使用権取得の優先順位を上げる手段を設けてバス調停を行うようにした。また、前記特定デバイスに対して前記所定時間を設定記憶する手段は、前記バス調停手段に設けるか、又は、前記特定デバイスに設けるようにした。
【０００９】
特に、前記バス調停手段は、前記特定デバイスにバス使用許可信号を付与してから前記所定時間経過し、かつ、該特定デバイスのバス使用要求信号が出力されている場合、該特定デバイスに優先してバスを取得させるようにした。又、バスを介して割り込み信号を伝達するよう構成され、前記所定時間を、割り込み機能を達成する時間に設定することにより、割り込み機能も実施できるようにした。さらに、数値制御装置にこのバス調停機能を備えるようにした。
【００１０】
【発明の実施の形態】
図１は、本発明の一実施形態の要部ブロック図である。バス３には、バスを制御する機能を備えたマスタデバイス２−０，２−１，２−２，…２−ｎが接続され、さらに、該バス３には、調停ユニット１が接続されている。
又、調停ユニット１と各マスタデバイス２−０，２−１，…２−ｎは、それぞれ通信線で接続され、各マスタデバイス２−０，２−１，…２−ｎからバス使用要求信号Ｓ１０，Ｓ１１，…Ｓ１ｎが調停ユニット１に出力され、調停ユニット１からは、各マルチデバイス２−０，２−１，…２−ｎにバス使用許可信号Ｓ２０，Ｓ２１，…Ｓ２ｎがそれぞれ出力されるようになっている。
【００１１】
図２は、上述した調停ユニット１の詳細ブロック図である。調停ユニットは、各マスタデバイス２−０，２−１，…２−ｎ毎のバス使用の優先を判定する優先判定回路４−０，４−１，…４−ｎと優先順位決定回路５で構成されている。
各優先判定回路４−０，４−１，…４−ｎは、マスタデバイス２−０に対応する優先判定回路４−０に詳述されているように、時間設定レジスタ４１、タイマ４２、比較回路４３、アンドゲート４４で構成されている。各優先判定回路４−０，４−１，…４−ｎは同一構成であるので、他の優先判定回路４−１，…４−ｎはマスタデバイス２−０に対応する優先判定回路４−０と同一構成になっている。
【００１２】
比較回路４３は、時間設定レジスタ４１に設定されている時間とタイマ４２で計時した時間を比較し、タイマ４２での計時時間が時間設定レジスタ４１に設定されている時間より大きくなると出力信号を出す。
各マスタデバイス２−０，２−１，…２−ｎから調停ユニット１に入力される各バス使用要求信号Ｓ１０，Ｓ１１，Ｓ１ｎは、優先順位決定回路５に入力されると共に、各対応する優先判定回路４−０，４−１，…４−ｎのアンドゲート４４に入力されている。又、優先順位決定回路５から出力されるバス使用許可信号Ｓ２０，Ｓ２１，…Ｓ２ｎは、対応する優先判定回路４−０，４−１，…４−ｎのタイマ４２にもそれぞれ入力されている。
【００１３】
各優先判定回路４−０，４−１，…４−ｎの時間設定レジスタ４１は図示しない設定手段によって任意の時間が設定可能である。この装置全体のシステム構成やマスタデバイスの種類、動作モードに応じて、ある最大サイクル間隔以下で当該マスタデバイスの処理を実行させたいマスタデバイスに対しては、この優先制御機能を実行させるマスタデバイス（例えば、マスタデバイス２−０）に対応する優先判定回路（マスタデバイス４−０）の時間設定レジスタ４１に当該マスタデバイス（２−０）に対して所望の最大サイクル間隔の時間より僅か短い時間を設定しておく。すなわち、バス使用許可信号が発生して次のバス使用要求信号によるバス使用が可能とする最大の時間より僅か少ない時間を設定しておく。又、この時間設定レジスタ４１に時間を設定しなくてもよい。この場合、後述するように、優先順位決定回路５は優先判定回路４−０，４−１，…４−ｎからの信号入力されないから、従来の調停ユニットと同様に予め決められた優先順位でバス使用許可信号を出力する。
【００１４】
装置の動作を開始して、調停ユニット１は、各マスタデバイス２−０，２−１，…２−ｎから出力されたバス使用要求信号Ｓ１０，Ｓ１１，Ｓ１ｎに対して予め決められた優先順位でバス使用許可信号Ｓ２０，Ｓ２１，…Ｓ２ｎを出力する。一方、あるマスタデバイス（例えば、マスタデバイス２−０）へのバス使用許可信号（マスタデバイス２−０へのバス許可信号Ｓ２０）が、該マスタデバイス（２−０）に対応する優先判定回路（４−０）のタイマ４２にも入力され、該タイマ４２をリセットしてスタートさせる。比較回路４３は、タイマ４２の計時時間と時間設定レジスタ４１に設定されている時間を比較し、タイマ４２の計時時間が大きくなると信号を出力する。なお、時間設定レジスタ４１に時間が設定されてなければ、比較回路４３からは信号は出力されない。
【００１５】
比較回路４３の出力と対応するマスタデバイス（例えば、前述の例でマスタデバイス２−０）からのバス使用要求信号（Ｓ１０）がアンドゲート４４で論理和が取られ、バス使用要求信号（Ｓ１０）があり比較回路４３から出力信号がある場合には、アンドゲート４４から出力信号が出され優先順位決定回路５に入力される。こうして優先判定回路（前述の例で優先判定回路４−０）のアンドゲート４４から信号が出力された場合には、バスの使用が解除され次のバス使用の調停タイミングとなったとき、優先順位決定回路５は、優先判定回路（４−０）からの出力信号が入力されているマスタデバイス（２−０）を優先してバス使用権を与え、バス使用許可信号（Ｓ２０）を出力する。
【００１６】
すなわち、優先順位決定回路５は、各マスタデバイス２−０，２−１，…２−ｎに対応する優先判定回路４−０，４−１，…４−ｎから出力信号がいずれも出力されていないときは、予め決められた優先順位に基づいて、バス使用許可信号Ｓ２０，Ｓ２１，…Ｓ２ｎを出力し、いずれかのマスタデバイスに対応する優先判定回路から出力信号が出力されている場合（当該優先判定回路のタイマ４２での計時時間が時間設定レジスタに設定されている時間を越えている場合）、そのマスタデバイスに対して、他より優先してバス使用許可信号を出力する。又、複数の優先判定回路から出力信号が出ている場合には、予め設定されている優先順位に基づいて調停され、優先順位が高い方のマスタデバイスからバス使用許可信号が出力される。
【００１７】
その結果、時間設定レジスタ４１に時間を設定して優先制御を実行させるマスタデバイスについては、最大でもこの時間設定レジスタ４１に設定した時間より僅か遅れてバス使用許可信号が与えられバス使用が可能となる。最大でもこの設定された時間とほぼ等しい時間の間隔でバス使用権が与えられこのサイクルで動作処理を実行することができるようになる。
【００１８】
特に、割り込み信号線を設けずに、バスを使用して割り込み信号を伝達するよう構成された装置においては、装置内の単位時間を通知するタイマ割り込みのように、一定時間間隔毎に優先度の高い処理サイクルを起こすマスタデバイスに対しては、割り込み機能を達成するこの一定時間間隔に対応する時間を時間設定レジスタに設定しておけば、上述したように、このマスタデバイスは優先度が上げられ、時間設定レジスタに設定した一定時間間隔とほぼ一致して、このマスタデバイスにバス使用許可信号が与えられ、該マスタデバイスの動作処理を可能にして、割り込み処理を実行できる。
【００１９】
なお、上述した実施形態では、時間設定レジスタ４１を調停ユニット１の優先判定回路４−０，４−１，４−ｎに設けたが、各マスタデバイス２−０，２−１，２−ｎ内に設け、優先判定回路４−０，４−１，４−ｎ内に設けないようにしてもよい。さらには、優先判定回路４−０，４−１，４−ｎ自体をそれぞれ各マスタデバイス２−０，２−１，２−ｎ内に設け、調停ユニット１は優先順位決定回路５のみとしてもよい。
【００２０】
【発明の効果】
本発明は、あるデバイスにバス使用許可を与えてから、計時を開始し、この計時時間が設定時間を越えれば、該デバイスに優先してバス使用可能を得ることができるようにしたから、バスが混雑状況にあったとしても、一定時間内にバス使用権を取得可能となる。各デバイス毎に時間設定が可能であるから、デバイスに対して設定する設定値の大小によって、デバイスのバス使用権の差別化を図れる。
【図面の簡単な説明】
【図１】本発明の一実施形態における要部ブロック図である。
【図２】同実施形態の調停ユニットの詳細ブロック図である。
【符号の説明】
１ 調停ユニット
２−０，２−１，２−ｎ マスタデバイス
３ バス
４−０，４−１，４−ｎ 優先判定回路
５ 優先順位決定回路
Ｓ１０，Ｓ１１，Ｓ１ｎ バス使用要求信号
Ｓ２０，Ｓ２１，Ｓ２ｎ バス使用許可信号
【発明の属する技術分野】
本発明は、バスマスタとなり得る複数のデバイスがバスに接続されるマルチマスタバスにおいて、各デバイスのバス使用の調停を行うバス調停機能を備える装置、特に該バス調停機能を備える数値制御装置に関する。
【０００２】
【従来の技術】
バスに複数のデバイスが接続され、複数のデバイスからのバス使用要求が出された場合、どちらのデバイスを優先して使用させるか決定しなければならない。通常、このバス使用の優先権を決定する方法は、予め決められた優先順位に基づいて決定するようになされたものが多い。この場合、優先順位が高いデバイスからバス使用の要求が次々と出されるような場合、これら優先順位の高いデバイスにバス使用権が次々と与えられ、優先順位が低いデバイスにバス使用権が与えられる場合が少なくなるという問題がある。
【０００３】
そのため、バスの使用権を得たデバイスはその優先順位を一時的に下げ、１つのデバイスが連続してバスの使用権を取得することを回避するような方法も公知である。しかし、通信系のデバイスのような、ある特定のデバイスにおいては、必ず一定時間内にバスが取得できるような制御が必要な場合がある。このような場合、上述した従来の調停方法では、バス使用権取得の優先度を変更できるが、一定時間内のバス使用権の取得が保証できないという問題がある。
【０００４】
又、デバイスからのバス使用要求信号に基づいて計時を開始し、設定された時間経過した後は、該デバイスのバス使用の優先度を上げて、予め設定されているバス使用の優先度の低いデバイスに対してもバス使用ができるようにした調停方法も公知である（例えば、特許文献１参照）。
又、各デバイス（バスマスタ）毎にタイマを設け、該タイマにそれぞれ設定されている許容時間を設定し、デバイスからバス使用要求が出されると、ダウンカウントして、バスが使用可能になったとき、前記タイマの計時値が小さいデバイスにバス使用許可を与え、かつダウンカウンタを停止し、タイマを初期値に戻すようにしたバス調整方法も公知である（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平２−２７４６１号公報
【特許文献２】
特開平３−２６３１５８号公報
【０００６】
【発明が解決しようとする課題】
タイマでバス使用要求信号発生時から計時を開始し、この計時時間に基づいて、優先度を決定したとしても、デバイスがバス使用要求信号を発生してからタイマでの計時を開始するので、当該デバイスがバス使用を要求してから、バス使用の優先順位が上がるまで時間がかかり、タイムロスが生じる。又、一定時間内にバスを使用させるようにすることも難しい。
【０００７】
そこで、本発明の目的は、デバイスのバス使用の間隔を一定値以下に抑制できるようにすることにある。
【０００８】
【課題を解決するための手段】
本発明は、１つのバスに複数のデバイスが接続されていると共に、前記各デバイスからのバス使用要求信号を受け付けて各デバイスのバス使用権取得の優先順位に基づいてバス使用許可信号を各デバイスに付与するバス調停手段が接続されることによりバス調停機能を備える装置において、前記バス調停手段に前記複数のデバイスの内の１以上の特定デバイスに対して、前記バス使用許可信号を付与してから所定時間経過すると該特定デバイスのバス使用権取得の優先順位を上げる手段を設けてバス調停を行うようにした。また、前記特定デバイスに対して前記所定時間を設定記憶する手段は、前記バス調停手段に設けるか、又は、前記特定デバイスに設けるようにした。
【０００９】
特に、前記バス調停手段は、前記特定デバイスにバス使用許可信号を付与してから前記所定時間経過し、かつ、該特定デバイスのバス使用要求信号が出力されている場合、該特定デバイスに優先してバスを取得させるようにした。又、バスを介して割り込み信号を伝達するよう構成され、前記所定時間を、割り込み機能を達成する時間に設定することにより、割り込み機能も実施できるようにした。さらに、数値制御装置にこのバス調停機能を備えるようにした。
【００１０】
【発明の実施の形態】
図１は、本発明の一実施形態の要部ブロック図である。バス３には、バスを制御する機能を備えたマスタデバイス２−０，２−１，２−２，…２−ｎが接続され、さらに、該バス３には、調停ユニット１が接続されている。
又、調停ユニット１と各マスタデバイス２−０，２−１，…２−ｎは、それぞれ通信線で接続され、各マスタデバイス２−０，２−１，…２−ｎからバス使用要求信号Ｓ１０，Ｓ１１，…Ｓ１ｎが調停ユニット１に出力され、調停ユニット１からは、各マルチデバイス２−０，２−１，…２−ｎにバス使用許可信号Ｓ２０，Ｓ２１，…Ｓ２ｎがそれぞれ出力されるようになっている。
【００１１】
図２は、上述した調停ユニット１の詳細ブロック図である。調停ユニットは、各マスタデバイス２−０，２−１，…２−ｎ毎のバス使用の優先を判定する優先判定回路４−０，４−１，…４−ｎと優先順位決定回路５で構成されている。
各優先判定回路４−０，４−１，…４−ｎは、マスタデバイス２−０に対応する優先判定回路４−０に詳述されているように、時間設定レジスタ４１、タイマ４２、比較回路４３、アンドゲート４４で構成されている。各優先判定回路４−０，４−１，…４−ｎは同一構成であるので、他の優先判定回路４−１，…４−ｎはマスタデバイス２−０に対応する優先判定回路４−０と同一構成になっている。
【００１２】
比較回路４３は、時間設定レジスタ４１に設定されている時間とタイマ４２で計時した時間を比較し、タイマ４２での計時時間が時間設定レジスタ４１に設定されている時間より大きくなると出力信号を出す。
各マスタデバイス２−０，２−１，…２−ｎから調停ユニット１に入力される各バス使用要求信号Ｓ１０，Ｓ１１，Ｓ１ｎは、優先順位決定回路５に入力されると共に、各対応する優先判定回路４−０，４−１，…４−ｎのアンドゲート４４に入力されている。又、優先順位決定回路５から出力されるバス使用許可信号Ｓ２０，Ｓ２１，…Ｓ２ｎは、対応する優先判定回路４−０，４−１，…４−ｎのタイマ４２にもそれぞれ入力されている。
【００１３】
各優先判定回路４−０，４−１，…４−ｎの時間設定レジスタ４１は図示しない設定手段によって任意の時間が設定可能である。この装置全体のシステム構成やマスタデバイスの種類、動作モードに応じて、ある最大サイクル間隔以下で当該マスタデバイスの処理を実行させたいマスタデバイスに対しては、この優先制御機能を実行させるマスタデバイス（例えば、マスタデバイス２−０）に対応する優先判定回路（マスタデバイス４−０）の時間設定レジスタ４１に当該マスタデバイス（２−０）に対して所望の最大サイクル間隔の時間より僅か短い時間を設定しておく。すなわち、バス使用許可信号が発生して次のバス使用要求信号によるバス使用が可能とする最大の時間より僅か少ない時間を設定しておく。又、この時間設定レジスタ４１に時間を設定しなくてもよい。この場合、後述するように、優先順位決定回路５は優先判定回路４−０，４−１，…４−ｎからの信号入力されないから、従来の調停ユニットと同様に予め決められた優先順位でバス使用許可信号を出力する。
【００１４】
装置の動作を開始して、調停ユニット１は、各マスタデバイス２−０，２−１，…２−ｎから出力されたバス使用要求信号Ｓ１０，Ｓ１１，Ｓ１ｎに対して予め決められた優先順位でバス使用許可信号Ｓ２０，Ｓ２１，…Ｓ２ｎを出力する。一方、あるマスタデバイス（例えば、マスタデバイス２−０）へのバス使用許可信号（マスタデバイス２−０へのバス許可信号Ｓ２０）が、該マスタデバイス（２−０）に対応する優先判定回路（４−０）のタイマ４２にも入力され、該タイマ４２をリセットしてスタートさせる。比較回路４３は、タイマ４２の計時時間と時間設定レジスタ４１に設定されている時間を比較し、タイマ４２の計時時間が大きくなると信号を出力する。なお、時間設定レジスタ４１に時間が設定されてなければ、比較回路４３からは信号は出力されない。
【００１５】
比較回路４３の出力と対応するマスタデバイス（例えば、前述の例でマスタデバイス２−０）からのバス使用要求信号（Ｓ１０）がアンドゲート４４で論理和が取られ、バス使用要求信号（Ｓ１０）があり比較回路４３から出力信号がある場合には、アンドゲート４４から出力信号が出され優先順位決定回路５に入力される。こうして優先判定回路（前述の例で優先判定回路４−０）のアンドゲート４４から信号が出力された場合には、バスの使用が解除され次のバス使用の調停タイミングとなったとき、優先順位決定回路５は、優先判定回路（４−０）からの出力信号が入力されているマスタデバイス（２−０）を優先してバス使用権を与え、バス使用許可信号（Ｓ２０）を出力する。
【００１６】
すなわち、優先順位決定回路５は、各マスタデバイス２−０，２−１，…２−ｎに対応する優先判定回路４−０，４−１，…４−ｎから出力信号がいずれも出力されていないときは、予め決められた優先順位に基づいて、バス使用許可信号Ｓ２０，Ｓ２１，…Ｓ２ｎを出力し、いずれかのマスタデバイスに対応する優先判定回路から出力信号が出力されている場合（当該優先判定回路のタイマ４２での計時時間が時間設定レジスタに設定されている時間を越えている場合）、そのマスタデバイスに対して、他より優先してバス使用許可信号を出力する。又、複数の優先判定回路から出力信号が出ている場合には、予め設定されている優先順位に基づいて調停され、優先順位が高い方のマスタデバイスからバス使用許可信号が出力される。
【００１７】
その結果、時間設定レジスタ４１に時間を設定して優先制御を実行させるマスタデバイスについては、最大でもこの時間設定レジスタ４１に設定した時間より僅か遅れてバス使用許可信号が与えられバス使用が可能となる。最大でもこの設定された時間とほぼ等しい時間の間隔でバス使用権が与えられこのサイクルで動作処理を実行することができるようになる。
【００１８】
特に、割り込み信号線を設けずに、バスを使用して割り込み信号を伝達するよう構成された装置においては、装置内の単位時間を通知するタイマ割り込みのように、一定時間間隔毎に優先度の高い処理サイクルを起こすマスタデバイスに対しては、割り込み機能を達成するこの一定時間間隔に対応する時間を時間設定レジスタに設定しておけば、上述したように、このマスタデバイスは優先度が上げられ、時間設定レジスタに設定した一定時間間隔とほぼ一致して、このマスタデバイスにバス使用許可信号が与えられ、該マスタデバイスの動作処理を可能にして、割り込み処理を実行できる。
【００１９】
なお、上述した実施形態では、時間設定レジスタ４１を調停ユニット１の優先判定回路４−０，４−１，４−ｎに設けたが、各マスタデバイス２−０，２−１，２−ｎ内に設け、優先判定回路４−０，４−１，４−ｎ内に設けないようにしてもよい。さらには、優先判定回路４−０，４−１，４−ｎ自体をそれぞれ各マスタデバイス２−０，２−１，２−ｎ内に設け、調停ユニット１は優先順位決定回路５のみとしてもよい。
【００２０】
【発明の効果】
本発明は、あるデバイスにバス使用許可を与えてから、計時を開始し、この計時時間が設定時間を越えれば、該デバイスに優先してバス使用可能を得ることができるようにしたから、バスが混雑状況にあったとしても、一定時間内にバス使用権を取得可能となる。各デバイス毎に時間設定が可能であるから、デバイスに対して設定する設定値の大小によって、デバイスのバス使用権の差別化を図れる。
【図面の簡単な説明】
【図１】本発明の一実施形態における要部ブロック図である。
【図２】同実施形態の調停ユニットの詳細ブロック図である。
【符号の説明】
１ 調停ユニット
２−０，２−１，２−ｎ マスタデバイス
３ バス
４−０，４−１，４−ｎ 優先判定回路
５ 優先順位決定回路
Ｓ１０，Ｓ１１，Ｓ１ｎ バス使用要求信号
Ｓ２０，Ｓ２１，Ｓ２ｎ バス使用許可信号
Claims (7)
- １つのバスに複数のデバイスが接続されていると共に、前記各デバイスからのバス使用要求信号を受け付けて各デバイスのバス使用権取得の優先順位に基づいてバス使用許可信号を各デバイスに付与するバス調停手段が接続されることによりバス調停機能を備える装置において、
前記バス調停手段は、前記複数のデバイスの内の特定デバイスに対して、前記バス使用許可信号を付与してから所定時間経過すると該特定デバイスのバス使用権取得の優先順位を上げる手段を有することを特徴とするバス調停機能を備える装置。 - 前記特定デバイスが複数個あり、前記所定時間が特定デバイス毎に設定されることを特徴とする請求項１に記載のバス調停機能を備える装置。
- 前記特定デバイスに対して前記所定時間を設定記憶する手段が、前記バス調停手段に設けられている請求項１又は請求項２に記載のバス調停機能を備える装置。
- 前記所定時間を設定記憶する手段が、前記特定デバイスに設けられている請求項１又は請求項２に記載のバス調停機能を備える装置。
- 前記バス調停手段は、前記特定デバイスにバス使用許可信号を付与してから前記所定時間経過し、かつ、該特定デバイスのバス使用要求信号が出力されている場合、該特定デバイスに優先してバスを取得させる請求項１乃至４の内いずれか１項に記載のバス調停機能を備える装置。
- バスを介して割り込み信号を伝達するよう構成され、前記所定時間を、割り込み機能を達成する時間に設定されていることを特徴とする請求項１乃至５の内いずれか１項に記載のバス調停機能を備える装置。
- 請求項１乃至６の内いずれか１項に記載のバス調停機能を備える装置で構成された数値制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002295691A JP4282297B2 (ja) | 2002-10-09 | 2002-10-09 | バス調停機能を備える装置及び数値制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002295691A JP4282297B2 (ja) | 2002-10-09 | 2002-10-09 | バス調停機能を備える装置及び数値制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004133572A true JP2004133572A (ja) | 2004-04-30 |
| JP4282297B2 JP4282297B2 (ja) | 2009-06-17 |
Family
ID=32285868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002295691A Expired - Lifetime JP4282297B2 (ja) | 2002-10-09 | 2002-10-09 | バス調停機能を備える装置及び数値制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4282297B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010282352A (ja) * | 2009-06-03 | 2010-12-16 | Renesas Electronics Corp | Ｄｍａ転送制御装置 |
-
2002
- 2002-10-09 JP JP2002295691A patent/JP4282297B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010282352A (ja) * | 2009-06-03 | 2010-12-16 | Renesas Electronics Corp | Ｄｍａ転送制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4282297B2 (ja) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101391907B1 (ko) | 인터럽트 컨트롤러 | |
| EP0867814B1 (en) | System and method for controlling a bus | |
| EP0106879B1 (en) | Method and apparatus for limiting bus utilization | |
| CN114911727A (zh) | 总线仲裁方法和装置、计算机可读存储介质及主控芯片 | |
| US5948094A (en) | Method and apparatus for executing multiple transactions within a single arbitration cycle | |
| JP5106630B2 (ja) | バス調停装置 | |
| JP2008046892A (ja) | 調停回路 | |
| JP2004133572A (ja) | バス調停機能を備える装置及び数値制御装置 | |
| JP4732340B2 (ja) | データ処理用データ処理システム及び方法 | |
| JP2002207691A (ja) | データ転送制御装置 | |
| WO2020230413A1 (ja) | 情報処理装置 | |
| CN113711191B (zh) | 信息处理装置 | |
| JP2005173859A (ja) | メモリアクセス制御回路 | |
| JPH0660017A (ja) | 競合回路 | |
| JP2002091903A (ja) | バスシステム | |
| JP3677535B2 (ja) | データ転送制御回路 | |
| JPH10289203A (ja) | バス調停装置 | |
| JP2000259548A (ja) | Ｄｍａバス転送方式 | |
| JP2003006146A (ja) | バス調停回路 | |
| JP2004102452A (ja) | メモリ装置 | |
| JP2001297053A (ja) | Ｄｍａリクエスト発行回路およびｄｍａリクエスト発行方法 | |
| JPH0991247A (ja) | バス調停装置 | |
| JPH0240754A (ja) | Ｄｍａユニット | |
| JPH08322073A (ja) | バス獲得制御回路 | |
| JP2003216569A (ja) | 外部バスアクセス方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090317 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4282297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |