JP2004126558A - 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 - Google Patents
薄膜トランジスタを用いた基板、液晶装置、及び電子機器 Download PDFInfo
- Publication number
- JP2004126558A JP2004126558A JP2003209656A JP2003209656A JP2004126558A JP 2004126558 A JP2004126558 A JP 2004126558A JP 2003209656 A JP2003209656 A JP 2003209656A JP 2003209656 A JP2003209656 A JP 2003209656A JP 2004126558 A JP2004126558 A JP 2004126558A
- Authority
- JP
- Japan
- Prior art keywords
- light
- liquid crystal
- substrate
- storage capacitor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】ＴＦＴを有し、ＴＦＴの下側に遮光膜を設けた基板において、戻り光等によるＴＦＴの劣化を防ぎ、かつ横クロストーク等の表示劣化を低減する。
【解決手段】本発明のＴＦＴを用いた基板は、ＴＦＴアレイ基板にマトリクス状に設けられた画素電極（９ａ）を有し、高融点金属からなり帯状に分断された遮光膜（１１ａ）が、画素ＴＦＴ（３０）、走査線（３ａ）、蓄積容量電極（３ｂ）等の下側に形成されている。蓄積容量電極（３ｂ）と遮光膜とは、コンタクトホール（１３）を介して電気接続される。これによって、遮光膜により、ＴＦＴの戻り光による性能低下を防ぎ、容量線を低抵抗化することができる。
【選択図】 図１０
【解決手段】本発明のＴＦＴを用いた基板は、ＴＦＴアレイ基板にマトリクス状に設けられた画素電極（９ａ）を有し、高融点金属からなり帯状に分断された遮光膜（１１ａ）が、画素ＴＦＴ（３０）、走査線（３ａ）、蓄積容量電極（３ｂ）等の下側に形成されている。蓄積容量電極（３ｂ）と遮光膜とは、コンタクトホール（１３）を介して電気接続される。これによって、遮光膜により、ＴＦＴの戻り光による性能低下を防ぎ、容量線を低抵抗化することができる。
【選択図】 図１０
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴ と称する）駆動によるアクティブマトリクス駆動方式の液晶装置の技術分野に属し、特に、液晶プロジェクタ等に用いられる、ＴＦＴ の下側に遮光膜を設けた形式の液晶装置の技術分野に属する。
【０００２】
【従来の技術】
従来、この種の液晶装置が液晶プロジェクタ等にライトバルブとして用いられる場合には一般に、液晶層を挟んでＴＦＴ アレイ基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がＴＦＴ のａ −Ｓｉ （アモルファスシリコン）膜やｐ −Ｓｉ （ポリシリコン）膜から構成されたチャネル領域に入射すると、この領域において光電変換効果により光電流が発生してしまい、ＴＦＴ のトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴ に夫々対向する位置に、Ｃｒ （クロム）などの金属材料や樹脂ブラックなどからなる遮光膜が形成されるのが一般的である。この遮光膜は、各画素の開口領域（即ち、投射光が透過する領域）を規定することにより、ＴＦＴ のｐ −Ｓｉ層に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を果たしている。
【０００３】
この種の液晶装置においては、特にトップゲート構造（即ち、ＴＦＴ アレイ基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型又はコプラナー型のａ −Ｓｉ 又はｐ −ＳｉＴＦＴ を用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、ＴＦＴ アレイ基板の側からＴＦＴ のチャネルに入射するのを防ぐ必要がある。同様に、投射光が通過する際のＴＦＴ アレイ基板の表面からの反射光や、更にカラー用に複数の液晶装置を組み合わせて使用する場合の他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部が、戻り光としてＴＦＴ アレイ基板の側からＴＦＴ のチャネルに入射するのを防ぐ必要もある。このために、特開平９ −１２７４９７号公報、特公平３ −５２６１１ 号公報、特開平３ −１２５１２３ 号公報、特開平８ −１７１１０１ 号公報等では、石英基板等からなるＴＦＴ アレイ基板上においてＴＦＴ に対向する位置（即ち、ＴＦＴ の下側）にも、例えば不透明な高融点金属から遮光膜を形成した液晶装置を提案している。
【０００４】
他方、この種の液晶装置においては、走査信号をゲート電極に印加することによりＴＦＴ を導通状態として画素電極に画像信号を供給する時間に対して、画素電極に電圧が保持される時間を長くするために、即ちデューティー比が小さくても十分な時間だけ液晶駆動電圧を印加できるように、画素電極に対して蓄積容量を付加するのが一般的である。この場合、走査線に沿って形成された容量線の一部を他方の蓄積容量電極として構成する方式が一般化されている。
液晶装置においては、画質向上という一般的要請が強く、このために液晶装置の駆動周波数を高めることが重要となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述のように画素電極に対して蓄積容量を付加するために、例えば基板温度を９００ 度等の高温にさらすプロセスを有する高温プロセスを用いる場合は、一方の蓄積容量電極を含む容量線を、走査線と同様のポリシリコン膜から形成するので、例えばデータ線のようにＡｌ 等の低抵抗金属膜からなる配線と比較すると、低抵抗化が困難である。このため、容量線の抵抗や時定数が大きくなり、複数のデータ線の下を交差して配線された容量線における各データ線との容量カップリングにより容量線の電位が揺れて、横クロストークやゴースト等による画像劣化が発生してしまうという問題点がある。
【０００６】
より具体的には、図２０ に示したように、灰色を背景として黒部分がハイコントラストで描かれた画像８０１ を表示しようとする場合、走査線に沿った一行の画素列上で他の画素に与えられる画像信号の電圧（ここでは、灰色に対応する電圧）と部分的に異なる電圧（ここでは、黒に対応する電圧）の画像信号が与えられると、このような容量カップリングによる容量線の電位揺れが安定する前に、当該画素行における各画素への書き込みが行われる。このため、実際に表示される画像８０２ においては、黒表示すべき部分的に異なる電圧の画像信号が与えられた画素の左右の画素における電圧不足を招いて、灰色表示すべき行全体が白っぽくなるという現象、即ち、横クロストークやゴースト等が発生するのである。
【０００７】
この場合特に、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が、各走査線毎の書き込みの終了時点に近い時点である程、即ち、黒表示すべき画素が、一本の走査線上で左右のうち一方側から走査信号を供給する場合には他方側に近い画素である程或いは両側から走査信号を供給する場合には中央に近い画素である程、容量カップリングによる容量線の電位揺れが安定するより以前に、当該画素行における各画素への書き込みが行われるため、横クロストークやゴースト等が顕著に発生し易い。
【０００８】
そして、このような横クロストークやゴースト等は、所謂ＸＧＡ 、ＳＸＧＡ 等の機種の液晶装置のように駆動周波数が高くなると、相対的に容量線の時定数が大きくなるために、発生し易くなる。更に、データ線に対し画像信号の電圧を小さな負荷で書き込めるようにデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージを行う場合には、プリチャージするための水平帰線期間をある程度の長さ確保する必要があるために、各走査線の書き込みの終了時点に近い時点で部分的に異なる電圧の画像信号が与えられた後に、容量カップリングによる容量線の電位の揺れが安定するまでの時間を十分に確保できなくなる。このため、前述の横クロストークやゴースト等は、プリチャージを行う際には防止し難いという問題点もある。
【０００９】
このような横クロストークやゴースト等の問題を解決するためには、例えば液晶に印加される駆動電圧の極性をデータ線毎に反転するデータ線反転駆動方式（１Ｓ 反転駆動方式）や画素毎に反転するドット反転駆動方式は有効であるが、これらの方式によれば、データ線や走査線に沿った液晶のディスクリネーション（配向不良）が強く発生して表示劣化を起こしてしまうため、特に画素領域の高開口率化という基本的要請の下では、これらの方式は実用的ではない。
本発明は上述した問題点に鑑みなされたものであり、蓄積容量及び遮光膜を用いた比較的簡易な構成により、高品質の画像表示が可能な液晶装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明における第一の発明は、薄膜トランジスタを用いた基板は上記課題を解決するために、相交差するデータ線及び走査線と、前記データ線と前記走査線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極と、前記データ線と交差する方向に延伸し、前記データ線に沿って突出した突出部を有し、前記基板を平面的に見たときに少なくとも前記薄膜トランジスタのチャネル領域を覆うように設置された導電性の遮光膜とを備えたことを特徴とする。
【００１１】
第一の発明の薄膜トランジスタを用いた基板によれば、遮光膜は、走査線に沿って延びる帯状部分と、データ線方向へ突出した突出部とから構成されている。即ち、遮光膜はデータ線に対向する所定の領域で分断されている。この際、遮光膜は薄膜トランジスタの少なくともチャネル領域を平面的に見て夫々覆う位置に設けられている。従って、薄膜トランジスタのチャネル領域は、光源の反対側から入射される戻り光等については、遮光膜により遮光されており、薄膜トランジスタの戻り光等による特性劣化を防止できる。
【００１２】
第一の発明の第一の態様は、前記画素電極に対応して設けられた第１蓄積容量を有し、前記第１蓄積容量を付与する第１蓄積容量電極と第２蓄積容量電極とは、前記薄膜トランジスタのゲート絶縁膜と同一の絶縁膜からなる誘電体膜を介して対向配置されることを特徴とする。
【００１３】
第２蓄積容量電極は走査線に沿って形成されているが、この第２蓄積容量電極と、走査線に沿って延設された配線部分を含む導電性の遮光膜が電気接続されている。このため、第２蓄積容量電極の抵抗を、導電性の遮光膜の抵抗により顕著に低められる。例えば、第２蓄積容量電極をポリシリコン膜から形成し且つ遮光膜を導電性の高融点金属膜から形成すれば、第２蓄積容量電極における走査線に沿った方向の抵抗を、遮光膜のシート抵抗により支配できる。即ち、第２蓄積容量電極における大幅な低抵抗化が可能となる。
【００１４】
以上の結果、低抵抗の第２蓄積容量電極により、画素電極に対して第１蓄積容量が夫々付与されるため、薄膜トランジスタを用いた基板の駆動周波数を高めても、前述の如きデータ線と第２蓄積容量電極との容量カップリングによる第２蓄積容量電極の電位揺れに起因する横クロストークやゴースト等は低減され、高品位の画像表示が行える。
【００１５】
これに加えて、異物等により第２蓄積容量電極が途中で断線しても、遮光膜が第２蓄積容量電極の代わりになるので、冗長構造が実現できる。
【００１６】
また、この態様では、前記第１蓄積容量電極は前記第２蓄積容量電極より下層側に形成され、前記薄膜トランジスタの前記画素電極に接続された側のソース又はドレイン領域を構成する半導体層から延設されてなり、前記遮光膜は、前記薄膜トランジスタを形成する半導体層より下層側に形成され、前記第１蓄積容量電極と層間絶縁膜を介して対向配置されることにより、第２蓄積容量が付与されるように構成してもよい。
【００１７】
このように構成すれば、第１蓄積容量電極を挟んで上下両側に蓄積容量が付与される構造、即ちダブル蓄積容量構造が構築されるので、蓄積容量がより増加し、表示画像におけるフリッカや焼き付きを防止する機能が向上する。
【００１８】
また、この態様によれば、第２蓄積容量電極と走査線とは、例えばポリシリコン膜等の同一の導電性薄膜からなり、蓄積容量の誘電体膜と薄膜トランジスタのゲート絶縁膜とは、例えば高温酸化膜等の同一の絶縁薄膜からなり、第２蓄積容量電極と対向配置される第１蓄積容量電極は、例えばポリシリコン膜等の半導体層部分から延設されてなるので、一方の基板上に形成される積層構造を単純化でき、更に同一の薄膜形成工程で蓄積容量電極及び走査線の両方を同時に、或いは誘電体膜及びケート絶縁膜の両方を同時に形成できるので製造上大変有利である。
【００１９】
第一の発明の第二の態様では前記第１蓄積容量電極は前記データ線に沿って突出した突出部を有し、当該突出部は前記遮光膜の突出部と対向配置され、あるいは前記第２蓄積容量電極は前記データ線に沿って突出した突出部を有し、当該突出部は前記第１蓄積容量電極の突出部と対向配置されることを特徴とする。
【００２０】
この態様によれば前記第１あるいは第２蓄積容量をデータ線方向に延設することができる。この際、蓄積容量の延設した部分はデータ線と重なる領域に位置するため、画素の開口率を下げることなく蓄積容量を増加することができる。
【００２１】
第一の発明の第三の態様では、前記第２蓄積容量電極と前記遮光膜との間には、層間絶縁膜が介在しており、前記蓄積容量電極と前記遮光膜とは、前記層間絶縁膜に開孔されたコンタクトホールを介して接続されたことを特徴とする。
【００２２】
この態様によれば、第２蓄積容量電極と遮光膜とは、層間絶縁膜に開孔されたコンタクトホールを介して接続されているので、確実に且つ信頼性の高い電気接続状態を両者間に実現できる。
【００２３】
第一の発明の第四の態様では、前記コンタクトホールは、平面的に見て前記データ線に重なる領域に開孔されていることを特徴とする。
【００２４】
この態様によれば、コンタクトホールは、データ線の下に開孔されている。即ち、コンタクトホールは、画素開口領域から外れており、しかも薄膜トランジスタや該薄膜トランジスタの半導体層から延設された第１蓄積容量の一方の電極が形成されていない第１層間絶縁膜の部分に設けられているので、画素領域の有効利用を図れる。
【００２５】
第一の発明の第五の態様では、前記第２蓄積容量電極及び前記遮光膜は、定電位源に接続されていることを特徴とする。この態様によれば、遮光膜は定電位源に接続されているので、遮光膜は定電位とされる。従って、遮光膜に対向配置される薄膜トランジスタに対し遮光膜の電位変動が悪影響を及ぼすことはない。そして、第２蓄積容量電極も定電位とされるので、蓄積容量電極として良好に機能し得る。この場合、定電位源の定電位としては、例えば接地電位に等しくてもよい。
【００２６】
本発明における第二の発明は、薄膜トランジスタを用いた基板を備えた電子機器であることを特徴とする。この態様によれば、電子機器は、上述した第一の発明の薄膜トランジスタを用いた基板を備えているため、冗長構造により装置の信頼性が高く、横クロストーク等の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた薄膜トランジスタを用いた基板により高品位の画像表示が可能となる。
【００２７】
本発明における第三の発明は、一対の基板間に液晶が挟持されてなり、前記一対の基板のうち一方の基板は、第一の発明の薄膜トランジスタを用いた基板であることを特徴とする液晶装置である。この態様によれば、液晶装置は、上述した第一の発明の薄膜トランジスタを用いた基板を備えているため、冗長構造により装置の信頼性が高く、横クロストーク等の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた薄膜トランジスタを用いた基板により高品位の画像表示が可能となる。
【００２８】
第三の発明の一の態様では、前記基板に形成される前記複数の層間絶縁膜のうち少なくとも１つは、前記薄膜トランジスタ、前記データ線、前記走査線、及び前記容量線のうち少なくとも１つに対向する部分が凹状に窪んで形成されることにより、前記複数の層間絶縁膜のうち前記液晶に最も近い位置に形成された膜の前記液晶に面する側が平坦化されている。
【００２９】
この構成では液晶に最も近い位置に形成された層間絶縁膜の液晶に面する側が平坦化されているので、当該平坦化の度合いに応じて液晶に最も近い位置に形成された層間絶縁膜の表面の凹凸により引き起こされる液晶のディスクリネーション（配向不良）を低減できる。
【００３０】
本発明の以上のような作用及び他の利得は後述する実施形態から明らかにする。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３２】
［実施の形態１］
本発明による液晶装置の第１実施形態の構成及び動作について、図１ から図５を参照して説明する。図１ は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図であり、図３ は、図２ のＡ −Ａ ’断面図である。図４は、ＴＦＴ アレイ基板上の遮光膜の２ 次元的な配線レイアウトを周辺回路と共に示す平面図であり、図５ は、プリチャージに係る各種信号のタイミングチャートである。尚、図３ においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３３】
図１ において、本実施形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａ と当該画素電極９ａ を制御するためのＴＦＴ３０ がマトリクス状に複数形成されており、画像信号を供給するデータ線６ａ が当該ＴＦＴ３０ のソース領域に電気接続されている。データ線６ａ に書き込む画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ は、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ 同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０ のゲートに走査線３ａ が電気接続されており、所定のタイミングで、走査線３ａ にパルス的に走査信号Ｇ１ 、Ｇ２ 、…、Ｇｍ を、この順に線順次で印加するように構成されている。画素電極９ａ は、ＴＦＴ３０ のドレインに電気接続されており、スイッチング素子であるＴＦＴ３０ を一定期間だけそのスイッチを閉じることにより、データ線６ａ から供給される画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ を所定のタイミングで書き込む。画素電極９ａ を介して液晶に書き込まれた所定レベルの画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ は、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａ と対向電極との間に形成される液晶容量と並列に蓄積容量７０ を付加する。例えば、画素電極９ａ の電圧は、ソース電圧が印加された時間よりも３ 桁も長い時間だけ蓄積容量７０ により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、蓄積容量７０ を形成する方法としては、容量を形成するための配線である容量線３ｂ を設けても良いし、前段の走査線３ａ との間で容量を形成しても良いことは言うまでもない。
【００３４】
図２ において、液晶装置のＴＦＴ アレイ基板上には、マトリクス状に複数の透明な画素電極９ａ （点線部９ａ ’により輪郭が示されている）が設けられており、画素電極９ａ の縦横の境界に各々沿ってデータ線６ａ 、走査線３ａ 及び容量線３ｂ が設けられている。データ線６ａ は、コンタクトホール５ を介してポリシリコン膜からなる半導体層１ａ のうち後述のソース領域に電気接続されており、画素電極９ａ は、コンタクトホール８ を介して半導体層１ａ のうち後述のドレイン領域に電気接続されている。また、半導体層１ａ のうち後述のチャネル領域（図中右下りの斜線の領域）に対向するように走査線３ａ が配置されている。そして、図中右上がりの斜線で示した領域に画素部における第１ 遮光膜１１ａ が設けられている。即ち第１ 遮光膜１１ａ は、画素部において、半導体層１ａ のチャネル領域を含むＴＦＴ 、データ線６ａ 、走査線３ａ 及び容量線３ｂ をＴＦＴ アレイ基板の側から見て各々重なる位置に設けられている。
【００３５】
図３ に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴ アレイ基板１０ と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０ とを備えている。ＴＦＴ アレイ基板１０ は、例えば石英基板、シリコン基板からなり、対向基板２０ は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０ には、画素電極９ａ が設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６ が設けられている。画素電極９ａは例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜などの透明導電性薄膜からなる。また配向膜１６ は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３６】
他方、対向基板２０ には、その全面に渡って対向電極（共通電極）２１ が設けられており、その下側には、ラピング処理等の所定の配向処理が施された配向膜２２ が設けられている。対向電極２１ は例えば、ＩＴＯ 膜などの透明導電性薄膜からなる。また配向膜２２ は、ポリイミド薄膜などの有機薄膜からなる。
【００３７】
ＴＦＴ アレイ基板１０ には、図３ に示すように、各画素電極９ａ に隣接する位置に、各画素電極９ａ をスイッチング制御する画素スイッチング用ＴＦＴ３０ が設けられている。
【００３８】
対向基板２０ には、更に図３ に示すように、各画素の開口領域以外の領域に第２ 遮光膜２３ が設けられている。このため、対向基板２０ の側から入射光が画素スイッチング用ＴＦＴ３０ の半導体層１ａ のチャネル領域１ａ ’や低濃度ソース領域領域１ｂ 及び低濃度ドレイン領域１ｃ に侵入することはない。更に、第２ 遮光膜２３ は、コントラストの向上、色材の混色防止などの機能を有する。
【００３９】
このように構成され、画素電極９ａ と対向電極２１ とが対面するように配置されたＴＦＴ アレイ基板１０ と対向基板２０ との間には、後述のシール材５２ （図１８ 及び図１９ 参照）により囲まれた空間に液晶が封入され、液晶層５０ が形成される。液晶層５０ は、画素電極９ａ からの電界が印加されていない状態で配向膜により所定の配向状態を採る。
【００４０】
図３ に示すように、画素スイッチング用ＴＦＴ３０ に各々対向する位置においてＴＦＴ アレイ基板１０ と各画素スイッチング用ＴＦＴ３０ との間には、画素に沿って網目状に第１ 遮光膜１１ａ が各々設けられている。第１ 遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ 、Ｃｒ 、Ｗ 、Ｔａ 、Ｍｏ 及びＰｂ のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。
【００４１】
このような材料から構成すれば、ＴＦＴ アレイ基板１０ 上の第１ 遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０ の形成工程における高温処理により、第１ 遮光膜１１ａ が破壊されたり溶融しないようにできる。第１遮光膜１１ａ が形成されているので、ＴＦＴ アレイ基板１０ の側からの戻り光等が画素スイッチング用ＴＦＴ３０ のチャネル領域１ａ ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ に入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０ の特性が劣化することはない。
【００４２】
更に、第１ 遮光膜１１ａ と複数の画素スイッチング用ＴＦＴ３０ との間には、第１層間絶縁膜１２ が設けられている。第１層間絶縁膜１２ は、画素スイッチング用ＴＦＴ３０ を構成する半導体層１ａ を第１ 遮光膜１１ａ から電気的に絶縁するために設けられるものである。更に、第１層間絶縁膜１２ は、ＴＦＴ アレイ基板１０ の全面に形成されることにより、画素スイッチング用ＴＦＴ３０ のための下地膜としての機能をも有する。即ち、ＴＦＴ アレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０ の特性の劣化を防止する機能を有する。第１層間絶縁膜１２ により、第１ 遮光膜１１ａ が画素スイッチング用ＴＦＴ３０ 等を汚染する事態を未然に防ぐこともできる。
【００４３】
本実施形態では、ゲート絶縁膜となる絶縁薄膜２ を走査線３ａ の一部からなるゲート電極に対向する位置から延設して誘電体膜として用い、半導体層１ａ を延設して第１蓄積容量電極１ｆ とし、更にこれらに対向する容量線３ｂ の一部を第２蓄積容量電極とすることにより、蓄積容量７０ が構成されている。より詳細には、半導体層１ａ の高濃度ドレイン領域１ｅ が、データ線６ａ 及び走査線３ａ の下に延設されて、同じくデータ線６ａ 及び走査線３ａ に沿って延びる容量線３ｂ部分に絶縁薄膜２ を介して対向配置されて、第１蓄積容量電極１ｆ とされている。特に蓄積容量７０ の誘電体としての絶縁薄膜２ は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０ のゲート絶縁膜の場合、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０ は比較的小面積で大容量の蓄積容量として構成できる。
【００４４】
これらの結果、データ線６ａ 下の領域及び走査線３ａ に平行な領域（即ち、容量線３ｂ が形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａ の蓄積容量を増やすことが出来る。
【００４５】
本実施形態では特に、容量線３ｂ と、第１ 遮光膜１１ａ がコンタクトホール１３ を介して電気接続されている。このため、容量線３ｂ の抵抗を、第１ 遮光膜１１ａ の抵抗により顕著に低められる。本実施形態では、容量線３ｂ は、例えばシート抵抗値が２５ Ω／□程度のポリシリコン膜から形成されているので、対角１．３ インチや０ ．９ インチ程度の小型の液晶装置の場合には、１００ 〜２００ＫΩ程度の抵抗を有するが、第１ 遮光膜１１ａ は、導電性の高融点金属膜から形成されているので、容量線３ｂ における走査線３ａ に沿った方向の抵抗は、大幅に低抵抗化される。
【００４６】
この結果、容量線３ｂ の時定数についても、第１ 遮光膜１１ａ の存在により、例えば、十数μ秒程度から数μ秒程度にまで小さくすることが出来る。従って、データ線６ａ の下を交差して配線された容量線３ｂ における各データ線６ａ との容量カップリングにより、容量線３ｂ の電位が揺れることに起因した横クロストークやゴースト等の発生を低減できる。即ち、図２０ に示したように、灰色を背景として黒部分がハイコントラストで描かれた画像８０１ を表示しようとする場合、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が走査線毎の書き込みの終了時点に近い時点であっても、画像８０２ のような表示劣化の問題は起こらない。そして、特に当該液晶装置を前述のようにＸＧＡ、ＳＸＧＡ 等の駆動周波数の高い機種として構成しても、容量線３ｂ の時定数が十分に小さくされているため、やはり横クロストークやゴースト等の発生を低減できる。
【００４７】
従って、このような横クロストークやゴースト等の防止のために、前述の如きデータ線６ａ 毎や画素毎に液晶駆動電圧の極性を反転させる方式を採用する必要性は無く、逆に、液晶層５０ のディスクリネーションを低減することができ且つ画素開口率を高めるのに適した、走査線３ａ 毎に液晶駆動電圧を反転させる走査線反転駆動方式（所謂１Ｈ 反転駆動方式）を採用できる。
【００４８】
本実施形態ではさらに、第１ 遮光膜１１ａ （及びこれに電気接続された容量線３ｂ ）は定電位源に電気接続されており、第１ 遮光膜１１ａ 及び容量線３ｂ は、定電位とされる。従って、第１ 遮光膜１１ａ に対向配置される画素スイッチング用ＴＦＴ３０ に対し第１ 遮光膜１１ａ の電位変動が悪影響を及ぼすのを防ぐことができる。また、容量線３ｂ は、蓄積容量７０ の第２蓄積容量電極として良好に機能し得る。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路、サンプリング回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１ に供給される定電位源等が挙げられる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部回路接続端子を設ける必要なく、第１ 遮光膜１１ａ 及び容量線３ｂ を定電位にできる。
【００４９】
図３ において、画素スイッチング用ＴＦＴ３０ は、ＬＤＤ （Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ ）構造を有しており、走査線３ａ 、当該走査線３ａ からの電界によりチャネルが形成される半導体層１ａ のチャネル領域１ａ ’、走査線３ａ と半導体層１ａとを絶縁する絶縁薄膜２ 、データ線６ａ 、半導体層１ａ の低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ 、半導体層１ａ の高濃度ソース領域１ｄ 並びに高濃度ドレイン領域１ｅ を備えている。本実施形態では特にデータ線６ａ は、Ａｌ 等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。
【００５０】
また、走査線３ａ 、絶縁薄膜２ 及び第１層間絶縁膜１２ の上には、高濃度ソース領域１ｄ へ通じるコンタクトホール５ 及び高濃度ドレイン領域１ｅ へ通じるコンタクトホール８ が各々形成された第２層間絶縁膜４ が形成されている。コンタクトホール５ を介して、データ線６ａ は高濃度ソース領域１ｄ に電気接続されている。更に、データ線６ａ 及び第２層間絶縁膜４ の上には、第３層間絶縁膜７ が形成されている。高濃度ドレイン領域１ｅ はコンタクトホール８ を介して画素電極９ａ に電気接続されている。尚、画素電極９ａ と高濃度ドレイン領域１ｅ とは、データ線６ａ と同一のＡｌ 膜や走査線３ｂ と同一のポリシリコン膜を中継しての電気接続するようにしてもよい。
【００５１】
画素スイッチング用ＴＦＴ３０ は、好ましくは上述のようにＬＤＤ 構造を持つが、低濃度ソース領域１ｂ 及び低濃度ドレイン領域１ｃ に不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴ であってもよい。
【００５２】
また本実施形態では、画素スイッチング用ＴＦＴ３０ の走査線３ａ の一部からなるゲート電極をソース・ドレイン領域間に１ 個のみ配置したシングルゲート構造としたが、これらの間に２ 個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴ を構成すれば、チャネルとソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１ 個をＬＤＤ 構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５３】
ここで、一般には、半導体層１ａ のチャネル領域１ａ ’、低濃度ソース領域１ｂ 及び低濃度ドレイン領域１ｃ 等を形成するポリシリコン膜は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０ のトランジスタ特性が劣化するが、本実施形態では、走査線３ａ を上側から重なるようにデータ線６ａ がＡｌ 等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａ のチャネル領域１ａ ’及び低濃度ソース領域１ｂ 、低濃度ドレイン領域１ｃ への入射光（即ち、図３ で上側からの光）の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０ の下側には、第１ 遮光膜１１ａ が設けられているので、少なくとも半導体層１ａ のチャネル領域１ａ ’及び低濃度ソース領域１ｂ 、低濃度ドレイン領域１ｃ への戻り光（即ち、図３ で下側からの光）の入射を効果的に防ぐことが出来る。次に、本実施形態においてＴＦＴ アレイ基板１０ 上に設けられる周辺回路の構成について、図４ を参照して説明する。
【００５４】
図４ において、液晶装置は周辺回路として、データ線６ａ を駆動するデータ線駆動回路１０１ と、走査線３ａ を駆動する走査線駆動回路１０４ と、複数のデータ線６ａ に所定電圧レベルのプリチャージ信号（ＮＲＳ ）を画像信号Ｓ１ 、Ｓ２、…、Ｓｎ の供給に先行して夫々供給するプリチャージ回路２０１ と、画像信号線に供給される画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ をサンプリングして複数のデータ線６ａ に夫々供給するサンプリング回路３０１ とを備える。
【００５５】
走査線駆動回路１０４ は、外部制御回路から供給される電源、基準クロックＣＬＹ 及びその反転クロック等に基づいて、所定タイミングで走査線３ａ に走査信号Ｇ１ 、Ｇ２ 、…、Ｇｍ をパルス的に線順次で印加する。
【００５６】
データ線駆動回路１０１ は、外部制御回路から供給される電源、基準クロックＣＬＸ 及びその反転クロック等に基づいて、走査線駆動回路１０４ が走査信号Ｇ１ 、Ｇ２ 、…、Ｇｍ を印加するタイミングに合わせて、データ線６ａ 毎にサンプリング回路駆動信号としてのシフトレジスタからの転送信号Ｘ１ 、Ｘ２ 、…、Ｘｎ を、サンプリング回路３０１ にサンプリング回路駆動信号線３０６ を介して所定タイミングで供給する。
【００５７】
プリチャージ回路２０１ は、スイッチング素子として、例えばＴＦＴ２０２ を各データ線６ａ 毎に備えており、プリチャージ信号線２０４ がＴＦＴ２０２のドレイン又はソースに接続されており、プリチャージ回路駆動信号線２０６ がＴＦＴ２０２ のゲート電極に接続されている。そして、動作時には、プリチャージ信号線２０４ を介して、外部電源からプリチャージ信号（ＮＲＳ ）を書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６ を介して、各データ線６ａ について画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ の供給に先行するタイミングでプリチャージ信号（ＮＲＳ ）を書き込むように、外部制御回路からプリチャージ回路駆動信号（ＮＲＧ ）が供給される。プリチャージ回路２０１ は、好ましくは中間階調レベルの画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ に相当するプリチャージ信号（ＮＲＳ ）（画像補助信号）を供給する。
【００５８】
サンプリング回路３０１ は、ＴＦＴ３０２ を各データ線６ａ 毎に備えており、画像信号線３０４ がＴＦＴ３０２ のドレイン又はソース電極に接続されており、サンプリング回路駆動信号線３０６ がＴＦＴ３０２ のゲート電極に接続されている。そして、画像信号線３０４ を介して、画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ が入力されると、これらをサンプリングする。即ち、サンプリング回路駆動信号線３０６ を介してデータ線駆動回路１０１ からサンプリング回路駆動信号としての転送信号Ｘ１ 、Ｘ２ 、…、Ｘｎ が入力されると、画像信号線３０４ 夫々からの画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ をデータ線６ａ に順次印加する。
【００５９】
このように本実施形態では、データ線６ａ を一本毎に選択するように構成されているが、データ線６ａ を複数本毎にまとめて同時選択するように構成してもよい。例えば、サンプリング回路３０１ を構成するＴＦＴ３０２ の書き込み特性及び画像信号の周波数に応じて、複数相（例えば、３ 相、６ 相、１２ 相、…）にシリアルーパラレル変換された画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ を画像信号線３０４から供給して、これらをグループ毎に同時にサンプリングするように構成してもよい。この際、少なくともシリアルーパラレル変換数だけ画像信号線３０４ が必要なことは言うまでもない。
【００６０】
ここで、本実施形態の液晶装置において行われるプリチャージについて図５ を参照して説明を加える。
【００６１】
図５ に示すように、データ線駆動回路１０１ が有するシフトレジスタには、一画素当りの選択時間ｔ１ を規定するクロック信号（ＣＬＸ ）が水平走査の基準として入力されるが、転送スタート信号（ＤＸ ）が入力されると、このシフトレジスタから転送信号Ｘ１ 、Ｘ２ 、…が順次供給される。各水平走査期間において、このような転送スタート信号（ＤＸ ）の入力に先行するタイミングで、プリチャ ージ回路駆動信号（ＮＲＧ ）がプリチャージ回路２０１ に供給される。より具体的には、垂直走査の基準とされるクロック信号（ＣＬＹ ）がハイレベルとなると共に画像信号（ＶＩＤ ）が信号の電圧中心値（ＶＩＤ 中心）を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間ｔ３経過後に、プリチャージ回路駆動信号（ＮＲＧ ）は、ハイレベルとされる。他方、プリチャージ信号（ＮＲＳ ）は、画像信号（ＶＩＤ ）の反転に対応して、水平帰線期間で画像信号（ＶＩＤ ）と同極性の所定レベルとされる。従って、プリチャージ回路駆動信号（ＮＲＧ ）がハイレベルとされる時間ｔ２ において、プリチャージが行われる。そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間ｔ４ だけ前に、即ち、プリチャージが終了してから画像信号が書き込まれるまでのマージンを時間ｔ４として、プリチャージ回路駆動信号（ＮＲＧ ）は、ローレベルとされる。以上のように、プリチャージ回路２０１ は、各水平帰線期間において、プリチャージ信号（ＮＲＳ ）を画像信号に先行して複数のデータ線６ａ に供給する。
【００６２】
図５ において、水平帰線期間内にプリチャージを行っているが、前述したデータ線６ａ と容量線３ｂ との容量カップリングによる容量線３ｂ の電位の揺れは、時間ｔ５ 内で安定に向かう。従って、時間ｔ５ が長くなるように各信号のタイミングを設定すれば、このような容量線３ｂ の電位の揺れは防止できるようにも考えられる。しかしながら、この時間ｔ５ を長くとると、今度は、時間ｔ３ 、ｔ２、ｔ４ を短くする必要性が生じる。ここで、時間ｔ３ を余り短くすると、プリチャージ回路を構成するＴＦＴ 等のゲート遅延によりプリチャージ回路駆動信号（ＮＲＧ ）がハイレベルとなった時点で前段の走査線に係るＴＦＴ３０ のゲートがオンしてしまう危険が出て来る。また、時間ｔ２ を短くしたのでは、プリチャージの能力が低下してしまうか或いは電荷供給能力の高いプリチャージ回路が必要となってしまう。更に又、時間ｔ４ を短くしたのでは、プリチャージ信号と画像信号とが同時にデータ線６ａ に印加されかねない。従って、プリチャージを良好に行うためには、容量カップリングによる容量線３ｂ の電位揺れを安定させる時 （３４）間ｔ５ を安易に長くすることは出来ない。しかるに、本実施形態によれば、第１遮光膜１１ａ により容量線３ｂ の抵抗を大幅に下げると共に時定数を大幅に下げるので、容量線３ｂ の時定数に対する時間ｔ５ を相対的に長くすることができるのである。
【００６３】
このようにプリチャージを行う場合にも、本実施形態では、プリチャージするための水平帰線期間を十分な長さだけ確保しつつ、容量カップリングによる容量線３ｂ の電位の揺れが安定するまでの時間ｔ５ を実質的に十分に確保できる。以上の結果、本実施形態によれば、駆動周波数が高い場合にも、プリチャージ及び前述の走査線反転駆動を良好に行いつつ、しかも容量カップリングによる横クロストークやゴースト等を防止できるので、極めて高品位の画像表示が可能となる。
【００６４】
これらに加えて本実施形態によれば、異物等により容量線３ｂ が途中で断線しても、第１ 遮光膜１１ａ が容量線３ｂ の代わりになるという、冗長構造が実現されている。即ち、容量線３ｂ が途中で断線しても断線部の両側がコンタクトホール１３ を介して第１ 遮光膜１１ａ により相互に電気接続されていれば、実用上の問題は生じない。従って、本実施形態によれば、不良品率が低く、信頼性の高い高品位の画像表示が可能な液晶装置を実現できる。
【００６５】
また、容量線３ｂ と走査線３ａ とは、同一のポリシリコン膜からなり、蓄積容量７０ の誘電体膜とＴＦＴ３０ のゲート絶縁膜となる絶縁薄膜２ とは、同一の高温酸化膜を含み、第１蓄積容量電極１ｆ と、ＴＦＴ３０ のチャネル領域１ａ ’、高濃度ソース領域１ｄ 、高濃度ドレイン領域１ｅ 等とは、同一の半導体層１ａ からなる。このため、ＴＦＴ アレイ基板１０ 上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａ を同時に形成でき、蓄積容量７０ の誘電体膜及び絶縁薄膜２ を同時に形成できる。
【００６６】
本実施形態では特に、容量線３ｂ と第１ 遮光膜１１ａ とは、第１層間絶縁膜１２ に開孔されたコンタクトホール１３ を介して確実に且つ高い信頼性を持って、両者は電気接続されているが、このようなコンタクトホール１３ は、画素毎に開孔されても良く、複数の画素からなる画素グループ毎に開孔されても良い。
【００６７】
コンタクトホール１３ を画素毎に開孔した場合には、第１ 遮光膜１１ａ による容量線３ｂ の低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高められる。他方、コンタクトホール１３ を複数の画素からなる画素グループ毎に（例えば２ 画素毎に或いは３ 画素毎に）開孔した場合には、容量線３ｂ や第１ 遮光膜１１ａ のシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１ 遮光膜１１ａ による容量線３ｂ の低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３ を開孔することによる製造工程の複雑化或いは当該液晶装置の不良化等の弊害とを適度にバランスできるので、実践上大変有利である。
【００６８】
また、本実施形態では特に、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３ は、対向基板２０ の側から見てデータ線６ａ の下に開孔されている。このため、コンタクトホール１３ は、画素開口領域から外れており、しかもＴＦＴ３０ や第１蓄積容量電極１ｆ が形成されていない第１層間絶縁膜１２ の部分に設けられているので、画素領域の有効利用を図りつつ、コンタクトホール１３ の形成によるＴＦＴ３０ や他の配線等の不良化を防ぐことができる。
【００６９】
次に、以上のような構成を持つ液晶装置の第１実施形態の製造プロセスについて、図６ から図９ を参照して説明する。尚、図６ から図９ は各工程におけるＴＦＴ アレイ基板側の各層を、図３ と同様に図２ のＡ −Ａ ’断面に対応させて示す工程図である。
【００７０】
図６ の工程（１）に示すように、石英基板、ハードガラス基板、シリコン基板等のＴＦＴ アレイ基板１０ を用意する。ここで、好ましくはＮ ２ （窒素）等の不活性ガス雰囲気且つ約９００ 〜１３００ ℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴ アレイ基板１０ に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴ アレイ基板１０ を同じ温度かそれ以上の温度で熱処理しておく。
【００７１】
このように処理されたＴＦＴ アレイ基板１０ の全面に、Ｔｉ 、Ｃｒ 、Ｗ 、Ｔａ、Ｍｏ 及びＰｂ 等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００ 〜５００ｎｍ 程度の膜厚、好ましくは約２００ｎｍ の膜厚の遮光膜１１ を形成する。
【００７２】
続いて、工程（２）に示すように遮光膜１１ に対しエッチングを行うことにより、第１ 遮光膜１１ａ を形成する。
【００７３】
次に工程（３）に示すように、第１ 遮光膜１１ａ の上に、例えば、常圧又は減圧ＣＶＤ 法等によりＴＥＯＳ （テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ （テトラ・エチル・ボートレート）ガス、ＴＭＯＰ （テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ （ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ （ボロンシリケートガラス）、ＢＰＳＧ （ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２ を形成する。この第１層間絶縁膜１２の膜厚は、例えば、約５００ 〜２０００ｎｍ とする。
【００７４】
次に工程（４ ）に示すように、第１層間絶縁膜１２ の上に、約４５０ 〜５５０℃、好ましくは約５００ ℃の比較的低温環境中で、流量約４００ 〜６００ｃｃ ／ｍｉｎ のモノシランガス、ジシランガス等を用いた減圧ＣＶＤ （例えば、圧力約２０〜４０Ｐａ のＣＶＤ ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍ の厚さとなるまで固相成長させる。
【００７５】
この際、図３ に示した画素スイッチング用ＴＦＴ３０ として、ｎ チャネル型の画素スイッチング用ＴＦＴ３０ を作成する場合には、当該チャネル領域にＳｂ （アンチモン）、Ａｓ （砒素）、Ｐ （リン）などのＶ 族元素の不純物イオンを僅かにイオン注人等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐ チャネル型とする場合には、Ｂ （ボロン）、Ｇａ （ガリウム）、Ｉｎ （インジウム）などのＩＩＩ 族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ 法等によりポリシリコン膜１ を直接形成しても良い。或いは、減圧ＣＶＤ 法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１ を形成しても良い。次に工程（５ ）に示すように、図２ に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ 下で容量線３ｂ が形成される領域及び走査線３ａ に沿って容量線３ｂ が形成される領域には、画素スイッチング用ＴＦＴ３０ を構成する半導体層１ａ から延設された第１蓄積容量電極１ｆ を形成する。
【００７６】
次に工程（６ ）に示すように、画素スイッチング用ＴＦＴ３０ を構成する半導体層１ａ と共に第１蓄積容量電極１ｆ を約９００ 〜１３００ ℃の温度、好ましくは約１０００ ℃の温度により熱酸化することにより、約３０ｎｍ の比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ 法等により高温酸化シリコン膜（ＨＴＯ 膜）や窒化シリコン膜を約５０ｎｍ の比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０ のゲート絶縁膜と共に容量形成用の誘電体膜となる絶縁薄膜２ を形成する（図３ 参照）。この結果、半導体層１ａ 及び第１蓄積容量電極１ｆ の厚さは、約３０ 〜１５０ｎｍ の厚さ、好ましくは約３５ 〜５０ｎｍ の厚さとなり、絶縁薄膜２ の厚さは、約２０ 〜１５０ｎｍ の厚さ、好ましくは約３０ 〜１００ｎｍ の厚さとなる。このように高温熱酸化時間を短くすることにより、特に８ インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１ を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２ を形成してもよい。
【００７７】
尚、工程（６ ）において特に限定されないが、第１蓄積容量電極１ｆ となる半導体層部分に、例えば、Ｐ イオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【００７８】
次に、工程（７ ）において、第１層間絶縁膜１２ に第１ 遮光膜１１ａ に至るコンタクトホール１３ を反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３ 等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３ 等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００７９】
次に工程（８ ）に示すように、減圧ＣＶＤ 法等によりポリシリコン膜３ を堆積した後、Ｐ を熱拡散し、ポリシリコン膜３ を導電化する。又は、Ｐ イオンをポリシリコン膜３ の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【００８０】
次に、図７ の工程（９ ）に示すように、図２ に示した如き所定パターンの走査線３ａ と共に容量線３ｂ を形成する。これらの走査線３ａ 及び容量線３ｂ の膜厚は、例えば、約３５０ｎｍ とされる。
【００８１】
次に工程（１０ ）に示すように、図３ に示した画素スイッチング用ＴＦＴ３０をＬＤＤ 構造を持つｎ チャネル型のＴＦＴ とする場合、半導体層１ａ に、先ず低濃度ソース領域１ｂ 及び低濃度ドレイン領域１ｃ を形成するために、走査線３ａの一部となるゲート電極を拡散マスクとして、Ｐ などのＶ 族元素の不純物イオン６０ を低濃度で（例えば、Ｐ イオンを１ 〜３ ×１０ １３ ／ｃｍ ２のドーズ量にて）ドープする。これにより走査線３ａ 下の半導体層１ａ はチャネル領域１ａ ’となる。この不純物イオンのドープにより容量線３ｂ 及び走査線３ａ も低抵抗化される。
【００８２】
続いて、工程（１１）に示すように、画素スイッチング用ＴＦＴ３０ を構成する高濃度ソース領域１ｄ 及び高濃度ドレイン領域１ｅ を形成するために、走査線３ａ よりも幅の広いマスクでレジスト層６２ を走査線３ａ 上に形成した後、同じくＰ などのＶ 族元素の不純物イオン６１ を高濃度で（例えば、Ｐ イオンを１ 〜３×１０ １５ ／ｃｍ ２ のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０ をｐ チャネル型とする場合、半導体層１ａ に、低濃度ソース領域１ｂ 及び低濃度ドレイン領域１ｃ 並びに高濃度ソース領域１ｄ 及び高濃度ドレイン領域１ｅ を形成するために、Ｂ （ボロン）などのＩＩＩ 族元素の不純物イオンを用いてドープする。尚、例えば、低濃度の不純物イオンのドープを行わずに、オフセット構造のＴＦＴ としてもよく、走査線３ａ の一部であるゲート電極をマスクとして、Ｐ イオン、Ｂ イオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴ としてもよい。
【００８３】
この不純物のドープにより容量線３ｂ 及び走査線３ａ も更に低抵抗化される。
【００８４】
また、工程（１０ ）及び工程（１１）を再度繰り返し、Ｂ イオンなどのＩＩＩ 族元素の不純物イオンを行うことにより、ｐ チャネル型ＴＦＴ を形成することができる。これにより、ｎ チャネル型ＴＦＴ 及びｐ チャネル型ＴＦＴ から構成される相補型構造を持つデータ線駆動回路１０１ 及び走査線駆動回路１０４ をＴＦＴ アレイ基板１０ 上の周辺部に形成することが可能となる。このように、画素スイッチング用ＴＦＴ３０ を構成する半導体層１ａ をポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０ の形成時にほぼ同一工程で、データ線駆動回路１０１ 及び走査線駆動回路１０４ を形成することができ、製造上有利である。
【００８５】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０ における走査線３ａ と共に容量線３ｂ を覆うように、例えば、常圧又は減圧ＣＶＤ 法やＴＥＯＳ ガス等を用いて、ＮＳＧ 、ＰＳＧ 、ＢＳＧ 、ＢＰＳＧ などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４ の膜厚は、約５００ 〜１５００ｎｍ が好ましい。
【００８６】
次に工程（１３）の段階で、高濃度ソース領域１ｄ 及び高濃度ドレイン領域１ｅ を活性化するために約１０００ ℃のアニール処理を２０ 分程度行った後、データ線６ａ に対するコンタクトホール５ を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウェットエッチングにより形成する。また、走査線３ａ や容量線３ｂ を図示しない配線と接続するためのコンタクトホールも、コンタクトホール５ と同一の工程により第２層間絶縁膜４に開孔する。
【００８７】
次に図８ の工程（１４ ）に示すように、第２層間絶縁膜４ の上に、スパッタリング等により、遮光性のＡ１ 等の低抵抗金属や金属シリサイド等を金属膜６ として、約１００ 〜５００ｎｍ の厚さ、好ましくは約３００ｎｍ に堆積し、更に工程（１５ ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａ を形成する。
【００８８】
次に工程（１６ ）に示すように、データ線６ａ 上を覆うように、例えば、常圧又は減圧ＣＶＤ 法やＴＥＯＳ ガス等を用いて、ＮＳＧ 、ＰＳＧ 、ＢＳＧ 、ＢＰＳＧ などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７ を形成する。第３層間絶縁膜７ の膜厚は、約５００ 〜１５００ｎｍが好ましい。
【００８９】
次に図９ の工程（１７ ）の段階において、画素スイッチング用ＴＦＴ３０ において、画素電極９ａ と高濃度ドレイン領域１ｅ とを電気接続するためのコンタクトホール８ を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【００９０】
次に工程（１８ ）に示すように、第３層間絶縁膜７ の上に、スパッタリング等により、ＩＴＯ 膜等の透明導電性薄膜９ を、約５０ 〜２００ｎｍ の厚さに堆積し、更に工程（１９ ）に示すように、画素電極９ａ を形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ 等の反射率の高い不透明な材料から画素電極９ａ を形成してもよい。
【００９１】
続いて、画素電極９ａ の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６ （図３ 参照）が形成される。他方、図３ に示した対向基板２０ については、ガラス基板等が先ず用意され、第２ 遮光膜２３ 及び後述の額縁としての第３ 遮光膜（図１８ 及び図１９ 参照）が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２ 遮光膜は、Ｃｒ 、Ｎｉ （ニッケル）、Ａｌ などの金属材料の他、カーボンやＴｉ をフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【００９２】
その後、対向基板２０ の全面にスパッタリング等により、ＩＴＯ 等の透明導電性薄膜を、約５０ 〜２００ｎｍ の厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１ の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２ （図３ 参照）が形成される。
【００９３】
最後に、上述のように各層が形成されたＴＦＴ アレイ基板１０ と対向基板２０とは、配向膜１６ 及び２２ が対面するようにシール材５２ により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定膜厚の液晶層５０ が形成される。
【００９４】
［実施の形態２］
本発明による液晶装置の第２実施形態について図１０ を参照して説明する。
【００９５】
上述した第１実施形態では、第１ 遮光膜１１ａ を画素に沿って網目状に設けることにより、容量線３ｂ の低抵抗化を促進でき、更に冗長構造の度合いを高めているが、第２実施形態では、第１ 遮光膜１１ａ を、縞状（ストライプ状）に設ける。その他の構成については、第１実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１０ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【００９６】
図１０ において、第１ 遮光膜１１ａ は、走査線３ａ に沿って延びる複数の縞状（ストライプ状）部分から構成されている。即ち、第１ 遮光膜１１ａ はデータ線６ａ に対向する所定の領域で分断されている。従って、第１ 遮光膜１１ａ に電気接続された容量線３ｂ の、特に走査線３ａ に沿った方向における低抵抗化を促進できる。また、容量線３ｂ と第１ 遮光膜１１ａ との間における冗長構造の度合いを高められる。
【００９７】
尚、第２実施形態の変形例として、更に、第１ 遮光膜１１ａ を、走査線３ａ及び容量線３ｂ をＴＦＴ アレイ基板１０ の側から見て夫々重なる位置に縞状に設けると共に走査線３ａ に沿って複数配列された縞状の各部分を容量線３ｂ を介して相互に電気接続されるように構成してもよい。このように構成しても、容量線３ｂ の低抵抗化を促進でき、且つ冗長構造の度合いを高められる。
【００９８】
［実施の形態３］
本発明による液晶装置の第３実施形態について図１１ を参照して説明する。上述した第１実施形態では、第１ 遮光膜１１ａ を網目状（格子状）に設けることにより、容量線３ｂ の低抵抗化を促進でき、更に冗長構造の度合いを高めているが、第３実施形態では、第１ 遮光膜１１ａ を縞状に設け、チャネル領域１ａ ’を覆う位置を除き、走査線３ａ に対向する位置には形成していない。その他の構成については、第１実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１２ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【００９９】
図１１ に示すように、画素スイッチング用ＴＦＴ３０ に各々対向する位置においてＴＦＴ アレイ基板１０ と各画素スイッチング用ＴＦＴ３０ との間には、第１遮光膜１１ａ が各々設けられている。
【０１００】
また、図１１ に示したように、本実施形態では、コンタクトホール１３ を介して第１ 遮光膜１１ａ は、隣接する前段あるいは後段に設けられた容量線３ｂに電気接続されている。従って、各第１ 遮光膜１１ａ が、自段の容量線に電気接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａ に重ねて容量線３ｂ 及び第１ 遮光膜１１ａ が形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【０１０１】
また、第１ 遮光膜１１ａ は、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３ が開孔されている。ここで、コンタクトホール１３ の開孔箇所としては、縁に近い程、ストレスが縁から発散される等の理由により、クラックが生じ難いことが本願発明者の研究により判明している。従ってこの場合、どれだけ突出部の先端に近づけてコンタクトホール１３ を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造プロセス中に第１ 遮光膜１１ａ にかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【０１０２】
更に本実施形態では特に、第１ 遮光膜１１ａ は、チャネル領域１ａ ’を覆う位置を除き、走査線３ａ に対向する位置には形成されていない。従って、第１ 遮光膜１１ａ と各走査線３ａ との間の容量カップリングが実践上殆ど又は全く生じないので、走査線３ａ における電位変動により、第１ 遮光膜１１ａ における電位揺れが発生することはなく、その結果、容量線３ｂ における電位揺れも発生しない。
【０１０３】
尚、第３実施形態では、相隣接する前段あるいは後段の画素に設けられた容量線３ｂ と第１ 遮光膜１１ａ とを接続しているため、最上段あるいは最下段の画素に対して第１ 遮光膜１１ａ に定電位を供給するための容量線３ｂ が必要となる。そこで、容量線３ｂ の数を垂直画素数に対して１ 本余分に設けておくようにすると良い。
【０１０４】
尚、図１１ では、第１ 遮光膜１１ａ における直線状の本線部分は、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１ 遮光膜１１ａ が、ＴＦＴ３０ のチャネル領域を覆う位置に設けられており且つコンタクトホール１３ を形成可能なように容量線３ｂ と何れかの箇所で重ねられていれば、ＴＦＴ に対する遮光機能及び容量線３ｂ に対する低抵抗化機能を発揮可能である。
【０１０５】
従って、例えば相隣接した走査線３ａ と容量線３ｂ との間にある走査線３ａに沿った長手状の間隙領域や、走査線３ａ と若干重なる位置にまでも、当該第１ 遮光膜１１ａ を設けてもよい。
【０１０６】
［実施の形態４］
本発明による液晶装置の第４実施形態について図１２ を参照して説明する。上述した第１ から第３実施形態では、第１ 遮光膜１１ａ のうち走査線３ａ や容量線３ｂ に沿った本線部は、概ね容量線３ｂ の下に形成されているが、第６実施形態では、このように走査線３ａ や容量線３ｂ に沿った本線部は、概ね走査線３ａ の下に縞状に形成され、容量線３ｂ の下には形成されていない。その他の構成については、第１実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１２ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【０１０７】
図１２ において、液晶装置では特に、縞状の第１ 遮光膜１１ａ の走査線３ａに沿って伸びる本線部は、走査線３ａ 下に配設されている。即ち、この本線部において第１ 遮光膜１１ａ 上には、例えば画素部におけるＴＦＴ を構成するゲート絶縁膜よりも遥かに厚い第１層間絶縁膜を介して走査線３ａ が形成されている。このため、仮に、製造プロセスにおいて意図しない突起等の異常形状部分が第１ 遮光膜１１ａ 上に形成された場合にも、この突起等が第１層間絶縁膜を突き破ることにより第１ 遮光膜１１ａ が走査線３ａ とショートする可能性を極めて低く出来る。
【０１０８】
上述の第１ 乃至第３実施形態のように第１ 遮光膜１１ａ 上に形成された突起等上に半導体層１ａ 及び絶縁薄膜２ 並びに容量線３ｂ が更に積層形成されている場合には（図３ 参照）、この突起等が半導体層１ａ を介して極薄い絶縁薄膜２ を突き破って半導体層１ａ と容量線３ｂ とがショートする可能性が高くなることを考慮すると、第４実施形態における、走査線３ａ に対向する位置に第１ 遮光膜１１ａ が形成される構成は、工程歩留まりを向上させる上でより有利である。
【０１０９】
従って更に、このように歩留まりを向上させる観点からは、第１ 遮光膜１１ａと容量線３ｂ とが対向して形成される基板上領域をなるべく小さくすると共に第１ 遮光膜１１ａ と走査線３ａ とが対向して形成される基板上領域をなるべく大きくすることが望ましい。このため、第４実施形態では図１２ に示すように、第１遮光膜１１ａ と容量線３ｂ とをコンタクトホール１３ により電気接続するために最低限必要な領域及びＴＦＴ３０ のチャネル領域（図中、右下がりの斜線部）を遮光するために最低限必要な領域を除く領域においては、第１遮光膜１１ａ は、容量線３ｂ に対向配置されることなく、走査線３ａ に対向配置されている。
【０１１０】
以上の結果、第４実施形態により、第１ 遮光膜１１ａ を容量線３ｂ の低抵抗化のために用いても、極薄い絶縁薄膜２ を介して対向配置される容量線３ｂ と半導体層１ａ とがショートする可能性を実践上殆ど又は全く高めることがなく、最終的には当該液晶装置の歩留まりの向上を図れる。
【０１１１】
［実施の形態５］
本発明による液晶装置の第５実施形態について図１３ を参照して説明する。上述した第１実施形態乃至第４実施形態では、容量線３ｂ と第１ 遮光膜１１ａとを電気接続するためのコンタクトホール１３ は、平面形状が四角形であるが、第５実施形態では、このコンタクトホールの平面形状を、真円、楕円等の円形にする。その他の構成については、第１実施形態乃至第４実施形態の場合と同様であり、本実施形態では第３実施形態のコンタクトホール１３ の形状を変形したものであり、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１３ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【０１１２】
図１３ において、容量線３ｂ と第１ 遮光膜１１ａ とを電気接続するためのコンタクトホール１３ は、基板に平行な平面形状が、円形で あるように構成されている。このように構成すれば、コンタクトホール１３ を開孔するためにウエットエッチング工程を製造プロセスに用いる場合に、第１ 遮光膜１１ａ と第１層間絶縁膜１２ との界面にエッチング溶液が侵入して、クラックを発生させる可能性を低減できる。即ち、第３実施形態のように、平面形状が四角等の角部分を有するコンタクトホール１３ を、ウエットエッチングにより開孔しようとすれば、角部分に特にエッチング溶液が侵入し易く且つ応力集中も起き易いため、この角部分で第１ 遮光膜１１ａ 等にクラックが生じ易くなるのである。
【０１１３】
これに対し、第１実施形態におけるコンタクトホール１３ をドライエッチング工程で開孔する場合には、第１層間絶縁膜１２ と第１ 遮光膜１１ａ との間の選択比との関係で、極薄い第１ 遮光膜１１ａ をエッチングが突き抜けてしまう可能性が高い。このため本実施形態のように、円形のコンタクトホール１３ ’を採用してのウエットエッチング工程は、突き抜け防止及びクラック防止の観点から実践上大変有利である。
【０１１４】
以上の結果、第３実施形態により、コンタクトホール付近における配線の信頼性を高めることができ、当該液晶装置の歩留まりの向上を図れる。また、本実施形態のコンタクトホールの形状は、一例として第３実施形態の構成のコンタクトホールの形状を変形したが、本実施形態は、第１実施形態、第２実施形態、第４実施形態にも適用可能である。
【０１１５】
［実施の形態６］
本発明による液晶装置の第６実施形態について図１４ を参照して説明する。上述した第１ 及び第５実施形態では、第１ 遮光膜１１ａ は、コンタクトホール１３ 又は１３ ’を介して前段あるいは後段の容量線３ｂ と電気接続されているが、第６実施形態では、各遮光膜は、自段の容量線に電気接続される。その他の構成については、第５実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１４ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【０１１６】
図１４ において、第１ 遮光膜１１ａ は、画素部において半導体層１ａ のチャネル領域を含むＴＦＴ をＴＦＴ アレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂ の直線状の本線部に対向して走査線３ａ に沿って直線状に伸びる本線部と、データ線６ａ と交差する箇所からデータ線６ａ に沿って次段側（即ち、図中下向き）に突出した突出部と、データ線６ａ と交差する箇所からデータ線６ａ に沿って前段側（即ち、図中上向き）に突出した突出部とを有する。
【０１１７】
この第１ 遮光膜１１ａ の下向きの突出部は、チャネル領域を覆い、更に、コンタクトホール５ を覆う位置まで下向きに延びている。他方、第１ 遮光膜１１ａ の上向きの突出部は、データ線６ａ 下において容量線３ｂ の上向きの突出部に重ねられており、この重なりの先端付近には、第１ 遮光膜１１ａ と容量線３ｂ とを電気接続する円形のコンタクトホール１３’が設けられている。即ち、本実施形態では、各段（即ち、各画素の行）における第１ 遮光膜１１ａ は、コンタクトホール１３ ’により自段の容量線３ｂ に電気接続されている。
【０１１８】
このように構成すれば、データ線６ａ に重ねてＴＦＴ３０ 、容量線３ｂ 及び第１ 遮光膜１１ａ が形成される領域の他の領域に対する段差は大きくなるが、比較的容易に容量線３ｂ と第１ 遮光膜１１ａ とを電気接続することが可能となる。
【０１１９】
更に、このように構成すれば、第１ 遮光膜１１ａ の上向き突出部が、第１蓄積容量電極１ｆ と重なるので、データ線６ａ 下のスペースを利用して、第３蓄積容量電極としての第１ 遮光膜１１ａ と第１蓄積容量電極１ｆ との間に形成される蓄積容量７０ を大きく出来る利点も得られる。
【０１２０】
尚、本実施形態においても、第３実施形態の場合と同様に、コンタクトホールを四角にして自段の容量線と遮光膜とを電気接続してもよい。また、第３実施形態では、自段の画素に設けられる容量線３ｂ と第１ 遮光膜１１ａ とを接続しているため、最上段あるいは最下段の画素に余分な容量線３ｂ を設ける必要がないので有利である。
【０１２１】
［実施の形態７］
本発明による液晶装置の第７実施形態について図１５ を用いて説明する。上述した第３ あるいは第４実施形態においては、第１ 遮光膜１１ａ は走査線３ａ あるいは容量線３ｂ に沿って形成されているが、本実施形態では、データ線６ａ に素って形成されている。図中同一の構成には同一の参照符号を付し、それらの説明を省略する。尚、図１５ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【０１２２】
図１５ に示されるように、第１ 遮光膜１１ａ はコンタクトホール１３ ’を介して接続されている。このような構成によれば、画素電極９ａ と半導体膜１ａ とを接続するためのコンタクトホール８ から第１ 遮光膜１１ａ の距離を離すことができるため、第１ 遮光膜１１ａ を形成する金属膜の応力により、容量線３ｂ と半導体１ａ が短絡し、点欠陥になることを防止することができる。また、第１ 遮光膜１１ａ は、画素領域周辺で定電位線と接続することにより、電位を固定すると良い。
【０１２３】
［実施の形態８］
上述した第１実施形態乃至第７実施形態では、ＴＦＴ３０ 、走査線３ａ 、容量線３ｂ 、データ線６ａ 等を形成した積層領域における他の領域に対する段差に対して、何等の平坦化処理も施していないが、第８実施形態では、第１層間絶縁膜１２ を凹状に形成することにより、このような平坦化処理を施すものである。その他の構成については、第１実施形態乃至第７実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１６ は、図３ のＡ −Ａ ’断面図である。即ち、第８実施形態の液晶装置の平面図は、第１実施形態乃至第７実施形態と同じである。
【０１２４】
図１６ において、第１層間絶縁膜１２ ’は、ＴＦＴ３０ 、データ線６ａ 、走査線３ａ 及び容量線３ｂ に対向する部分が凹状に窪んで形成されている。これにより、第３層間絶縁膜７ の液晶層５０ に面する側が平坦化されている。従って、第４実施形態によれば、第３層間絶縁膜７ の液晶層５０ に面する側が平坦化されているので、当該平坦化の度合いに応じて第３層間絶縁膜７ の表面の凹凸により引き起こされる液晶のディスクリネーション（配向不良）を低減できる。この結果、第８実施形態によれば、より高品位の画像表示が可能となり、画素部の開口領域を広げることも可能となる。
【０１２５】
尚、このように第１層間絶縁膜１２ ’を形成する方法としては、第１層間絶縁膜１２ ’を二層構造として、一層のみからなる薄い部分を凹状の窪み部分として二層の厚い部分を凹状の土手部分とするように薄膜形成及びエッチングを行なえばよい。或いは、第１層間絶縁膜１２ ’を単一層構造として、エッチングにより凹状の窪みを開孔するようにしてもよい。これらの場合、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングを用いると、設計寸法通りに凹状部分を形成できる利点がある。一方、少なくもとウエットエッチングを単独で又はドライエッチングと組み合わせて用いた場合には、図１５ に示したように凹状の窪みの側壁面をテーパ状に形成できるため、後工程で凹状の窪み内に形成されるポリシリコン膜、レジスト等の側壁周囲への残留を低減できるので、歩留まりの低下を招かない利点が得られる。ＴＦＴ アレイ基板１０ に溝を形成して、配線やＴＦＴ３０ をその溝の領域に形成し、平坦化しても良い。
【０１２６】
尚、本実施形態では、第３蓄積容量電極として第１ 遮光膜１１ａ が第１蓄積容量電極１ｆ と対向する部分においても、第１層間絶縁膜１２ ’が薄いため、この部分における蓄積容量７０ が増大する利点も得られる。尚、上述の如き第８実施形態における平坦化技術は、第１ 乃至第７実施形態のいずれにも適用可能である。
【０１２７】
［実施の形態９］
本発明による液晶装置の第９実施形態について図１７ を参照して説明する。上述した第８実施形態では、第１層間絶縁膜１２ に凹状の窪みを形成することにより、平坦化処理を施したが、第９実施形態では、第３層間絶縁膜を凹状に形成することにより、このような平坦化処理を施すものである。その他の構成については、第１ 乃至第８実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１７ は、図２ のＡ −Ａ ’断面に対応する断面図である。即ち、第８実施形態の液晶装置の平面図は、第１実施形態乃至第７実施形態と同じである。
【０１２８】
図１７ において、第３層間絶縁膜７ ’は、ＴＦＴ３０ 、データ線６ａ 、走査線３ａ 及び容量線３ｂ に対向する部分が凹状に窪んで形成されている。より具体的には、ＣＭＰ （Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ）処理が、第３層間絶縁膜７ ’の上面に施されている。これにより、第３層間絶縁膜７ ’の液晶層５０ に面する側が平坦化されている。従って、第５実施形態によれば、当該平坦化の度合いに応じて第３層間絶縁膜７ ’の表面の凹凸により引き起こされる液晶のディスクリネーション（配向不良）を低減できる。この結果、第５実施形態によれば、より高品位の画像表示が可能となり、画素部の開口領域を広げることも可能となる。
【０１２９】
尚、このようなＣＭＰ 処理の他に、スピンコート等によりＳＯＧ （スピンオンガラス）を形成して、第３層間絶縁膜７ ’の上面を平坦化してもよい。
【０１３０】
更に、上述した第８ 及び第９実施形態では夫々、第１ 及び第３層間絶縁膜に凹状部分を形成するようにしたが、第２層間絶縁膜に凹状部分を形成してもよいし、更には、これらを組み合わせてもよい。
【０１３１】
これらに加えて、第１ 、第２ 又は第３層間絶縁膜に形成する凹状部分を、ＴＦＴ３０ 、データ線６ａ 、走査線３ａ 及び容量線３ｂ の全てに対向する部分とするのではなく、凹状部分を少なくとも、これらのうち何等の平坦化処理も施さない場合に最も合計膜厚が厚くなるデータ線６ａ に対向する部分とすることで、第８又は第９実施形態の如き平坦化処理を施してもよい。尚、上述の如き第８ 及び第９実施形態における平坦化技術は、第１ 乃至第７実施形態のいずれにも適用可能である。
【０１３２】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施形態の全体構成を図１８ 及び図１９を参照して説明する。尚、図１８ は、ＴＦＴ アレイ基板１０ をその上に形成された各構成要素と共に対向基板２０ の側から見た平面図であり、図１９ は、対向基板２０ を含めて示す図１８ のＨ −Ｈ ’断面図である。
【０１３３】
図１８ において、ＴＦＴ アレイ基板１０ の上には、シール材５２ がその縁に沿って設けられており、その内側に並行して、例えば第２ 遮光膜２３ と同じ或いは異なる材料から成る額縁としての第３ 遮光膜５３ が設けられている。シール材５２ の外側の領域には、データ線駆動回路１０１ 及び外部回路接続端子１０２ がＴＦＴ アレイ基板１０ の一辺に沿って設けられており、走査線駆動回路１０４ が、この一辺に隣接する２ 辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４ は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１ を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａ を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴ アレイ基板１０ の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４ 間をつなぐための複数の配線１０５ が設けられており、更に、額縁としての第３ 遮光膜５３ の下に隠れてプリチャージ回路２０１ （図４ 参照）を設けてもよい。また、対向基板２０のコーナー部の少なくとも１ 箇所においては、ＴＦＴ アレイ基板１０ と対向基板２０ との間で電気的導通をとるための導通材１０６ が設けられている。そして、図１９ に示すように、図１８ に示したシール材５２ とほぼ同じ輪郭を持つ対向基板２０ が当該シール材５２ によりＴＦＴ アレイ基板１０ に固着されている。
【０１３４】
以上図１ から図１９ を参照して説明した各実施形態における液晶装置のＴＦＴアレイ基板１０ 上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１ 及び走査線駆動回路１０４ をＴＦＴ アレイ基板１０ の上に設ける代わりに、例えばＴＡＢ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０ の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０ の投射光が入射する側及びＴＦＴ アレイ基板１０ の出射光が出射する側には各々、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇｎｅｄ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ ＤｉｐｅｒｓｅｄＬｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１３５】
以上説明した各実施形態における液晶装置は、カラー液晶プロジェクタ（投射型表示装置）に適用されるため、３ 枚の液晶装置がＲＧＢ 用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ 色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０ に、カラーフィルタは設けられていない。しかしながら、第２ 遮光膜２３ の形成されていない画素電極９ａ に対向する所定領域にＲＧＢ のカラーフィルタをその保護膜と共に、対向基板２０ 上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。更に、対向基板２０ 上に１ 画素１ 個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０ 上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ 色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３６】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０ の側から入射することとしたが、第１ 遮光膜１１ａ を設けているので、ＴＦＴ アレイ基板１０ の側から入射光を入射し、対向基板２０ の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａ のチャネル領域１ａ ’及び低濃度ソース領域１ｂ 、低濃度ドレイン領域１ｃ に光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴ アレイ基板１０ の裏面側での反射を防止するために、反射防止用のＡＲ （Ａｎｔｉ −ｒｅｆｌｅｃｔｉｏｎ ）被膜された偏光手段を別途配置するか、ＡＲ フィルムを貼り付ける必要があった。しかし、各実施形態では、ＴＦＴ アレイ基板１０ の表面と半導体層１ａ の少なくともチャネル領域１ａ ’及び低濃度ソース領域１ｂ 、低濃度ドレイン領域１ｃ との間に第１遮光膜１１ａ が形成されているため、このようなＡＲ 被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴ アレイ基板１０そのものをＡＲ 処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１３７】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴ であるとして説明したが、逆スタガ型のＴＦＴ やアモルファスシリコンＴＦＴ 等の他の形式のＴＦＴ に対しても、各実施形態は有効である。
【０１３８】
（電子機器）
上記の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図２１ を参照して説明する。図２１ において、投射型表示装置１１００ は、上述した液晶装置を３ 個用意し、夫々ＲＧＢ 用の液晶装置９６２Ｒ 、９６２Ｇ 及び９６２Ｂ として用いた投射型液晶装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、前述した光源装置９２０ と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗ を赤（Ｒ ）、緑（Ｇ ）、青（Ｂ ）に分離する色分離手段としての色分離光学系９２４ と、各色光束Ｒ 、Ｇ 、Ｂ を変調する変調手段としての３つのライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ と、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０ と、合成された光束を投射面１００ の表面に拡大投射する投射手段としての投射レンズユニット９０６ を備えている。また、青色光束Ｂ を対応するライトバルブ９２５Ｂ に導く導光系９２７ をも備えている。
【０１３９】
均一照明光学系９２３ は、２ つのレンズ板９２１ 、９２２ と反射ミラー９３１を備えており、反射ミラー９３１ を挟んで２ つのレンズ板９２１ 、９２２ が直交する状態に配置されている。均一照明光学系９２３ の２ つのレンズ板９２１ 、９２２ は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０ から出射された光束は、第１のレンズ板９２１ の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２ の矩形レンズによって３ つのライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３ を用いることにより、光源装置９２０ が出射光束の断面内で不均一な照度分布を有している場合でも、３ つのライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ を均一な照明光で照明することが可能となる。
【０１４０】
各色分離光学系９２４ は、青緑反射ダイクロイックミラー９４１ と、緑反射ダイクロイックミラー９４２ と、反射ミラー９４３ から構成される。まず、青緑反射ダイクロイックミラー９４１ において、光束Ｗ に含まれている青色光束Ｂ および緑色光束Ｇ が直角に反射され、緑反射ダイクロイックミラー９４２ の側に向かう。赤色光束Ｒ はこのミラー９４１ を通過して、後方の反射ミラー９４３ で直角に反射されて、赤色光束Ｒ の出射部９４４ から色合成プリズム９１０ の側に出射される。
【０１４１】
次に、緑反射ダイクロイックミラー９４２ において、青緑反射ダイクロイックミラー９４１ において反射された青色、緑色光束Ｂ 、Ｇ のうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇ の出射部９４５ から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２ を通過した青色光束Ｂ は、青色光束Ｂの出射部９４６ から導光系９２７ の側に出射される。本例では、均一照明光学素子の光束Ｗ の出射部から、色分離光学系９２４ における各色光束の出射部９４４、９４５ 、９４６ までの距離がほぼ等しくなるように設定されている。
【０１４２】
色分離光学系９２４ の赤色、緑色光束Ｒ 、Ｇ の出射部９４４ 、９４５の出射側には、それぞれ集光レンズ９５１ 、９５２ が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ 、Ｇ は、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１４３】
このように平行化された赤色、緑色光束Ｒ 、Ｇ は、ライトバルブ９２５Ｒ 、９２５Ｇ に入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂ は、導光系９２７ を介して対応するライトバルブ９２５Ｂ に導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ は、それぞれさらに入射側偏光手段９６０Ｒ 、９６０Ｇ 、９６０Ｂ と、出射側偏光手段９６１Ｒ 、９６１Ｇ 、９６１Ｂ と、これらの間に配置された液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ とからなる液晶ライトバルブである。
【０１４４】
導光系９２７ は、青色光束Ｂ の出射部９４６ の出射側に配置した集光レンズ９５４ と、入射側反射ミラー９７１ と、出射側反射ミラー９７２ と、これらの反射ミラーの間に配置した中間レンズ９７３ と、ライトバルブ９２５Ｂ の手前側に配置した集光レンズ９５３ とから構成されている。集光レンズ９４６ から出射された青色光束Ｂ は、導光系９２７ を介して液晶装置９６２Ｂ に導かれて変調される。各色光束の光路長、すなわち、光束Ｗ の出射部から各液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ までの距離は青色光束Ｂ が最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７ を介在させることにより、光量損失を抑制することができる。
【０１４５】
各ライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ を通って変調された各色光束Ｒ、Ｇ 、Ｂ は、色合成プリズム９１０ に入射され、ここで合成される。そして、この色合成プリズム９１０ によって合成された光が投射レンズユニット９０６ を介して所定の位置にある投射面１００ の表面に拡大投射されるようになっている。
【０１４６】
本例では、液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ には、ＴＦＴ の下側に遮光層が設けられているため、当該液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ からの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴ アレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴ アレイ基板の側から入射しても、画素電極のスイッチング用ＴＦＴ のチャネルに対する遮光を十分に行うことができる。
【０１４７】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ とプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１４８】
また、本実施形態では、戻り光によるＴＦＴ のチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ 、９６１Ｂ を貼り付けなくてもよい。そこで、図１８ に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ 、９６１Ｇ 、９６１Ｂ は色合成プリズム９１０ に貼り付け、他方の偏光手段９６０Ｒ 、９６０Ｇ 、９６０Ｂ は集光レンズ９５３ 、９４５ 、９４４ に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１４９】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１５０】
【発明の効果】
本発明の液晶装置によれば、複数の遮光膜を利用して低抵抗した容量線により、複数の画素電極に対して蓄積容量を夫々付与するようにしたので、液晶装置の駆動周波数を高めても、データ線と容量線との容量カップリングによる容量線の電位揺れに起因する横クロストークやゴースト等は低減され、高品位の画像表示が行える。更に、プリチャージや走査線反転駆動を良好に行える。これらに加えて、異物等により容量線が途中で断線しても遮光膜による配線が容量線の代わりになるので冗長構造が実現でき、また、遮光膜による配線に係るクラックの発生が少なく信頼性及び良品率の高い液晶装置を実現できる。
【図面の簡単な説明】
【図１】液晶装置の第１実施形態における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】液晶装置の第１実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２ のＡ −Ａ ’断面図である。
【図４】液晶装置の第１実施形態におけるＴＦＴ アレイ基板上に設けられた画素部及び周辺回路のブロック図である。
【図５】プリチャージに係る各種信号のタイミングチャートである。
【図６】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その１）である。
【図７】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その２）である。
【図８】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その３）である。
【図９】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その４ ）である。
【図１０】液晶装置の第２実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１１】液晶装置の第３実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１２】液晶装置の第４実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１３】液晶装置の第５実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１４】液晶装置の第６実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１５】液晶装置の第７実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１６】液晶装置の第８実施形態における図２ のＡ −Ａ ’断面図である。
【図１７】液晶装置の第９実施形態における図２ のＡ −Ａ ’断面図である。
【図１８】液晶装置の各実施形態におけるＴＦＴ アレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１９】図１８ のＨ −Ｈ ’断面図である。
【図２０】横クロストークによる表示劣化を説明するための概念図である。
【図２１】液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴ と称する）駆動によるアクティブマトリクス駆動方式の液晶装置の技術分野に属し、特に、液晶プロジェクタ等に用いられる、ＴＦＴ の下側に遮光膜を設けた形式の液晶装置の技術分野に属する。
【０００２】
【従来の技術】
従来、この種の液晶装置が液晶プロジェクタ等にライトバルブとして用いられる場合には一般に、液晶層を挟んでＴＦＴ アレイ基板に対向配置される対向基板の側から投射光が入射される。ここで、投射光がＴＦＴ のａ −Ｓｉ （アモルファスシリコン）膜やｐ −Ｓｉ （ポリシリコン）膜から構成されたチャネル領域に入射すると、この領域において光電変換効果により光電流が発生してしまい、ＴＦＴ のトランジスタ特性が劣化する。このため、対向基板には、各ＴＦＴ に夫々対向する位置に、Ｃｒ （クロム）などの金属材料や樹脂ブラックなどからなる遮光膜が形成されるのが一般的である。この遮光膜は、各画素の開口領域（即ち、投射光が透過する領域）を規定することにより、ＴＦＴ のｐ −Ｓｉ層に対する遮光の他に、コントラストの向上、色材の混色防止などの機能を果たしている。
【０００３】
この種の液晶装置においては、特にトップゲート構造（即ち、ＴＦＴ アレイ基板上においてゲート電極がチャネルの上側に設けられた構造）を採る正スタガ型又はコプラナー型のａ −Ｓｉ 又はｐ −ＳｉＴＦＴ を用いる場合には、投射光の一部が液晶プロジェクタ内の投射光学系により戻り光として、ＴＦＴ アレイ基板の側からＴＦＴ のチャネルに入射するのを防ぐ必要がある。同様に、投射光が通過する際のＴＦＴ アレイ基板の表面からの反射光や、更にカラー用に複数の液晶装置を組み合わせて使用する場合の他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部が、戻り光としてＴＦＴ アレイ基板の側からＴＦＴ のチャネルに入射するのを防ぐ必要もある。このために、特開平９ −１２７４９７号公報、特公平３ −５２６１１ 号公報、特開平３ −１２５１２３ 号公報、特開平８ −１７１１０１ 号公報等では、石英基板等からなるＴＦＴ アレイ基板上においてＴＦＴ に対向する位置（即ち、ＴＦＴ の下側）にも、例えば不透明な高融点金属から遮光膜を形成した液晶装置を提案している。
【０００４】
他方、この種の液晶装置においては、走査信号をゲート電極に印加することによりＴＦＴ を導通状態として画素電極に画像信号を供給する時間に対して、画素電極に電圧が保持される時間を長くするために、即ちデューティー比が小さくても十分な時間だけ液晶駆動電圧を印加できるように、画素電極に対して蓄積容量を付加するのが一般的である。この場合、走査線に沿って形成された容量線の一部を他方の蓄積容量電極として構成する方式が一般化されている。
液晶装置においては、画質向上という一般的要請が強く、このために液晶装置の駆動周波数を高めることが重要となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述のように画素電極に対して蓄積容量を付加するために、例えば基板温度を９００ 度等の高温にさらすプロセスを有する高温プロセスを用いる場合は、一方の蓄積容量電極を含む容量線を、走査線と同様のポリシリコン膜から形成するので、例えばデータ線のようにＡｌ 等の低抵抗金属膜からなる配線と比較すると、低抵抗化が困難である。このため、容量線の抵抗や時定数が大きくなり、複数のデータ線の下を交差して配線された容量線における各データ線との容量カップリングにより容量線の電位が揺れて、横クロストークやゴースト等による画像劣化が発生してしまうという問題点がある。
【０００６】
より具体的には、図２０ に示したように、灰色を背景として黒部分がハイコントラストで描かれた画像８０１ を表示しようとする場合、走査線に沿った一行の画素列上で他の画素に与えられる画像信号の電圧（ここでは、灰色に対応する電圧）と部分的に異なる電圧（ここでは、黒に対応する電圧）の画像信号が与えられると、このような容量カップリングによる容量線の電位揺れが安定する前に、当該画素行における各画素への書き込みが行われる。このため、実際に表示される画像８０２ においては、黒表示すべき部分的に異なる電圧の画像信号が与えられた画素の左右の画素における電圧不足を招いて、灰色表示すべき行全体が白っぽくなるという現象、即ち、横クロストークやゴースト等が発生するのである。
【０００７】
この場合特に、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が、各走査線毎の書き込みの終了時点に近い時点である程、即ち、黒表示すべき画素が、一本の走査線上で左右のうち一方側から走査信号を供給する場合には他方側に近い画素である程或いは両側から走査信号を供給する場合には中央に近い画素である程、容量カップリングによる容量線の電位揺れが安定するより以前に、当該画素行における各画素への書き込みが行われるため、横クロストークやゴースト等が顕著に発生し易い。
【０００８】
そして、このような横クロストークやゴースト等は、所謂ＸＧＡ 、ＳＸＧＡ 等の機種の液晶装置のように駆動周波数が高くなると、相対的に容量線の時定数が大きくなるために、発生し易くなる。更に、データ線に対し画像信号の電圧を小さな負荷で書き込めるようにデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージを行う場合には、プリチャージするための水平帰線期間をある程度の長さ確保する必要があるために、各走査線の書き込みの終了時点に近い時点で部分的に異なる電圧の画像信号が与えられた後に、容量カップリングによる容量線の電位の揺れが安定するまでの時間を十分に確保できなくなる。このため、前述の横クロストークやゴースト等は、プリチャージを行う際には防止し難いという問題点もある。
【０００９】
このような横クロストークやゴースト等の問題を解決するためには、例えば液晶に印加される駆動電圧の極性をデータ線毎に反転するデータ線反転駆動方式（１Ｓ 反転駆動方式）や画素毎に反転するドット反転駆動方式は有効であるが、これらの方式によれば、データ線や走査線に沿った液晶のディスクリネーション（配向不良）が強く発生して表示劣化を起こしてしまうため、特に画素領域の高開口率化という基本的要請の下では、これらの方式は実用的ではない。
本発明は上述した問題点に鑑みなされたものであり、蓄積容量及び遮光膜を用いた比較的簡易な構成により、高品質の画像表示が可能な液晶装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明における第一の発明は、薄膜トランジスタを用いた基板は上記課題を解決するために、相交差するデータ線及び走査線と、前記データ線と前記走査線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極と、前記データ線と交差する方向に延伸し、前記データ線に沿って突出した突出部を有し、前記基板を平面的に見たときに少なくとも前記薄膜トランジスタのチャネル領域を覆うように設置された導電性の遮光膜とを備えたことを特徴とする。
【００１１】
第一の発明の薄膜トランジスタを用いた基板によれば、遮光膜は、走査線に沿って延びる帯状部分と、データ線方向へ突出した突出部とから構成されている。即ち、遮光膜はデータ線に対向する所定の領域で分断されている。この際、遮光膜は薄膜トランジスタの少なくともチャネル領域を平面的に見て夫々覆う位置に設けられている。従って、薄膜トランジスタのチャネル領域は、光源の反対側から入射される戻り光等については、遮光膜により遮光されており、薄膜トランジスタの戻り光等による特性劣化を防止できる。
【００１２】
第一の発明の第一の態様は、前記画素電極に対応して設けられた第１蓄積容量を有し、前記第１蓄積容量を付与する第１蓄積容量電極と第２蓄積容量電極とは、前記薄膜トランジスタのゲート絶縁膜と同一の絶縁膜からなる誘電体膜を介して対向配置されることを特徴とする。
【００１３】
第２蓄積容量電極は走査線に沿って形成されているが、この第２蓄積容量電極と、走査線に沿って延設された配線部分を含む導電性の遮光膜が電気接続されている。このため、第２蓄積容量電極の抵抗を、導電性の遮光膜の抵抗により顕著に低められる。例えば、第２蓄積容量電極をポリシリコン膜から形成し且つ遮光膜を導電性の高融点金属膜から形成すれば、第２蓄積容量電極における走査線に沿った方向の抵抗を、遮光膜のシート抵抗により支配できる。即ち、第２蓄積容量電極における大幅な低抵抗化が可能となる。
【００１４】
以上の結果、低抵抗の第２蓄積容量電極により、画素電極に対して第１蓄積容量が夫々付与されるため、薄膜トランジスタを用いた基板の駆動周波数を高めても、前述の如きデータ線と第２蓄積容量電極との容量カップリングによる第２蓄積容量電極の電位揺れに起因する横クロストークやゴースト等は低減され、高品位の画像表示が行える。
【００１５】
これに加えて、異物等により第２蓄積容量電極が途中で断線しても、遮光膜が第２蓄積容量電極の代わりになるので、冗長構造が実現できる。
【００１６】
また、この態様では、前記第１蓄積容量電極は前記第２蓄積容量電極より下層側に形成され、前記薄膜トランジスタの前記画素電極に接続された側のソース又はドレイン領域を構成する半導体層から延設されてなり、前記遮光膜は、前記薄膜トランジスタを形成する半導体層より下層側に形成され、前記第１蓄積容量電極と層間絶縁膜を介して対向配置されることにより、第２蓄積容量が付与されるように構成してもよい。
【００１７】
このように構成すれば、第１蓄積容量電極を挟んで上下両側に蓄積容量が付与される構造、即ちダブル蓄積容量構造が構築されるので、蓄積容量がより増加し、表示画像におけるフリッカや焼き付きを防止する機能が向上する。
【００１８】
また、この態様によれば、第２蓄積容量電極と走査線とは、例えばポリシリコン膜等の同一の導電性薄膜からなり、蓄積容量の誘電体膜と薄膜トランジスタのゲート絶縁膜とは、例えば高温酸化膜等の同一の絶縁薄膜からなり、第２蓄積容量電極と対向配置される第１蓄積容量電極は、例えばポリシリコン膜等の半導体層部分から延設されてなるので、一方の基板上に形成される積層構造を単純化でき、更に同一の薄膜形成工程で蓄積容量電極及び走査線の両方を同時に、或いは誘電体膜及びケート絶縁膜の両方を同時に形成できるので製造上大変有利である。
【００１９】
第一の発明の第二の態様では前記第１蓄積容量電極は前記データ線に沿って突出した突出部を有し、当該突出部は前記遮光膜の突出部と対向配置され、あるいは前記第２蓄積容量電極は前記データ線に沿って突出した突出部を有し、当該突出部は前記第１蓄積容量電極の突出部と対向配置されることを特徴とする。
【００２０】
この態様によれば前記第１あるいは第２蓄積容量をデータ線方向に延設することができる。この際、蓄積容量の延設した部分はデータ線と重なる領域に位置するため、画素の開口率を下げることなく蓄積容量を増加することができる。
【００２１】
第一の発明の第三の態様では、前記第２蓄積容量電極と前記遮光膜との間には、層間絶縁膜が介在しており、前記蓄積容量電極と前記遮光膜とは、前記層間絶縁膜に開孔されたコンタクトホールを介して接続されたことを特徴とする。
【００２２】
この態様によれば、第２蓄積容量電極と遮光膜とは、層間絶縁膜に開孔されたコンタクトホールを介して接続されているので、確実に且つ信頼性の高い電気接続状態を両者間に実現できる。
【００２３】
第一の発明の第四の態様では、前記コンタクトホールは、平面的に見て前記データ線に重なる領域に開孔されていることを特徴とする。
【００２４】
この態様によれば、コンタクトホールは、データ線の下に開孔されている。即ち、コンタクトホールは、画素開口領域から外れており、しかも薄膜トランジスタや該薄膜トランジスタの半導体層から延設された第１蓄積容量の一方の電極が形成されていない第１層間絶縁膜の部分に設けられているので、画素領域の有効利用を図れる。
【００２５】
第一の発明の第五の態様では、前記第２蓄積容量電極及び前記遮光膜は、定電位源に接続されていることを特徴とする。この態様によれば、遮光膜は定電位源に接続されているので、遮光膜は定電位とされる。従って、遮光膜に対向配置される薄膜トランジスタに対し遮光膜の電位変動が悪影響を及ぼすことはない。そして、第２蓄積容量電極も定電位とされるので、蓄積容量電極として良好に機能し得る。この場合、定電位源の定電位としては、例えば接地電位に等しくてもよい。
【００２６】
本発明における第二の発明は、薄膜トランジスタを用いた基板を備えた電子機器であることを特徴とする。この態様によれば、電子機器は、上述した第一の発明の薄膜トランジスタを用いた基板を備えているため、冗長構造により装置の信頼性が高く、横クロストーク等の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた薄膜トランジスタを用いた基板により高品位の画像表示が可能となる。
【００２７】
本発明における第三の発明は、一対の基板間に液晶が挟持されてなり、前記一対の基板のうち一方の基板は、第一の発明の薄膜トランジスタを用いた基板であることを特徴とする液晶装置である。この態様によれば、液晶装置は、上述した第一の発明の薄膜トランジスタを用いた基板を備えているため、冗長構造により装置の信頼性が高く、横クロストーク等の表示劣化が低減されており且つ戻り光等に対する遮光性能に優れた薄膜トランジスタを用いた基板により高品位の画像表示が可能となる。
【００２８】
第三の発明の一の態様では、前記基板に形成される前記複数の層間絶縁膜のうち少なくとも１つは、前記薄膜トランジスタ、前記データ線、前記走査線、及び前記容量線のうち少なくとも１つに対向する部分が凹状に窪んで形成されることにより、前記複数の層間絶縁膜のうち前記液晶に最も近い位置に形成された膜の前記液晶に面する側が平坦化されている。
【００２９】
この構成では液晶に最も近い位置に形成された層間絶縁膜の液晶に面する側が平坦化されているので、当該平坦化の度合いに応じて液晶に最も近い位置に形成された層間絶縁膜の表面の凹凸により引き起こされる液晶のディスクリネーション（配向不良）を低減できる。
【００３０】
本発明の以上のような作用及び他の利得は後述する実施形態から明らかにする。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３２】
［実施の形態１］
本発明による液晶装置の第１実施形態の構成及び動作について、図１ から図５を参照して説明する。図１ は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図であり、図３ は、図２ のＡ −Ａ ’断面図である。図４は、ＴＦＴ アレイ基板上の遮光膜の２ 次元的な配線レイアウトを周辺回路と共に示す平面図であり、図５ は、プリチャージに係る各種信号のタイミングチャートである。尚、図３ においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３３】
図１ において、本実施形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａ と当該画素電極９ａ を制御するためのＴＦＴ３０ がマトリクス状に複数形成されており、画像信号を供給するデータ線６ａ が当該ＴＦＴ３０ のソース領域に電気接続されている。データ線６ａ に書き込む画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ は、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ 同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０ のゲートに走査線３ａ が電気接続されており、所定のタイミングで、走査線３ａ にパルス的に走査信号Ｇ１ 、Ｇ２ 、…、Ｇｍ を、この順に線順次で印加するように構成されている。画素電極９ａ は、ＴＦＴ３０ のドレインに電気接続されており、スイッチング素子であるＴＦＴ３０ を一定期間だけそのスイッチを閉じることにより、データ線６ａ から供給される画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ を所定のタイミングで書き込む。画素電極９ａ を介して液晶に書き込まれた所定レベルの画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ は、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａ と対向電極との間に形成される液晶容量と並列に蓄積容量７０ を付加する。例えば、画素電極９ａ の電圧は、ソース電圧が印加された時間よりも３ 桁も長い時間だけ蓄積容量７０ により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、蓄積容量７０ を形成する方法としては、容量を形成するための配線である容量線３ｂ を設けても良いし、前段の走査線３ａ との間で容量を形成しても良いことは言うまでもない。
【００３４】
図２ において、液晶装置のＴＦＴ アレイ基板上には、マトリクス状に複数の透明な画素電極９ａ （点線部９ａ ’により輪郭が示されている）が設けられており、画素電極９ａ の縦横の境界に各々沿ってデータ線６ａ 、走査線３ａ 及び容量線３ｂ が設けられている。データ線６ａ は、コンタクトホール５ を介してポリシリコン膜からなる半導体層１ａ のうち後述のソース領域に電気接続されており、画素電極９ａ は、コンタクトホール８ を介して半導体層１ａ のうち後述のドレイン領域に電気接続されている。また、半導体層１ａ のうち後述のチャネル領域（図中右下りの斜線の領域）に対向するように走査線３ａ が配置されている。そして、図中右上がりの斜線で示した領域に画素部における第１ 遮光膜１１ａ が設けられている。即ち第１ 遮光膜１１ａ は、画素部において、半導体層１ａ のチャネル領域を含むＴＦＴ 、データ線６ａ 、走査線３ａ 及び容量線３ｂ をＴＦＴ アレイ基板の側から見て各々重なる位置に設けられている。
【００３５】
図３ に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴ アレイ基板１０ と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０ とを備えている。ＴＦＴ アレイ基板１０ は、例えば石英基板、シリコン基板からなり、対向基板２０ は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０ には、画素電極９ａ が設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６ が設けられている。画素電極９ａは例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜などの透明導電性薄膜からなる。また配向膜１６ は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３６】
他方、対向基板２０ には、その全面に渡って対向電極（共通電極）２１ が設けられており、その下側には、ラピング処理等の所定の配向処理が施された配向膜２２ が設けられている。対向電極２１ は例えば、ＩＴＯ 膜などの透明導電性薄膜からなる。また配向膜２２ は、ポリイミド薄膜などの有機薄膜からなる。
【００３７】
ＴＦＴ アレイ基板１０ には、図３ に示すように、各画素電極９ａ に隣接する位置に、各画素電極９ａ をスイッチング制御する画素スイッチング用ＴＦＴ３０ が設けられている。
【００３８】
対向基板２０ には、更に図３ に示すように、各画素の開口領域以外の領域に第２ 遮光膜２３ が設けられている。このため、対向基板２０ の側から入射光が画素スイッチング用ＴＦＴ３０ の半導体層１ａ のチャネル領域１ａ ’や低濃度ソース領域領域１ｂ 及び低濃度ドレイン領域１ｃ に侵入することはない。更に、第２ 遮光膜２３ は、コントラストの向上、色材の混色防止などの機能を有する。
【００３９】
このように構成され、画素電極９ａ と対向電極２１ とが対面するように配置されたＴＦＴ アレイ基板１０ と対向基板２０ との間には、後述のシール材５２ （図１８ 及び図１９ 参照）により囲まれた空間に液晶が封入され、液晶層５０ が形成される。液晶層５０ は、画素電極９ａ からの電界が印加されていない状態で配向膜により所定の配向状態を採る。
【００４０】
図３ に示すように、画素スイッチング用ＴＦＴ３０ に各々対向する位置においてＴＦＴ アレイ基板１０ と各画素スイッチング用ＴＦＴ３０ との間には、画素に沿って網目状に第１ 遮光膜１１ａ が各々設けられている。第１ 遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ 、Ｃｒ 、Ｗ 、Ｔａ 、Ｍｏ 及びＰｂ のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。
【００４１】
このような材料から構成すれば、ＴＦＴ アレイ基板１０ 上の第１ 遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０ の形成工程における高温処理により、第１ 遮光膜１１ａ が破壊されたり溶融しないようにできる。第１遮光膜１１ａ が形成されているので、ＴＦＴ アレイ基板１０ の側からの戻り光等が画素スイッチング用ＴＦＴ３０ のチャネル領域１ａ ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ に入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０ の特性が劣化することはない。
【００４２】
更に、第１ 遮光膜１１ａ と複数の画素スイッチング用ＴＦＴ３０ との間には、第１層間絶縁膜１２ が設けられている。第１層間絶縁膜１２ は、画素スイッチング用ＴＦＴ３０ を構成する半導体層１ａ を第１ 遮光膜１１ａ から電気的に絶縁するために設けられるものである。更に、第１層間絶縁膜１２ は、ＴＦＴ アレイ基板１０ の全面に形成されることにより、画素スイッチング用ＴＦＴ３０ のための下地膜としての機能をも有する。即ち、ＴＦＴ アレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０ の特性の劣化を防止する機能を有する。第１層間絶縁膜１２ により、第１ 遮光膜１１ａ が画素スイッチング用ＴＦＴ３０ 等を汚染する事態を未然に防ぐこともできる。
【００４３】
本実施形態では、ゲート絶縁膜となる絶縁薄膜２ を走査線３ａ の一部からなるゲート電極に対向する位置から延設して誘電体膜として用い、半導体層１ａ を延設して第１蓄積容量電極１ｆ とし、更にこれらに対向する容量線３ｂ の一部を第２蓄積容量電極とすることにより、蓄積容量７０ が構成されている。より詳細には、半導体層１ａ の高濃度ドレイン領域１ｅ が、データ線６ａ 及び走査線３ａ の下に延設されて、同じくデータ線６ａ 及び走査線３ａ に沿って延びる容量線３ｂ部分に絶縁薄膜２ を介して対向配置されて、第１蓄積容量電極１ｆ とされている。特に蓄積容量７０ の誘電体としての絶縁薄膜２ は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０ のゲート絶縁膜の場合、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０ は比較的小面積で大容量の蓄積容量として構成できる。
【００４４】
これらの結果、データ線６ａ 下の領域及び走査線３ａ に平行な領域（即ち、容量線３ｂ が形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａ の蓄積容量を増やすことが出来る。
【００４５】
本実施形態では特に、容量線３ｂ と、第１ 遮光膜１１ａ がコンタクトホール１３ を介して電気接続されている。このため、容量線３ｂ の抵抗を、第１ 遮光膜１１ａ の抵抗により顕著に低められる。本実施形態では、容量線３ｂ は、例えばシート抵抗値が２５ Ω／□程度のポリシリコン膜から形成されているので、対角１．３ インチや０ ．９ インチ程度の小型の液晶装置の場合には、１００ 〜２００ＫΩ程度の抵抗を有するが、第１ 遮光膜１１ａ は、導電性の高融点金属膜から形成されているので、容量線３ｂ における走査線３ａ に沿った方向の抵抗は、大幅に低抵抗化される。
【００４６】
この結果、容量線３ｂ の時定数についても、第１ 遮光膜１１ａ の存在により、例えば、十数μ秒程度から数μ秒程度にまで小さくすることが出来る。従って、データ線６ａ の下を交差して配線された容量線３ｂ における各データ線６ａ との容量カップリングにより、容量線３ｂ の電位が揺れることに起因した横クロストークやゴースト等の発生を低減できる。即ち、図２０ に示したように、灰色を背景として黒部分がハイコントラストで描かれた画像８０１ を表示しようとする場合、黒表示すべき部分的に異なる電圧の画像信号が与えられる時点が走査線毎の書き込みの終了時点に近い時点であっても、画像８０２ のような表示劣化の問題は起こらない。そして、特に当該液晶装置を前述のようにＸＧＡ、ＳＸＧＡ 等の駆動周波数の高い機種として構成しても、容量線３ｂ の時定数が十分に小さくされているため、やはり横クロストークやゴースト等の発生を低減できる。
【００４７】
従って、このような横クロストークやゴースト等の防止のために、前述の如きデータ線６ａ 毎や画素毎に液晶駆動電圧の極性を反転させる方式を採用する必要性は無く、逆に、液晶層５０ のディスクリネーションを低減することができ且つ画素開口率を高めるのに適した、走査線３ａ 毎に液晶駆動電圧を反転させる走査線反転駆動方式（所謂１Ｈ 反転駆動方式）を採用できる。
【００４８】
本実施形態ではさらに、第１ 遮光膜１１ａ （及びこれに電気接続された容量線３ｂ ）は定電位源に電気接続されており、第１ 遮光膜１１ａ 及び容量線３ｂ は、定電位とされる。従って、第１ 遮光膜１１ａ に対向配置される画素スイッチング用ＴＦＴ３０ に対し第１ 遮光膜１１ａ の電位変動が悪影響を及ぼすのを防ぐことができる。また、容量線３ｂ は、蓄積容量７０ の第２蓄積容量電極として良好に機能し得る。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路、サンプリング回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１ に供給される定電位源等が挙げられる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部回路接続端子を設ける必要なく、第１ 遮光膜１１ａ 及び容量線３ｂ を定電位にできる。
【００４９】
図３ において、画素スイッチング用ＴＦＴ３０ は、ＬＤＤ （Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ ）構造を有しており、走査線３ａ 、当該走査線３ａ からの電界によりチャネルが形成される半導体層１ａ のチャネル領域１ａ ’、走査線３ａ と半導体層１ａとを絶縁する絶縁薄膜２ 、データ線６ａ 、半導体層１ａ の低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ 、半導体層１ａ の高濃度ソース領域１ｄ 並びに高濃度ドレイン領域１ｅ を備えている。本実施形態では特にデータ線６ａ は、Ａｌ 等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。
【００５０】
また、走査線３ａ 、絶縁薄膜２ 及び第１層間絶縁膜１２ の上には、高濃度ソース領域１ｄ へ通じるコンタクトホール５ 及び高濃度ドレイン領域１ｅ へ通じるコンタクトホール８ が各々形成された第２層間絶縁膜４ が形成されている。コンタクトホール５ を介して、データ線６ａ は高濃度ソース領域１ｄ に電気接続されている。更に、データ線６ａ 及び第２層間絶縁膜４ の上には、第３層間絶縁膜７ が形成されている。高濃度ドレイン領域１ｅ はコンタクトホール８ を介して画素電極９ａ に電気接続されている。尚、画素電極９ａ と高濃度ドレイン領域１ｅ とは、データ線６ａ と同一のＡｌ 膜や走査線３ｂ と同一のポリシリコン膜を中継しての電気接続するようにしてもよい。
【００５１】
画素スイッチング用ＴＦＴ３０ は、好ましくは上述のようにＬＤＤ 構造を持つが、低濃度ソース領域１ｂ 及び低濃度ドレイン領域１ｃ に不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴ であってもよい。
【００５２】
また本実施形態では、画素スイッチング用ＴＦＴ３０ の走査線３ａ の一部からなるゲート電極をソース・ドレイン領域間に１ 個のみ配置したシングルゲート構造としたが、これらの間に２ 個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴ を構成すれば、チャネルとソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１ 個をＬＤＤ 構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５３】
ここで、一般には、半導体層１ａ のチャネル領域１ａ ’、低濃度ソース領域１ｂ 及び低濃度ドレイン領域１ｃ 等を形成するポリシリコン膜は、光が入射するとポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０ のトランジスタ特性が劣化するが、本実施形態では、走査線３ａ を上側から重なるようにデータ線６ａ がＡｌ 等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａ のチャネル領域１ａ ’及び低濃度ソース領域１ｂ 、低濃度ドレイン領域１ｃ への入射光（即ち、図３ で上側からの光）の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０ の下側には、第１ 遮光膜１１ａ が設けられているので、少なくとも半導体層１ａ のチャネル領域１ａ ’及び低濃度ソース領域１ｂ 、低濃度ドレイン領域１ｃ への戻り光（即ち、図３ で下側からの光）の入射を効果的に防ぐことが出来る。次に、本実施形態においてＴＦＴ アレイ基板１０ 上に設けられる周辺回路の構成について、図４ を参照して説明する。
【００５４】
図４ において、液晶装置は周辺回路として、データ線６ａ を駆動するデータ線駆動回路１０１ と、走査線３ａ を駆動する走査線駆動回路１０４ と、複数のデータ線６ａ に所定電圧レベルのプリチャージ信号（ＮＲＳ ）を画像信号Ｓ１ 、Ｓ２、…、Ｓｎ の供給に先行して夫々供給するプリチャージ回路２０１ と、画像信号線に供給される画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ をサンプリングして複数のデータ線６ａ に夫々供給するサンプリング回路３０１ とを備える。
【００５５】
走査線駆動回路１０４ は、外部制御回路から供給される電源、基準クロックＣＬＹ 及びその反転クロック等に基づいて、所定タイミングで走査線３ａ に走査信号Ｇ１ 、Ｇ２ 、…、Ｇｍ をパルス的に線順次で印加する。
【００５６】
データ線駆動回路１０１ は、外部制御回路から供給される電源、基準クロックＣＬＸ 及びその反転クロック等に基づいて、走査線駆動回路１０４ が走査信号Ｇ１ 、Ｇ２ 、…、Ｇｍ を印加するタイミングに合わせて、データ線６ａ 毎にサンプリング回路駆動信号としてのシフトレジスタからの転送信号Ｘ１ 、Ｘ２ 、…、Ｘｎ を、サンプリング回路３０１ にサンプリング回路駆動信号線３０６ を介して所定タイミングで供給する。
【００５７】
プリチャージ回路２０１ は、スイッチング素子として、例えばＴＦＴ２０２ を各データ線６ａ 毎に備えており、プリチャージ信号線２０４ がＴＦＴ２０２のドレイン又はソースに接続されており、プリチャージ回路駆動信号線２０６ がＴＦＴ２０２ のゲート電極に接続されている。そして、動作時には、プリチャージ信号線２０４ を介して、外部電源からプリチャージ信号（ＮＲＳ ）を書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６ を介して、各データ線６ａ について画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ の供給に先行するタイミングでプリチャージ信号（ＮＲＳ ）を書き込むように、外部制御回路からプリチャージ回路駆動信号（ＮＲＧ ）が供給される。プリチャージ回路２０１ は、好ましくは中間階調レベルの画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ に相当するプリチャージ信号（ＮＲＳ ）（画像補助信号）を供給する。
【００５８】
サンプリング回路３０１ は、ＴＦＴ３０２ を各データ線６ａ 毎に備えており、画像信号線３０４ がＴＦＴ３０２ のドレイン又はソース電極に接続されており、サンプリング回路駆動信号線３０６ がＴＦＴ３０２ のゲート電極に接続されている。そして、画像信号線３０４ を介して、画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ が入力されると、これらをサンプリングする。即ち、サンプリング回路駆動信号線３０６ を介してデータ線駆動回路１０１ からサンプリング回路駆動信号としての転送信号Ｘ１ 、Ｘ２ 、…、Ｘｎ が入力されると、画像信号線３０４ 夫々からの画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ をデータ線６ａ に順次印加する。
【００５９】
このように本実施形態では、データ線６ａ を一本毎に選択するように構成されているが、データ線６ａ を複数本毎にまとめて同時選択するように構成してもよい。例えば、サンプリング回路３０１ を構成するＴＦＴ３０２ の書き込み特性及び画像信号の周波数に応じて、複数相（例えば、３ 相、６ 相、１２ 相、…）にシリアルーパラレル変換された画像信号Ｓ１ 、Ｓ２ 、…、Ｓｎ を画像信号線３０４から供給して、これらをグループ毎に同時にサンプリングするように構成してもよい。この際、少なくともシリアルーパラレル変換数だけ画像信号線３０４ が必要なことは言うまでもない。
【００６０】
ここで、本実施形態の液晶装置において行われるプリチャージについて図５ を参照して説明を加える。
【００６１】
図５ に示すように、データ線駆動回路１０１ が有するシフトレジスタには、一画素当りの選択時間ｔ１ を規定するクロック信号（ＣＬＸ ）が水平走査の基準として入力されるが、転送スタート信号（ＤＸ ）が入力されると、このシフトレジスタから転送信号Ｘ１ 、Ｘ２ 、…が順次供給される。各水平走査期間において、このような転送スタート信号（ＤＸ ）の入力に先行するタイミングで、プリチャ ージ回路駆動信号（ＮＲＧ ）がプリチャージ回路２０１ に供給される。より具体的には、垂直走査の基準とされるクロック信号（ＣＬＹ ）がハイレベルとなると共に画像信号（ＶＩＤ ）が信号の電圧中心値（ＶＩＤ 中心）を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間ｔ３経過後に、プリチャージ回路駆動信号（ＮＲＧ ）は、ハイレベルとされる。他方、プリチャージ信号（ＮＲＳ ）は、画像信号（ＶＩＤ ）の反転に対応して、水平帰線期間で画像信号（ＶＩＤ ）と同極性の所定レベルとされる。従って、プリチャージ回路駆動信号（ＮＲＧ ）がハイレベルとされる時間ｔ２ において、プリチャージが行われる。そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間ｔ４ だけ前に、即ち、プリチャージが終了してから画像信号が書き込まれるまでのマージンを時間ｔ４として、プリチャージ回路駆動信号（ＮＲＧ ）は、ローレベルとされる。以上のように、プリチャージ回路２０１ は、各水平帰線期間において、プリチャージ信号（ＮＲＳ ）を画像信号に先行して複数のデータ線６ａ に供給する。
【００６２】
図５ において、水平帰線期間内にプリチャージを行っているが、前述したデータ線６ａ と容量線３ｂ との容量カップリングによる容量線３ｂ の電位の揺れは、時間ｔ５ 内で安定に向かう。従って、時間ｔ５ が長くなるように各信号のタイミングを設定すれば、このような容量線３ｂ の電位の揺れは防止できるようにも考えられる。しかしながら、この時間ｔ５ を長くとると、今度は、時間ｔ３ 、ｔ２、ｔ４ を短くする必要性が生じる。ここで、時間ｔ３ を余り短くすると、プリチャージ回路を構成するＴＦＴ 等のゲート遅延によりプリチャージ回路駆動信号（ＮＲＧ ）がハイレベルとなった時点で前段の走査線に係るＴＦＴ３０ のゲートがオンしてしまう危険が出て来る。また、時間ｔ２ を短くしたのでは、プリチャージの能力が低下してしまうか或いは電荷供給能力の高いプリチャージ回路が必要となってしまう。更に又、時間ｔ４ を短くしたのでは、プリチャージ信号と画像信号とが同時にデータ線６ａ に印加されかねない。従って、プリチャージを良好に行うためには、容量カップリングによる容量線３ｂ の電位揺れを安定させる時 （３４）間ｔ５ を安易に長くすることは出来ない。しかるに、本実施形態によれば、第１遮光膜１１ａ により容量線３ｂ の抵抗を大幅に下げると共に時定数を大幅に下げるので、容量線３ｂ の時定数に対する時間ｔ５ を相対的に長くすることができるのである。
【００６３】
このようにプリチャージを行う場合にも、本実施形態では、プリチャージするための水平帰線期間を十分な長さだけ確保しつつ、容量カップリングによる容量線３ｂ の電位の揺れが安定するまでの時間ｔ５ を実質的に十分に確保できる。以上の結果、本実施形態によれば、駆動周波数が高い場合にも、プリチャージ及び前述の走査線反転駆動を良好に行いつつ、しかも容量カップリングによる横クロストークやゴースト等を防止できるので、極めて高品位の画像表示が可能となる。
【００６４】
これらに加えて本実施形態によれば、異物等により容量線３ｂ が途中で断線しても、第１ 遮光膜１１ａ が容量線３ｂ の代わりになるという、冗長構造が実現されている。即ち、容量線３ｂ が途中で断線しても断線部の両側がコンタクトホール１３ を介して第１ 遮光膜１１ａ により相互に電気接続されていれば、実用上の問題は生じない。従って、本実施形態によれば、不良品率が低く、信頼性の高い高品位の画像表示が可能な液晶装置を実現できる。
【００６５】
また、容量線３ｂ と走査線３ａ とは、同一のポリシリコン膜からなり、蓄積容量７０ の誘電体膜とＴＦＴ３０ のゲート絶縁膜となる絶縁薄膜２ とは、同一の高温酸化膜を含み、第１蓄積容量電極１ｆ と、ＴＦＴ３０ のチャネル領域１ａ ’、高濃度ソース領域１ｄ 、高濃度ドレイン領域１ｅ 等とは、同一の半導体層１ａ からなる。このため、ＴＦＴ アレイ基板１０ 上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａ を同時に形成でき、蓄積容量７０ の誘電体膜及び絶縁薄膜２ を同時に形成できる。
【００６６】
本実施形態では特に、容量線３ｂ と第１ 遮光膜１１ａ とは、第１層間絶縁膜１２ に開孔されたコンタクトホール１３ を介して確実に且つ高い信頼性を持って、両者は電気接続されているが、このようなコンタクトホール１３ は、画素毎に開孔されても良く、複数の画素からなる画素グループ毎に開孔されても良い。
【００６７】
コンタクトホール１３ を画素毎に開孔した場合には、第１ 遮光膜１１ａ による容量線３ｂ の低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高められる。他方、コンタクトホール１３ を複数の画素からなる画素グループ毎に（例えば２ 画素毎に或いは３ 画素毎に）開孔した場合には、容量線３ｂ や第１ 遮光膜１１ａ のシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１ 遮光膜１１ａ による容量線３ｂ の低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３ を開孔することによる製造工程の複雑化或いは当該液晶装置の不良化等の弊害とを適度にバランスできるので、実践上大変有利である。
【００６８】
また、本実施形態では特に、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３ は、対向基板２０ の側から見てデータ線６ａ の下に開孔されている。このため、コンタクトホール１３ は、画素開口領域から外れており、しかもＴＦＴ３０ や第１蓄積容量電極１ｆ が形成されていない第１層間絶縁膜１２ の部分に設けられているので、画素領域の有効利用を図りつつ、コンタクトホール１３ の形成によるＴＦＴ３０ や他の配線等の不良化を防ぐことができる。
【００６９】
次に、以上のような構成を持つ液晶装置の第１実施形態の製造プロセスについて、図６ から図９ を参照して説明する。尚、図６ から図９ は各工程におけるＴＦＴ アレイ基板側の各層を、図３ と同様に図２ のＡ −Ａ ’断面に対応させて示す工程図である。
【００７０】
図６ の工程（１）に示すように、石英基板、ハードガラス基板、シリコン基板等のＴＦＴ アレイ基板１０ を用意する。ここで、好ましくはＮ ２ （窒素）等の不活性ガス雰囲気且つ約９００ 〜１３００ ℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴ アレイ基板１０ に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴ アレイ基板１０ を同じ温度かそれ以上の温度で熱処理しておく。
【００７１】
このように処理されたＴＦＴ アレイ基板１０ の全面に、Ｔｉ 、Ｃｒ 、Ｗ 、Ｔａ、Ｍｏ 及びＰｂ 等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００ 〜５００ｎｍ 程度の膜厚、好ましくは約２００ｎｍ の膜厚の遮光膜１１ を形成する。
【００７２】
続いて、工程（２）に示すように遮光膜１１ に対しエッチングを行うことにより、第１ 遮光膜１１ａ を形成する。
【００７３】
次に工程（３）に示すように、第１ 遮光膜１１ａ の上に、例えば、常圧又は減圧ＣＶＤ 法等によりＴＥＯＳ （テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ （テトラ・エチル・ボートレート）ガス、ＴＭＯＰ （テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ （ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ （ボロンシリケートガラス）、ＢＰＳＧ （ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２ を形成する。この第１層間絶縁膜１２の膜厚は、例えば、約５００ 〜２０００ｎｍ とする。
【００７４】
次に工程（４ ）に示すように、第１層間絶縁膜１２ の上に、約４５０ 〜５５０℃、好ましくは約５００ ℃の比較的低温環境中で、流量約４００ 〜６００ｃｃ ／ｍｉｎ のモノシランガス、ジシランガス等を用いた減圧ＣＶＤ （例えば、圧力約２０〜４０Ｐａ のＣＶＤ ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍ の厚さとなるまで固相成長させる。
【００７５】
この際、図３ に示した画素スイッチング用ＴＦＴ３０ として、ｎ チャネル型の画素スイッチング用ＴＦＴ３０ を作成する場合には、当該チャネル領域にＳｂ （アンチモン）、Ａｓ （砒素）、Ｐ （リン）などのＶ 族元素の不純物イオンを僅かにイオン注人等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐ チャネル型とする場合には、Ｂ （ボロン）、Ｇａ （ガリウム）、Ｉｎ （インジウム）などのＩＩＩ 族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ 法等によりポリシリコン膜１ を直接形成しても良い。或いは、減圧ＣＶＤ 法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１ を形成しても良い。次に工程（５ ）に示すように、図２ に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ 下で容量線３ｂ が形成される領域及び走査線３ａ に沿って容量線３ｂ が形成される領域には、画素スイッチング用ＴＦＴ３０ を構成する半導体層１ａ から延設された第１蓄積容量電極１ｆ を形成する。
【００７６】
次に工程（６ ）に示すように、画素スイッチング用ＴＦＴ３０ を構成する半導体層１ａ と共に第１蓄積容量電極１ｆ を約９００ 〜１３００ ℃の温度、好ましくは約１０００ ℃の温度により熱酸化することにより、約３０ｎｍ の比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ 法等により高温酸化シリコン膜（ＨＴＯ 膜）や窒化シリコン膜を約５０ｎｍ の比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０ のゲート絶縁膜と共に容量形成用の誘電体膜となる絶縁薄膜２ を形成する（図３ 参照）。この結果、半導体層１ａ 及び第１蓄積容量電極１ｆ の厚さは、約３０ 〜１５０ｎｍ の厚さ、好ましくは約３５ 〜５０ｎｍ の厚さとなり、絶縁薄膜２ の厚さは、約２０ 〜１５０ｎｍ の厚さ、好ましくは約３０ 〜１００ｎｍ の厚さとなる。このように高温熱酸化時間を短くすることにより、特に８ インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１ を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２ を形成してもよい。
【００７７】
尚、工程（６ ）において特に限定されないが、第１蓄積容量電極１ｆ となる半導体層部分に、例えば、Ｐ イオンをドーズ量約３×１０１２／ｃｍ２でドープして、低抵抗化させてもよい。
【００７８】
次に、工程（７ ）において、第１層間絶縁膜１２ に第１ 遮光膜１１ａ に至るコンタクトホール１３ を反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３ 等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３ 等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００７９】
次に工程（８ ）に示すように、減圧ＣＶＤ 法等によりポリシリコン膜３ を堆積した後、Ｐ を熱拡散し、ポリシリコン膜３ を導電化する。又は、Ｐ イオンをポリシリコン膜３ の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【００８０】
次に、図７ の工程（９ ）に示すように、図２ に示した如き所定パターンの走査線３ａ と共に容量線３ｂ を形成する。これらの走査線３ａ 及び容量線３ｂ の膜厚は、例えば、約３５０ｎｍ とされる。
【００８１】
次に工程（１０ ）に示すように、図３ に示した画素スイッチング用ＴＦＴ３０をＬＤＤ 構造を持つｎ チャネル型のＴＦＴ とする場合、半導体層１ａ に、先ず低濃度ソース領域１ｂ 及び低濃度ドレイン領域１ｃ を形成するために、走査線３ａの一部となるゲート電極を拡散マスクとして、Ｐ などのＶ 族元素の不純物イオン６０ を低濃度で（例えば、Ｐ イオンを１ 〜３ ×１０ １３ ／ｃｍ ２のドーズ量にて）ドープする。これにより走査線３ａ 下の半導体層１ａ はチャネル領域１ａ ’となる。この不純物イオンのドープにより容量線３ｂ 及び走査線３ａ も低抵抗化される。
【００８２】
続いて、工程（１１）に示すように、画素スイッチング用ＴＦＴ３０ を構成する高濃度ソース領域１ｄ 及び高濃度ドレイン領域１ｅ を形成するために、走査線３ａ よりも幅の広いマスクでレジスト層６２ を走査線３ａ 上に形成した後、同じくＰ などのＶ 族元素の不純物イオン６１ を高濃度で（例えば、Ｐ イオンを１ 〜３×１０ １５ ／ｃｍ ２ のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０ をｐ チャネル型とする場合、半導体層１ａ に、低濃度ソース領域１ｂ 及び低濃度ドレイン領域１ｃ 並びに高濃度ソース領域１ｄ 及び高濃度ドレイン領域１ｅ を形成するために、Ｂ （ボロン）などのＩＩＩ 族元素の不純物イオンを用いてドープする。尚、例えば、低濃度の不純物イオンのドープを行わずに、オフセット構造のＴＦＴ としてもよく、走査線３ａ の一部であるゲート電極をマスクとして、Ｐ イオン、Ｂ イオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴ としてもよい。
【００８３】
この不純物のドープにより容量線３ｂ 及び走査線３ａ も更に低抵抗化される。
【００８４】
また、工程（１０ ）及び工程（１１）を再度繰り返し、Ｂ イオンなどのＩＩＩ 族元素の不純物イオンを行うことにより、ｐ チャネル型ＴＦＴ を形成することができる。これにより、ｎ チャネル型ＴＦＴ 及びｐ チャネル型ＴＦＴ から構成される相補型構造を持つデータ線駆動回路１０１ 及び走査線駆動回路１０４ をＴＦＴ アレイ基板１０ 上の周辺部に形成することが可能となる。このように、画素スイッチング用ＴＦＴ３０ を構成する半導体層１ａ をポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０ の形成時にほぼ同一工程で、データ線駆動回路１０１ 及び走査線駆動回路１０４ を形成することができ、製造上有利である。
【００８５】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０ における走査線３ａ と共に容量線３ｂ を覆うように、例えば、常圧又は減圧ＣＶＤ 法やＴＥＯＳ ガス等を用いて、ＮＳＧ 、ＰＳＧ 、ＢＳＧ 、ＢＰＳＧ などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４ の膜厚は、約５００ 〜１５００ｎｍ が好ましい。
【００８６】
次に工程（１３）の段階で、高濃度ソース領域１ｄ 及び高濃度ドレイン領域１ｅ を活性化するために約１０００ ℃のアニール処理を２０ 分程度行った後、データ線６ａ に対するコンタクトホール５ を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウェットエッチングにより形成する。また、走査線３ａ や容量線３ｂ を図示しない配線と接続するためのコンタクトホールも、コンタクトホール５ と同一の工程により第２層間絶縁膜４に開孔する。
【００８７】
次に図８ の工程（１４ ）に示すように、第２層間絶縁膜４ の上に、スパッタリング等により、遮光性のＡ１ 等の低抵抗金属や金属シリサイド等を金属膜６ として、約１００ 〜５００ｎｍ の厚さ、好ましくは約３００ｎｍ に堆積し、更に工程（１５ ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａ を形成する。
【００８８】
次に工程（１６ ）に示すように、データ線６ａ 上を覆うように、例えば、常圧又は減圧ＣＶＤ 法やＴＥＯＳ ガス等を用いて、ＮＳＧ 、ＰＳＧ 、ＢＳＧ 、ＢＰＳＧ などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７ を形成する。第３層間絶縁膜７ の膜厚は、約５００ 〜１５００ｎｍが好ましい。
【００８９】
次に図９ の工程（１７ ）の段階において、画素スイッチング用ＴＦＴ３０ において、画素電極９ａ と高濃度ドレイン領域１ｅ とを電気接続するためのコンタクトホール８ を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【００９０】
次に工程（１８ ）に示すように、第３層間絶縁膜７ の上に、スパッタリング等により、ＩＴＯ 膜等の透明導電性薄膜９ を、約５０ 〜２００ｎｍ の厚さに堆積し、更に工程（１９ ）に示すように、画素電極９ａ を形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ 等の反射率の高い不透明な材料から画素電極９ａ を形成してもよい。
【００９１】
続いて、画素電極９ａ の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６ （図３ 参照）が形成される。他方、図３ に示した対向基板２０ については、ガラス基板等が先ず用意され、第２ 遮光膜２３ 及び後述の額縁としての第３ 遮光膜（図１８ 及び図１９ 参照）が、例えば金属クロムをスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２ 遮光膜は、Ｃｒ 、Ｎｉ （ニッケル）、Ａｌ などの金属材料の他、カーボンやＴｉ をフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【００９２】
その後、対向基板２０ の全面にスパッタリング等により、ＩＴＯ 等の透明導電性薄膜を、約５０ 〜２００ｎｍ の厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１ の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２ （図３ 参照）が形成される。
【００９３】
最後に、上述のように各層が形成されたＴＦＴ アレイ基板１０ と対向基板２０とは、配向膜１６ 及び２２ が対面するようにシール材５２ により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定膜厚の液晶層５０ が形成される。
【００９４】
［実施の形態２］
本発明による液晶装置の第２実施形態について図１０ を参照して説明する。
【００９５】
上述した第１実施形態では、第１ 遮光膜１１ａ を画素に沿って網目状に設けることにより、容量線３ｂ の低抵抗化を促進でき、更に冗長構造の度合いを高めているが、第２実施形態では、第１ 遮光膜１１ａ を、縞状（ストライプ状）に設ける。その他の構成については、第１実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１０ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【００９６】
図１０ において、第１ 遮光膜１１ａ は、走査線３ａ に沿って延びる複数の縞状（ストライプ状）部分から構成されている。即ち、第１ 遮光膜１１ａ はデータ線６ａ に対向する所定の領域で分断されている。従って、第１ 遮光膜１１ａ に電気接続された容量線３ｂ の、特に走査線３ａ に沿った方向における低抵抗化を促進できる。また、容量線３ｂ と第１ 遮光膜１１ａ との間における冗長構造の度合いを高められる。
【００９７】
尚、第２実施形態の変形例として、更に、第１ 遮光膜１１ａ を、走査線３ａ及び容量線３ｂ をＴＦＴ アレイ基板１０ の側から見て夫々重なる位置に縞状に設けると共に走査線３ａ に沿って複数配列された縞状の各部分を容量線３ｂ を介して相互に電気接続されるように構成してもよい。このように構成しても、容量線３ｂ の低抵抗化を促進でき、且つ冗長構造の度合いを高められる。
【００９８】
［実施の形態３］
本発明による液晶装置の第３実施形態について図１１ を参照して説明する。上述した第１実施形態では、第１ 遮光膜１１ａ を網目状（格子状）に設けることにより、容量線３ｂ の低抵抗化を促進でき、更に冗長構造の度合いを高めているが、第３実施形態では、第１ 遮光膜１１ａ を縞状に設け、チャネル領域１ａ ’を覆う位置を除き、走査線３ａ に対向する位置には形成していない。その他の構成については、第１実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１２ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【００９９】
図１１ に示すように、画素スイッチング用ＴＦＴ３０ に各々対向する位置においてＴＦＴ アレイ基板１０ と各画素スイッチング用ＴＦＴ３０ との間には、第１遮光膜１１ａ が各々設けられている。
【０１００】
また、図１１ に示したように、本実施形態では、コンタクトホール１３ を介して第１ 遮光膜１１ａ は、隣接する前段あるいは後段に設けられた容量線３ｂに電気接続されている。従って、各第１ 遮光膜１１ａ が、自段の容量線に電気接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａ に重ねて容量線３ｂ 及び第１ 遮光膜１１ａ が形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【０１０１】
また、第１ 遮光膜１１ａ は、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３ が開孔されている。ここで、コンタクトホール１３ の開孔箇所としては、縁に近い程、ストレスが縁から発散される等の理由により、クラックが生じ難いことが本願発明者の研究により判明している。従ってこの場合、どれだけ突出部の先端に近づけてコンタクトホール１３ を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造プロセス中に第１ 遮光膜１１ａ にかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【０１０２】
更に本実施形態では特に、第１ 遮光膜１１ａ は、チャネル領域１ａ ’を覆う位置を除き、走査線３ａ に対向する位置には形成されていない。従って、第１ 遮光膜１１ａ と各走査線３ａ との間の容量カップリングが実践上殆ど又は全く生じないので、走査線３ａ における電位変動により、第１ 遮光膜１１ａ における電位揺れが発生することはなく、その結果、容量線３ｂ における電位揺れも発生しない。
【０１０３】
尚、第３実施形態では、相隣接する前段あるいは後段の画素に設けられた容量線３ｂ と第１ 遮光膜１１ａ とを接続しているため、最上段あるいは最下段の画素に対して第１ 遮光膜１１ａ に定電位を供給するための容量線３ｂ が必要となる。そこで、容量線３ｂ の数を垂直画素数に対して１ 本余分に設けておくようにすると良い。
【０１０４】
尚、図１１ では、第１ 遮光膜１１ａ における直線状の本線部分は、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１ 遮光膜１１ａ が、ＴＦＴ３０ のチャネル領域を覆う位置に設けられており且つコンタクトホール１３ を形成可能なように容量線３ｂ と何れかの箇所で重ねられていれば、ＴＦＴ に対する遮光機能及び容量線３ｂ に対する低抵抗化機能を発揮可能である。
【０１０５】
従って、例えば相隣接した走査線３ａ と容量線３ｂ との間にある走査線３ａに沿った長手状の間隙領域や、走査線３ａ と若干重なる位置にまでも、当該第１ 遮光膜１１ａ を設けてもよい。
【０１０６】
［実施の形態４］
本発明による液晶装置の第４実施形態について図１２ を参照して説明する。上述した第１ から第３実施形態では、第１ 遮光膜１１ａ のうち走査線３ａ や容量線３ｂ に沿った本線部は、概ね容量線３ｂ の下に形成されているが、第６実施形態では、このように走査線３ａ や容量線３ｂ に沿った本線部は、概ね走査線３ａ の下に縞状に形成され、容量線３ｂ の下には形成されていない。その他の構成については、第１実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１２ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【０１０７】
図１２ において、液晶装置では特に、縞状の第１ 遮光膜１１ａ の走査線３ａに沿って伸びる本線部は、走査線３ａ 下に配設されている。即ち、この本線部において第１ 遮光膜１１ａ 上には、例えば画素部におけるＴＦＴ を構成するゲート絶縁膜よりも遥かに厚い第１層間絶縁膜を介して走査線３ａ が形成されている。このため、仮に、製造プロセスにおいて意図しない突起等の異常形状部分が第１ 遮光膜１１ａ 上に形成された場合にも、この突起等が第１層間絶縁膜を突き破ることにより第１ 遮光膜１１ａ が走査線３ａ とショートする可能性を極めて低く出来る。
【０１０８】
上述の第１ 乃至第３実施形態のように第１ 遮光膜１１ａ 上に形成された突起等上に半導体層１ａ 及び絶縁薄膜２ 並びに容量線３ｂ が更に積層形成されている場合には（図３ 参照）、この突起等が半導体層１ａ を介して極薄い絶縁薄膜２ を突き破って半導体層１ａ と容量線３ｂ とがショートする可能性が高くなることを考慮すると、第４実施形態における、走査線３ａ に対向する位置に第１ 遮光膜１１ａ が形成される構成は、工程歩留まりを向上させる上でより有利である。
【０１０９】
従って更に、このように歩留まりを向上させる観点からは、第１ 遮光膜１１ａと容量線３ｂ とが対向して形成される基板上領域をなるべく小さくすると共に第１ 遮光膜１１ａ と走査線３ａ とが対向して形成される基板上領域をなるべく大きくすることが望ましい。このため、第４実施形態では図１２ に示すように、第１遮光膜１１ａ と容量線３ｂ とをコンタクトホール１３ により電気接続するために最低限必要な領域及びＴＦＴ３０ のチャネル領域（図中、右下がりの斜線部）を遮光するために最低限必要な領域を除く領域においては、第１遮光膜１１ａ は、容量線３ｂ に対向配置されることなく、走査線３ａ に対向配置されている。
【０１１０】
以上の結果、第４実施形態により、第１ 遮光膜１１ａ を容量線３ｂ の低抵抗化のために用いても、極薄い絶縁薄膜２ を介して対向配置される容量線３ｂ と半導体層１ａ とがショートする可能性を実践上殆ど又は全く高めることがなく、最終的には当該液晶装置の歩留まりの向上を図れる。
【０１１１】
［実施の形態５］
本発明による液晶装置の第５実施形態について図１３ を参照して説明する。上述した第１実施形態乃至第４実施形態では、容量線３ｂ と第１ 遮光膜１１ａとを電気接続するためのコンタクトホール１３ は、平面形状が四角形であるが、第５実施形態では、このコンタクトホールの平面形状を、真円、楕円等の円形にする。その他の構成については、第１実施形態乃至第４実施形態の場合と同様であり、本実施形態では第３実施形態のコンタクトホール１３ の形状を変形したものであり、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１３ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【０１１２】
図１３ において、容量線３ｂ と第１ 遮光膜１１ａ とを電気接続するためのコンタクトホール１３ は、基板に平行な平面形状が、円形で あるように構成されている。このように構成すれば、コンタクトホール１３ を開孔するためにウエットエッチング工程を製造プロセスに用いる場合に、第１ 遮光膜１１ａ と第１層間絶縁膜１２ との界面にエッチング溶液が侵入して、クラックを発生させる可能性を低減できる。即ち、第３実施形態のように、平面形状が四角等の角部分を有するコンタクトホール１３ を、ウエットエッチングにより開孔しようとすれば、角部分に特にエッチング溶液が侵入し易く且つ応力集中も起き易いため、この角部分で第１ 遮光膜１１ａ 等にクラックが生じ易くなるのである。
【０１１３】
これに対し、第１実施形態におけるコンタクトホール１３ をドライエッチング工程で開孔する場合には、第１層間絶縁膜１２ と第１ 遮光膜１１ａ との間の選択比との関係で、極薄い第１ 遮光膜１１ａ をエッチングが突き抜けてしまう可能性が高い。このため本実施形態のように、円形のコンタクトホール１３ ’を採用してのウエットエッチング工程は、突き抜け防止及びクラック防止の観点から実践上大変有利である。
【０１１４】
以上の結果、第３実施形態により、コンタクトホール付近における配線の信頼性を高めることができ、当該液晶装置の歩留まりの向上を図れる。また、本実施形態のコンタクトホールの形状は、一例として第３実施形態の構成のコンタクトホールの形状を変形したが、本実施形態は、第１実施形態、第２実施形態、第４実施形態にも適用可能である。
【０１１５】
［実施の形態６］
本発明による液晶装置の第６実施形態について図１４ を参照して説明する。上述した第１ 及び第５実施形態では、第１ 遮光膜１１ａ は、コンタクトホール１３ 又は１３ ’を介して前段あるいは後段の容量線３ｂ と電気接続されているが、第６実施形態では、各遮光膜は、自段の容量線に電気接続される。その他の構成については、第５実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１４ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【０１１６】
図１４ において、第１ 遮光膜１１ａ は、画素部において半導体層１ａ のチャネル領域を含むＴＦＴ をＴＦＴ アレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂ の直線状の本線部に対向して走査線３ａ に沿って直線状に伸びる本線部と、データ線６ａ と交差する箇所からデータ線６ａ に沿って次段側（即ち、図中下向き）に突出した突出部と、データ線６ａ と交差する箇所からデータ線６ａ に沿って前段側（即ち、図中上向き）に突出した突出部とを有する。
【０１１７】
この第１ 遮光膜１１ａ の下向きの突出部は、チャネル領域を覆い、更に、コンタクトホール５ を覆う位置まで下向きに延びている。他方、第１ 遮光膜１１ａ の上向きの突出部は、データ線６ａ 下において容量線３ｂ の上向きの突出部に重ねられており、この重なりの先端付近には、第１ 遮光膜１１ａ と容量線３ｂ とを電気接続する円形のコンタクトホール１３’が設けられている。即ち、本実施形態では、各段（即ち、各画素の行）における第１ 遮光膜１１ａ は、コンタクトホール１３ ’により自段の容量線３ｂ に電気接続されている。
【０１１８】
このように構成すれば、データ線６ａ に重ねてＴＦＴ３０ 、容量線３ｂ 及び第１ 遮光膜１１ａ が形成される領域の他の領域に対する段差は大きくなるが、比較的容易に容量線３ｂ と第１ 遮光膜１１ａ とを電気接続することが可能となる。
【０１１９】
更に、このように構成すれば、第１ 遮光膜１１ａ の上向き突出部が、第１蓄積容量電極１ｆ と重なるので、データ線６ａ 下のスペースを利用して、第３蓄積容量電極としての第１ 遮光膜１１ａ と第１蓄積容量電極１ｆ との間に形成される蓄積容量７０ を大きく出来る利点も得られる。
【０１２０】
尚、本実施形態においても、第３実施形態の場合と同様に、コンタクトホールを四角にして自段の容量線と遮光膜とを電気接続してもよい。また、第３実施形態では、自段の画素に設けられる容量線３ｂ と第１ 遮光膜１１ａ とを接続しているため、最上段あるいは最下段の画素に余分な容量線３ｂ を設ける必要がないので有利である。
【０１２１】
［実施の形態７］
本発明による液晶装置の第７実施形態について図１５ を用いて説明する。上述した第３ あるいは第４実施形態においては、第１ 遮光膜１１ａ は走査線３ａ あるいは容量線３ｂ に沿って形成されているが、本実施形態では、データ線６ａ に素って形成されている。図中同一の構成には同一の参照符号を付し、それらの説明を省略する。尚、図１５ は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【０１２２】
図１５ に示されるように、第１ 遮光膜１１ａ はコンタクトホール１３ ’を介して接続されている。このような構成によれば、画素電極９ａ と半導体膜１ａ とを接続するためのコンタクトホール８ から第１ 遮光膜１１ａ の距離を離すことができるため、第１ 遮光膜１１ａ を形成する金属膜の応力により、容量線３ｂ と半導体１ａ が短絡し、点欠陥になることを防止することができる。また、第１ 遮光膜１１ａ は、画素領域周辺で定電位線と接続することにより、電位を固定すると良い。
【０１２３】
［実施の形態８］
上述した第１実施形態乃至第７実施形態では、ＴＦＴ３０ 、走査線３ａ 、容量線３ｂ 、データ線６ａ 等を形成した積層領域における他の領域に対する段差に対して、何等の平坦化処理も施していないが、第８実施形態では、第１層間絶縁膜１２ を凹状に形成することにより、このような平坦化処理を施すものである。その他の構成については、第１実施形態乃至第７実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１６ は、図３ のＡ −Ａ ’断面図である。即ち、第８実施形態の液晶装置の平面図は、第１実施形態乃至第７実施形態と同じである。
【０１２４】
図１６ において、第１層間絶縁膜１２ ’は、ＴＦＴ３０ 、データ線６ａ 、走査線３ａ 及び容量線３ｂ に対向する部分が凹状に窪んで形成されている。これにより、第３層間絶縁膜７ の液晶層５０ に面する側が平坦化されている。従って、第４実施形態によれば、第３層間絶縁膜７ の液晶層５０ に面する側が平坦化されているので、当該平坦化の度合いに応じて第３層間絶縁膜７ の表面の凹凸により引き起こされる液晶のディスクリネーション（配向不良）を低減できる。この結果、第８実施形態によれば、より高品位の画像表示が可能となり、画素部の開口領域を広げることも可能となる。
【０１２５】
尚、このように第１層間絶縁膜１２ ’を形成する方法としては、第１層間絶縁膜１２ ’を二層構造として、一層のみからなる薄い部分を凹状の窪み部分として二層の厚い部分を凹状の土手部分とするように薄膜形成及びエッチングを行なえばよい。或いは、第１層間絶縁膜１２ ’を単一層構造として、エッチングにより凹状の窪みを開孔するようにしてもよい。これらの場合、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングを用いると、設計寸法通りに凹状部分を形成できる利点がある。一方、少なくもとウエットエッチングを単独で又はドライエッチングと組み合わせて用いた場合には、図１５ に示したように凹状の窪みの側壁面をテーパ状に形成できるため、後工程で凹状の窪み内に形成されるポリシリコン膜、レジスト等の側壁周囲への残留を低減できるので、歩留まりの低下を招かない利点が得られる。ＴＦＴ アレイ基板１０ に溝を形成して、配線やＴＦＴ３０ をその溝の領域に形成し、平坦化しても良い。
【０１２６】
尚、本実施形態では、第３蓄積容量電極として第１ 遮光膜１１ａ が第１蓄積容量電極１ｆ と対向する部分においても、第１層間絶縁膜１２ ’が薄いため、この部分における蓄積容量７０ が増大する利点も得られる。尚、上述の如き第８実施形態における平坦化技術は、第１ 乃至第７実施形態のいずれにも適用可能である。
【０１２７】
［実施の形態９］
本発明による液晶装置の第９実施形態について図１７ を参照して説明する。上述した第８実施形態では、第１層間絶縁膜１２ に凹状の窪みを形成することにより、平坦化処理を施したが、第９実施形態では、第３層間絶縁膜を凹状に形成することにより、このような平坦化処理を施すものである。その他の構成については、第１ 乃至第８実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図１７ は、図２ のＡ −Ａ ’断面に対応する断面図である。即ち、第８実施形態の液晶装置の平面図は、第１実施形態乃至第７実施形態と同じである。
【０１２８】
図１７ において、第３層間絶縁膜７ ’は、ＴＦＴ３０ 、データ線６ａ 、走査線３ａ 及び容量線３ｂ に対向する部分が凹状に窪んで形成されている。より具体的には、ＣＭＰ （Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ）処理が、第３層間絶縁膜７ ’の上面に施されている。これにより、第３層間絶縁膜７ ’の液晶層５０ に面する側が平坦化されている。従って、第５実施形態によれば、当該平坦化の度合いに応じて第３層間絶縁膜７ ’の表面の凹凸により引き起こされる液晶のディスクリネーション（配向不良）を低減できる。この結果、第５実施形態によれば、より高品位の画像表示が可能となり、画素部の開口領域を広げることも可能となる。
【０１２９】
尚、このようなＣＭＰ 処理の他に、スピンコート等によりＳＯＧ （スピンオンガラス）を形成して、第３層間絶縁膜７ ’の上面を平坦化してもよい。
【０１３０】
更に、上述した第８ 及び第９実施形態では夫々、第１ 及び第３層間絶縁膜に凹状部分を形成するようにしたが、第２層間絶縁膜に凹状部分を形成してもよいし、更には、これらを組み合わせてもよい。
【０１３１】
これらに加えて、第１ 、第２ 又は第３層間絶縁膜に形成する凹状部分を、ＴＦＴ３０ 、データ線６ａ 、走査線３ａ 及び容量線３ｂ の全てに対向する部分とするのではなく、凹状部分を少なくとも、これらのうち何等の平坦化処理も施さない場合に最も合計膜厚が厚くなるデータ線６ａ に対向する部分とすることで、第８又は第９実施形態の如き平坦化処理を施してもよい。尚、上述の如き第８ 及び第９実施形態における平坦化技術は、第１ 乃至第７実施形態のいずれにも適用可能である。
【０１３２】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施形態の全体構成を図１８ 及び図１９を参照して説明する。尚、図１８ は、ＴＦＴ アレイ基板１０ をその上に形成された各構成要素と共に対向基板２０ の側から見た平面図であり、図１９ は、対向基板２０ を含めて示す図１８ のＨ −Ｈ ’断面図である。
【０１３３】
図１８ において、ＴＦＴ アレイ基板１０ の上には、シール材５２ がその縁に沿って設けられており、その内側に並行して、例えば第２ 遮光膜２３ と同じ或いは異なる材料から成る額縁としての第３ 遮光膜５３ が設けられている。シール材５２ の外側の領域には、データ線駆動回路１０１ 及び外部回路接続端子１０２ がＴＦＴ アレイ基板１０ の一辺に沿って設けられており、走査線駆動回路１０４ が、この一辺に隣接する２ 辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４ は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１ を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａ を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴ アレイ基板１０ の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４ 間をつなぐための複数の配線１０５ が設けられており、更に、額縁としての第３ 遮光膜５３ の下に隠れてプリチャージ回路２０１ （図４ 参照）を設けてもよい。また、対向基板２０のコーナー部の少なくとも１ 箇所においては、ＴＦＴ アレイ基板１０ と対向基板２０ との間で電気的導通をとるための導通材１０６ が設けられている。そして、図１９ に示すように、図１８ に示したシール材５２ とほぼ同じ輪郭を持つ対向基板２０ が当該シール材５２ によりＴＦＴ アレイ基板１０ に固着されている。
【０１３４】
以上図１ から図１９ を参照して説明した各実施形態における液晶装置のＴＦＴアレイ基板１０ 上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１ 及び走査線駆動回路１０４ をＴＦＴ アレイ基板１０ の上に設ける代わりに、例えばＴＡＢ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０ の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０ の投射光が入射する側及びＴＦＴ アレイ基板１０ の出射光が出射する側には各々、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇｎｅｄ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ ＤｉｐｅｒｓｅｄＬｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１３５】
以上説明した各実施形態における液晶装置は、カラー液晶プロジェクタ（投射型表示装置）に適用されるため、３ 枚の液晶装置がＲＧＢ 用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ 色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０ に、カラーフィルタは設けられていない。しかしながら、第２ 遮光膜２３ の形成されていない画素電極９ａ に対向する所定領域にＲＧＢ のカラーフィルタをその保護膜と共に、対向基板２０ 上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。更に、対向基板２０ 上に１ 画素１ 個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０ 上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ 色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３６】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０ の側から入射することとしたが、第１ 遮光膜１１ａ を設けているので、ＴＦＴ アレイ基板１０ の側から入射光を入射し、対向基板２０ の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａ のチャネル領域１ａ ’及び低濃度ソース領域１ｂ 、低濃度ドレイン領域１ｃ に光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴ アレイ基板１０ の裏面側での反射を防止するために、反射防止用のＡＲ （Ａｎｔｉ −ｒｅｆｌｅｃｔｉｏｎ ）被膜された偏光手段を別途配置するか、ＡＲ フィルムを貼り付ける必要があった。しかし、各実施形態では、ＴＦＴ アレイ基板１０ の表面と半導体層１ａ の少なくともチャネル領域１ａ ’及び低濃度ソース領域１ｂ 、低濃度ドレイン領域１ｃ との間に第１遮光膜１１ａ が形成されているため、このようなＡＲ 被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴ アレイ基板１０そのものをＡＲ 処理した基板を使用する必要が無くなる。従って、各実施形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１３７】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴ であるとして説明したが、逆スタガ型のＴＦＴ やアモルファスシリコンＴＦＴ 等の他の形式のＴＦＴ に対しても、各実施形態は有効である。
【０１３８】
（電子機器）
上記の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図２１ を参照して説明する。図２１ において、投射型表示装置１１００ は、上述した液晶装置を３ 個用意し、夫々ＲＧＢ 用の液晶装置９６２Ｒ 、９６２Ｇ 及び９６２Ｂ として用いた投射型液晶装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、前述した光源装置９２０ と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗ を赤（Ｒ ）、緑（Ｇ ）、青（Ｂ ）に分離する色分離手段としての色分離光学系９２４ と、各色光束Ｒ 、Ｇ 、Ｂ を変調する変調手段としての３つのライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ と、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０ と、合成された光束を投射面１００ の表面に拡大投射する投射手段としての投射レンズユニット９０６ を備えている。また、青色光束Ｂ を対応するライトバルブ９２５Ｂ に導く導光系９２７ をも備えている。
【０１３９】
均一照明光学系９２３ は、２ つのレンズ板９２１ 、９２２ と反射ミラー９３１を備えており、反射ミラー９３１ を挟んで２ つのレンズ板９２１ 、９２２ が直交する状態に配置されている。均一照明光学系９２３ の２ つのレンズ板９２１ 、９２２ は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０ から出射された光束は、第１のレンズ板９２１ の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２ の矩形レンズによって３ つのライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３ を用いることにより、光源装置９２０ が出射光束の断面内で不均一な照度分布を有している場合でも、３ つのライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ を均一な照明光で照明することが可能となる。
【０１４０】
各色分離光学系９２４ は、青緑反射ダイクロイックミラー９４１ と、緑反射ダイクロイックミラー９４２ と、反射ミラー９４３ から構成される。まず、青緑反射ダイクロイックミラー９４１ において、光束Ｗ に含まれている青色光束Ｂ および緑色光束Ｇ が直角に反射され、緑反射ダイクロイックミラー９４２ の側に向かう。赤色光束Ｒ はこのミラー９４１ を通過して、後方の反射ミラー９４３ で直角に反射されて、赤色光束Ｒ の出射部９４４ から色合成プリズム９１０ の側に出射される。
【０１４１】
次に、緑反射ダイクロイックミラー９４２ において、青緑反射ダイクロイックミラー９４１ において反射された青色、緑色光束Ｂ 、Ｇ のうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇ の出射部９４５ から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２ を通過した青色光束Ｂ は、青色光束Ｂの出射部９４６ から導光系９２７ の側に出射される。本例では、均一照明光学素子の光束Ｗ の出射部から、色分離光学系９２４ における各色光束の出射部９４４、９４５ 、９４６ までの距離がほぼ等しくなるように設定されている。
【０１４２】
色分離光学系９２４ の赤色、緑色光束Ｒ 、Ｇ の出射部９４４ 、９４５の出射側には、それぞれ集光レンズ９５１ 、９５２ が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ 、Ｇ は、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１４３】
このように平行化された赤色、緑色光束Ｒ 、Ｇ は、ライトバルブ９２５Ｒ 、９２５Ｇ に入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂ は、導光系９２７ を介して対応するライトバルブ９２５Ｂ に導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ は、それぞれさらに入射側偏光手段９６０Ｒ 、９６０Ｇ 、９６０Ｂ と、出射側偏光手段９６１Ｒ 、９６１Ｇ 、９６１Ｂ と、これらの間に配置された液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ とからなる液晶ライトバルブである。
【０１４４】
導光系９２７ は、青色光束Ｂ の出射部９４６ の出射側に配置した集光レンズ９５４ と、入射側反射ミラー９７１ と、出射側反射ミラー９７２ と、これらの反射ミラーの間に配置した中間レンズ９７３ と、ライトバルブ９２５Ｂ の手前側に配置した集光レンズ９５３ とから構成されている。集光レンズ９４６ から出射された青色光束Ｂ は、導光系９２７ を介して液晶装置９６２Ｂ に導かれて変調される。各色光束の光路長、すなわち、光束Ｗ の出射部から各液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ までの距離は青色光束Ｂ が最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７ を介在させることにより、光量損失を抑制することができる。
【０１４５】
各ライトバルブ９２５Ｒ 、９２５Ｇ 、９２５Ｂ を通って変調された各色光束Ｒ、Ｇ 、Ｂ は、色合成プリズム９１０ に入射され、ここで合成される。そして、この色合成プリズム９１０ によって合成された光が投射レンズユニット９０６ を介して所定の位置にある投射面１００ の表面に拡大投射されるようになっている。
【０１４６】
本例では、液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ には、ＴＦＴ の下側に遮光層が設けられているため、当該液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ からの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴ アレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴ アレイ基板の側から入射しても、画素電極のスイッチング用ＴＦＴ のチャネルに対する遮光を十分に行うことができる。
【０１４７】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ 、９６２Ｇ 、９６２Ｂ とプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１４８】
また、本実施形態では、戻り光によるＴＦＴ のチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ 、９６１Ｂ を貼り付けなくてもよい。そこで、図１８ に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ 、９６１Ｇ 、９６１Ｂ は色合成プリズム９１０ に貼り付け、他方の偏光手段９６０Ｒ 、９６０Ｇ 、９６０Ｂ は集光レンズ９５３ 、９４５ 、９４４ に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１４９】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１５０】
【発明の効果】
本発明の液晶装置によれば、複数の遮光膜を利用して低抵抗した容量線により、複数の画素電極に対して蓄積容量を夫々付与するようにしたので、液晶装置の駆動周波数を高めても、データ線と容量線との容量カップリングによる容量線の電位揺れに起因する横クロストークやゴースト等は低減され、高品位の画像表示が行える。更に、プリチャージや走査線反転駆動を良好に行える。これらに加えて、異物等により容量線が途中で断線しても遮光膜による配線が容量線の代わりになるので冗長構造が実現でき、また、遮光膜による配線に係るクラックの発生が少なく信頼性及び良品率の高い液晶装置を実現できる。
【図面の簡単な説明】
【図１】液晶装置の第１実施形態における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】液晶装置の第１実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２ のＡ −Ａ ’断面図である。
【図４】液晶装置の第１実施形態におけるＴＦＴ アレイ基板上に設けられた画素部及び周辺回路のブロック図である。
【図５】プリチャージに係る各種信号のタイミングチャートである。
【図６】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その１）である。
【図７】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その２）である。
【図８】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その３）である。
【図９】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その４ ）である。
【図１０】液晶装置の第２実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１１】液晶装置の第３実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１２】液晶装置の第４実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１３】液晶装置の第５実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１４】液晶装置の第６実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１５】液晶装置の第７実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴ アレイ基板の相隣接する複数の画素群の平面図である。
【図１６】液晶装置の第８実施形態における図２ のＡ −Ａ ’断面図である。
【図１７】液晶装置の第９実施形態における図２ のＡ −Ａ ’断面図である。
【図１８】液晶装置の各実施形態におけるＴＦＴ アレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１９】図１８ のＨ −Ｈ ’断面図である。
【図２０】横クロストークによる表示劣化を説明するための概念図である。
【図２１】液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
Claims (16)
- 相交差するデータ線及び走査線と、
前記データ線と前記走査線の交差に対応して設けられた薄膜トランジスタと、
前記薄膜トランジスタに対応して設けられた画素電極と、
前記データ線と交差する方向に延伸し、前記データ線に沿って突出した突出部を有し、前記基板を平面的に見たときに少なくとも前記薄膜トランジスタのチャネル領域を覆うように設置された導電性の遮光膜と
を備えたことを特徴とする薄膜トランジスタを用いた基板。 - 前記画素電極に対応して設けられた第１蓄積容量を有することを特徴とする請求項１に記載の薄膜トランジスタを用いた基板。
- 前記第１蓄積容量を付与する第１蓄積容量電極と第２蓄積容量電極とは、前記薄膜トランジスタのゲート絶縁膜と同一の絶縁膜からなる誘電体膜を介して対向配置されることを特徴とする請求項２に記載の薄膜トランジスタを用いた基板。
- 前記第１蓄積容量電極は前記第２蓄積容量電極より下層側に形成され、前記薄膜トランジスタの前記画素電極に接続された側のソース又はドレイン領域を構成する半導体層から延設されてなり、
前記遮光膜は、前記薄膜トランジスタを形成する半導体層より下層側に形成され、前記第１蓄積容量電極と層間絶縁膜を介して対向配置されることにより、第２蓄積容量が付与されることを特徴とする請求項３に記載の薄膜トランジスタを用いた基板。 - 前記第１蓄積容量電極は前記データ線に沿って突出した突出部を有し、当該突出部は前記遮光膜の突出部と対向配置されることを特徴とする請求項３または４に記載の薄膜トランジスタを用いた基板。
- 前記第２蓄積容量電極は前記データ線に沿って突出した突出部を有し、当該突出部は前記第１蓄積容量電極の突出部と対向配置されることを特徴とする請求項３乃至５のいずれか一項に記載の薄膜トランジスタを用いた基板。
- 前記第２蓄積容量電極は前記データ線に交差する方向に延伸することを特徴とする請求項３乃至６のいずれか一項に記載の薄膜トランジスタを用いた基板。
- 前記第２蓄積容量電極と前記遮光膜とは、前記層間絶縁膜に開孔されたコンタクトホールを介して接続されていることを特徴とする請求項７に記載の薄膜トランジスタを用いた基板。
- 前記コンタクトホールは平面的に見て前記データ線に重なる領域に形成されていることを特徴とする請求項８に記載の薄膜トランジスタを用いた基板。
- 前記第２蓄積容量電極及び前記遮光膜は、定電位源に接続されていることを特徴とする請求項７乃至９のいずれか一項に記載の薄膜トランジスタを用いた基板。
- 請求項１乃至１０のいずれか一項に記載の薄膜トランジスタを用いた基板を有することを特徴とする電子機器。
- 一対の基板間に液晶が挟持されてなり、前記一対の基板のうち一方の基板は、請求項１乃至１０のいずれか一項に記載の薄膜トランジスタを用いた基板であることを特徴とする液晶装置。
- 前記基板に形成される複数の層間絶縁膜のうち、前記液晶に最も近い位置に形成された層間絶縁膜の前記液晶に面する側が平坦になっていることを特徴とする請求項１２に記載の液晶装置。
- 前記基板に形成される前記複数の層間絶縁膜のうち少なくとも１つは、前記薄膜トランジスタ、前記データ線、前記走査線、及び前記第２蓄積容量電極のうち少なくとも１つに対向する部分が凹状に窪んで形成されることにより、前記複数の層間絶縁膜のうち前記液晶に最も近い位置に形成された膜の前記液晶に面する側が平坦化されていることを特徴とする請求項１３に記載の液晶装置。
- 一対の基板間に液晶が挟持されてなり、前記一対の基板のうち一方の基板上には、
相交差するデータ線及び走査線と、
前記データ線と前記走査線の交差に対応して設けられた薄膜トランジスタと、
前記薄膜トランジスタに対応して設けられた画素電極と、
前記データ線と交差する方向に延伸し、前記データ線に沿って突出した突出部を有し、前記基板を平面的に見たときに少なくとも前記薄膜トランジスタのチャネル領域を覆うように設置された遮光膜と、
を備えたことを特徴とする液晶装置。 - 請求項１２乃至１５のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003209656A JP3680848B2 (ja) | 1998-03-19 | 2003-08-29 | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103598 | 1998-03-19 | ||
| JP17624498 | 1998-06-23 | ||
| JP2003209656A JP3680848B2 (ja) | 1998-03-19 | 2003-08-29 | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53819399A Division JP3684578B2 (ja) | 1998-03-19 | 1999-03-19 | 液晶装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004126558A true JP2004126558A (ja) | 2004-04-22 |
| JP3680848B2 JP3680848B2 (ja) | 2005-08-10 |
Family
ID=32303055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003209656A Expired - Lifetime JP3680848B2 (ja) | 1998-03-19 | 2003-08-29 | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3680848B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010078840A (ja) * | 2008-09-25 | 2010-04-08 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US8445914B2 (en) | 2010-01-25 | 2013-05-21 | Samsung Display Co., Ltd. | Display substrate having a black matrix |
| JP2013537639A (ja) * | 2010-06-10 | 2013-10-03 | アップル インコーポレイテッド | カーテンムラを最小にしたディスプレイ |
-
2003
- 2003-08-29 JP JP2003209656A patent/JP3680848B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010078840A (ja) * | 2008-09-25 | 2010-04-08 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US8445914B2 (en) | 2010-01-25 | 2013-05-21 | Samsung Display Co., Ltd. | Display substrate having a black matrix |
| JP2013537639A (ja) * | 2010-06-10 | 2013-10-03 | アップル インコーポレイテッド | カーテンムラを最小にしたディスプレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3680848B2 (ja) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP2001166337A (ja) | 液晶装置及び投射型表示装置並びに液晶装置の製造方法 | |
| JPH11218781A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3674356B2 (ja) | 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP2000091581A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2001265255A (ja) | 電気光学装置及びその製造方法 | |
| JP2001033820A (ja) | 電気光学装置とその製造方法および投射型表示装置 | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP4222323B2 (ja) | 液晶装置及び電子機器 | |
| JP2001075123A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2001249625A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3867027B2 (ja) | 電気光学装置及び電子機器 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP2004102256A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |