【０００１】
【発明の属する技術分野】
本発明は、半導体基板に形成された貫通孔の埋め込み方法及びそれにより形成される半導体基板に関わるものである。
【０００２】
【従来の技術】
従来から、半導体基板に貫通孔を形成しその内部を導体部材で埋め込み、半導体基板の表裏面の導通をとる事で三次元的な配線を形成し、高密度配線を実現した半導体装置が知られている。その半導体装置の製造方法は特開平９−０９２６７５に記載されている様に、まず半導体基板の表面に保護膜と、保護膜の形成されていない開口部を形成する。次に、開口部をエッチングする事で貫通孔を形成する。次に、熱酸化法もしくは化学的気相成長法を用いて半導体基板の表面及び貫通孔の内側表面に絶縁層を形成する。次に、メッキ処理する事により貫通孔を導電物で埋め込み、且つ半導体基板の表面及び裏面に導電体層を形成する。次に、半導体基板の表裏面の導電体層をエッチバックし、貫通孔に導電体層を残して半導体基板の表裏面の導電体層を除去する。この様にして、半導体基板に形成された貫通孔を導電物で埋め込む事により、半導体基板の表裏面の導通をとっている。
【０００３】
また特開平２−２３９６２７には、半導体基板に貫通孔を形成し、その内部をハンダメッキで埋め込むことにより、表裏面に導通をとる事が記載されている。また、実施例における貫通孔の内径は２００μｍである。
【０００４】
【発明が解決しようとする課題】
しかしながら近年半導体装置は、更なる高密度配線が要求されており、貫通孔の内径はより小さく、またアスペクト比はより大きくなってきている。また、単に表裏面の導通が取れているだけではなく、貫通孔を埋め込んだ導体部材をより均質に形成する事が必要となっている。
【０００５】
特開平２−２３９６２７に記載されたようなハンダメッキは、図７に示す様に、半導体基板１のメッキを形成したい貫通孔２の内周面にシード金属１００を形成し、半導体基板１をハンダメッキ液中に浸漬し電界をかける事により、シード金属１００からメッキが成長するように形成される。しかしながら、一般にメッキは半導体基板１を浸漬するメッキ液の電流密度が高いほど成長しやすい。貫通孔２を形成した半導体基板１では、貫通孔２の開口部周辺の電流密度が高くなるため、貫通孔２の開口部におけるメッキ１０１の成長が、貫通孔内部のメッキの成長よりも早くなる。従って、貫通孔２の内径が３０μｍ以下と小さく、アスペクト比が１０以上と大きい場合には、図８に示す様に貫通孔２を完全にメッキで埋め込む前に開口部が塞がってしまう。そのため、貫通孔内部に空洞ができてしまい、均質な導体部材による埋め込みを行うことができない。ただし、メッキ速度を極端に遅くすれば良好な導体部材を形成することができるが、メッキ速度が遅くなると製造タクトが長くなるため製造コストが大幅にアップしてしまい、生産上使用する事ができるものではない。
【０００６】
【課題を解決するための手段】
前記課題を解決するため本発明においては、貫通孔が形成された半導体基板の貫通孔の内周面に絶縁膜を形成する工程と、該半導体基板の一方の表面と、表面に導電膜が形成されたシード基板の導電膜が形成された表面とを接合し一体化する工程と、該一体化した半導体基板とシード基板をメッキ処理する事により該貫通孔の内部を、該導電膜からメッキ成長する導体部材により埋め込む工程と、該一体化した半導体基板とシード基板を剥離する工程を経る半導体基板の貫通孔埋め込み方法を提供している。
【０００７】
また本発明においては、前記貫通孔の最小内径は３０μｍ以下であり、アスペクト比は１０〜１００であることを特徴とする請求項１に記載の半導体基板の貫通孔埋め込み方法。
【０００８】
半導体基板の貫通孔埋め込み方法を提供している。
【０００９】
また本発明においては、前記一体化する工程は、該導電膜の表面の該半導体基板と接触する接合面に接着剤を塗布し、所定の圧力で加圧している半導体基板の貫通孔埋め込み方法を提供している。
【００１０】
また本発明においては、前記接着剤の膜厚は１０μｍ以下である半導体基板の貫通孔埋め込み方法を提供している。
【００１１】
また本発明においては、前記導電膜はハンダ材であり、前記一体化する工程は、該ハンダ材を融点以上に加熱した状態で半導体基板とガラス基板を圧着した後冷却して行われ、前記剥離する工程は該ハンダ材を再度融点以上に加熱した状態で行われる半導体基板の貫通孔埋め込み方法を提供している。
【００１２】
また本発明においては、前記ハンダ材は融点が２００度以下である半導体基板の貫通孔埋め込み方法を提供している。
【００１３】
また本発明においては、前記ハンダ材は膜厚が０．１μｍ〜１０μｍである半導体基板の貫通孔埋め込み方法を提供している。
【００１４】
また本発明においては、前記半導体基板の一方の表面には、金属膜が形成されている半導体基板の貫通孔埋め込み方法を提供している。
【００１５】
また本発明においては、前記半導体基板の貫通孔埋め込み方法により形成した半導体基板を提供している。
【００１６】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。
【００１７】
図１は本発明の実施の形態を示す半導体基板の断面図である。図中１はシリコン等からなる半導体基板である。半導体基板１の厚さは１００〜５００μｍ程度である。２は半導体基板１に均等間隔に形成された複数の貫通孔である。貫通孔の内径は５〜３０μｍ程度である。また貫通孔２のアスペクト比は１０〜１００であり、この値は一般的に半導体基板の貫通孔としては高アスペクト比と言うことができる。貫通孔の形状は円形以外に楕円形状や矩形状であっても良い。楕円形状や矩形状の場合貫通孔の最小内径が５〜３０μｍ程度であれば良く、アスペクト比は、半導体基板の厚さに対するこの最小内径の比とする。３は貫通孔２の内部を埋め込んでいる導体部材であり、メッキ処理により形成されている。メッキの材料としてはＮｉ・Ｃｕ・Ｓｎ・Ａｇ・Ａｕ・Ａｌなどの単体又はその合金を用いる事ができる。
【００１８】
次に前述の半導体基板の製造方法を説明する。図２は、各製造工程（ステップ）を示すフローチャートであり、図３（ａ）〜（ｈ）は図２に示した半導体装置の各製造工程（ステップ）における断面図である。
【００１９】
まずＳ１（ステップ１）において、図３（ａ）に示す様に、厚さは１００〜５００μｍのシリコンウエハ等の半導体基板１を準備する。半導体基板の形状はウエハ状ではなく正方形や長方形の矩形状であってもかまわない。
【００２０】
次にＳ２（ステップ２）において、図３（ｂ）に示す様に、半導体基板１に内径５〜５０μｍの複数の貫通孔２を形成する。貫通孔２は湿式エッチングによる化学処理、レーザ加工、プラズマ加工、Ｄ−ＲＩＥなどによる物理処理、ドリル等による機械処理の何れも使用可能である。特にＤ−ＲＩＥやエキシマレーザを使用すれば、直線的で、貫通孔の内周面の表面精度が良好な貫通孔を形成することができる。
【００２１】
次にＳ３（ステップ３）において、図３（ｃ）に示す様に、半導体基板１の表裏面と、貫通孔２の内周面に絶縁膜４を形成する。絶縁膜４は半導体基板１の表面を酸化しＳｉＯ膜を形成する。絶縁膜４は貫通孔３の内周面には必ず必要であるが、半導体基板１の表裏面の少なくとも一方の面に形成されていれば良い。
【００２２】
次にＳ４（ステップ４）において、図３（ｄ）に示す様に、後述のＳ６のメッキ処理に使用する治具となるシード基板５を準備する。シード基板５は厚さ２０ｍｍ程度のガラス等からなる基板を使用する。尚、シード基板５の外形は、半導体基板１の外形よりも大きくなっている。
【００２３】
次にＳ５（ステップ５）において、図３（ｅ）に示す様に、シード基板５の表面にメッキ等により導電膜６を形成する。導電膜６には、Ｎｉ・Ｃｕ・Ｓｎ・Ａｇ・Ａｕ・Ａｌ、ハンダ材等の金属を使用することができる。尚前述のＳ１〜Ｓ３とＳ４〜Ｓ５は並行して行われる。
【００２４】
次にＳ６（ステップ６）において、図３（ｆ）に示す様に、Ｓ１〜Ｓ３を経た半導体基板１とＳ４〜Ｓ５を経たシード基板５の導電膜６側表面とを接合し一体化する。接合方法は、シード基板５の導電膜６がＮｉ・Ｃｕ・Ｓｎ・Ａｇ・Ａｕ・Ａｌの場合は、シード基板５の導電膜の表面に貫通孔２の位置をマスクした状態で接着剤を塗布し、所定の圧力で加圧して接合する。接着剤の膜厚は後述のＳ７のメッキ処理における、メッキをより均一に形成するためには薄い方が良く１０μｍ以下が好ましい。また後述のＳ８の基板剥離を容易に行うため、特定の処理によりその密着力が低下するものが好ましい。また、導電膜６がハンダ材であれば、ハンダ材自体に密着力があるため、ハンダ材を融点以上に加熱した状態で半導体基板１と所定時間圧着した後、冷却して事により接合する。Ｓ６においては、両基板を空隙が無く高密着力で接合する事ができる。
【００２５】
次にＳ７（ステップ７）において、図３（ｇ）に示す様に、図３（ｆ）に示した半導体基板１とシード基板４を接合し一体化した状態で、メッキ浴に浸漬し、メッキ処理を行う。図４はメッキ処理の方法を示した図である。図中１０は保持具であり、ワークである接合された半導体基板１とシード基板４を保持している。保持具１０により、シード基板４の半導体基板１と接合されていない部分は完全に覆われた状態となっている。１１はメッキ槽である。１２はメッキ槽１１に満たされたメッキ液であり、通常硫酸銅を使用する。１３は電極板であり通常銅板を使用する。１４は電源であり、シード基板５の導電膜６にはマイナス（−）電極が接続され、電極板１３にはプラス（＋）電極が接続されている。１５は定電流回路である。電源１４により電流を供給する事により、貫通孔２内の導電膜６からメッキが成長し、貫通孔２の内部を導体部材３により完全に埋め込む事ができる。この時、保持具１０により、シード基板４の半導体基板１と接合されていない部分は完全に覆っているため、半導体基板以外の部分ではメッキが進行せずメッキ処理の効率を高めている。
【００２６】
次にＳ８（ステップ８）において、図３（ｈ）に示す様に、半導体基板１とシード基板４を剥離する。導電膜６がＮｉ・Ｃｕ・Ｓｎ・Ａｇ・Ａｕ・Ａｌの場合は、接着剤を引き剥がすが、接着剤の密着力が低下するような処理を施してから剥離することが好ましい。尚、導電膜に使用する金属と、メッキにより成長する金属が同じ場合は、引き剥がすことが困難となるため、異なる材料にすることが好ましい。また導電膜６がハンダ材の場合は再度融点以上に加熱する事により容易に剥離する事ができる。
【００２７】
以上説明したようにＳ１〜Ｓ８を経ることにより、貫通孔に導体部材３を埋め込んだ半導体基板１に形成する事ができる。
【００２８】
次に、前述の導電膜６の材質について述べる。導電膜６には前述のように、Ｎｉ・Ｃｕ・Ｓｎ・Ａｇ・Ａｕ・Ａｌ、ハンダ材等の金属を使用することができるが、より均質な導体部材３により貫通孔２を埋め込むためには、ハンダ材が最も好適である。
【００２９】
均質な導体部材３により貫通孔２を埋め込むためには、導電膜６から均一にメッキが成長する事が必要である。メッキの成長にばらつきがあるとボイド等の発生要因となり、貫通孔３の内部に均質な導体部材３を形成することができない。半導体基板１とシード基板４の間に少しでも間隙が存在すると、メッキ液の電流密度にばらつきが生じ、電界集中が発生してしまう。電界集中が発生すると、その部分からメッキが成長するため、均等にメッキが成長する事は困難となる。従って、電界集中が発生せず均等な電流密度を得るため、導電膜６には非常に強い密着力で隙間のないように半導体基板１とシード基板４を接合する必要がある。
【００３０】
また、Ｓ６の基板接合における加熱、冷却により半導体基板１とシード基板４に反りが発生する可能性もある。そのため、より低温で接合し基板の温度変化を少なくする事が必要である。また加熱温度が低ければ製造上のタクトが短くなり、また取り扱いが容易となる。
【００３１】
また、Ｓ７の基板剥離において半導体基板１とシード基板４に損傷を与えることなく剥離することが必要である。またこの際の加熱温度も低温である事が好ましい。
【００３２】
以上を考慮すると、導電膜６に低融点金属であるハンダ材を使用する事が最も好ましい。ハンダ材は常温でそれ自体が強い密着性を有している。また、接着剤等を使用する必要がないため、導電膜と半導体基板１の間には接着剤の厚みによる１０μｍ程度の隙間も発生しない。そのため、非常に強い密着力で隙間のないように半導体基板１とシード基板４を接合する事ができる。また、低温で溶融する事が可能であるため、半導体基板１とシード基板４の温度変化による反りも少ない。また、再加熱することにより簡便に半導体基板１とシード基板４を剥離する事ができ、半導体基板の接合面に損傷を与えることもない。また、あらかじめ半導体基板１の接合面にＮｉ・Ｃｕ・Ｓｎ・Ａｇ・Ａｕ・Ａｌ等の金属膜をスパッタ等で形成しておくことにより、ハンダ材との接合面を、機械的接合のみではなく金属結合させる事もできるため、接合の信頼性を更に向上させることができる。尚、ハンダ材には、Ｓｎ・ビスマス・鉛・インジウムなどの単体又はその合金が使用できる。望ましくは２００度以下の融点を有する低融点金属が、製造上のタクトや取り扱いを考慮すると好適であると思われる。
【００３３】
尚ハンダ材の膜厚は、１０μｍ以上だとシリコンウエハとガラス基板を接合する際に、溶融したハンダ材がシリコンウエハに形成された貫通孔に流入してしまい、メッキ処理において形成される導体部材の形状精度を損なってしまう。また０．１μｍ以下だとシリコンウエハとガラス基板の密着力が弱く簡単に剥がれてしまう。従ってハンダ材の膜厚は、０．１〜１０μｍが好ましい範囲である。
【００３４】
（実施例１）
前述の半導体基板の製造方法に従い、以下のようにして貫通孔に導電部材を埋め込んだ。まず、直径６ｉｎｃｈ、厚さ２００μｍのシリコンウエハを準備し、内径２０μｍの複数の貫通孔をＤ−ＲＩＥにより形成した。したがって貫通孔のアスペクト比は１０である。シリコンウエハの表面及び貫通孔の内周面に絶縁膜である２μｍのＳｉＯ２を形成した。これと平行して、直径１６０ｍｍ、厚さ１ｍｍのガラス基板を準備する。ガラス基板の表面に２ｍｍの厚さのＡｕを導電膜として形成した。この様に処理したガラス基板は、後工程のメッキ処理の際のシード基板となる。
【００３５】
次に、ガラス基板の導電膜の表面に貫通孔の位置をマスクした状態で接着剤７を１０μｍ塗布し、接着剤を介してガラス基板とシリコンウエハを所定の圧力で加圧する事により接合した。次に接合して一体化したシリコンウエハとガラス基板を、ガラス基板の接合面以外の表面を覆うように保持具により保持し、硫酸銅５ｇ／Ｌ、水塩９５ｇ／Ｌ、硫酸１８０ｇ／Ｌの硫酸銅メッキ浴に浸漬し、１．５Ａ／ｄｍ２の電解条件にて１５時間メッキ処理した。この時の貫通孔内部の導電膜との接合部における電流密度の分布を図５に示す。導電膜と半導体基板の間には接着剤７の厚み分に相当する１０μｍの隙間がある。そのため図５に示す様に、貫通孔の内部には電流密度は接合面で若干差があるが、概ね均一であると言える。従って貫通孔の底面となる導電膜の表面から、ほぼ一応に銅メッキが成長し、貫通孔は銅で完全に埋め込まれる。
【００３６】
次に、一体化したシリコンウエハとガラス基板を硫酸銅メッキ浴から取り出し、所定の力を加えることにより、シリコンウエハとガラス基板を剥離した。剥離したシリコンウエハの接合面は、剥離の際に損傷する可能性もあるので、必要に応じてＣＭＰにより研磨し平滑化した。また接合面の裏面に銅メッキが盛り上がっている場合も、ＣＭＰにより研磨し平滑化した。この様にしてシリコンウエハに形成された、小径で高アスペクトの貫通孔に埋め込まれた金属は、ボイド等のない良好な状態をなしていた。
【００３７】
（実施例２）
前述の半導体基板の製造方法に従い、以下のようにして貫通孔に導電部材を埋め込んだ。前述の実施例１と異なり実施例２では、導電膜にハンダ材を使用した。まず、直径６ｉｎｃｈ、厚さ３００μｍのシリコンウエハを準備し、内径１０μｍの複数の貫通孔をＤ−ＲＩＥにより形成した。したがって貫通孔のアスペクト比は３０である。シリコンウエハの表面及び貫通孔の内周面に絶縁膜である２μｍのＳｉＯ２を形成した。更に、シリコン基板の接合面には、Ｎｉ膜をスパッタにより形成する。
【００３８】
これと平行して、直径１６０ｍｍ、厚さ１ｍｍのガラス基板を準備する。ガラス基板の表面にスパッタにより０．１μｍのＴｉ膜、続いて０．１μｍのＡｕ膜を形成した。Ｔｉ膜はガラス基板との密着製を向上させるための膜であり、Ａｕ膜は次に行うハンダメッキのシードとなるための膜である。更にその表面にハンダメッキ法にて、Ｓｎ・鉛ハンダの比率が６対４となるハンダ材を０．２μ析出させ導電膜とした。このハンダ材の融点は１８３℃である。この様に処理したガラス基板は、後工程のメッキ処理の際のシード基板となる。
【００３９】
次に、シリコンウエハの一方の面とガラス基板の導電膜側の面とを、１８５℃に加熱した状態で圧着する事により接合した。次に接合して一体化したシリコンウエハとガラス基板を、ガラス基板の接合面以外の表面を覆うように保持具により保持し、硫酸銅５ｇ／Ｌ、水塩９５ｇ／Ｌ、硫酸１８０ｇ／Ｌの硫酸銅メッキ浴に浸漬し、１．５Ａ／ｄｍ２の電解条件にて１５時間メッキ処理した。この時の貫通孔内部の導電膜との接合部における電流密度の分布を図６に示す。図６に示す様に、貫通孔の内部には電流密度の差が全くないことがわかる。従って貫通孔の底面となる導電膜の表面から、一応に銅メッキが成長し、貫通孔は銅で完全に埋め込まれる。
【００４０】
次に、一体化したシリコンウエハとガラス基板を硫酸銅メッキ浴から取り出し、再度１８５℃に加熱する事により、ハンダ材が溶けシリコンウエハとガラス基板を剥離した。剥離したシリコンウエハの接合面には全く損傷はなかった。また接合面の裏面に銅メッキが盛り上がっている場合は、ＣＭＰにより研磨し平滑化した。この様にしてシリコンウエハに形成された、小径で高アスペクトの貫通孔に埋め込まれた金属は、ボイド等のない良好な状態をなしていた。
【００４１】
【発明の効果】
以上説明したように本発明においては、貫通孔が形成された半導体基板の貫通孔の内周面に絶縁膜を形成する工程と、該半導体基板の一方の表面と、表面に導電膜が形成されたガラス基板の導電膜が形成された表面とを接合し一体化する工程と、該一体化した半導体基板とガラス基板をメッキ処理する事により該貫通孔の内部を、該導電膜からメッキ成長する導体部材により埋め込む工程と、該一体化した半導体基板とガラス基板を剥離する工程とを経ることにより、半導体基板に形成された貫通孔を生産上問題とならない短いタクトで完全に導体部材で埋め込むことができる。
【００４２】
また、貫通孔の最小内径は５〜３０μｍであり、アスペクト比は１０〜１００である場合においても、貫通孔を完全に導体部材で埋め込むことができる。
【００４３】
また、導電膜に常温でそれ自体が強い密着性を有するハンダ材を使用することにより、基板を一体化する工程はハンダ材を融点以上に加熱した状態で半導体基板とガラス基板を圧着した後冷却して行う事ができるため、接着剤を使用することなく強い密着力で接合する事ができる。また、接着剤を使用しないため、半導体基板とガラス基板を隙間ない状態で接合できるため、貫通孔により均一にメッキを成長させることができる。また、基板を剥離する工程はハンダ材を再度融点以上に加熱する事で行う事ができるため、大きな力で引き剥がす事なく、簡便に基板を剥離する事ができ、両基板に損傷を与えることもない。また、半導体基板の接合面にあらかじめ金属膜を形成しておけば、機械的接合のみではなく金属結合する事もできるため、接合の信頼性を更に向上させることができる。
【００４４】
また、ハンダ材の融点が２００度以下のものを使用することにより、基板を加熱する事により発生する反りを小さくすることができ、温度変化により基板が剥離することがなく接合状態を保つことができる。また加熱温度が低ければ製造上のタクトが短くなり、取り扱いも容易となる。
【００４５】
また、ハンダ材は膜厚を０．１μｍ〜１０μｍとする事により、溶融したハンダ材がシリコンウエハに形成された貫通孔に流入してしまい、メッキ処理において形成される導体部材の形状精度を損なうこともなく、また、シリコンウエハとガラス基板の密着力が弱く簡単に剥がれてしまう事もない。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す半導体基板の断面図
【図２】本発明の実施の形態の各製造工程を示すフローチャート
【図３】図２に示した半導体装置の各製造工程における断面図
【図４】メッキ処理の方法を示した断面図
【図５】実施例１における貫通孔内部の電流密度の分布を示した図
【図６】実施例２における貫通孔内部の電流密度の分布を示した図
【図７】従来の技術を示す断面図
【図８】従来の技術を示す断面図
【符号の説明】
１ 半導体基板
２ 貫通孔
３ 導体部材
４ 絶縁膜
５ シード基板
６ 導電膜
１０ 保持具
１１ メッキ槽
１２ メッキ液
１３ 電極板
１４ 電源
１５ 定電流回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for filling a through hole formed in a semiconductor substrate and a semiconductor substrate formed by the method.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, there has been known a semiconductor device in which a through hole is formed in a semiconductor substrate, the inside thereof is buried with a conductor member, and three-dimensional wiring is formed by conducting conduction between the front and back surfaces of the semiconductor substrate, thereby realizing high density wiring. ing. As described in Japanese Patent Application Laid-Open No. 9-092675, a method of manufacturing the semiconductor device first forms a protective film and an opening where the protective film is not formed on the surface of a semiconductor substrate. Next, a through hole is formed by etching the opening. Next, an insulating layer is formed on the surface of the semiconductor substrate and the inner surface of the through hole by using a thermal oxidation method or a chemical vapor deposition method. Next, the through holes are filled with a conductive material by plating, and a conductive layer is formed on the front and back surfaces of the semiconductor substrate. Next, the conductor layers on the front and back surfaces of the semiconductor substrate are etched back, and the conductor layers on the front and back surfaces of the semiconductor substrate are removed while leaving the conductor layers in the through holes. By burying the through-hole formed in the semiconductor substrate with a conductive material in this manner, conduction between the front and back surfaces of the semiconductor substrate is achieved.
[0003]
Japanese Patent Application Laid-Open No. 2-239627 describes that a through hole is formed in a semiconductor substrate, and the inside of the through hole is buried by solder plating, so that conduction is provided between the front and back surfaces. The inner diameter of the through hole in the example is 200 μm.
[0004]
[Problems to be solved by the invention]
However, in recent years, further high-density wiring has been required for semiconductor devices, and the inside diameter of the through-hole is smaller and the aspect ratio is larger. In addition, it is necessary to form not only a continuity between the front and back surfaces but also to form the conductor member in which the through-holes are embedded more uniformly.
[0005]
In the solder plating described in Japanese Patent Application Laid-Open No. Hei 2-239627, as shown in FIG. 7, a seed metal 100 is formed on the inner peripheral surface of a through hole 2 where a plating of a semiconductor substrate 1 is to be formed, and the semiconductor substrate 1 is soldered. By immersing in the plating solution and applying an electric field, the plating is formed so as to grow from the seed metal 100. However, plating generally grows more easily as the current density of the plating solution in which the semiconductor substrate 1 is immersed is higher. In the semiconductor substrate 1 in which the through-hole 2 is formed, the current density around the opening of the through-hole 2 is high, so that the growth of the plating 101 in the opening of the through-hole 2 is faster than the growth of the plating inside the through-hole. . Therefore, when the inner diameter of the through-hole 2 is as small as 30 μm or less and the aspect ratio is as large as 10 or more, the opening is closed before the through-hole 2 is completely filled with plating as shown in FIG. For this reason, a cavity is formed inside the through hole, and it is impossible to embed with a uniform conductor member. However, if the plating speed is extremely reduced, a good conductor member can be formed. However, if the plating speed is reduced, the production tact becomes longer, so that the production cost is significantly increased and the production cost can be increased. Not something.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, in the present invention, a step of forming an insulating film on an inner peripheral surface of a through hole of a semiconductor substrate in which a through hole is formed, and forming a conductive film on one surface and the surface of the semiconductor substrate Bonding the integrated surface of the seed substrate with the conductive film formed thereon and integrating the surface, and plating the integrated semiconductor substrate and the seed substrate to grow the inside of the through hole from the conductive film by plating. The present invention provides a method of embedding a through hole in a semiconductor substrate through a step of embedding with a conductive member and a step of separating the integrated semiconductor substrate and the seed substrate.
[0007]
2. The method according to claim 1, wherein a minimum inner diameter of the through hole is 30 μm or less, and an aspect ratio is 10 to 100.
[0008]
A method for embedding a through hole in a semiconductor substrate is provided.
[0009]
Further, in the present invention, the integrating step includes a method of embedding a through-hole in a semiconductor substrate, in which an adhesive is applied to a bonding surface of the conductive film, which is in contact with the semiconductor substrate, and a predetermined pressure is applied. providing.
[0010]
Further, the present invention provides a method of filling a through hole in a semiconductor substrate, wherein the thickness of the adhesive is 10 μm or less.
[0011]
Further, in the present invention, the conductive film is a solder material, and the step of integrating is performed by pressing a semiconductor substrate and a glass substrate in a state where the solder material is heated to a melting point or higher, and then cooling the semiconductor substrate and the glass substrate. The method provides a method of embedding a through hole in a semiconductor substrate, which is performed in a state where the solder material is heated to the melting point or more again.
[0012]
The present invention also provides a method for filling a through hole in a semiconductor substrate, wherein the solder material has a melting point of 200 degrees or less.
[0013]
The present invention also provides a method for filling a through hole in a semiconductor substrate, wherein the thickness of the solder material is 0.1 μm to 10 μm.
[0014]
Further, the present invention provides a method for filling a through hole in a semiconductor substrate, wherein a metal film is formed on one surface of the semiconductor substrate.
[0015]
The present invention also provides a semiconductor substrate formed by the method for filling a through hole in a semiconductor substrate.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0017]
FIG. 1 is a sectional view of a semiconductor substrate showing an embodiment of the present invention. In the figure, reference numeral 1 denotes a semiconductor substrate made of silicon or the like. The thickness of the semiconductor substrate 1 is about 100 to 500 μm. Reference numeral 2 denotes a plurality of through holes formed at equal intervals in the semiconductor substrate 1. The inner diameter of the through hole is about 5 to 30 μm. The aspect ratio of the through hole 2 is 10 to 100, and this value can be generally referred to as a high aspect ratio for a through hole of a semiconductor substrate. The shape of the through hole may be an ellipse or a rectangle other than the circle. In the case of an elliptical shape or a rectangular shape, the minimum inner diameter of the through hole may be about 5 to 30 μm, and the aspect ratio is the ratio of this minimum inner diameter to the thickness of the semiconductor substrate. Reference numeral 3 denotes a conductor member that buries the inside of the through-hole 2, and is formed by plating. As a material for plating, a simple substance such as Ni, Cu, Sn, Ag, Au, or Al or an alloy thereof can be used.
[0018]
Next, a method for manufacturing the above-described semiconductor substrate will be described. FIG. 2 is a flowchart showing each manufacturing step (step), and FIGS. 3A to 3H are cross-sectional views in each manufacturing step (step) of the semiconductor device shown in FIG.
[0019]
First, in S1 (step 1), as shown in FIG. 3A, a semiconductor substrate 1 such as a silicon wafer having a thickness of 100 to 500 μm is prepared. The shape of the semiconductor substrate may be not a wafer but a square or a rectangular shape.
[0020]
Next, in S2 (Step 2), a plurality of through holes 2 having an inner diameter of 5 to 50 μm are formed in the semiconductor substrate 1 as shown in FIG. The through hole 2 can use any of chemical processing by wet etching, laser processing, plasma processing, physical processing by D-RIE or the like, and mechanical processing by a drill or the like. In particular, if a D-RIE or an excimer laser is used, a straight through hole with good surface accuracy on the inner peripheral surface of the through hole can be formed.
[0021]
Next, in S3 (Step 3), as shown in FIG. 3C, the insulating film 4 is formed on the front and back surfaces of the semiconductor substrate 1 and the inner peripheral surface of the through hole 2. The insulating film 4 oxidizes the surface of the semiconductor substrate 1 to form a SiO film. The insulating film 4 is indispensable on the inner peripheral surface of the through hole 3, but may be formed on at least one of the front and back surfaces of the semiconductor substrate 1.
[0022]
Next, in step S4 (step 4), as shown in FIG. 3 (d), a seed substrate 5 serving as a jig used for a plating process in step S6 described below is prepared. As the seed substrate 5, a substrate made of glass or the like having a thickness of about 20 mm is used. Note that the outer shape of the seed substrate 5 is larger than the outer shape of the semiconductor substrate 1.
[0023]
Next, in S5 (Step 5), as shown in FIG. 3E, a conductive film 6 is formed on the surface of the seed substrate 5 by plating or the like. Metal such as Ni, Cu, Sn, Ag, Au, Al, or a solder material can be used for the conductive film 6. Note that S1 to S3 and S4 to S5 are performed in parallel.
[0024]
Next, in S6 (Step 6), as shown in FIG. 3F, the semiconductor substrate 1 after S1 to S3 and the surface of the seed substrate 5 on S4 to S5 on the conductive film 6 side are joined and integrated. When the conductive film 6 of the seed substrate 5 is made of Ni, Cu, Sn, Ag, Au, or Al, an adhesive is applied to the surface of the conductive film of the seed substrate 5 with the position of the through hole 2 being masked. Then, pressure bonding is performed at a predetermined pressure to perform bonding. The thickness of the adhesive is preferably thinner and more preferably 10 μm or less in order to form plating more uniformly in the plating process in S7 described below. In addition, in order to easily perform the substrate peeling in S8 described below, it is preferable that the adhesion is reduced by a specific treatment. If the conductive film 6 is a solder material, since the solder material itself has an adhesive force, the solder material is press-bonded to the semiconductor substrate 1 for a predetermined time in a state where the solder material is heated to a temperature equal to or higher than the melting point, and then cooled and joined. In S6, both substrates can be joined with a high adhesion without a gap.
[0025]
Next, in step S7 (step 7), as shown in FIG. 3 (g), the semiconductor substrate 1 and the seed substrate 4 shown in FIG. Perform processing. FIG. 4 is a diagram showing a plating method. In the figure, reference numeral 10 denotes a holder, which holds the bonded semiconductor substrate 1 and seed substrate 4 which are works. The portion of the seed substrate 4 that is not bonded to the semiconductor substrate 1 is completely covered by the holder 10. 11 is a plating tank. Reference numeral 12 denotes a plating solution filled in the plating tank 11, and usually uses copper sulfate. Reference numeral 13 denotes an electrode plate, which usually uses a copper plate. Reference numeral 14 denotes a power supply, and a negative (−) electrode is connected to the conductive film 6 of the seed substrate 5, and a positive (+) electrode is connected to the electrode plate 13. Reference numeral 15 denotes a constant current circuit. By supplying a current from the power supply 14, plating grows from the conductive film 6 in the through-hole 2, and the inside of the through-hole 2 can be completely filled with the conductor member 3. At this time, the portion of the seed substrate 4 that is not bonded to the semiconductor substrate 1 is completely covered by the holder 10, so that plating does not proceed in portions other than the semiconductor substrate, thereby increasing the efficiency of the plating process.
[0026]
Next, in S8 (step 8), the semiconductor substrate 1 and the seed substrate 4 are separated as shown in FIG. When the conductive film 6 is made of Ni, Cu, Sn, Ag, Au, or Al, the adhesive is peeled off. However, it is preferable that the conductive film 6 be peeled off after performing a treatment that reduces the adhesive force of the adhesive. Note that when the metal used for the conductive film and the metal grown by plating are the same, it is difficult to peel off the metal. Therefore, it is preferable to use different materials. In the case where the conductive film 6 is a solder material, it can be easily peeled off by heating it to a temperature higher than the melting point again.
[0027]
By going through S1 to S8 as described above, it is possible to form the semiconductor substrate 1 in which the conductor member 3 is embedded in the through hole.
[0028]
Next, the material of the conductive film 6 will be described. As described above, the conductive film 6 can be made of a metal such as Ni, Cu, Sn, Ag, Au, Al, or a solder material. , And a solder material is most preferable.
[0029]
In order to fill the through-hole 2 with the uniform conductor member 3, it is necessary that plating grows uniformly from the conductive film 6. Variations in plating growth cause voids and the like, making it impossible to form a uniform conductor member 3 inside the through-hole 3. If there is any gap between the semiconductor substrate 1 and the seed substrate 4, the current density of the plating solution varies, and electric field concentration occurs. When the electric field concentration occurs, the plating grows from that portion, so that it is difficult to grow the plating uniformly. Therefore, in order to obtain a uniform current density without causing electric field concentration, it is necessary to join the semiconductor substrate 1 and the seed substrate 4 with very strong adhesion to the conductive film 6 without any gap.
[0030]
Further, the semiconductor substrate 1 and the seed substrate 4 may be warped by heating and cooling in the bonding of the substrates in S6. Therefore, it is necessary to reduce the temperature change of the substrate by bonding at a lower temperature. In addition, if the heating temperature is low, the tact in production becomes short, and the handling becomes easy.
[0031]
Further, it is necessary to separate the semiconductor substrate 1 and the seed substrate 4 without damaging the substrate in S7. Also, the heating temperature at this time is preferably low.
[0032]
In consideration of the above, it is most preferable to use a solder material that is a low melting point metal for the conductive film 6. The solder material itself has strong adhesion at room temperature. Further, since it is not necessary to use an adhesive or the like, a gap of about 10 μm due to the thickness of the adhesive does not occur between the conductive film and the semiconductor substrate 1. Therefore, the semiconductor substrate 1 and the seed substrate 4 can be bonded together with a very strong adhesion without any gap. Further, since the semiconductor substrate 1 and the seed substrate 4 can be melted at a low temperature, warpage due to a temperature change between the semiconductor substrate 1 and the seed substrate 4 is small. Further, by reheating, the semiconductor substrate 1 and the seed substrate 4 can be easily separated from each other without damaging the bonding surface of the semiconductor substrate. Further, by forming a metal film such as Ni, Cu, Sn, Ag, Au, or Al on the bonding surface of the semiconductor substrate 1 in advance by sputtering or the like, the bonding surface with the solder material can be formed not only by mechanical bonding, but also by mechanical bonding. Since metal bonding can be performed, the reliability of bonding can be further improved. As the solder material, a simple substance such as Sn, bismuth, lead, and indium or an alloy thereof can be used. Desirably, a low-melting-point metal having a melting point of 200 ° C. or less seems to be suitable in view of manufacturing tact and handling.
[0033]
If the thickness of the solder material is 10 μm or more, when joining the silicon wafer and the glass substrate, the molten solder material flows into the through-hole formed in the silicon wafer, and the conductive member formed in the plating process is formed. Shape accuracy is lost. If the thickness is less than 0.1 μm, the adhesion between the silicon wafer and the glass substrate is weak, and the silicon wafer is easily peeled off. Therefore, the thickness of the solder material is preferably in the range of 0.1 to 10 μm.
[0034]
(Example 1)
According to the method for manufacturing a semiconductor substrate described above, a conductive member was embedded in the through hole as follows. First, a silicon wafer having a diameter of 6 inches and a thickness of 200 μm was prepared, and a plurality of through holes having an inner diameter of 20 μm were formed by D-RIE. Therefore, the aspect ratio of the through hole is 10. 2 μm of SiO 2 as an insulating film was formed on the surface of the silicon wafer and the inner peripheral surface of the through hole. In parallel with this, a glass substrate having a diameter of 160 mm and a thickness of 1 mm is prepared. Au having a thickness of 2 mm was formed as a conductive film on the surface of the glass substrate. The glass substrate treated in this manner becomes a seed substrate in a later plating process.
[0035]
Next, an adhesive 7 was applied to the surface of the conductive film on the glass substrate while masking the position of the through hole, and the glass substrate and the silicon wafer were joined by applying a predetermined pressure through the adhesive. Next, the bonded silicon wafer and the glass substrate are held by a holder so as to cover a surface other than the bonding surface of the glass substrate, and 5 g / L of copper sulfate, 95 g / L of water salt, and 180 g / L of sulfuric acid. It was immersed in a copper sulfate plating bath and plated for 15 hours under electrolysis conditions of 1.5 A / dm2. FIG. 5 shows the current density distribution at the junction with the conductive film inside the through hole at this time. There is a gap of 10 μm corresponding to the thickness of the adhesive 7 between the conductive film and the semiconductor substrate. Therefore, as shown in FIG. 5, the current density inside the through hole slightly differs at the joint surface, but it can be said that the current density is substantially uniform. Therefore, copper plating grows almost tentatively from the surface of the conductive film serving as the bottom surface of the through hole, and the through hole is completely filled with copper.
[0036]
Next, the integrated silicon wafer and glass substrate were taken out of the copper sulfate plating bath, and the silicon wafer and the glass substrate were separated by applying a predetermined force. Since there is a possibility that the bonded surface of the peeled silicon wafer may be damaged at the time of peeling, it is polished and smoothed by CMP as needed. Also, when the copper plating was raised on the back surface of the joint surface, it was polished and smoothed by CMP. The metal buried in the small-diameter, high-aspect through-hole formed in the silicon wafer in this manner was in a good state without voids or the like.
[0037]
(Example 2)
According to the method for manufacturing a semiconductor substrate described above, a conductive member was embedded in the through hole as follows. Unlike Example 1 described above, in Example 2, a solder material was used for the conductive film. First, a silicon wafer having a diameter of 6 inches and a thickness of 300 μm was prepared, and a plurality of through holes having an inner diameter of 10 μm were formed by D-RIE. Therefore, the aspect ratio of the through hole is 30. 2 μm of SiO 2 as an insulating film was formed on the surface of the silicon wafer and the inner peripheral surface of the through hole. Further, a Ni film is formed on the bonding surface of the silicon substrate by sputtering.
[0038]
In parallel with this, a glass substrate having a diameter of 160 mm and a thickness of 1 mm is prepared. A 0.1 μm Ti film and then a 0.1 μm Au film were formed on the surface of the glass substrate by sputtering. The Ti film is a film for improving the adhesion to the glass substrate, and the Au film is a film for serving as a seed for the next solder plating. Further, 0.2 μm of a solder material having a Sn: lead solder ratio of 6: 4 was deposited on the surface by solder plating to form a conductive film. The melting point of this solder material is 183 ° C. The glass substrate treated in this manner becomes a seed substrate in a later plating process.
[0039]
Next, one surface of the silicon wafer and the surface on the conductive film side of the glass substrate were joined by pressure bonding while being heated to 185 ° C. Next, the bonded silicon wafer and the glass substrate are held by a holder so as to cover a surface other than the bonding surface of the glass substrate, and 5 g / L of copper sulfate, 95 g / L of water salt, and 180 g / L of sulfuric acid. It was immersed in a copper sulfate plating bath and plated for 15 hours under electrolysis conditions of 1.5 A / dm2. FIG. 6 shows the current density distribution at the junction with the conductive film inside the through hole at this time. As shown in FIG. 6, it can be seen that there is no difference in current density inside the through hole. Therefore, copper plating grows temporarily from the surface of the conductive film serving as the bottom surface of the through hole, and the through hole is completely filled with copper.
[0040]
Next, the integrated silicon wafer and glass substrate were taken out of the copper sulfate plating bath and heated again to 185 ° C., whereby the solder material was melted and the silicon wafer and glass substrate were separated. The bonded surface of the peeled silicon wafer was not damaged at all. When copper plating was raised on the back surface of the bonding surface, it was polished and smoothed by CMP. The metal buried in the small-diameter, high-aspect through-hole formed in the silicon wafer in this manner was in a good state without voids or the like.
[0041]
【The invention's effect】
As described above, in the present invention, a step of forming an insulating film on an inner peripheral surface of a through hole of a semiconductor substrate in which a through hole is formed, and forming a conductive film on one surface and the surface of the semiconductor substrate Bonding and integrating the surface of the glass substrate on which the conductive film is formed, and plating the integrated semiconductor substrate and the glass substrate to grow the inside of the through hole from the conductive film by plating. Through the step of embedding with a conductor member and the step of peeling off the integrated semiconductor substrate and glass substrate, the through hole formed in the semiconductor substrate is completely embedded with the conductor member with a short tact that does not pose a problem in production. Can be.
[0042]
Further, even when the minimum inner diameter of the through hole is 5 to 30 μm and the aspect ratio is 10 to 100, the through hole can be completely buried with the conductor member.
[0043]
In addition, by using a solder material having strong adhesion at room temperature for the conductive film, the process of integrating the substrates is performed by pressing the semiconductor substrate and the glass substrate in a state where the solder material is heated to a melting point or higher and then cooling. Therefore, bonding can be performed with strong adhesion without using an adhesive. Further, since no adhesive is used, the semiconductor substrate and the glass substrate can be joined without any gap, so that the plating can be grown more uniformly by the through holes. In addition, since the step of peeling the substrate can be performed by heating the solder material again to a temperature equal to or higher than the melting point, the substrate can be easily peeled without being peeled off by a large force, and both substrates can be damaged. Nor. Further, if a metal film is formed in advance on the bonding surface of the semiconductor substrate, not only mechanical bonding but also metal bonding can be performed, so that the reliability of bonding can be further improved.
[0044]
In addition, by using a solder material having a melting point of 200 degrees or less, the warpage generated by heating the substrate can be reduced, and the bonded state can be maintained without the substrate being separated due to a temperature change. it can. In addition, when the heating temperature is low, the takt time in production becomes short, and handling becomes easy.
[0045]
Further, by setting the thickness of the solder material to 0.1 μm to 10 μm, the molten solder material flows into the through-hole formed in the silicon wafer, thereby impairing the shape accuracy of the conductor member formed in the plating process. In addition, the adhesion between the silicon wafer and the glass substrate is weak, and the silicon wafer does not easily come off.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor substrate showing an embodiment of the present invention. FIG. 2 is a flowchart showing each manufacturing process of an embodiment of the present invention. FIG. 3 is a view showing each manufacturing process of the semiconductor device shown in FIG. FIG. 4 is a cross-sectional view showing a plating method. FIG. 5 is a view showing a current density distribution inside a through hole in Example 1. FIG. 6 is a view showing a current density inside a through hole in Example 2. FIG. 7 is a cross-sectional view showing a conventional technique. FIG. 8 is a cross-sectional view showing a conventional technique.
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Through hole 3 Conductor member 4 Insulating film 5 Seed substrate 6 Conductive film 10 Holder 11 Plating tank 12 Plating solution 13 Electrode plate 14 Power supply 15 Constant current circuit
