JP2016046347A - Method of manufacturing through-electrode substrate, pressure sensitive adhesive sheet and electrolytic plating method - Google Patents
Method of manufacturing through-electrode substrate, pressure sensitive adhesive sheet and electrolytic plating method Download PDFInfo
- Publication number
- JP2016046347A JP2016046347A JP2014168587A JP2014168587A JP2016046347A JP 2016046347 A JP2016046347 A JP 2016046347A JP 2014168587 A JP2014168587 A JP 2014168587A JP 2014168587 A JP2014168587 A JP 2014168587A JP 2016046347 A JP2016046347 A JP 2016046347A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive layer
- adhesive
- conductive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 329
- 238000009713 electroplating Methods 0.000 title claims abstract description 63
- 239000004820 Pressure-sensitive adhesive Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 92
- 239000010410 layer Substances 0.000 claims abstract description 165
- 230000000638 stimulation Effects 0.000 claims abstract description 8
- 239000012790 adhesive layer Substances 0.000 claims description 164
- 239000000853 adhesive Substances 0.000 claims description 123
- 230000001070 adhesive effect Effects 0.000 claims description 123
- 239000004020 conductor Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 30
- 238000009826 distribution Methods 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 239000011521 glass Substances 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 10
- 239000002775 capsule Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000010935 stainless steel Substances 0.000 claims description 5
- 229910001220 stainless steel Inorganic materials 0.000 claims description 5
- 239000002904 solvent Substances 0.000 claims description 4
- 238000005187 foaming Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 36
- 239000003094 microcapsule Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000035515 penetration Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000006260 foam Substances 0.000 description 3
- 230000007794 irritation Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- NNPPMTNAJDCUHE-UHFFFAOYSA-N isobutane Chemical compound CC(C)C NNPPMTNAJDCUHE-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000001282 iso-butane Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Laminated Bodies (AREA)
Abstract
Description
本発明は、貫通電極基板の製造方法に関する。 The present invention relates to a method for manufacturing a through electrode substrate.
電解めっき処理には、導電層を成長させるためのシード層が形成される。電解めっき処理は、様々な用途に用いられる。一例として、基板(貫通電極基板)の両面を電気的に接続するための貫通電極を形成する際に用いられる(例えば特許文献1)。また、パッケージの小型化のために貫通電極基板は薄膜化が進んでいる。薄膜化に伴い、製造工程において基板が反ってしまう等の問題が生じる場合がある。このような場合には、製造工程においてこの基板を支持するために、この基板に粘着シートを用いて支持基板を貼り合わせる。 In the electrolytic plating process, a seed layer for growing the conductive layer is formed. The electrolytic plating process is used for various applications. As an example, it is used when forming a through electrode for electrically connecting both surfaces of a substrate (through electrode substrate) (for example, Patent Document 1). Further, the through electrode substrate has been made thinner to reduce the size of the package. As the film is thinned, there may be a problem that the substrate is warped in the manufacturing process. In such a case, in order to support this board | substrate in a manufacturing process, a support substrate is bonded together to this board | substrate using an adhesive sheet.
特許文献1に開示された技術によれば、貫通孔に電極を充填させる際に電解めっき処理が用いられる。この例では、シード層は、基板の一方の面に形成される。このシード層から導電層が成長し、貫通孔の内部に充填されることになるが、シード層が設けられた面からも成長する。そのため、シード層が設けられた面に成長した導電層は、最終的には、シード層と共に除去されなければならない。このように電解めっき処理は、貫通孔に導電層を充填することには優れているが、一度形成した層を除去する等、製造工程が煩雑になる場合があった。 According to the technique disclosed in Patent Document 1, an electrolytic plating process is used when filling the through hole with an electrode. In this example, the seed layer is formed on one side of the substrate. A conductive layer grows from this seed layer and fills the inside of the through hole, but also grows from the surface provided with the seed layer. Therefore, the conductive layer grown on the surface provided with the seed layer must be finally removed together with the seed layer. As described above, the electrolytic plating process is excellent in filling the through hole with the conductive layer, but the manufacturing process may be complicated, for example, by removing the layer once formed.
本発明は、電解めっき処理を使用した工程を簡略化にすることを目的とする。 An object of this invention is to simplify the process using an electrolytic plating process.
本発明の一実施形態によると、第1面側に開口する有底孔が配置された第1基板の前記第1面に、導電性を有し刺激の印加により粘着力が低下する粘着層、および当該粘着層を介して前記第1基板を支持する第2基板を配置し、前記第1面に対向する第2面から前記第1基板を薄化することにより、前記有底孔の底部を開口させた貫通孔を形成し、前記粘着層を介して電流が供給される電解めっき処理によって、前記粘着層から前記貫通孔に導電層を成長させ、前記粘着層に前記刺激を印加し、前記粘着層および前記第2基板を前記第1基板から剥がすことを含む貫通電極基板の製造方法が提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 According to one embodiment of the present invention, the first surface of the first substrate on which the bottomed hole that opens on the first surface side is disposed, the adhesive layer that has conductivity and decreases in adhesive strength by application of a stimulus, And arranging a second substrate that supports the first substrate through the adhesive layer, and thinning the first substrate from a second surface facing the first surface, thereby reducing the bottom of the bottomed hole. An electroplating process in which an open through hole is formed and an electric current is supplied through the adhesive layer, a conductive layer is grown from the adhesive layer to the through hole, the stimulus is applied to the adhesive layer, There is provided a method for manufacturing a through electrode substrate including peeling an adhesive layer and the second substrate from the first substrate. According to this, the process using an electrolytic plating process can be simplified.
また、本発明の一実施形態によると、貫通孔が配置された第1基板の当該貫通孔の開口が配置された一方の面に、導電性を有し刺激の印加により粘着力が低下する粘着層を配置し、前記粘着層を介して電流が供給される電解めっき処理によって、前記粘着層から前記貫通孔に導電層を成長させ、前記粘着層に前記刺激を印加し、前記粘着層を前記第1基板から剥がすことを含む貫通電極基板の製造方法が提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 Further, according to one embodiment of the present invention, the first substrate on which the through-hole is disposed has conductivity on one surface on which the opening of the through-hole is disposed, and the adhesion is reduced by applying a stimulus. A conductive layer is grown from the adhesive layer to the through-hole by an electrolytic plating process in which a current is supplied through the adhesive layer, the stimulus is applied to the adhesive layer, and the adhesive layer is A method of manufacturing a through electrode substrate including peeling from a first substrate is provided. According to this, the process using an electrolytic plating process can be simplified.
前記粘着層は、前記第1基板の端部より外側に拡がった周辺部を有し、前記電流を供給する電源と前記周辺部とが電気的に接続されてもよい。これによれば、電解めっき処理に用いる電流を供給する電源と粘着層との接続を容易に行うことができる。 The adhesive layer may have a peripheral portion that extends outward from an end portion of the first substrate, and the power source that supplies the current may be electrically connected to the peripheral portion. According to this, it is possible to easily connect the power source that supplies the current used for the electrolytic plating process and the adhesive layer.
前記第2基板は、少なくとも前記粘着層側に導電性を有してもよい。これによれば、電解めっき処理による導電層の成長速度の面内分布を少なくすることができる。また、粘着層の導電性が低く(シート抵抗が高く)ても、この面内分布を少なくすることができるため、刺激の印加により粘着性を低下させるための材料を増加させて第1基板から粘着層を剥がしやすくしたり、刺激の印加前における粘着性を向上させる材料を増加させたりすることができる。 The second substrate may have conductivity at least on the adhesive layer side. According to this, the in-plane distribution of the growth rate of the conductive layer by the electrolytic plating process can be reduced. In addition, even if the adhesive layer has low conductivity (high sheet resistance), this in-plane distribution can be reduced. Therefore, by increasing the material for reducing the adhesiveness by applying a stimulus, The adhesive layer can be easily peeled off, or the material for improving the adhesiveness before applying the stimulus can be increased.
前記粘着層は、厚さ方向の導電率が面内のいずれの方向の導電率よりも高くてもよい。これによれば、粘着層に分散される導電性材料の量を減らすことができることができる。 The adhesive layer may have a conductivity in the thickness direction higher than the conductivity in any direction in the plane. According to this, the quantity of the electroconductive material disperse | distributed to the adhesion layer can be reduced.
また、本発明の一実施形態によると、第1面側に開口する有底孔が配置された第1基板の前記第1面に、開口部を含み刺激の印加により粘着力が低下する粘着層、および当該開口部によって露出される導電領域を含み当該粘着層を介して前記第1基板を支持する第2基板を配置し、前記第1面に対向する第2面から前記第1基板を薄化することにより、前記有底孔の底部を開口させた貫通孔を形成し、前記導電領域を介して電流が供給される電解めっき処理によって、前記導電領域から前記貫通孔に導電層を成長させ、前記粘着層に前記刺激を印加し、前記粘着層および前記第2基板を前記第1基板から剥がすことを含む貫通電極基板の製造方法が提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 In addition, according to an embodiment of the present invention, the adhesive layer that includes an opening on the first surface of the first substrate in which the bottomed hole that opens on the first surface side is disposed, and the adhesive strength is reduced by applying a stimulus. And a second substrate that includes the conductive region exposed by the opening and supports the first substrate through the adhesive layer, and thins the first substrate from the second surface facing the first surface. By forming a through hole in which the bottom of the bottomed hole is opened, a conductive layer is grown from the conductive region to the through hole by an electrolytic plating process in which a current is supplied through the conductive region. There is provided a method of manufacturing a through electrode substrate, which includes applying the stimulus to the adhesive layer and peeling the adhesive layer and the second substrate from the first substrate. According to this, the process using an electrolytic plating process can be simplified.
また、本発明の一実施形態によると、貫通孔が配置された第1基板の当該貫通孔の開口が配置された一方の面に、開口部を含み刺激の印加により粘着力が低下する粘着層、および当該開口部によって露出される導電領域を含み当該粘着層を介して前記第1基板を支持する第2基板を配置し、前記導電領域を介して電流が供給される電解めっき処理によって、前記導電領域から前記貫通孔に導電層を成長させ、前記粘着層に前記刺激を印加し、前記粘着層および前記第2基板を前記第1基板から剥がすことを含む貫通電極基板の製造方法が提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 In addition, according to an embodiment of the present invention, an adhesive layer that includes an opening on one surface of the first substrate on which the through-hole is arranged and on which the opening of the through-hole is arranged and whose adhesive strength is reduced by applying a stimulus. And a second substrate that includes the conductive region exposed by the opening and supports the first substrate through the adhesive layer, and an electroplating process in which a current is supplied through the conductive region, There is provided a method of manufacturing a through electrode substrate including growing a conductive layer from a conductive region to the through hole, applying the stimulus to the adhesive layer, and peeling the adhesive layer and the second substrate from the first substrate. The According to this, the process using an electrolytic plating process can be simplified.
前記第2基板は、前記第1基板の端部より外側に拡がった前記導電領域と導通する周辺部を有し、前記電流を供給する電源と前記周辺部とが電気的に接続されてもよい。これによれば、電解めっき処理に用いる電流を供給する電源と粘着層との接続を容易に行うことができる。 The second substrate may include a peripheral portion that is electrically connected to the conductive region that extends outward from an end portion of the first substrate, and the power source that supplies the current may be electrically connected to the peripheral portion. . According to this, it is possible to easily connect the power source that supplies the current used for the electrolytic plating process and the adhesive layer.
また、本発明の一実施形態によると、基材と、前記基材上に配置され、刺激の印加により粘着力が低下する粘着層と、前記基材が接触する面とは反対側の前記粘着層の表面のシート抵抗が0.1Ω/□以上100Ω/□以下となるように前記粘着層に分散された導電性材料と、を含む粘着シートが提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 Further, according to an embodiment of the present invention, the base material, the adhesive layer disposed on the base material, the adhesive force of which decreases when applied with a stimulus, and the adhesive on the side opposite to the surface in contact with the base material And a conductive material dispersed in the adhesive layer so that the sheet resistance of the surface of the layer is 0.1Ω / □ or more and 100Ω / □ or less. According to this, the process using an electrolytic plating process can be simplified.
前記導電性材料は、前記シート抵抗が0.1Ω/□以上10Ω/□以下となるように前記粘着層に分散されていてもよい。これによれば、さらに電解めっき処理における面内分布を少なくすることができる。 The conductive material may be dispersed in the adhesive layer so that the sheet resistance is 0.1Ω / □ or more and 10Ω / □ or less. According to this, the in-plane distribution in the electrolytic plating process can be further reduced.
また、本発明の一実施形態によると、基材と、前記基材上に配置され、刺激の印加により粘着力が低下する粘着層と、前記基材から離れるほど高密度になるように前記粘着層に分散されている導電性材料と、を含む粘着シートが提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 Also, according to one embodiment of the present invention, the base material, the adhesive layer disposed on the base material, the adhesive force of which decreases when applied with a stimulus, and the adhesive so as to increase in density as the distance from the base material increases. An adhesive sheet is provided that includes a conductive material dispersed in a layer. According to this, the process using an electrolytic plating process can be simplified.
また、本発明の一実施形態によると、表面の少なくとも一部において導電性を有する導電領域を含む基材と、前記導電領域に配置され、刺激の印加により粘着力が低下する粘着層と、前記粘着層の厚さ方向の導電率が面内の何れかの方向の導電率よりも高くなるように前記粘着層に分散されている導電性材料と、を含む粘着シートが提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 Further, according to an embodiment of the present invention, a base material including a conductive region having conductivity on at least a part of a surface thereof, an adhesive layer that is disposed in the conductive region and has an adhesive force that is reduced by application of a stimulus, There is provided a pressure-sensitive adhesive sheet including a conductive material dispersed in the pressure-sensitive adhesive layer so that the conductivity in the thickness direction of the pressure-sensitive adhesive layer is higher than the conductivity in any direction in the plane. According to this, the process using an electrolytic plating process can be simplified.
また、本発明の一実施形態によると、基材と、前記基材上に配置され、刺激の印加により粘着力が低下する粘着層と、面内で密度に分布を持つように前記粘着層に分散されている導電性材料と、を含む粘着シートが提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 Further, according to one embodiment of the present invention, the adhesive layer is disposed on the substrate, the adhesive layer is reduced in adhesive strength by applying a stimulus, and the adhesive layer has a distribution of density in a plane. An adhesive sheet is provided that includes a conductive material dispersed therein. According to this, the process using an electrolytic plating process can be simplified.
前記導電性材料の密度が高い領域は、面内において格子状の領域を形成してもよい。これによれば、粘着層において刺激により粘着力を低下させる成分を配置する領域を大きく確保することができる。 The region having a high density of the conductive material may form a lattice-like region in the plane. According to this, the area | region which arrange | positions the component which reduces adhesive force by irritation | stimulation by irritation | stimulation can be ensured large.
前記粘着層には、前記刺激により当該粘着層に発泡を引き起こすカプセルが分散され、前記カプセルの殻は、導電性材料を含む樹脂で形成されていてもよい。これによれば、粘着層における導電性を向上させることができる。 Capsules that cause foaming in the adhesive layer due to the stimulus are dispersed in the adhesive layer, and the shell of the capsule may be formed of a resin containing a conductive material. According to this, the electroconductivity in the adhesion layer can be improved.
前記カプセルは、内部に導電性材料を含む溶剤を封入していてもよい。これによれば、粘着層における導電性をより向上させることできる。 The capsule may enclose a solvent containing a conductive material inside. According to this, the electroconductivity in an adhesion layer can be improved more.
また、本発明の一実施形態によると、表面の少なくとも一部において導電性を有する導電領域を含む基材と、前記導電領域の少なくとも一部を露出する開口部を含み、刺激の印加により粘着力が低下する粘着層と、を含む粘着シートが提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 According to one embodiment of the present invention, the substrate includes a base including a conductive region having conductivity on at least a part of the surface, and an opening exposing at least a part of the conductive region. There is provided an adhesive sheet comprising a pressure-sensitive adhesive layer in which the resistance is lowered. According to this, the process using an electrolytic plating process can be simplified.
前記導電領域のうち、少なくとも前記粘着層によって露出された部分には、前記刺激により発泡するカプセルが分散されていてもよい。これによれば、導電領域において電解めっき処理により成長した導電層を剥がしやすくすることができる。 Capsules that foam by the stimulation may be dispersed in at least a portion of the conductive region exposed by the adhesive layer. According to this, the conductive layer grown by the electrolytic plating process in the conductive region can be easily peeled off.
前記基材は、フィルムであり、前記基材の前記粘着層が配置された面とは反対側の面に配置された第2粘着層をさらに含んでもよい。これによれば、別の支持基板を貼り合わせることができる。 The substrate may be a film, and may further include a second adhesive layer disposed on a surface of the substrate opposite to the surface on which the adhesive layer is disposed. According to this, another support substrate can be bonded together.
また、本発明の一実施形態によると、導電性を有する基材と、前記基材上に配置され、刺激の印加により粘着力が低下する第1粘着層と、前記基材の前記粘着層が配置された面とは反対側の面に配置された第2粘着層と、前記第1粘着層および前記第2粘着層に分散されている導電性材料と、を含み、前記基材および前記第2粘着層は、導電性を有し、前記第1粘着層側から測定したシート抵抗および前記第2粘着層側から測定したシート抵抗は、いずれも、100Ω/□以下である粘着シートが提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。また、粘着シートに導電性を有する支持基板を貼り付けることで、電解めっき処理の面内分布をより向上させることができる。 Moreover, according to one Embodiment of this invention, the 1st adhesion layer which is arrange | positioned on the said base material and which is arrange | positioned on the said base material, and adhesive force falls by application of a stimulus, The said adhesion layer of the said base material is A second adhesive layer disposed on a surface opposite to the disposed surface; and a conductive material dispersed in the first adhesive layer and the second adhesive layer, the base material and the first The pressure-sensitive adhesive sheet has conductivity, and the sheet resistance measured from the first pressure-sensitive adhesive layer side and the sheet resistance measured from the second pressure-sensitive adhesive layer side are both 100Ω / □ or less. The According to this, the process using an electrolytic plating process can be simplified. Moreover, the in-plane distribution of an electrolytic plating process can be improved more by affixing the support substrate which has electroconductivity on an adhesive sheet.
前記基材がガラス基板、シリコン基板、またはステンレス基板を含んでもよい。これによれば、支持基板が必要な工程において別の支持基板を不要とすることができる。 The base material may include a glass substrate, a silicon substrate, or a stainless steel substrate. According to this, another support substrate can be dispensed with in a process that requires a support substrate.
また、本発明の一実施形態によると、貫通孔が配置された基板の当該貫通孔の開口が配置された一方の面に、導電性を有し刺激の印加により粘着力が低下する粘着層を貼り付けた状態で、前記貫通孔をめっき液に浸漬し、前記粘着層に電流を供給し、前記粘着層に前記刺激を印加し、前記粘着層を前記基板から剥がすことを含む電解めっき方法が提供される。これによれば、電解めっき処理を使用した工程を簡略化することができる。 Also, according to one embodiment of the present invention, the adhesive layer that has conductivity and has reduced adhesive strength due to the application of a stimulus is provided on one surface of the substrate on which the through hole is disposed. An electroplating method including immersing the through hole in a plating solution in a state of being attached, supplying a current to the adhesive layer, applying the stimulus to the adhesive layer, and peeling the adhesive layer from the substrate. Provided. According to this, the process using an electrolytic plating process can be simplified.
また、本発明の一実施形態によると、貫通孔が配置された基板の当該貫通孔の開口が配置された一方の面に、開口部を含み刺激の印加により粘着力が低下する粘着層、および当該開口部によって露出される導電領域を含む層を配置した状態で、前記貫通孔をめっき液に浸漬し、前記導電領域を含む層に電流を供給し、前記粘着層に前記刺激を印加し、前記粘着層を前記基板から剥がすことを含む電解めっき方法が提供される。これによれば電解めっき処理を使用した工程を簡略化することができる。 According to one embodiment of the present invention, an adhesive layer that includes an opening on one surface of the substrate on which the through-hole is disposed and on which the opening of the through-hole is disposed, and whose adhesive strength is reduced by applying a stimulus, and In a state where a layer including a conductive region exposed by the opening is disposed, the through hole is immersed in a plating solution, current is supplied to the layer including the conductive region, and the stimulus is applied to the adhesive layer, There is provided an electrolytic plating method including peeling the adhesive layer from the substrate. According to this, the process using an electrolytic plating process can be simplified.
本発明によると、電解めっき処理を使用した工程を簡略化することができる。 According to the present invention, a process using an electrolytic plating process can be simplified.
以下、本発明の各実施形態に係る貫通電極基板およびこれを利用した配線基板等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(数字の後にA、B等を付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。 Hereinafter, a through electrode substrate according to each embodiment of the present invention and a wiring substrate using the same will be described in detail with reference to the drawings. In addition, each embodiment shown below is an example of embodiment of this invention, Comprising: This invention is limited to these embodiment and is not interpreted. Note that in the drawings referred to in the present embodiment, the same portion or a portion having a similar function is denoted by the same reference symbol or a similar reference symbol (a reference symbol simply including A, B, etc. after a number) and repeated. The description of may be omitted. In addition, the dimensional ratio in the drawing may be different from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
<第1実施形態>
[貫通電極基板10の構成]
図1は、本発明の第1実施形態における貫通電極基板を説明する上面図である。図2は、本発明の第1実施形態における貫通電極基板の断面構造(図1における断面線A−A’の断面構造)を説明する図である。貫通電極基板10は、基板100、貫通電極161、162、絶縁層210、220、および配線311、312、321、322を備える。基板100には、第1面101側と第2面102側とに貫通した孔(貫通孔151、152)が形成されている。
<First Embodiment>
[Configuration of Through Electrode Substrate 10]
FIG. 1 is a top view illustrating a through electrode substrate according to the first embodiment of the present invention. FIG. 2 is a view for explaining a cross-sectional structure (cross-sectional structure taken along the cross-sectional line AA ′ in FIG. 1) of the through electrode substrate according to the first embodiment of the present invention. The through
貫通電極161は、基板100に配置された貫通孔151の内部に配置されている。貫通電極162は、基板100に配置された貫通孔152の内部に配置されている。貫通電極161、162は、基板100の第1面101側と第2面102側とを電気的に接続する。この貫通電極161、162は、電解めっき処理によって形成された導電層である。この例では、電解めっき処理の際に電流を流す電極は、基板100に形成されたシード層ではなく、基板を支持するために設けられる粘着シートに導電性を付与したものを利用している。粘着シートを利用した電解めっき処理の説明は後述する。
The through
絶縁層210には、開口部211、212が形成されている。絶縁層220には、開口部221、222が形成されている。
配線311は、開口部211を介して貫通電極161と接続している。配線321は、開口部221を介して貫通電極161と接続している。そのため、配線311と配線321とは、貫通電極161を介して電気的に接続されている。配線312は、開口部212を介して貫通電極162と接続している。配線322は、開口部222を介して貫通電極162と接続している。そのため、配線312と配線322とは、貫通電極162を介して電気的に接続されている。
The
[貫通電極基板10の製造方法]
続いて、貫通電極基板10を製造する方法について、図3〜図6を用いて説明する。
[Method for Manufacturing Penetration Electrode Substrate 10]
Next, a method for manufacturing the through
図3は、本発明の第1実施形態における貫通電極基板の製造方法を説明する図である。図4は、図3に続く貫通電極基板の製造方法を説明する図である。図5は、図4に続く貫通電極基板の製造方法を説明する図である。図6は、図5に続く貫通電極基板の製造方法を説明する図である。 FIG. 3 is a diagram illustrating a method for manufacturing the through electrode substrate according to the first embodiment of the present invention. FIG. 4 is a diagram for explaining a method for manufacturing the through electrode substrate subsequent to FIG. 3. FIG. 5 is a diagram for explaining a method for manufacturing the through electrode substrate subsequent to FIG. 4. FIG. 6 is a diagram for explaining a method for manufacturing the through electrode substrate subsequent to FIG. 5.
まず、第1面101および第2面102を有する基板100を準備する(図3(a))。基板100は、例えば、ガラス基板である。なお、基板100は、ガラス基板に限らず、サファイア等絶縁性基板を用いてもよいし、シリコン等の半導体基板を用いてもよい。
First, the
続いて、基板100の第1面101に有底孔150を形成する(図3(b))。有底孔150は、基板100の第1面101側において開口し、その底部が第2面102まで到達していない。
Subsequently, a bottomed
有底孔150は、基板100の表面にマスクを形成してRIE(Reactive Ion Etching)、DRIE(Deep Reactive Ion Etching)等のドライエッチング、ウエットエッチングのエッチング加工、サンドブラスト加工、レーザ加工等のいずれかの加工法、または2以上の加工法の組合せによって形成されてもよい。
The bottomed
なお、基板100がガラス基板ではなく、半導体基板等であって絶縁性が不十分である場合には、図3(b)の形状の基板100の表面(有底孔150の表面を含む)に絶縁層を形成してもよい。本実施形態のように基板100がガラス基板であっても、さらに絶縁層または付加的な他の層が形成されてもよい。
When the
続いて、基板100の第1面101側に、粘着シート510を用いて支持基板610を貼り付ける(図3(c))。この例では、粘着シート510は、部材を挟んで両面に粘着層が配置された積層体として形成されている。粘着シート510の粘着層のうち基板100側の粘着層は、導電性を有し、刺激(この例では所定温度以上の熱)の印加によって粘着力が低下する。なお、刺激は所定温度以上の熱に限らず、光であってもよい。以下の説明において、導電性を有するこの粘着層を導電性粘着層という場合がある。支持基板610側の粘着層(以下、支持粘着層という場合がある)は、例えば、感圧粘着剤であって、導電性を有していても有していなくてもよい。また、支持粘着層は、少なくとも導電性粘着層の粘着力が低下する刺激の程度においては、粘着力がほとんど低下しないようになっている。粘着シート510の詳細の構造については、後述する。
Subsequently, a
支持基板610は、ガラス基板等の絶縁性基板である。なお、支持基板610は、サファイア基板等、他の絶縁性基板であってもよいし、シリコン基板等の半導体基板、またはステンレス基板等の導電性基板であってもよい。
The
粘着シート510の両面に設けられた粘着層によって支持基板610と基板100との位置関係が固定される。これによって、支持基板610は、粘着シート510を介して基板100を第1面101側から支持する。また、基板100の第1面101と粘着シート510とが接触し、貫通孔151、152の開口が粘着シート510によって覆われる。
The positional relationship between the
また、図3(c)に示すように、粘着シート510は、基板100の端部より外側に拡がっている部分(外周部550)を有する。外周部550は、導電性粘着層の表面511が露出された状態となり、電解めっき処理を施す際に、電源から電流を供給するための電極として用いられる。
Further, as shown in FIG. 3C, the
続いて、基板100の第2面102側から基板100を薄化して有底孔150の底部を開口させ、貫通孔151、152を形成する(図4(a))。このとき、基板100を薄化することにより有底孔150の底部を開口させるとは、底部を開口させるまでに薄化することを少なくとも行うものであって、例えば、全て薄化することによって有底孔150の底部を開口させる態様、あるいは、薄化した後、有底孔150の底部にあたる部位を選択的に除去して開口させる態様も含む。基板100の薄化には、例えば、CMP(Chemical Mechanical Polishing)、ウエットエッチングを用いる。ウエットエッチングを用いる場合には、例えば、基板100をエッチングすることのできる液体として、フッ酸およびフッ化アンモニウムの混合液が用いられる。この際、第1面101側はには粘着シート510に覆われているため、第2面102側からエッチングされる。なお、基板100が支持基板610によって支持されているため、基板100が薄化しても基板100の反りが抑制され、また、製造工程中の強度を保つこともできる。
Subsequently, the
図4(a)に示すように、第2面102側から粘着シート510を見ると、上述した外周部550、貫通孔151および貫通孔152の部分において、導電性粘着層が露出している。
As shown in FIG. 4A, when the pressure-
続いて、基板100に電解めっき処理を施して、貫通孔151、152の内部に導電層を成長させて、貫通電極161、162を形成する(図4(b))。この例では、電解めっき処理の陰極として導電性粘着層を利用するため、電流を供給する電源とは、周辺部550において接続される。導電性粘着層を介して電流を供給するため、貫通孔151、152の第1面101側の開口部に露出している導電性粘着層から、電解めっき処理による導電層を形成することができる。したがって、電解めっき処理の電極用にシード層を形成しなくてもよい。なお、シード層が基板100と粘着シート510との間の一部に形成されていてもよい。例えば、貫通孔151、152の開口部周辺にのみシード層が形成され、導電性粘着層からシード層にも電流が供給されるようにしてもよい。
Subsequently, an electrolytic plating process is performed on the
図4(b)に示す例では、貫通孔151、152がめっき液に浸漬されるようにする一方、周辺部550がめっき液に浸漬されないようにしている。導電層の材料は、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属またはこれらを用いた合金などから選択される。
In the example shown in FIG. 4B, the through
図4(b)の例では、貫通電極161、162の第2面102側の端部は、基板100の第2面102の位置と揃っているが、第2面102よりも突出していてもよいし、第2面102よりも窪んでいてもよい。なお、第1面101側と第2面102側との導通を取ることができれば、貫通電極161、162にボイドが含まれていてもよい。
In the example of FIG. 4B, the end portions on the
続いて、基板100の第2面102側に絶縁層220を形成する。絶縁層220としては、例えば、感光性樹脂層であり、ドライフィルムレジストを用いて、ラミネート装置等により形成される。そして、露光、現像を経て、貫通電極161、162の表面の一部を露出する開口部221、222が形成される(図4(c))。開口部221、222は、貫通電極161、162と基板100との境界部分を覆った状態で貫通電極161、162の一部を露出するように形成されることが望ましい。
Subsequently, an insulating
開口部221、222を形成した後、絶縁層220を覆うように導電層320を形成する(図5(a))。導電層320は、例えば、銅、チタン、タンタル、タングステン、アルミニウム等の金属またはこれらを用いた合金の単層膜または積層膜であり、PVD法、CVD法等により形成される。この導電層320に対してフォトリソグラフィによるパターニングが行われると、配線321、322が形成される(図5(b))。なお、めっき法によって配線を形成してもよい。この場合には、シード層を形成し、配線を形成したい部分以外にレジストパターンを形成し、めっき処理を行えばよい。そして、レジストを剥離し、シード層を除去するという一般的なめっき形成方法を用いることができる。これ以外にも、公知の方法であれば、どのような方法によって配線を形成してもよい。
After forming the
配線321、322が形成された後に、所定温度以上の熱処理を粘着シート510に施して、導電性粘着層の粘着力を低下させる。そして、基板100から粘着シート510および支持基板610を剥がす(図5(c))。上述したとおり、粘着シート510の導電性粘着層を電解めっき処理の電極として用いることができ、粘着シートを剥がせばその電極も除去されることになる。そのため、シード層を別途形成して、電解めっき処理後に除去するという工程を行わなくてもよく、製造工程を簡略化することができる。
After the
なお、配線321、322上に絶縁層および配線層を積層し、配線が多層構造で形成してもよい。この場合には、粘着シート510および支持基板610を基板100から剥がす処理は、目的とする配線の多層構造が完成した後に実施されてもよいし、多層構造を形成する途中の工程において実施されてもよい。
Note that an insulating layer and a wiring layer may be stacked over the
なお、粘着シート510の粘着力が低下していれば、電解めっき処理によって形成された貫通電極161、l62と粘着シート510との分離は容易である。貫通電極161、l62と粘着シート510との分離をより容易にするために、貫通電極161、162と貫通孔151、152との密着力を向上させておいてもよい。密着力を向上させるためには、例えば、貫通孔151、152の形状を、基板100の厚さ方向の中央側において、径を小さくし、第1面101側および第2面102側において、径を大きくしてもよい。また、粘着シート510が貼り付けられた側の第1面101側において径を小さくし、第2面102側ほど径を大きくするようにしてもよい。また、貫通孔151、152の側壁が凹凸形状を有するようにしてもよい。貫通孔151、152の側壁が凹凸形状を有するようにするためには、例えば、有底孔150を形成する際にドライエッチングを用いて
エッチング条件等を調整すればよい。
If the adhesive strength of the
続いて、基板100の第2面102側に、粘着シート520を用いて支持基板620を貼り付ける。この粘着シート520についても、粘着シート510と同様の構成であるが、電解めっき処理が行われるわけではないため導電性については有していなくてもよい。粘着シート520についても刺激の印加によって基板100側の粘着層の粘着力が低下するようになっている。なお、薄化された基板100であっても、後述する製造工程を実行することができれば、必ずしも粘着シート520および支持基板620を用いなくてもよい。
Subsequently, a
図6(a)に示すように、粘着シート520を用いて支持基板620を貼り付けた後に、粘着シート510および支持基板610を基板100から剥がすようにしてもよい。粘着シート520が熱によって粘着力を低下させるものである場合には、予め粘着シート510に熱処理を加えて粘着力を低下させた後に、粘着シート520を用いて支持基板620を貼り付け、その後、粘着シート510および支持基板610を基板100から剥がすようにしてもよい。なお、粘着シート510を基板100から剥がした後に、基板100に導電性粘着層の一部が残存していた場合には、これを除去する処理をしてもよい。残存した導電性粘着層を除去する処理としてはCMPを用いて除去してもよいし、ウエットまたはドライエッチングを用いてもよい。なお、シード層が形成されていた場合には、導電性粘着層と同様にして除去されてもよい。
As shown in FIG. 6A, the
続いて、絶縁層210を設けて、開口部211、212を形成し、配線311、312を形成する(図6(b))。絶縁層210は、上述した絶縁層220と同様にして形成される。配線311、312は、配線321、322と同様の方法で形成される。
Subsequently, an insulating
配線311、312が形成された後に、所定温度以上の熱処理を粘着シート520に施し粘着力を低下させて、基板100から粘着シート520および支持基板620を剥がす(図6(c))。このようにして、貫通電極基板10が製造される。以上が、貫通電極基板10の製造方法である。
After the
[粘着シート510の構成]
図7は、本発明の第1実施形態における粘着シートの構造を説明する図である。粘着シート510は、基材となるフィルム515、導電性粘着層512および支持粘着層514を含む。フィルム515の一方の面には導電性粘着層512が配置され、他方の面には支持粘着層514が配置されている。上記の貫通電極基板10の製造方法の例では、導電性粘着層512には基板100が貼り合わされ、支持粘着層514には支持基板610が貼り合わされている。なお、粘着シート510が使用される前には、粘着シート510の両面にセパレータ(剥離ライナー)が配置されていてもよい。
[Configuration of Adhesive Sheet 510]
FIG. 7 is a diagram illustrating the structure of the pressure-sensitive adhesive sheet according to the first embodiment of the present invention. The pressure-
フィルム515は、この例では、可撓性を有するPET等のプラスチックフィルムである。フィルム515は、単層構造でなくてもよく、複数材料を組み合わせた積層構造であってもよい。支持粘着層514は、この例では、感圧粘着剤で形成されている。なお、所定の刺激によって粘着力が低下するように形成されていてもよい。
In this example, the
導電性粘着層512は、所定の刺激の印加により粘着力が低下する粘着剤で形成された層であり、典型的には電解めっき時にシード層として用いられる層である。この例では、所定の刺激は、所定温度以上の熱である。粘着剤は、例えば、公知の粘着剤であればよい。この粘着剤には、所定温度以上の熱の印加により粘着力を低下させるための熱発泡性のマイクロカプセルが分散されている。このマイクロカプセルは、例えば、加熱によりガス化して大きく膨張する材料(例えば、イソブタン、プロパン等の溶剤)を樹脂(例えば、ポリビニルアルコール、ポリビニルブチラール、ポリメチルメタクリレート等の低粘着性の樹脂)で形成された殻によって封入したものである。この材料が大きく膨張すると、マイクロカプセルが膨張、さらには破裂して発泡し、粘着剤の粘着力を低下させる。したがって、粘着力の低下をさせたい温度に応じて、マイクロカプセルに封入する材料、およびマイクロカプセルの強度等のパラメータを決定すればよい。なお、マイクロカプセル自体は破裂せず、膨張によって薄くなった殻を、ガス化した内部の材料が透過して発泡するものであってもよい。いずれにしても、このマイクロカプセルは、加熱により導電性粘着層512に発泡を引き起こし、導電性粘着層512の粘着力を低下させるものである。
The conductive pressure-
また、導電性粘着層512のシート抵抗が0.1Ω/□以上100Ω/□以下、望ましくは1Ω/□以上10Ω/□以下となるように、粘着剤で形成された層に、導電性フィラー等の導電性材料が分散されている。シート抵抗が高すぎると、電解めっき処理において基板100における貫通孔の位置により、後述するように導電層の成長速度が大きく異なってしまい、後の工程に影響を与えてしまう。一方、導電性粘着層512そのもののシート抵抗が低すぎる場合、導電性材料の密度を高くしなくてはならない。その結果マイクロカプセルの密度が低下して、マイクロカプセルが発泡しても粘着力の低下量が少なくなって、基板100から粘着シート510を剥がすのが困難になってしまう。
Further, the conductive
なお、シート抵抗は、マイクロカプセルが発泡する前の状態において測定されるものである。マイクロカプセルが発泡した後においては導電性材料のネットワークが切れ、抵抗率が上昇するため、シート抵抗も上昇することになる。 The sheet resistance is measured in a state before the microcapsule is foamed. After the microcapsule is foamed, the conductive material network is cut and the resistivity is increased, so that the sheet resistance is also increased.
また、上述したマイクロカプセルが導電性を有する材料で形成されてもよい。この場合には、導電性材料は、マイクロカプセル外だけでなく、マイクロカプセル内にも分散されていてもよい。マイクロカプセルが導電性を有する材料で形成される場合には、この殻を形成する樹脂に導電性材料を分散させたものを用いてもよい。また、マイクロカプセル内において溶剤と共に導電性材料を分散させてもよい。 Further, the above-described microcapsules may be formed of a conductive material. In this case, the conductive material may be dispersed not only outside the microcapsule but also inside the microcapsule. In the case where the microcapsule is formed of a conductive material, a resin in which a conductive material is dispersed in a resin forming the shell may be used. Further, the conductive material may be dispersed together with the solvent in the microcapsule.
また、導電性粘着層512において、フィルム515から離れるほど(導電性粘着層512の表面に近いほど)高い密度で導電性材料が分散されていてもよい。このとき、導電性材料の密度が高い領域では、マイクロカプセルの密度が相対的に低くなっていてもよい。
Further, in the conductive
なお、導電性粘着層512の厚さ方向における分布ではなく、面内における分布が存在してもよい。この場合、導電性材料の密度が高い部分が孤立して存在するのではなく、連続的に存在して導電ネットワークを形成することが望ましい。例えば、格子状に導電性材料の密度が高い部分が形成され、導電ネットワークを形成するようにしてもよい。格子に囲まれた領域においてマイクロカプセルの密度が高くなっていてもよい。
In addition, the distribution in the surface may exist instead of the distribution in the thickness direction of the conductive
<第2実施形態>
図8は、本発明の第2実施形態における粘着シートの構造を説明する図である。第2実施形態における粘着シート510Aは、導電性粘着層512Aとフィルム515との間に導電層513Aが形成されている。導電層513Aは、例えば、アルミニウム、銅等の金属箔である。導電層513Aはフィルム515の表面全体に形成されている場合に限らず、一部に形成されていてもよい。すなわち、フィルム515の表面の少なくとも一部に導電領域を形成していればよいが、上述した周辺部550に相当する領域を含め、導電領域が孤立して存在する領域をできるだけ少なくすることが望ましい。
Second Embodiment
FIG. 8 is a diagram illustrating the structure of the pressure-sensitive adhesive sheet according to the second embodiment of the present invention. In the
なお、フィルム515と導電層513Aとが一体に形成され、導電フィルムを構成していてもよい。フィルム515をアルミニウム、銅等の金属箔等の導電性材料で形成すれば、導電層513Aが存在しなくても同じ効果が得られる。さらに、導電性粘着層512Aと同様に、支持粘着層514についても導電性を有するようにしてもよい。このようにすると、支持粘着層514に貼り付けられる支持基板をステンレス板等の金属基板にすることにより、さらに低抵抗化を図ることもできる。このように粘着シート全体が導電性を有する材料で構成されている場合には、粘着シートの表裏それぞれのシート抵抗(表裏間を含めたシート抵抗)が100Ω/□以下であることが望ましい。言い換えると、粘着シートの導電性粘着層512A側から測定したシート抵抗および支持粘着層514側から測定したシート抵抗が、いずれも、100Ω/□以下であることが望ましい。
Note that the
面内の導電ネットワークが導電層513Aにより形成されているため、導電性粘着層512Aにおいては、厚さ方向に導電性を有することが重要である。したがって、導電性粘着層512Aにおける導電性材料の密度は、第1実施形態における密度よりも少なくしてもよい。このとき、導電性粘着層512Aは、厚さ方向の導電率が面内のいずれの方向の導電率よりも高くなるように、導電性材料が分散されてもよい。
Since the in-plane conductive network is formed by the
<第3実施形態>
図9は、本発明の第3実施形態における粘着シートの構造を説明する図である。第3実施形態における粘着シート510Bは、パターンが形成された粘着層512Bを備えている。この例では、粘着層512Bは、開口部EAが形成されている。開口部EAにおいては、導電層513Bが露出されている。図示していないが、周辺部550に相当する領域においても、同様に導電層513Bが露出されている。なお、粘着層512Bは、上述した導電性粘着層とは異なり、導電性材料が分散されていない。
<Third Embodiment>
FIG. 9 is a diagram illustrating the structure of the pressure-sensitive adhesive sheet according to the third embodiment of the present invention. An
この粘着シート510Bでは、電解めっき処理において、開口部EAにおいて露出された導電層513Bからめっきによる導電層が成長する。したがって、開口部EAの領域に、貫通孔151、152が位置するように、基板100と粘着シート510Bとが貼り合わされることになる。
In this
<第4実施形態>
図10は、本発明の第4実施形態における粘着層付き支持基板の構造を説明する図である。この例における粘着層付き支持基板600は、第1実施形態における粘着シート510における基材(フィルム515)をガラス基板等の支持基板610に置き換えたものであって、粘着シートの一例ともいえる。
<Fourth embodiment>
FIG. 10 is a diagram illustrating the structure of the support substrate with an adhesive layer in the fourth embodiment of the present invention. The
粘着層付き支持基板600によれば、支持基板610によって、基板100を支持することができるため、別途支持基板を要しない。したがって、この例では、支持粘着層514についても存在していない。貫通電極基板10の製造工程に、このような粘着層付き支持基板600を用いてもよい。以下の第5、第6実施形態においても同様である。
According to the
<第5実施形態>
図11は、本発明の第5実施形態における粘着層付き支持基板の構造を説明する図である。この例における粘着層付き支持基板600Aは、第2実施形態における粘着シート510Aにおける基材(フィルム515)をガラス基板等の支持基板610に置き換えたものであって、粘着シートの一例ともいえる。支持基板610をガラス基板ではなく、ステンレス基板等の導電性材料で形成された基板とすれば、導電層513Aが存在しなくても同じ効果が得られる。
<Fifth Embodiment>
FIG. 11 is a diagram illustrating the structure of the support substrate with an adhesive layer in the fifth embodiment of the present invention. A
<第6実施形態>
図12は、本発明の第6実施形態における粘着層付き支持基板の構造を説明する図である。この例における粘着層付き支持基板600Bは、第3実施形態における粘着シート510Bにおける基材(フィルム515)をガラス基板等の支持基板610に置き換えたものであって、粘着シートの一例ともいえる。以下、第6実施形態における粘着層付き支持基板600Bを用いた貫通電極基板の製造方法について説明する。
<Sixth Embodiment>
FIG. 12 is a view for explaining the structure of the support substrate with an adhesive layer in the sixth embodiment of the present invention. The
図13は、本発明の第6実施形態における粘着層付き支持基板を用いた場合の貫通電極基板の製造方法を説明する図である。図14は、図13に続く貫通電極基板の製造方法を説明する図である。なお、図13(a)、(b)、(c)は、それぞれ、第1実施形態における図3(c)、図4(a)、(b)に対応する工程である。 FIG. 13 is a diagram for explaining a method for manufacturing a through electrode substrate when the support substrate with an adhesive layer in the sixth embodiment of the present invention is used. FIG. 14 is a view for explaining a method for manufacturing the through electrode substrate subsequent to FIG. 13. FIGS. 13A, 13B, and 13C are processes corresponding to FIGS. 3C, 4A, and 4B in the first embodiment, respectively.
第1実施形態における図3(b)の基板に第6実施形態における粘着層付き支持基板600Bを貼り付けると、図13(a)に示すとおり、開口部EAに対応する部分に空間560が形成される。そして、CMPを用いて基板100の第2面102側から薄化して、有底孔150の底部を開口させる(図13(b))。これによって、形成された貫通孔151、152の第1面101側の開口部を介して、導電層513Bが露出される。
When the
続いて、基板100に電解めっき処理を施して、貫通孔151、152の内部に導電層160を成長させる(図13(c))。この例では、電解めっき処理の陰極として導電層513Bを利用する。導電層513Bを介して電流を供給するため、空間560の部分にも導電層160が形成される。なお、粘着層512Bが非常に薄い場合、貫通孔151、152に成長した導電層160によって開口部が塞がれ、空間560を充填するほど導電層160が形成されない場合もある。
Subsequently, electrolytic plating is performed on the
第1実施形態と同様に、基板100の第2面102側に絶縁層、配線を形成し、粘着シート520を用いて支持基板620を貼り付ける。その後、所定温度以上の熱処理を粘着層512Bに施して粘着力を低下させ、粘着層512B、導電層513Bおよび支持基板610を基板100から剥がす(図14(a))。図14(a)においては、導電層160と導電層513Bとの界面において剥がれているが、少なくとも一部の導電層513Bが導電層160に付着したまま、支持基板610から剥がれてもよい。
As in the first embodiment, an insulating layer and wiring are formed on the
なお、支持基板610と導電層160との分離がしやすくなるように、導電層513Bにおいて、上述したような熱発泡性のマイクロカプセルが含まれるようにしてもよい。この場合、導電層513Bは、金属箔ではなく、導電性材料を分散させた有機層であってもよい。また、上述したように、貫通孔151、152と導電層160との密着力を向上させるため、貫通孔151、152の形状を、基板100の厚さ方向の中央側において、径を小さくし、第1面101側および第2面102側において、径を大きくしたり、粘着シート510が貼り付けられた側の第1面101側において径を小さくし、第2面102側ほど径を大きくしたり、側壁が凹凸形状を有するようにしたりしてもよい。
Note that the
続いて、導電層160のうち、基板100の第1面101から突出した部分を、CMPを用いて除去し、貫通電極161、162を形成する(図14(b))。なお、電解めっき処理において、空間560を充填するほど導電層160が形成されていない場合、すでに貫通電極161、162が分離されている場合もある。この場合には、導電層160のうち、基板100の第1面101から突出した部分を除去しなくてもよい場合がある。後の工程は、第1実施形態で説明した図6(b)、(c)の工程と同様であるため、説明を省略する。
Subsequently, the portion of the
<粘着シートの抵抗の影響>
続いて、上記の各実施形態において説明した粘着シートは、電解めっき処理のシード層の機能を持たせるために、必要な電流を供給するだけでなく導電層の成長速度の分布が少なくなるように、シート抵抗を低減する必要がある。
<Influence of adhesive sheet resistance>
Subsequently, the pressure-sensitive adhesive sheet described in each of the above embodiments not only supplies a necessary current but also reduces the distribution of the growth rate of the conductive layer in order to provide the function of the seed layer of the electrolytic plating process. It is necessary to reduce the sheet resistance.
図15は、粘着シートの抵抗が低い場合の貫通孔内に成長する導電層の分布を説明する図である。図16は、粘着シートの抵抗が高い場合の貫通孔内に成長する導電層の分布を説明する図である。図15、16に示す例では、基板100に貫通孔151〜157が形成されている。電解めっき処理の電極としては、電極5130と導電性粘着層512Aまたは512Zとが用いられる。
FIG. 15 is a diagram for explaining the distribution of the conductive layer growing in the through hole when the resistance of the adhesive sheet is low. FIG. 16 is a diagram for explaining the distribution of the conductive layer growing in the through hole when the resistance of the adhesive sheet is high. In the example shown in FIGS. 15 and 16, through
図15に示す例では、図11に示す第5実施形態の粘着層付き支持基板600A(粘着シート)を用いている。この例では、電源DCが接続される受電部である端子部分(周辺部550に対応)に近い貫通孔157と、端子部分から遠い貫通孔151とにおいて、導電層160の成長速度の違いが少ない。そのため、導電層160が第2面102まで到達するまでの時間は、ほとんど変わらない。これは、導電層513Aの存在によって、粘着シートの基板100側のシート抵抗が低減され、端子部分から貫通孔151までの電圧降下の影響が少なくなるためである。
In the example shown in FIG. 15, the
一方、図16に示す例では、シート抵抗が高い粘着層512Zを用いている。この場合、端子部分から貫通孔151までの電圧降下の影響が大きくなり、導電層160の成長速度に大きな違いが生じる。そのため導電層160が第2面102まで到達するまでの時間は、大きく異なってしまう。この差が大きくなりすぎると、貫通孔151の導電層160が第2面まで到達する間に、貫通孔157の導電層160が第2面102から大きく突出し、後の工程に悪影響を与えてしまったり、隣接する貫通孔156と電気的に接触してしまったりすることもある。したがって、電極5130を特殊な形状にしたり、遮蔽板を設けたり、他の条件を調整して、導電層160の成長速度の差を抑制しなくてはならない。
On the other hand, in the example shown in FIG. 16, the
なお、導電性を持たせるために導電層を用いずに導電性粘着層を用いた粘着シートであっても、導電層160の成長速度が所定の分布に収まるように、導電性粘着層のシート抵抗を調整すればよい。また、導電層160の成長速度が所定の分布に収まらなかったとしても、他の条件(電極形状、遮蔽板利用)を調整すればよい。また、基板の大きさが小さければ、成長速度の分布が大きな影響を与えない場合もある。
In addition, even if it is an adhesive sheet using a conductive adhesive layer without using a conductive layer in order to give conductivity, a sheet of the conductive adhesive layer so that the growth rate of the
また、導電層160の成長速度が所定の分布に収まらなかったとしても、第2面102から突出して成長した部分のうち、不要な部分を除去する工程を追加してもよい。その工程としては、例えば、フライカッターを用いて突出した部分を削ってもよいし、CMPで突出した部分を研磨してもよい。このように、成長速度の違いによって生じた面内分布を事後的に別の工程によって改善するようにしてもよい。このように、図15に示す例は、粘着シートにおいて金属箔のような導電層が必須の要素であることを示すものではない。また、図16の例になる条件を有する粘着シートが、本発明の実施形態として取り得ないものではなく、粘着シートのシート抵抗が所定値以下であることを必須の要素とするものでもない。
In addition, even if the growth rate of the
ここで、上記の各実施形態において説明した粘着シートを用いないような従来技術の例によれば、電解めっき処理のためのシード層をを形成することになるが、面内分布をよくするためにはシード層を低抵抗化しなくてはならない。そのためには、シード層の厚みを厚くすることになる。しかしながら、シード層の厚膜化を行うと、シード層を形成するための形成時間が長くなり、また、電解めっき処理後において不要となった部分のシード層をエッチングするための時間も長くなってしまう。なお、シード層を薄くすると低抵抗化が困難であるため、上記のように不要な部分の研磨等をした上に、さらにシード層をエッチングしなくてはならない。 Here, according to the example of the prior art that does not use the adhesive sheet described in each of the above embodiments, a seed layer for electrolytic plating is formed, but in order to improve the in-plane distribution. For this, the resistance of the seed layer must be reduced. For this purpose, the seed layer is made thick. However, when the seed layer is made thicker, the formation time for forming the seed layer becomes longer, and the time for etching the portion of the seed layer that becomes unnecessary after the electrolytic plating process also becomes longer. End up. Note that, if the seed layer is thin, it is difficult to reduce the resistance. Therefore, the seed layer must be further etched after polishing unnecessary portions as described above.
また、シード層をエッチングする時間が長くなると、残しておきたいめっき層についても一部エッチングされてしまい、例えば、貫通電極として充填されている部分が窪んでしまう等の不具合が発生する場合もある。これに対し、上記の各実施形態において説明した粘着シートを用いて電解めっき処理を行えば、電解めっき処理後に粘着シートを基板から剥がすことで、シード層に相当する導電性粘着層も基板から剥離脱離するため、従来技術において生じた不具合は発生しない。 In addition, when the time for etching the seed layer becomes longer, a part of the plating layer that is desired to remain is also etched, and there may be a problem that, for example, a portion filled as a through electrode is depressed. . On the other hand, if the electroplating process is performed using the adhesive sheet described in each of the above embodiments, the electroconductive adhesive layer corresponding to the seed layer is also detached from the substrate by peeling the adhesive sheet from the substrate after the electrolytic plating process. Due to the detachment, the problems caused in the prior art do not occur.
<第7実施形態>
第1実施形態においては、粘着シート510を貼り付ける前には、貫通孔151、152が形成される前の有底孔150が基板100に形成されていた。そして、粘着シート510および支持基板610を貼り付けた後に、基板100を薄化して有底孔150の底部を開口し、貫通孔151、152を形成した。その結果、貫通孔151、152を通して
粘着シート510の導電性粘着層を露出させた。
<Seventh embodiment>
In the first embodiment, the bottomed
第7実施形態においては、貫通孔151、152が形成されている基板に粘着シート510を貼り付ける。この工程により、図4(a)に示す構成と同様になり、貫通孔151、152の開口部において、基板100の薄化をしなくても粘着シート510が露出した状態になる。このように、粘着シート510および支持基板610は、基板100の薄化をしない場合に、電解めっき処理の電極を形成するために用いられてもよい。なお、電解めっき処理の電極として用いるだけであれば、支持基板610を用いなくてもよい。この場合には、粘着シート510において、支持粘着層514は存在しなくてもよい。
In 7th Embodiment, the
<第8実施形態>
第8実施形態においては、上述した貫通電極基板10を用いて製造される半導体装置について説明する。
<Eighth Embodiment>
In the eighth embodiment, a semiconductor device manufactured using the above-described through
図17は、本発明の第8実施形態に係る半導体装置を示す図である。半導体装置1000は、3つの基板60(60−1、60−2、60−3)が積層され、LSI(Large Scale Integration)基板70に接続されている。基板60−1、60−2は、上述した貫通電極基板10である。いずれか一方は、上述した貫通電極基板10ではなく、第1実施形態とは別の製造方法で製造された貫通電極基板であってもよい。これらの基板60のうちシリコン基板等の半導体基板を用いた貫通電極基板が存在する場合には、その貫通電極基板にDRAM等の半導体素子が形成されてもよい。
FIG. 17 is a diagram showing a semiconductor device according to the eighth embodiment of the present invention. In the
それぞれの基板60−1、60−2、60−3には、バンプと接続するための接続端子が配置されている。接続端子は、同じ基板に配置された配線と接続されている。基板60−1の接続端子81−1は、LSI基板70の接続端子80とバンプ90−1により接続されている。基板60−1の接続端子82−1は、基板60−2の接続端子81−2とバンプ90−2により接続されている。基板60−2の接続端子82−2と、基板60−3の接続端子83−1とについても、接続端子がバンプ90−3により接続されている。バンプ90−1、90−2、90−3は、例えば、インジウム、銅、金等の金属を用いる。
Connection terminals for connecting to the bumps are disposed on the respective substrates 60-1, 60-2, 60-3. The connection terminal is connected to the wiring arranged on the same substrate. The connection terminal 81-1 of the substrate 60-1 is connected to the
なお、基板60を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、基板60と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、基板60と他の基板とを接着してもよい。
In addition, when laminating | stacking the board |
図18は、本発明の第8実施形態に係る半導体装置の別の例を示す図である。図17に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)71−1、71−2が積層され、LSI基板70に接続されている。
FIG. 18 is a diagram showing another example of the semiconductor device according to the eighth embodiment of the present invention. A
半導体チップ71−1と半導体チップ71−2との間に、基板60が配置され、バンプ90−1、90−2により接続されている。基板60は、上述した貫通電極基板10である。
A
LSI基板70上に半導体チップ71−1が載置されている。LSI基板70と半導体チップ71−2とは、ワイヤ95により接続されている。この例では、基板60は、複数の半導体チップを積層して3次元実装するためのインターポーザとしても用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ71−1を3軸加速度センサとし、半導体チップ71−2を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。
A semiconductor chip 71-1 is mounted on the
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップに形成してもよい。 When the semiconductor chip is a sensor formed by a MEMS device, the sensing result may be output as an analog signal. In this case, a low-pass filter, an amplifier and the like may be formed on the semiconductor chip.
図19は、本発明の第8実施形態に係る半導体装置のさらに別の例を示す図である。上記2つの例(図17、図18)は、3次元実装であったが、この例では、2.5次元実装に適用した例である。図19に示す例では、LSI基板70には、6つの基板60(60−1〜60−6)が積層されて接続されている。ただし、全ての基板60が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。基板60の少なくとも一つは、上述した貫通電極基板10である。
FIG. 19 is a diagram showing still another example of the semiconductor device according to the eighth embodiment of the present invention. The above two examples (FIGS. 17 and 18) are three-dimensional mounting, but in this example, the example is applied to 2.5-dimensional mounting. In the example shown in FIG. 19, six substrates 60 (60-1 to 60-6) are stacked and connected to the
図19の例では、LSI基板70上に基板60−1、60−5が接続され、基板60−1上に基板60−2、60−4が接続され、基板60−2上に基板60−3が接続され、基板60−5上に基板60−6が接続されている。なお、図18に示す例のように、基板60を複数の半導体チップを接続するためのインターポーザとして用いても、このような2.5次元実装が可能である。例えば、基板60−3、60−4、60−6などが半導体チップに置き換えられてもよい。
In the example of FIG. 19, the substrates 60-1 and 60-5 are connected to the
上述のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。
The
図20は、本発明の第7実施形態に係る半導体装置を用いた電子機器を示す図である。
半導体装置1000が搭載された電気機器の例として、図20(a)にはスマートフォン5000を示し、図20(b)にはノート型パーソナルコンピュータ6000を示した。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するCPU等で構成される制御部1100を有する。各種機能には、半導体装置1000からの出力信号を用いる機能が含まれる。
FIG. 20 is a diagram showing an electronic apparatus using the semiconductor device according to the seventh embodiment of the present invention.
As an example of an electric device in which the
10…貫通電極基板、60…基板、70…LSI基板、71…半導体チップ、80,81,82…接続端子、90…バンプ、95…ワイヤ、100…基板、101…第1面、102…第2面、150…有底孔、151〜157…貫通孔、160…導電層、161,162…貫通電極、210,220…絶縁層、211,212,221,222…開口部、311,312,321,322…配線、320…導電層、510,510A,510B,520…粘着シート、511…導電性粘着層の表面、512,512A,512Z…導電性粘着層、512B…粘着層、513A,513B…導電層、514…支持粘着層、515…フィルム、550…周辺部、560…空間、600,600A,600B…粘着層付き支持基板、610,620…支持基板、1000…半導体装置、1100…制御部、5000…スマートフォン、6000…ノート型パーソナルコンピュータ
DESCRIPTION OF
Claims (23)
前記第1面に対向する第2面から前記第1基板を薄化することにより、前記有底孔の底部を開口させた貫通孔を形成し、
前記粘着層を介して電流が供給される電解めっき処理によって、前記粘着層から前記貫通孔に導電層を成長させ、
前記粘着層に前記刺激を印加し、
前記粘着層および前記第2基板を前記第1基板から剥がすこと
を含む貫通電極基板の製造方法。 On the first surface of the first substrate on which the bottomed hole that opens on the first surface side is disposed, the adhesive layer that is conductive and has reduced adhesive strength when applied with a stimulus, and the first layer through the adhesive layer Placing a second substrate to support one substrate,
By thinning the first substrate from the second surface facing the first surface, a through hole is formed in which the bottom of the bottomed hole is opened,
By conducting an electroplating process in which current is supplied through the adhesive layer, a conductive layer is grown from the adhesive layer to the through hole,
Applying the stimulus to the adhesive layer;
Peeling the adhesive layer and the second substrate from the first substrate. A method of manufacturing a through electrode substrate.
前記粘着層を介して電流が供給される電解めっき処理によって、前記粘着層から前記貫通孔に導電層を成長させ、
前記粘着層に前記刺激を印加し、
前記粘着層を前記第1基板から剥がすこと
を含む貫通電極基板の製造方法。 On one surface of the first substrate on which the through-hole is disposed, the opening of the through-hole is disposed, and an adhesive layer that is conductive and has reduced adhesive strength by applying a stimulus is disposed.
By conducting an electroplating process in which current is supplied through the adhesive layer, a conductive layer is grown from the adhesive layer to the through hole,
Applying the stimulus to the adhesive layer;
A method for producing a through electrode substrate, comprising: peeling off the adhesive layer from the first substrate.
前記電流を供給する電源と前記周辺部とが電気的に接続される請求項1または請求項2に記載の貫通電極基板の製造方法。 The adhesive layer has a peripheral portion that extends outward from an end portion of the first substrate,
The method of manufacturing a through electrode substrate according to claim 1, wherein a power source that supplies the current and the peripheral portion are electrically connected.
前記第1面に対向する第2面から前記第1基板を薄化することにより、前記有底孔の底部を開口させた貫通孔を形成し、
前記導電領域を介して電流が供給される電解めっき処理によって、前記導電領域から前記貫通孔に導電層を成長させ、
前記粘着層に前記刺激を印加し、
前記粘着層および前記第2基板を前記第1基板から剥がすこと
を含む貫通電極基板の製造方法。 On the first surface of the first substrate on which a bottomed hole that opens on the first surface side is disposed, an adhesive layer that includes an opening and whose adhesive strength is reduced by applying a stimulus, and a conductive region exposed by the opening A second substrate that supports the first substrate via the adhesive layer,
By thinning the first substrate from the second surface facing the first surface, a through hole is formed in which the bottom of the bottomed hole is opened,
By an electroplating process in which current is supplied through the conductive region, a conductive layer is grown from the conductive region to the through hole,
Applying the stimulus to the adhesive layer;
Peeling the adhesive layer and the second substrate from the first substrate. A method of manufacturing a through electrode substrate.
前記導電領域を介して電流が供給される電解めっき処理によって、前記導電領域から前記貫通孔に導電層を成長させ、
前記粘着層に前記刺激を印加し、
前記粘着層および前記第2基板を前記第1基板から剥がすこと
を含む貫通電極基板の製造方法。 On one surface of the first substrate on which the through hole is disposed, the adhesive layer that includes the opening and whose adhesive strength is reduced by applying a stimulus is provided on one surface of the first substrate on which the opening is disposed, and the conductive region exposed by the opening A second substrate that supports the first substrate via the adhesive layer,
By an electroplating process in which current is supplied through the conductive region, a conductive layer is grown from the conductive region to the through hole,
Applying the stimulus to the adhesive layer;
Peeling the adhesive layer and the second substrate from the first substrate. A method of manufacturing a through electrode substrate.
前記電流を供給する電源と前記周辺部とが電気的に接続される請求項6または請求項7に記載の貫通電極基板の製造方法。 The second substrate has a peripheral portion that is electrically connected to the conductive region extending outward from an end portion of the first substrate;
The method for manufacturing a through electrode substrate according to claim 6 or 7, wherein the power supply for supplying the current and the peripheral portion are electrically connected.
前記基材上に配置され、刺激の印加により粘着力が低下する粘着層と、
前記基材が接触する面とは反対側の前記粘着層の表面のシート抵抗が0.1Ω/□以上100Ω/□以下となるように前記粘着層に分散された導電性材料と、
を含む粘着シート。 A substrate;
An adhesive layer that is disposed on the substrate and has an adhesive force that is reduced by application of a stimulus,
A conductive material dispersed in the adhesive layer such that the sheet resistance of the surface of the adhesive layer opposite to the surface with which the substrate is in contact is 0.1Ω / □ or more and 100Ω / □ or less,
Adhesive sheet containing.
前記基材上に配置され、刺激の印加により粘着力が低下する粘着層と、
前記基材から離れるほど高密度になるように前記粘着層に分散されている導電性材料と、
を含む粘着シート。 A substrate;
An adhesive layer that is disposed on the substrate and has an adhesive force that is reduced by application of a stimulus,
A conductive material dispersed in the adhesive layer so as to become denser as it gets away from the substrate;
Adhesive sheet containing.
前記導電領域に配置され、刺激の印加により粘着力が低下する粘着層と、
前記粘着層の厚さ方向の導電率が面内の何れかの方向の導電率よりも高くなるように前記粘着層に分散されている導電性材料と、
を含む粘着シート。 A substrate including a conductive region having conductivity in at least a part of the surface;
An adhesive layer that is disposed in the conductive region and has reduced adhesive strength upon application of a stimulus;
A conductive material dispersed in the adhesive layer such that the electrical conductivity in the thickness direction of the adhesive layer is higher than the electrical conductivity in any direction in the plane;
Adhesive sheet containing.
前記基材上に配置され、刺激の印加により粘着力が低下する粘着層と、
面内で密度に分布を持つように前記粘着層に分散されている導電性材料と、
を含む粘着シート。 A substrate;
An adhesive layer that is disposed on the substrate and has an adhesive force that is reduced by application of a stimulus,
A conductive material dispersed in the adhesive layer so as to have a density distribution in the plane;
Adhesive sheet containing.
前記カプセルの殻は、導電性材料を含む樹脂で形成されている請求項9乃至請求項13のいずれかに記載の粘着シート。 In the adhesive layer, capsules that cause foaming in the adhesive layer by the stimulation are dispersed,
The pressure-sensitive adhesive sheet according to claim 9, wherein the capsule shell is formed of a resin containing a conductive material.
前記導電領域の少なくとも一部を露出する開口部を含み、刺激の印加により粘着力が低下する粘着層と、
を含む粘着シート。 A substrate including a conductive region having conductivity in at least a part of the surface;
An adhesive layer that includes an opening that exposes at least a portion of the conductive region;
Adhesive sheet containing.
前記基材の前記粘着層が配置された面とは反対側の面に配置された第2粘着層をさらに含む請求項9乃至請求項18のいずれかに記載の粘着シート。 The substrate is a film;
The pressure-sensitive adhesive sheet according to any one of claims 9 to 18, further comprising a second pressure-sensitive adhesive layer disposed on a surface opposite to the surface on which the pressure-sensitive adhesive layer of the base material is disposed.
前記基材上に配置され、刺激の印加により粘着力が低下する第1粘着層と、
前記基材の前記粘着層が配置された面とは反対側の面に配置された第2粘着層と、
前記第1粘着層および前記第2粘着層に分散されている導電性材料と、
を含み、
前記基材および前記第2粘着層は、導電性を有し、
前記第1粘着層側から測定したシート抵抗および前記第2粘着層側から測定したシート抵抗は、いずれも、100Ω/□以下である粘着シート。 A conductive substrate;
A first adhesive layer disposed on the base material, the adhesive strength of which decreases when applied with a stimulus;
A second adhesive layer disposed on the surface of the substrate opposite to the surface on which the adhesive layer is disposed;
A conductive material dispersed in the first adhesive layer and the second adhesive layer;
Including
The base material and the second adhesive layer have conductivity,
The sheet resistance measured from the first adhesive layer side and the sheet resistance measured from the second adhesive layer side are both 100 Ω / □ or less.
前記粘着層に電流を供給し、
前記粘着層に前記刺激を印加し、
前記粘着層を前記基板から剥がすこと
を含む電解めっき方法。 The through hole is plated in a state in which an adhesive layer that has conductivity and lowers adhesive strength when applied with a stimulus is attached to one surface of the substrate on which the through hole is disposed. Soak in the liquid,
Supplying an electric current to the adhesive layer;
Applying the stimulus to the adhesive layer;
Removing the adhesive layer from the substrate.
前記導電領域を含む層に電流を供給し、
前記粘着層に前記刺激を印加し、
前記粘着層を前記基板から剥がすこと
を含む電解めっき方法。
On one surface of the substrate on which the through-hole is disposed, the opening of the through-hole is disposed, and includes an adhesive layer that includes the opening and whose adhesive strength decreases when a stimulus is applied, and a conductive region that is exposed by the opening. In the state where the layer is arranged, the through hole is immersed in a plating solution,
Supplying a current to the layer including the conductive region;
Applying the stimulus to the adhesive layer;
Removing the adhesive layer from the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014168587A JP6372247B2 (en) | 2014-08-21 | 2014-08-21 | Penetration electrode substrate manufacturing method and adhesive sheet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014168587A JP6372247B2 (en) | 2014-08-21 | 2014-08-21 | Penetration electrode substrate manufacturing method and adhesive sheet |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016046347A true JP2016046347A (en) | 2016-04-04 |
JP6372247B2 JP6372247B2 (en) | 2018-08-15 |
Family
ID=55636654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014168587A Expired - Fee Related JP6372247B2 (en) | 2014-08-21 | 2014-08-21 | Penetration electrode substrate manufacturing method and adhesive sheet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6372247B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110628347A (en) * | 2019-09-04 | 2019-12-31 | 湖南省凯纳方科技有限公司 | Preparation method of puncture polymer film omnibearing conductive adhesive tape |
EP4268049A4 (en) * | 2022-03-07 | 2024-03-13 | Google LLC | Application of a removable protective film to form a conductive region on a cover glass of a wearable computing device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001323228A (en) * | 2000-05-15 | 2001-11-22 | Nitto Denko Corp | Heat release adhesive sheet |
JP2003031281A (en) * | 2001-07-18 | 2003-01-31 | Sekisui Chem Co Ltd | Conductively connecting film with disposed particles, its manufacturing method and conductively connecting structure |
JP2004119606A (en) * | 2002-09-25 | 2004-04-15 | Canon Inc | Semiconductor substrate and method for filling through-hole thereof |
JP2004235528A (en) * | 2003-01-31 | 2004-08-19 | Mitsubishi Electric Corp | Manufacturing method for substrate |
JP2006054307A (en) * | 2004-08-11 | 2006-02-23 | Shinko Electric Ind Co Ltd | Manufacturing method of substrate |
JP2010251337A (en) * | 2010-08-05 | 2010-11-04 | Sony Chemical & Information Device Corp | Anisotropic conductive film, method for manufacturing the same and connection structure |
JP2012181471A (en) * | 2011-03-03 | 2012-09-20 | Canon Inc | Conductive member |
-
2014
- 2014-08-21 JP JP2014168587A patent/JP6372247B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001323228A (en) * | 2000-05-15 | 2001-11-22 | Nitto Denko Corp | Heat release adhesive sheet |
JP2003031281A (en) * | 2001-07-18 | 2003-01-31 | Sekisui Chem Co Ltd | Conductively connecting film with disposed particles, its manufacturing method and conductively connecting structure |
JP2004119606A (en) * | 2002-09-25 | 2004-04-15 | Canon Inc | Semiconductor substrate and method for filling through-hole thereof |
JP2004235528A (en) * | 2003-01-31 | 2004-08-19 | Mitsubishi Electric Corp | Manufacturing method for substrate |
JP2006054307A (en) * | 2004-08-11 | 2006-02-23 | Shinko Electric Ind Co Ltd | Manufacturing method of substrate |
JP2010251337A (en) * | 2010-08-05 | 2010-11-04 | Sony Chemical & Information Device Corp | Anisotropic conductive film, method for manufacturing the same and connection structure |
JP2012181471A (en) * | 2011-03-03 | 2012-09-20 | Canon Inc | Conductive member |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110628347A (en) * | 2019-09-04 | 2019-12-31 | 湖南省凯纳方科技有限公司 | Preparation method of puncture polymer film omnibearing conductive adhesive tape |
EP4268049A4 (en) * | 2022-03-07 | 2024-03-13 | Google LLC | Application of a removable protective film to form a conductive region on a cover glass of a wearable computing device |
Also Published As
Publication number | Publication date |
---|---|
JP6372247B2 (en) | 2018-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI692048B (en) | Backside drill embedded die substrate | |
JP6321095B2 (en) | Microelectronic unit | |
JP4274290B2 (en) | Manufacturing method of semiconductor device having double-sided electrode structure | |
JP6058664B2 (en) | Low stress via | |
TWI502717B (en) | Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same | |
JP2016213465A (en) | Multilayer electronic device and manufacturing method therefor | |
TWI493671B (en) | Package substrate having holder and fabricating method thereof, package structure having holder and fabricating method thereof | |
JP2014512692A (en) | Vias in porous substrates | |
JP6056386B2 (en) | Wiring substrate with through electrode and method for manufacturing the same | |
TW201631715A (en) | Wiring substrate, method of manufacturing the same and electronic component device | |
JP6372247B2 (en) | Penetration electrode substrate manufacturing method and adhesive sheet | |
TW201908541A (en) | Method for manufacturing metal-filled fine structure | |
JP6458429B2 (en) | Conductive material filled through electrode substrate and method for manufacturing the same | |
JP2015211162A (en) | Method for manufacturing glass member, glass member, and glass interposer | |
US20140263582A1 (en) | Low cost interposer and method of fabrication | |
JP2016072433A (en) | Through electrode substrate and method of manufacturing the same | |
US20130043599A1 (en) | Chip package process and chip package structure | |
JP6561635B2 (en) | Through electrode substrate and manufacturing method thereof | |
TW201637143A (en) | Interposer, semiconductor device, and method for manufacture thereof | |
JP2016213283A (en) | Manufacturing method and wiring board with through electrode | |
JP6446934B2 (en) | Conductive material through-hole substrate and manufacturing method thereof | |
CN106664794B (en) | Through electrode substrate and its manufacturing method and the semiconductor device for using through electrode substrate | |
TW201528468A (en) | Semiconductor package and manufacturing method thereof | |
JP5560793B2 (en) | Silicon wiring board | |
JP6435893B2 (en) | Method for manufacturing through electrode substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6372247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |