JP2004111912A - ポリシリコンの平坦化方法およびその方法から得られるポリシリコンからなる薄膜トランジスタ - Google Patents
ポリシリコンの平坦化方法およびその方法から得られるポリシリコンからなる薄膜トランジスタ Download PDFInfo
- Publication number
- JP2004111912A JP2004111912A JP2003181382A JP2003181382A JP2004111912A JP 2004111912 A JP2004111912 A JP 2004111912A JP 2003181382 A JP2003181382 A JP 2003181382A JP 2003181382 A JP2003181382 A JP 2003181382A JP 2004111912 A JP2004111912 A JP 2004111912A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- etching
- laser annealing
- laser
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 86
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000010409 thin film Substances 0.000 title claims abstract description 11
- 238000005224 laser annealing Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000003746 surface roughness Effects 0.000 claims description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000002904 solvent Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000243 solution Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】本発明は、大面積のポリシリコン表面に応用出来る、ポリシリコンの平坦化方法および該方法により得られたポリシリコンからなる薄膜トランジスタを提供する。
【解決手段】基板の表面にポリシリコンを形成する工程、エッチングにより表面粗さを減少させる工程、および該ポリシリコン表面をレーザーアニールにより平坦化する工程からなるポリシリコンの平坦化方法である。
【選択図】 図２
【解決手段】基板の表面にポリシリコンを形成する工程、エッチングにより表面粗さを減少させる工程、および該ポリシリコン表面をレーザーアニールにより平坦化する工程からなるポリシリコンの平坦化方法である。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、エッチングとレーザーアニールにより、表面粗さを減少させるポリシリコンの平坦化方法および該方法により得られたポリシリコンからなる薄膜トランジスタに関する。
【０００２】
【従来の技術】
ポリシリコン薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、アクティブマトリクス液晶ディスプレイ、アクティブマトリクス有機発光ディスプレイ（Ａｃｔｉｖｅ ｍａｔｒｉｘ ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ）、エスラムＳＲＡＭ、プロジェクタ、およびコンパクトイメージセンサなど、様々な領域において、幅広く採用されている。
【０００３】
現在のポリシリコンＴＦＴは、表面構造が粗いため、素子の電気的特性（ブレークダウン電界、漏電、閾値下の振れ、臨界電圧、および電子／ホールの移動率等）に悪影響を及ぼす。また、ポリシリコンの粒子が大きくなるほど、表面が粗くなるため、状況はさらに悪化する。
【０００４】
ポリシリコンの表面粗さは、製品の品質に直接影響を及ぼす。例えば、半導体製造工程において、ゲート酸化層をポリシリコン上に形成する場合、図１で示されるように、ポリシリコン層２の厚さが不均衡なため、その上部に形成されたゲート酸化層１の厚さも不均一になり、ポリシリコン層２中の隆起により、局部で大きい電界を形成し、ゲート酸化層１がブレークダウンし易くなり、漏電を増加させ、素子の信頼度に影響を与える。特に、薄いゲート酸化層を形成する場合では、さらに深刻な問題となる。
【０００５】
さらに、フォトグラフィ工程において、ポリシリコンの表面の凹凸により、光散乱が生じ、尺寸定義を誤らせるため、工程中のパターン定義を困難にする。
【０００６】
ポリシリコンの表面粗さに関して、化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）が提案されている（例えば、非特許文献１参照）。これによると、ＣＭＰにより、ポリシリコンの表面粗さは９０Åから３７Åに減少し、電子／ホール移動度、臨界電圧、閾値下の振れを改善することができる。
【０００７】
また、ＣＭＰにより改善されたポリシリコン表面粗さが、ＴＦＴ素子性能の効果を向上させることが開示されている（例えば、非特許文献２参照）。
【０００８】
しかし、これらの方法では、大面積のポリシリコンの量産には適しておらず、ポリシリコンＴＦＴの発展に伴い、大面積の基板（１ｍ×１ｍ、あるいは、それ以上）を用いて、大量に、尺寸の素子（例えば、低温ポリシリコンＬＴＰＳ ＴＦＴなどの小さい素子）を製造する方法としては適さない。また、ＣＭＰ後の表面粗さは、３０〜４０Åもあり、尺寸が極小化する趨勢下で、ポリシリコンの表面をさらに滑らかにする必要がある。
【０００９】
したがって、未だ、大面積のポリシリコンの平坦化工程に適応できる方法であって、表面粗さを減少できる方法はない。
【００１０】
【非特許文献１】
Ｃ．Ｙ．Ｃｈａｎｇら、米国電気電子技術者協会ＩＥＥＥ（ｉｎｔｅｒｎａｔｉｏｎａｌ ｅｌｅｃｔｒｉｃａｌ ａｎｄ ｅｌｅｃｔｒｏｎｉｃ ｅｎｇｉｎｅｅｒｉｎｇ）の電子装置レター（ｅｌｅｃｔｒｏｎ ｄｅｖｉｃｅ ｌｅｔｔｅｒ）１９９６年３月、ＶＯＬ．１７、Ｎｏ３、“Ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｂｙ ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｅｄ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｆｉｌｍ”研究報告
【非特許文献２】
Ａｌａｉｎ Ｃ．Ｋ．Ｃｈａｎら、ＩＥＥＥ電子装置会議１９９９議事録、“Ｉｍｐｒｏｖｅ Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ） Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｎ ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌｌｙ ｐｏｌｉｓｈｅｄ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｆｉｌｍ”研究報告
【００１１】
【発明が解決しようとする課題】
本発明は、大面積のポリシリコン表面に応用出来る、ポリシリコンの平坦化方法および該方法により得られたポリシリコンからなる薄膜トランジスタを提供する。
【００１２】
【課題を解決するための手段】
すなわち、本発明は、基板の表面にポリシリコンを形成する工程、エッチングにより表面粗さを減少させる工程、および該ポリシリコン表面をレーザーアニールにより平坦化する工程からなるポリシリコンの平坦化方法に関する。
【００１３】
エッチングが、ドライエッチングであることが好ましい。
【００１４】
エッチングが、湿式エッチングであることが好ましい。
【００１５】
湿式エッチングの溶剤が、緩衝酸化エッチング溶液または希フッ化水素酸であることが好ましい。
【００１６】
湿式エッチング溶剤が、緩衝酸化エッチング溶液と水からなり、その混合比率が、１：３００〜１：０であることが好ましい。
【００１７】
希フッ化水素酸が、フッ化水素と水を１：６００〜１：１で混合したものであることが好ましい。
【００１８】
湿式エッチングの時間が、６００秒以下であることが好ましい。
【００１９】
ドライエッチングが、ＣＦ４ガスを用いたプラズマエッチングであることが好ましい。
【００２０】
レーザーアニールのレーザーパルスの波長が、１５７〜３５１ｎｍであることが好ましい。
【００２１】
レーザーアニールのレーザーパルスの時間が、１０ｎｓ〜１ｍｓであることが好ましい。
【００２２】
レーザーアニールの基板の温度が、室温〜６００℃であることが好ましい。
【００２３】
レーザーアニールのレーザーパルスの周波数が、１Ｈｚ〜４００Ｈｚであることが好ましい。
【００２４】
レーザーアニールのエネルギー密度が、ポリシリコンを完全に溶解する限界エネルギー密度より低いことが好ましい。
【００２５】
レーザーアニールのエネルギー密度が、２５０〜３５０ｍＪ／ｃｍ２であることが好ましい。
【００２６】
基板が、ガラス、石英、シリコンウエハ、プラスチック、ＳＯＩであることが好ましい。
【００２７】
本発明は、前記方法により製造されたポリシリコンからなる薄膜トランジスタに関する。
【００２８】
【発明の実施の形態】
本発明のポリシリコン平坦化方法は、図２のフローチャートに示すように、４ポリシリコンの形成工程、５エッチングによる表面粗さ減少工程、および６ポリシリコン表面のレーザーアニールによる平坦化工程からなるポリシリコンの平坦化方法に関する。
【００２９】
本発明に使用される基板は、ガラス、石英、シリコンウェハ、プラスチック、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）があげられるが、これらに限定されるものではなく、本発明の方法は、表面にポリシリコンを形成できる基板であればどのようなものでも使用することができる。
【００３０】
ポリシリコンの形成工程により、表面にポリシリコンを形成した基板が提供される。ポリシリコンの形成方法は、レーザー結晶法あるいは、化学気相蒸着法などの方法があげられるが、これらに限定されるものではなく、一般的な形成方法であればいずれの方法も採用できる。また、ポリシリコンの形成工程により得られたポリシリコンの表面粗さは、約１００Å以下である。
【００３１】
つぎに、エッチングによる表面粗さ減少工程では、エッチングによりポリシリコンの表面を変化させ、自然酸化層、弱いボンディング部分、ポリシリコンの不純物などの不要物が除去され、表面粗さを初期的に減少することができる。エッチング方法としては、ドライエッチング、湿式エッチングがあげられる。
【００３２】
ドライエッチングの方法は、一般的な方法であれば特に限定されないが、中でもＣＦ４ガスによるプラズマエッチングが好ましい。
【００３３】
湿式エッチングにおいて使用される溶剤は、緩衝酸化エッチング（ｂｕｆｆｅｒｅｄ ｏｘｉｄｅ ｅｔｃｈａｎｔ、ＢＯＥ）溶液または希フッ化水素酸（ｄｉｌｕｔｅｄ ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ、ＤＨＦ）からなる溶剤が、ポリシリコン表面の自然酸化膜、表面の不純物、およびポリシリコンの結合が比較的弱い部分をエッチングすることができる点で好ましい。
【００３４】
ＢＯＥ溶液の組成は、ＮＨ４Ｆ（４０％）：ＨＦ（４９％）が１：１〜２００：１の混合溶液であることが好ましい。
【００３５】
ＢＯＥ溶液は、水で希釈することが好ましく、その混合比率は、ＢＯＥ溶液：水が、１：３００〜１：０が好ましい。
【００３６】
ＤＨＦは、フッ化水素と水を１：６００〜１：１で混合することが好ましい。
【００３７】
湿式エッチングの時間は、６００秒以下であることが好ましい。
【００３８】
ポリシリコン表面のレーザーアニールによる平坦化工程は、レーザーアニールによりポリシリコン表面を部分的に溶解して、格子構造が再構成され、表面が平坦化され、表面粗さを減少することができる。
【００３９】
使用するレーザーとしては、特に限定されるものではないが、エキシマレーザー（ｅｘｃｉｍｅｒ ｌａｓｅｒ）などがあげられる。
【００４０】
また、温度、圧力、レーザーエネルギー密度などのパラメータは、用いられる機器の型により異なるため、適宜調整することが好ましい。
【００４１】
例えば、複パルス位相は、９８％であることが好ましく、周囲の環境は、１ａｔｍの窒素雰囲気下であることが好ましい。
【００４２】
周波数は、１〜４００Ｈｚであることが好ましく、２００Ｈｚであることがより好ましい。
【００４３】
波長は、１５７〜３５１ｎｍが好ましく、３０８ｎｍであることがより好ましい。
【００４４】
エネルギー密度は、ポリシリコンが完全に溶解する限界エネルギー密度より低いことが好ましく、２５０〜３５０ｍＪ／ｃｍ２であることがより好ましい。
【００４５】
レーザーパルスの時間は、１０ｎｓ〜１ｍｓであることが好ましく、５５ｎｓであることがより好ましい。
【００４６】
基板の温度は、室温〜６００℃であることが好ましい。
【００４７】
本発明の方法によると、エッチングによりその表面構造を変化させ、自然酸化物、弱いボンディング部分、およびポリシリコンの不純物を除去して、表面粗さを初期的に減少させた後、レーザーアニール工程を施し、ポリシリコンを部分的に溶解させ、ポリシリコンの表面が再構築され、平坦化した表面を形成することができ、さらに、大面積のポリシリコン表面に適用することが出来るという長所がある。また、本発明の方法により得られたポリシリコンからなる薄膜トランジスタは、表面が平坦化されたポリシリコンを用いるため、素子の電気的特性（ブレークダウン電界、漏電、閾値下の振れ、臨界電圧、および電子／ホールの移動率等）に優れる。
【００４８】
【実施例】
以下、実施をあげて本発明をさらに詳しく説明するが、本発明はかかる実施例のみに限定されるものではない。
【００４９】
実施例１
ポリシリコンを形成したガラス基板を、ＢＯＥ溶液（ＢＯＥ溶液：ＮＨ４Ｆ（４０％）：ＨＦ（４９％）＝２０：１）に３００秒間浸漬し、エッチングを行った。その後、エキシマレーザー（レーザーパルスの波長３０８ｎｍ、時間５５ｎｓ、周波数２００Ｈｚ、エネルギー密度３５０ｍＪ／ｃｍ２、基板の温度２５℃）により表面平坦化を行った。図３（ａ）は、平坦化される前のポリシリコンのＴＥＭ観察図（×１０００００倍）であり、図３（ｂ）は、表面粗さが減少したポリシリコンのＴＥＭ観察図である。これより、未処理のポリシリコン（ａ）の隆起は、（ｂ）の平坦な状態になり、ポリシリコンとゲート酸化層間の隆起がなく、滑らかなポリシリコン表面が得られることが分かる。また、図４（ａ）は、平坦化される前のポリシリコンのＡＦＭの立体図（表面粗さは、約１２０Å）であり、図４（ｂ）は、表面粗さが減少したポリシリコンのＡＦＭの立体図（表面粗さは、約１８Å）である。これより、ポリシリコンの表面粗さは、１２０Åから１８Åに減少し、未処理の状態のわずか１５％まで減少することがわかる。
【００５０】
また、図５にレーザーパルスのエネルギー密度を変化させた結果を示す。未処理のポリシリコン（丸印）は、エッチング（三角印）およびレーザーアニール（四角印）工程後、ポリシリコン表面粗さが、未処理状態と比較して、３０〜９５％減少し、２０Å以下まで減少する。ＣＭＰを用いる公知の方法（表面粗さ減少率５０％）と比較して、本発明において提供される方法は、ポリシリコンを平坦化するとき、優れた効果を提供する。
【００５１】
【発明の効果】
本発明の平坦化方法は、大面積のポリシリコン表面に応用出来、平坦化されたポリシリコンおよび該方法により得られたポリシリコンからなる薄膜トランジスタを提供することができる。
【図面の簡単な説明】
【図１】ポリシリコンとゲート酸化層のＴＥＭ観察画像である。
【図２】本発明の方法のフローチャートである。
【図３】（ａ）平坦化される前のポリシリコンのＴＥＭ観察像である。（ｂ）表面粗さが減少したポリシリコンのＴＥＭ観察像である。
【図４】（ａ）平坦化される前のポリシリコンのＡＦＭ観察像である。（ｂ）表面粗さが減少したポリシリコンのＡＦＭ観察像である。
【図５】未処理、エッチング後、レーザーアニール後のポリシリコン膜の表面粗さを示す図である。
【符号の説明】
１ ゲート酸化層
２ ポリシリコン層
３ 基板
４ ポリシリコンの形成工程
５ エッチングによる表面粗さ減少工程
６ ポリシリコン表面のレーザーアニールによる平坦化工程
【発明の属する技術分野】
本発明は、エッチングとレーザーアニールにより、表面粗さを減少させるポリシリコンの平坦化方法および該方法により得られたポリシリコンからなる薄膜トランジスタに関する。
【０００２】
【従来の技術】
ポリシリコン薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、アクティブマトリクス液晶ディスプレイ、アクティブマトリクス有機発光ディスプレイ（Ａｃｔｉｖｅ ｍａｔｒｉｘ ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ）、エスラムＳＲＡＭ、プロジェクタ、およびコンパクトイメージセンサなど、様々な領域において、幅広く採用されている。
【０００３】
現在のポリシリコンＴＦＴは、表面構造が粗いため、素子の電気的特性（ブレークダウン電界、漏電、閾値下の振れ、臨界電圧、および電子／ホールの移動率等）に悪影響を及ぼす。また、ポリシリコンの粒子が大きくなるほど、表面が粗くなるため、状況はさらに悪化する。
【０００４】
ポリシリコンの表面粗さは、製品の品質に直接影響を及ぼす。例えば、半導体製造工程において、ゲート酸化層をポリシリコン上に形成する場合、図１で示されるように、ポリシリコン層２の厚さが不均衡なため、その上部に形成されたゲート酸化層１の厚さも不均一になり、ポリシリコン層２中の隆起により、局部で大きい電界を形成し、ゲート酸化層１がブレークダウンし易くなり、漏電を増加させ、素子の信頼度に影響を与える。特に、薄いゲート酸化層を形成する場合では、さらに深刻な問題となる。
【０００５】
さらに、フォトグラフィ工程において、ポリシリコンの表面の凹凸により、光散乱が生じ、尺寸定義を誤らせるため、工程中のパターン定義を困難にする。
【０００６】
ポリシリコンの表面粗さに関して、化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）が提案されている（例えば、非特許文献１参照）。これによると、ＣＭＰにより、ポリシリコンの表面粗さは９０Åから３７Åに減少し、電子／ホール移動度、臨界電圧、閾値下の振れを改善することができる。
【０００７】
また、ＣＭＰにより改善されたポリシリコン表面粗さが、ＴＦＴ素子性能の効果を向上させることが開示されている（例えば、非特許文献２参照）。
【０００８】
しかし、これらの方法では、大面積のポリシリコンの量産には適しておらず、ポリシリコンＴＦＴの発展に伴い、大面積の基板（１ｍ×１ｍ、あるいは、それ以上）を用いて、大量に、尺寸の素子（例えば、低温ポリシリコンＬＴＰＳ ＴＦＴなどの小さい素子）を製造する方法としては適さない。また、ＣＭＰ後の表面粗さは、３０〜４０Åもあり、尺寸が極小化する趨勢下で、ポリシリコンの表面をさらに滑らかにする必要がある。
【０００９】
したがって、未だ、大面積のポリシリコンの平坦化工程に適応できる方法であって、表面粗さを減少できる方法はない。
【００１０】
【非特許文献１】
Ｃ．Ｙ．Ｃｈａｎｇら、米国電気電子技術者協会ＩＥＥＥ（ｉｎｔｅｒｎａｔｉｏｎａｌ ｅｌｅｃｔｒｉｃａｌ ａｎｄ ｅｌｅｃｔｒｏｎｉｃ ｅｎｇｉｎｅｅｒｉｎｇ）の電子装置レター（ｅｌｅｃｔｒｏｎ ｄｅｖｉｃｅ ｌｅｔｔｅｒ）１９９６年３月、ＶＯＬ．１７、Ｎｏ３、“Ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｂｙ ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｅｄ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｆｉｌｍ”研究報告
【非特許文献２】
Ａｌａｉｎ Ｃ．Ｋ．Ｃｈａｎら、ＩＥＥＥ電子装置会議１９９９議事録、“Ｉｍｐｒｏｖｅ Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ） Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｎ ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌｌｙ ｐｏｌｉｓｈｅｄ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｆｉｌｍ”研究報告
【００１１】
【発明が解決しようとする課題】
本発明は、大面積のポリシリコン表面に応用出来る、ポリシリコンの平坦化方法および該方法により得られたポリシリコンからなる薄膜トランジスタを提供する。
【００１２】
【課題を解決するための手段】
すなわち、本発明は、基板の表面にポリシリコンを形成する工程、エッチングにより表面粗さを減少させる工程、および該ポリシリコン表面をレーザーアニールにより平坦化する工程からなるポリシリコンの平坦化方法に関する。
【００１３】
エッチングが、ドライエッチングであることが好ましい。
【００１４】
エッチングが、湿式エッチングであることが好ましい。
【００１５】
湿式エッチングの溶剤が、緩衝酸化エッチング溶液または希フッ化水素酸であることが好ましい。
【００１６】
湿式エッチング溶剤が、緩衝酸化エッチング溶液と水からなり、その混合比率が、１：３００〜１：０であることが好ましい。
【００１７】
希フッ化水素酸が、フッ化水素と水を１：６００〜１：１で混合したものであることが好ましい。
【００１８】
湿式エッチングの時間が、６００秒以下であることが好ましい。
【００１９】
ドライエッチングが、ＣＦ４ガスを用いたプラズマエッチングであることが好ましい。
【００２０】
レーザーアニールのレーザーパルスの波長が、１５７〜３５１ｎｍであることが好ましい。
【００２１】
レーザーアニールのレーザーパルスの時間が、１０ｎｓ〜１ｍｓであることが好ましい。
【００２２】
レーザーアニールの基板の温度が、室温〜６００℃であることが好ましい。
【００２３】
レーザーアニールのレーザーパルスの周波数が、１Ｈｚ〜４００Ｈｚであることが好ましい。
【００２４】
レーザーアニールのエネルギー密度が、ポリシリコンを完全に溶解する限界エネルギー密度より低いことが好ましい。
【００２５】
レーザーアニールのエネルギー密度が、２５０〜３５０ｍＪ／ｃｍ２であることが好ましい。
【００２６】
基板が、ガラス、石英、シリコンウエハ、プラスチック、ＳＯＩであることが好ましい。
【００２７】
本発明は、前記方法により製造されたポリシリコンからなる薄膜トランジスタに関する。
【００２８】
【発明の実施の形態】
本発明のポリシリコン平坦化方法は、図２のフローチャートに示すように、４ポリシリコンの形成工程、５エッチングによる表面粗さ減少工程、および６ポリシリコン表面のレーザーアニールによる平坦化工程からなるポリシリコンの平坦化方法に関する。
【００２９】
本発明に使用される基板は、ガラス、石英、シリコンウェハ、プラスチック、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）があげられるが、これらに限定されるものではなく、本発明の方法は、表面にポリシリコンを形成できる基板であればどのようなものでも使用することができる。
【００３０】
ポリシリコンの形成工程により、表面にポリシリコンを形成した基板が提供される。ポリシリコンの形成方法は、レーザー結晶法あるいは、化学気相蒸着法などの方法があげられるが、これらに限定されるものではなく、一般的な形成方法であればいずれの方法も採用できる。また、ポリシリコンの形成工程により得られたポリシリコンの表面粗さは、約１００Å以下である。
【００３１】
つぎに、エッチングによる表面粗さ減少工程では、エッチングによりポリシリコンの表面を変化させ、自然酸化層、弱いボンディング部分、ポリシリコンの不純物などの不要物が除去され、表面粗さを初期的に減少することができる。エッチング方法としては、ドライエッチング、湿式エッチングがあげられる。
【００３２】
ドライエッチングの方法は、一般的な方法であれば特に限定されないが、中でもＣＦ４ガスによるプラズマエッチングが好ましい。
【００３３】
湿式エッチングにおいて使用される溶剤は、緩衝酸化エッチング（ｂｕｆｆｅｒｅｄ ｏｘｉｄｅ ｅｔｃｈａｎｔ、ＢＯＥ）溶液または希フッ化水素酸（ｄｉｌｕｔｅｄ ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ、ＤＨＦ）からなる溶剤が、ポリシリコン表面の自然酸化膜、表面の不純物、およびポリシリコンの結合が比較的弱い部分をエッチングすることができる点で好ましい。
【００３４】
ＢＯＥ溶液の組成は、ＮＨ４Ｆ（４０％）：ＨＦ（４９％）が１：１〜２００：１の混合溶液であることが好ましい。
【００３５】
ＢＯＥ溶液は、水で希釈することが好ましく、その混合比率は、ＢＯＥ溶液：水が、１：３００〜１：０が好ましい。
【００３６】
ＤＨＦは、フッ化水素と水を１：６００〜１：１で混合することが好ましい。
【００３７】
湿式エッチングの時間は、６００秒以下であることが好ましい。
【００３８】
ポリシリコン表面のレーザーアニールによる平坦化工程は、レーザーアニールによりポリシリコン表面を部分的に溶解して、格子構造が再構成され、表面が平坦化され、表面粗さを減少することができる。
【００３９】
使用するレーザーとしては、特に限定されるものではないが、エキシマレーザー（ｅｘｃｉｍｅｒ ｌａｓｅｒ）などがあげられる。
【００４０】
また、温度、圧力、レーザーエネルギー密度などのパラメータは、用いられる機器の型により異なるため、適宜調整することが好ましい。
【００４１】
例えば、複パルス位相は、９８％であることが好ましく、周囲の環境は、１ａｔｍの窒素雰囲気下であることが好ましい。
【００４２】
周波数は、１〜４００Ｈｚであることが好ましく、２００Ｈｚであることがより好ましい。
【００４３】
波長は、１５７〜３５１ｎｍが好ましく、３０８ｎｍであることがより好ましい。
【００４４】
エネルギー密度は、ポリシリコンが完全に溶解する限界エネルギー密度より低いことが好ましく、２５０〜３５０ｍＪ／ｃｍ２であることがより好ましい。
【００４５】
レーザーパルスの時間は、１０ｎｓ〜１ｍｓであることが好ましく、５５ｎｓであることがより好ましい。
【００４６】
基板の温度は、室温〜６００℃であることが好ましい。
【００４７】
本発明の方法によると、エッチングによりその表面構造を変化させ、自然酸化物、弱いボンディング部分、およびポリシリコンの不純物を除去して、表面粗さを初期的に減少させた後、レーザーアニール工程を施し、ポリシリコンを部分的に溶解させ、ポリシリコンの表面が再構築され、平坦化した表面を形成することができ、さらに、大面積のポリシリコン表面に適用することが出来るという長所がある。また、本発明の方法により得られたポリシリコンからなる薄膜トランジスタは、表面が平坦化されたポリシリコンを用いるため、素子の電気的特性（ブレークダウン電界、漏電、閾値下の振れ、臨界電圧、および電子／ホールの移動率等）に優れる。
【００４８】
【実施例】
以下、実施をあげて本発明をさらに詳しく説明するが、本発明はかかる実施例のみに限定されるものではない。
【００４９】
実施例１
ポリシリコンを形成したガラス基板を、ＢＯＥ溶液（ＢＯＥ溶液：ＮＨ４Ｆ（４０％）：ＨＦ（４９％）＝２０：１）に３００秒間浸漬し、エッチングを行った。その後、エキシマレーザー（レーザーパルスの波長３０８ｎｍ、時間５５ｎｓ、周波数２００Ｈｚ、エネルギー密度３５０ｍＪ／ｃｍ２、基板の温度２５℃）により表面平坦化を行った。図３（ａ）は、平坦化される前のポリシリコンのＴＥＭ観察図（×１０００００倍）であり、図３（ｂ）は、表面粗さが減少したポリシリコンのＴＥＭ観察図である。これより、未処理のポリシリコン（ａ）の隆起は、（ｂ）の平坦な状態になり、ポリシリコンとゲート酸化層間の隆起がなく、滑らかなポリシリコン表面が得られることが分かる。また、図４（ａ）は、平坦化される前のポリシリコンのＡＦＭの立体図（表面粗さは、約１２０Å）であり、図４（ｂ）は、表面粗さが減少したポリシリコンのＡＦＭの立体図（表面粗さは、約１８Å）である。これより、ポリシリコンの表面粗さは、１２０Åから１８Åに減少し、未処理の状態のわずか１５％まで減少することがわかる。
【００５０】
また、図５にレーザーパルスのエネルギー密度を変化させた結果を示す。未処理のポリシリコン（丸印）は、エッチング（三角印）およびレーザーアニール（四角印）工程後、ポリシリコン表面粗さが、未処理状態と比較して、３０〜９５％減少し、２０Å以下まで減少する。ＣＭＰを用いる公知の方法（表面粗さ減少率５０％）と比較して、本発明において提供される方法は、ポリシリコンを平坦化するとき、優れた効果を提供する。
【００５１】
【発明の効果】
本発明の平坦化方法は、大面積のポリシリコン表面に応用出来、平坦化されたポリシリコンおよび該方法により得られたポリシリコンからなる薄膜トランジスタを提供することができる。
【図面の簡単な説明】
【図１】ポリシリコンとゲート酸化層のＴＥＭ観察画像である。
【図２】本発明の方法のフローチャートである。
【図３】（ａ）平坦化される前のポリシリコンのＴＥＭ観察像である。（ｂ）表面粗さが減少したポリシリコンのＴＥＭ観察像である。
【図４】（ａ）平坦化される前のポリシリコンのＡＦＭ観察像である。（ｂ）表面粗さが減少したポリシリコンのＡＦＭ観察像である。
【図５】未処理、エッチング後、レーザーアニール後のポリシリコン膜の表面粗さを示す図である。
【符号の説明】
１ ゲート酸化層
２ ポリシリコン層
３ 基板
４ ポリシリコンの形成工程
５ エッチングによる表面粗さ減少工程
６ ポリシリコン表面のレーザーアニールによる平坦化工程
Claims (16)
- 基板の表面にポリシリコンを形成する工程、エッチングにより表面粗さを減少させる工程、および該ポリシリコン表面をレーザーアニールにより平坦化する工程からなるポリシリコンの平坦化方法。
- エッチングが、ドライエッチングである請求項１記載のポリシリコンの平坦化方法。
- エッチングが、湿式エッチングである請求項１記載のポリシリコンの平坦化方法。
- 湿式エッチングの溶剤が、緩衝酸化エッチング溶液または希フッ化水素酸である請求項３記載のポリシリコンの平坦化方法。
- 湿式エッチング溶剤が、緩衝酸化エッチング溶液と水からなり、その混合比率が、１：３００〜１：０である請求項３記載のポリシリコンの平坦化方法。
- 希フッ化水素酸が、フッ化水素と水を１：６００〜１：１で混合したものである請求項４記載のポリシリコンの平坦化方法。
- 湿式エッチングの時間が、６００秒以下である請求項３、４、５または６記載のポリシリコンの平坦化方法。
- ドライエッチングが、ＣＦ４ガスを用いたプラズマエッチングである請求項２記載のポリシリコンの平坦化方法。
- レーザーアニールのレーザーパルスの波長が、１５７〜３５１ｎｍである請求項１、２または３記載のポリシリコンの平坦化方法。
- レーザーアニールのレーザーパルスの時間が、１０ｎｓ〜１ｍｓである請求項１、２または３記載のポリシリコンの平坦化方法。
- レーザーアニールの基板の温度が、室温〜６００℃である請求項１、２または３記載のポリシリコンの平坦化方法。
- レーザーアニールのレーザーパルスの周波数が、１Ｈｚ〜４００Ｈｚである請求項１、２または３記載のポリシリコンの平坦化方法。
- レーザーアニールのエネルギー密度が、ポリシリコンを完全に溶解する限界エネルギー密度より低いエネルギー密度である請求項１、２または３記載のポリシリコンの平坦化方法。
- レーザーアニールのエネルギー密度が、２５０〜３５０ｍＪ／ｃｍ２である請求項１、２または３記載のポリシリコンの平坦化方法。
- 基板が、ガラス、石英、シリコンウエハ、プラスチック、ＳＯＩである請求項１、２または３記載のポリシリコンの平坦化方法。
- 請求項１、２または３記載の方法により得られたポリシリコンからなる薄膜トランジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091121425A TWI301641B (ja) | 2002-09-19 | 2002-09-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004111912A true JP2004111912A (ja) | 2004-04-08 |
Family
ID=31989760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003181382A Pending JP2004111912A (ja) | 2002-09-19 | 2003-06-25 | ポリシリコンの平坦化方法およびその方法から得られるポリシリコンからなる薄膜トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040055999A1 (ja) |
| JP (1) | JP2004111912A (ja) |
| TW (1) | TWI301641B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007210191A (ja) * | 2006-02-09 | 2007-08-23 | Toppan Printing Co Ltd | モールドの欠陥修正方法及びモールド |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI290768B (en) * | 2003-06-05 | 2007-12-01 | Au Optronics Corp | Method for manufacturing polysilicon film |
| TWI306667B (en) * | 2004-09-07 | 2009-02-21 | Ind Tech Res Inst | Method of fabricating planarized poly-silicon thin film transistors |
| CN100382255C (zh) * | 2004-09-24 | 2008-04-16 | 财团法人工业技术研究院 | 平坦多晶硅薄膜晶体管的制作方法 |
| SG121918A1 (en) * | 2004-10-27 | 2006-05-26 | Sony Corp | A method and system of treating a surface of a fabricated microcomponent |
| US7579654B2 (en) * | 2006-05-31 | 2009-08-25 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
| TWI325613B (en) * | 2006-07-20 | 2010-06-01 | Ind Tech Res Inst | Memory cell and fabricating method thereof |
| JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
| JP5250228B2 (ja) * | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5452900B2 (ja) * | 2007-09-21 | 2014-03-26 | 株式会社半導体エネルギー研究所 | 半導体膜付き基板の作製方法 |
| JP5490393B2 (ja) * | 2007-10-10 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| US8377804B2 (en) * | 2008-10-02 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
| US9455350B2 (en) | 2014-03-25 | 2016-09-27 | National Applied Research Laboratories | Transistor device structure that includes polycrystalline semiconductor thin film that has large grain size |
| CN105513959A (zh) | 2016-01-04 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202278A (en) * | 1991-09-10 | 1993-04-13 | Micron Technology, Inc. | Method of forming a capacitor in semiconductor wafer processing |
| US6393042B1 (en) * | 1999-03-08 | 2002-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Beam homogenizer and laser irradiation apparatus |
| JP4101409B2 (ja) * | 1999-08-19 | 2008-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2002043274A (ja) * | 2000-07-25 | 2002-02-08 | Kanto Chem Co Inc | ポリシリコン膜の表面処理剤及びそれを用いたポリシリコン膜の表面処理方法 |
-
2002
- 2002-09-19 TW TW091121425A patent/TWI301641B/zh not_active IP Right Cessation
-
2003
- 2003-02-05 US US10/358,184 patent/US20040055999A1/en not_active Abandoned
- 2003-06-25 JP JP2003181382A patent/JP2004111912A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007210191A (ja) * | 2006-02-09 | 2007-08-23 | Toppan Printing Co Ltd | モールドの欠陥修正方法及びモールド |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI301641B (ja) | 2008-10-01 |
| US20040055999A1 (en) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004111912A (ja) | ポリシリコンの平坦化方法およびその方法から得られるポリシリコンからなる薄膜トランジスタ | |
| JP5038326B2 (ja) | 半導体素子の製造方法 | |
| KR20080101653A (ko) | 반도체 기판 및 반도체 장치 및 그 제조 방법 | |
| US20060043072A1 (en) | Method for planarizing polysilicon | |
| JP2000012864A (ja) | 半導体装置の作製方法 | |
| TW200937508A (en) | Substrate provided with semiconductor films and manufacturing method thereof | |
| JP4162211B2 (ja) | シリコンウエハの洗浄方法および洗浄されたシリコンウエハ | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| US20060145158A1 (en) | Poly-crystalline silicon thin film transistor | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| US20060051905A1 (en) | Method of fabricating planarized poly-silicon thin film transistors | |
| JP2011135054A (ja) | Ｓｏｉ基板の作製方法およびｓｏｉ基板 | |
| WO2017136984A1 (zh) | N型薄膜晶体管的制作方法 | |
| JP2007158371A (ja) | 半導体装置の作製方法 | |
| JP4286692B2 (ja) | ポリシリコン結晶化の制御方法 | |
| US20100173472A1 (en) | Method for manufacturing soi substrate and method for manufacturing semiconductor device | |
| KR20060120765A (ko) | 반도체 장치의 제조 방법 | |
| US6482682B2 (en) | Manufacturing method for improving reliability of polysilicon thin film transistors | |
| JP2004056099A (ja) | 窒化珪素膜、並びに半導体装置及びその作製方法 | |
| US8815657B2 (en) | Method of manufacturing semiconductor device | |
| JP4282391B2 (ja) | 半導体装置の製造方法 | |
| CN104851802B (zh) | 一种半导体器件及其制作方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JP3302228B2 (ja) | Ｓｏｉ基板の作製方法 | |
| US10886121B2 (en) | Methods of reducing silicon consumption, methods of forming a semiconductor structure, and methods of forming isolation structures |