JP2004095798A

JP2004095798A - ｐ型のＩＩＩ族窒化物半導体コンタクト層上に積層電極を製造する方法およびｐ型積層電極

Info

Publication number: JP2004095798A
Application number: JP2002254094A
Authority: JP
Inventors: Kunihiro Takatani; 高谷　邦啓; Shinya Ishida; 石田　真也; Hiroshi Harima; 播磨　弘; Eiji Kurimoto; 栗本　英治
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-08-30
Filing date: 2002-08-30
Publication date: 2004-03-25
Anticipated expiration: 2022-08-30
Also published as: JP4301784B2

Abstract

【課題】ＩＩＩ族窒化物半導体のｐ型オーミック電極であるＡｕ／Ｐｄ／Ｐｄ−Ｇａ積層電極において、電極特性そのものが不安定化するとともに、長期間にわたる電流注入により、電極のコンタクト抵抗の経時的増大が生じ、電極部分における電圧降下の増加およびそれに伴う半導体素子の動作電圧の増加を招き、素子の長寿命化を妨げる要因となっていた。
【解決手段】ｐ型のＩＩＩ族窒化物半導体コンタクト層上に、Ｐｄ、Ｍｏの順に金属層を積層し、熱処理を施し、その後にＭｏ、Ａｕを順次積層して、Ａｕ／Ｍｏ／Ｐｄ／Ｐｄ−Ｇａ積層電極構造を形成する。Ｍｏ／Ｐｄ積層構造体で熱処理することで、Ｐｄ層とＩＩＩ族窒化物半導体界面にＰｄ−Ｇａ化合物が形成されるとともに、ＩＩＩ族窒化物半導体のキャリア濃度が増大し、電極とＩＩＩ族窒化物半導体の間のコンタクト抵抗が低く保たれる。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の積層電極に関する。さらに詳しくは、たとえば半導体レーザダイオードに代表されるようなＩＩＩ族窒化物半導体装置における積層電極の好適な製造方法およびその方法により製造される積層電極に関する。
【０００２】
【従来の技術】
ＩＩＩ族窒化物半導体であって、たとえばＩｎ_ｘＧａ_ｙＡｌ_ｚＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ＜１、０＜ｙ≦１、０≦ｚ＜１）で表わされるＧａＮ系化合物半導体（以下、単にＧａＮ系半導体と記す。）は、大きなエネルギバンドギャップや高い熱的安定性を有し、またその組成を調節することによってバンドギャップ幅を制御することも可能である。したがって、ＧａＮ系半導体は、発光素子や高温デバイスをはじめとして、さまざまな半導体デバイスに応用可能な材料として期待されている。なかでも、ＧａＮ系半導体を用いた発光ダイオードでは、青から緑の光波長域で数ｃｄ級の光度を有するデバイスが既に開発されて実用化されている。また、大容量光ディスクメディアに対するピックアップ用光源として、ＧａＮ系半導体を用いたレーザダイオードの実用化が研究開発の目標になりつつある。
【０００３】
このようなＩＩＩ族窒化物半導体を用いたデバイスのうち、特に発光ダイオードや半導体レーザではｐ型電極において低抵抗オーミック特性を得ることが難しく、技術的課題として一般に認識されている。これに対する対策として、本発明者らは、Ａｕ層／Ｐｄ層／ＰｄとＧａとの反応物層からなる３層構造の積層電極（以下、単にＡｕ／Ｐｄ／Ｐｄ−Ｇａ積層電極と記す。）を提案してきた（特開平１０−３０３５０４号公報）。
【０００４】
このようなＡｕ／Ｐｄ／Ｐｄ−Ｇａ積層電極は、ＩＩＩ族窒化物半導体コンタクト層上にたとえば以下のような手順に基づいて形成することができる。なお以下では、ＩＩＩ族窒化物半導体としてＧａＮ半導体を例にとり説明する。
【０００５】
まず、電極に接触するコンタクト層となるＧａＮ層を適当な基板上に結晶成長させる。結晶成長手法としては有機金属気相成長（ＭＯＣＶＤ）法を使用し、成長時にｐ型ドーパントとしてＭｇをドーピングすることが一般的である。続いて、ＧａＮ層をＮ_２雰囲気下で熱処理しＭｇドーパントを活性化させ、ＧａＮ層の導電型をｐ型とする。このようにして形成したｐ型ＧａＮ層上に、ＰｄおよびＡｕを順次成膜する。これらの成膜には電子ビーム（ＥＢ）真空蒸着法のほか、高周波スパッタリング法などが用いられる。
【０００６】
そしてそれぞれの層の成膜後、電極のオーミック化と低抵抗化を促進するために熱処理を実施する。熱処理は、例えば真空雰囲気下で５００℃の温度で１０分間の処理とする。この熱処理によりＰｄ層の一部とｐ型ＧａＮ層の一部とがその界面で反応して反応物を生成し、このＰｄとＧａとの反応物層（以下、単にＰｄ−Ｇａ層と記す。）がｐ型ＧａＮ層とＰｄ層との間に形成されることによって、最終的にＡｕ／Ｐｄ／Ｐｄ−Ｇａ積層電極構造が形成されるのである。
【０００７】
ここで、Ａｕ／Ｐｄ／Ｐｄ−Ｇａ積層電極構造におけるそれぞれの層の作用について述べる。
【０００８】
まず、上記Ｐｄ層は第１の電極層となるものであって、この積層電極構造の低抵抗な特性を決定付ける層であり、熱処理によりＧａＮ半導体のコンタクト層との間に反応物を形成することにより以下のＰｄ−Ｇａ層を形成する作用を有する。
【０００９】
上記で形成されるＰｄ−Ｇａ層は、ｐ型ＧａＮ半導体層と電極層の金属との間に本質的に存在する大きなエネルギー障壁（ショットキー障壁）を緩和し、電流キャリアの通過をできるだけ容易にし、電極特性を低抵抗に導く作用を有する。
【００１０】
次に、上記Ａｕ層は、第２の電極層として最表面に成膜されるものであって電極の電気的特性には関係しないが、Ａｕ／Ｐｄ／Ｐｄ−Ｇａ積層電極構造が半導体素子に実装されたときに給電線をワイヤボンディングするパッド部分として、あるいは電極面をＣｕブロックに溶着するための接着層として必要な層となる。
【００１１】
ところで、このようなＡｕ／Ｐｄ／Ｐｄ−Ｇａ積層電極は、前述の通りｐ型電極における低抵抗オーミック特性を得るために開発されたものであり、それ以前に存した従来構造の電極に比し優れた特性を有するものであるが、さらに次のような種々の問題点が存在しその更なる改善が必要とされていた。
【００１２】
すなわち、そのひとつは、上記Ｐｄ−Ｇａ層の形成に際してＰｄ層とｐ型ＧａＮ層との間の反応が２次元面内で不均一になるという問題である。該層が不均一になると電極特性そのものが不安定化したり、上記Ａｕ層の表面に凹凸が形成されるといった不都合が生じることになる。
【００１３】
さらに、別の問題は、電流を長期間通電し続けると素子動作電圧が増大するという問題である。この動作電圧の増大は、電極構造とｐ型ＩＩＩ族窒化物半導体コンタクト層の間のコンタクト抵抗の増大によってもたらされるものと考えられる。
【００１４】
【発明が解決しようとする課題】
本発明は、上記のような問題点を解決するためになされたものであって、その目的とするところは、Ａｕ／Ｐｄ／Ｐｄ−Ｇａ積層電極を改善し、電極特性が不安定化することがなくその信頼性に優れるとともに、長期間通電しても動作電圧（すなわちコンタクト抵抗）が増大することがないｐ型ＩＩＩ族窒化物半導体コンタクト層上の積層電極を提供することにある。
【００１５】
【課題を解決するための手段】
本発明者らは、上記の課題を解決するために鋭意検討を重ねたところ、前記Ｐｄ層等の電極層とＩＩＩ族窒化物半導体コンタクト層との界面で生じる反応物を安定化させるための層を別途形成するとともに、熱処理工程の順序を調整することにより上記問題が悉く解決できるとの知見を得、これらの知見に基づきさらに研究を重ねることによりついに本発明を完成するに至った。
【００１６】
すなわち、本発明はｐ型ＩＩＩ族窒化物半導体コンタクト層上に積層電極を製造する方法に関し、ｐ型不純物を含むＩＩＩ族窒化物半導体コンタクト層上に、Ｐｄ、Ｐｔ、Ｎｉ、Ｉｒ、Ｏｓ、ＲｈおよびＲｕからなる第１金属グループから選択された少なくとも１種類以上の金属を含む第１電極層と、Ｍｏ、Ｐｔ、Ｗ、Ｉｒ、ＲｈおよびＲｕからなる第２金属グループから選択された少なくとも１種類以上の金属を含む第２電極層と、をこの順で積層することにより第１次積層構造体を形成する工程と、該第１次積層構造体に対して３００℃〜９００℃の熱処理を施す工程と、熱処理を施された該第１次積層構造体の該第２電極層上に、ＡｕおよびＡｌからなる第３金属グループから選択された少なくとも１種類以上の金属を含む第３電極層を積層する工程と、を含むことを特徴としている。
【００１７】
また、本発明の積層電極を製造する方法は、熱処理を施された該第１次積層構造体の該第２電極層上に、さらに該第２金属グループから選択された少なくとも１種類以上の金属を含む第４電極層を積層させた後に、ＡｕおよびＡｌからなる第３金属グループから選択された少なくとも１種類以上の金属を含む第３電極層を積層する工程を含むことを特徴とすることができる。
【００１８】
また、本発明の積層電極を製造する方法においては、熱処理を施す工程が、１．５Ｐａ以下の真空雰囲気、Ｎ_２雰囲気、またはＡｒ雰囲気のいずれかの雰囲気下で実施されることを特徴とすることができる。
【００１９】
また、本発明の積層電極を製造する方法においては、第１電極層の厚さが、１〜５００ｎｍの範囲にあることを特徴とすることができる。
【００２０】
また、本発明の積層電極を製造する方法においては、第２電極層の厚さが、１〜５００ｎｍの範囲にあることを特徴とすることができる。
【００２１】
また、本発明の積層電極を製造する方法においては、ＩＩＩ族窒化物半導体コンタクト層が、ＡｓまたはＰの少なくとも一方を含むことを特徴とすることができる。
【００２２】
また、本発明の積層電極を製造する方法においては、第４電極層の厚さが、１〜５００ｎｍの範囲にあることを特徴とすることができる。
【００２３】
一方、本発明のｐ型積層電極は、ｐ型不純物を含むＩＩＩ族窒化物半導体コンタクト層上のｐ型積層電極であって、該ｐ型積層電極が、該ｐ型不純物を含むＩＩＩ族窒化物半導体コンタクト層上に、ＩＩＩ族窒化物半導体コンタクト層に含まれるＩＩＩ族元素と下記第１電極層に含まれる金属との反応物からなる界面反応層と、Ｐｄ、Ｐｔ、Ｎｉ、Ｉｒ、Ｏｓ、ＲｈおよびＲｕからなる第１金属グループから選択された少なくとも１種類以上の金属からなる第１電極層と、Ｍｏ、Ｐｔ、Ｗ、Ｉｒ、ＲｈおよびＲｕからなる第２金属グループから選択された少なくとも１種類以上の金属からなる第２電極層と、ＡｕおよびＡｌからなる第３金属グループから選択された少なくとも１種類以上の金属からなる第３電極層と、をこの順で積層してなる多層構造体であることを特徴としている。
【００２４】
また、本発明のｐ型積層電極は、該第２金属グループから選択された少なくとも１種類以上の金属からなる第４電極層が、第２電極層と第３電極層との間に形成されていることを特徴とすることができる。
【００２５】
また、本発明のｐ型積層電極は、界面反応層の厚さが、１〜１０ｎｍの範囲にあることを特徴とすることができる。
【００２６】
また、本発明のｐ型積層電極は、第１電極層の厚さが、１〜５００ｎｍの範囲にあることを特徴とすることができる。
【００２７】
また、本発明のｐ型積層電極は、第２電極層の厚さが、１〜５００ｎｍの範囲にあることを特徴とするかとができる。
【００２８】
また、本発明のｐ型積層電極は、第３電極層の厚さは、５０ｎｍ〜５μｍの範囲にあることを特徴とすることができる。
【００２９】
また、本発明のｐ型積層電極は、ＩＩＩ族窒化物半導体コンタクト層が、ＡｓあるいはＰの少なくとも一方を含むことを特徴とすることができる。
【００３０】
また、本発明のｐ型積層電極は、第４電極層の厚さが、１〜５００ｎｍの範囲にあることを特徴とすることができる。
【００３１】
また、本発明にかかる半導体素子は、ｐ型積層電極が、ＩＩＩ族窒化物半導体から構成される半導体素子であって、上記のｐ型積層電極を具備することを特徴としている。
【００３２】
また、本発明の半導体素子は、上記のｐ型積層電極を具備する半導体発光素子であって、該半導体発光素子の発光層にＡｓあるいはＰの少なくとも一方が含まれることを特徴とすることができる。
【００３３】
以下、本発明が上記構成を採用するに至った技術的背景を説明する。
本発明者らは、前述のＰｄ−Ｇａ層が不安定化するのはＰｄ層とＧａＮ層との間の界面反応が２次元面内で不均一になることに起因すると考え、Ｍｏ等を含む層をこのＰｄ層上に設けるとかかる不均一化が抑制されることを見出し、これにより電極構造の特性ばらつきの低減や、電極表面の凹凸の抑制等に効果をあげることに成功した。しかしながら、これだけでは電流を長時間に亘り通電し続けた場合に生じる動作電圧の増大を抑止することはできなかった。この動作電圧の増大の原因は電極構造とｐ型ＩＩＩ族窒化物半導体コンタクト層の間のコンタクト抵抗の増大によってもたらされると考えられる。そして、このコンタクト抵抗の増大の原因のひとつとして、電極構造とｐ型ＩＩＩ族窒化物半導体コンタクト層との界面付近のＨ元素の経時的増大が影響していることが、本発明者らの検討により明らかとなった。
【００３４】
前述の通り、積層電極におけるＰｄ層は、Ｐｄ−Ｇａ層を形成して電極特性を低抵抗に導く作用を有する。しかしＰｄ層には、この作用に加え電極直下部および周辺部の水素（Ｈ）元素を吸収し、半導体コンタクト層の低抵抗化を促進するとともに、積層電極のコンタクト抵抗の低減を促進するという効果をも奏していることが、本発明者らの研究により明らかとなった。
【００３５】
一般的に、ＭＯＣＶＤ法により成膜されるＭｇドープＧａＮ層には、Ｍｇ元素と結合する形で大量のＨ元素が含まれている。このＨ元素は、Ｍｇ元素が膜中で活性化してドーパントとして機能することを妨げる作用があることが判明した。このことから、膜中のＨ元素をより低減することができれば、Ｍｇ元素の活性化を促進してアクセプタ濃度の増大、ひいてはキャリア濃度の増大につながる。積層電極では、Ｐｄ層がこのＨ元素を効果的に吸収し、コンタクト層中のキャリア濃度を増大させ、ｐ型ＧａＮ層の抵抗率を小さくするとともに、ショットキー障壁の空乏層幅を狭めて積層電極のコンタクト抵抗を低抵抗に導く作用を奏していることが明らかとなった。
【００３６】
しかし、一旦Ｐｄ層中に吸収されたＨ元素が長期間にわたる電極への通電にともない、逆に半導体コンタクト層側に放出されて積層電極と半導体コンタクト層界面でのＨ元素を増大させ、積層電極のコンタクト抵抗も経時的に増大することが判明した。
【００３７】
そこで、本発明者らは、該界面でのＨ元素の増大を防止しこの積層電極におけるコンタクト抵抗の経時的増大という問題を解決するために、ＩＩＩ族窒化物半導体のコンタクト層表面側から順に前記Ｐｄを含む層、Ｍｏ等を含む層を積層することにより第１次積層構造体を形成し、この第１次積層構造体に対して熱処理を施してＭｏ等を含む層／Ｐｄ等を含む層／界面反応層を実質的に形成させた後、さらにＭｏ等を含む層あるいはＡｕ等を含む層を積層して、最終的にＡｕ等を含む層／Ｍｏ等を含む層／Ｐｄ等を含む層／界面反応層からなる積層電極としたものである。
【００３８】
前述の通りＰｄ層による半導体コンタクト層からのＨ元素の吸収は、主として熱処理工程により生じる現象であると考えられるが、従来の工程のようにＡｕ層を積層した後に熱処理を施したのでは、吸収されたＨ元素の大部分はＰｄ層中に留まるものと考えられる。そこで本発明は、熱処理を施す時期を変更しＡｕ等を含む層を形成する前に熱処理を施すことによりＰｄ等を含む層にＨ元素を留めることなく電極の外側へＨ元素を放出させる割合を高めようとするものである。また、これにより半導体コンタクト層から吸収するＨ元素の量も、従来の工程と比較すると多くなることが期待できる。
【００３９】
一方、熱処理後にさらにＭｏ等を含む層あるいはＡｕ等を含む層を積層することにより、Ｐｄ等を含む層と外気との間に非常に分厚いＡｕ等を含む層が介在することによって、この層が一種の保護層として機能し、外気側からＨ元素がＰｄ層に吸収されることを抑制する作用が得られる。
【００４０】
【発明の実施の形態】
以下、本発明についてさらに詳細に説明する。
【００４１】
＜ＩＩＩ族窒化物半導体コンタクト層＞
本発明におけるＩＩＩ族窒化物半導体は、化合物半導体として従来公知のＩＩＩ族窒化物半導体であれば特に限定することなく、何れのものも対象とすることができる。たとえば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ、ＡｌＮ、ＩｎＮなど、一般式Ｉｎ_ｘＧａ_ｙＡｌ_ｚＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表されるものであれば対象となる。また、これらのＩＩＩ族窒化物半導体は、Ｖ族元素としてＡｓまたはＰの少なくとも一方を含むことができる。
【００４２】
一方、この半導体に含まれるｐ型不純物としては、ｐ型ドーパントとして従来公知のものであれば特に限定することなく、何れのものがドープされていても差し支えない。たとえば、Ｍｇ、Ｚｎ、Ｂｅ等を挙げることができる。
【００４３】
そして、ｐ型のＩＩＩ族窒化物半導体における、積層電極に接触するコンタクト層の形成は、たとえば適当な基板上に結晶成長させること等により行なうことができる。該結晶成長手法としては、たとえば適当な基板としてサファイア基板を用い、ＭＯＣＶＤ法等を採用するとともに結晶成長時にｐ型ドーパントとしてＭｇ等をドーピングすることができる。そしてその後引き続いて、当該半導体層を例えばＮ_２雰囲気下、４００〜８００℃で１〜３００分間の加熱を施し、Ｍｇドーパントを活性化させることにより当該半導体のコンタクト層の導電型をｐ型とすることができる。上記の加熱の雰囲気はＮ_２が１００％でなくとも、ＡｒやＯ_２が含まれていてもコンタクト層の形成に特に問題はない。
【００４４】
＜第１電極層＞
本発明における第１電極層とは、前記半導体のコンタクト層上に形成される電極層をいう。該第１電極層はＰｄ、Ｐｔ、Ｎｉ、Ｉｒ、Ｏｓ、ＲｈおよびＲｕからなる第１金属グループから選択された少なくとも１種類以上の金属を含む層である。該第１電極層は従来の積層電極におけるＰｄ層と同様の効果を示すものであり、この点Ｐｄを含むことが好ましいが、Ｐｔ、Ｎｉ、Ｉｒ、Ｏｓ、Ｒｈ、Ｒｕなどの単体金属あるいはこれらの合金についても同様の効果が示されるため使用することができる。このような第１電極層は、従来公知の方法により形成することができ特に限定されることはないが、たとえば上記の単体金属あるいは合金を電子ビーム（ＥＢ）真空蒸着法、高周波スパッタリング法等により成膜することによって、１〜５００ｎｍ、好ましくは１〜１００ｎｍの厚さを有するようにして形成することができる。該厚さがこのような範囲にあれば、オーミック性は良好でありコンタクト抵抗もほぼ一定の安定した特性を得ることができる。逆にその厚さが１ｎｍ未満の場合には、熱処理後に形成されるはずの後述の界面反応層が十分に形成されず、良好なオーミック特性が得られない。また、その厚さが５００ｎｍを超えると積層構造がはがれやすくなる傾向があるため好ましくない。
【００４５】
＜界面反応層＞
本発明における界面反応層とは、前記半導体のコンタクト層に含まれるＩＩＩ族元素と上記第１電極層に含まれる金属とが、後述の熱処理により反応することによりその反応物がこれら両層の界面部分に積層したものである。このような界面反応層は、該コンタクト層と第１電極層との間に存するエネルギ障壁（ショットキー障壁）を緩和し、電流キャリアの通過をできるだけ容易にして電極特性を低抵抗に導く作用を奏する。このような界面反応層は、後述の熱処理等の条件にもよるが通常１〜１０ｎｍ程度の厚さの範囲で形成される。１ｎｍ未満の場合には、前記効果を十分に示すことができず、また１０ｎｍを超えると２次元面内で界面反応が不均一に生じやすくなり、またそのことが電極表面の凹凸をもたらす、という不都合を生じるため好ましくない。
【００４６】
＜第２電極層＞
本発明における第２電極層とは、上記の第１電極層上に形成される電極層をいう。該第２電極層はＭｏ、Ｐｔ、Ｗ、Ｉｒ、ＲｈおよびＲｕからなる第２金属グループから選択された少なくとも１種類以上の金属を含む層である。該第２電極層は、前述のｐ型のＩＩＩ族窒化物半導体のコンタクト層と上記第１電極層との界面で生じる界面反応物が不安定化するのを防止する作用を有し、これにより電極構造の特性ばらつきの低減や、電極表面の凹凸の抑制等の作用を有するものである。このような作用を奏するものとして、Ｍｏを含むことが好ましいが、Ｐｔ、Ｗ、Ｉｒ、Ｒｈ、Ｒｕなどの単体金属あるいはこれらの合金についても同様の効果が示されるため使用することができる。このような第２電極層は、従来公知の方法により形成することができ特に限定されることはないが、たとえば上記の単体金属あるいは合金をＥＢ真空蒸着法、高周波スパッタリング法等により成膜することによって、１〜５００ｎｍ、好ましくは１〜３００ｎｍの厚さを有するようにして形成することができる。その厚さがこのような範囲にあれば、オーミック性は良好であり接触抵抗もほぼ一定の安定した特性を得ることができる。逆にその厚さが１ｎｍ未満の場合には、前記効果が十分でなく、界面反応層の形成が一様になされず電極表面に凹凸が生じ、このような凹凸は電気特性に直接影響を及ぼすことは少ないが、半導体素子の電極に適用された場合、給電線や電極自体の剥がれなどの生産歩留まり上の問題を引き起こすことがあり好ましくない。また、その厚さが５００ｎｍを超える場合には、積層構造がはがれやすくなる傾向にあるため好ましくなく、さらにｐ型ＧａＮコンタクト層のキャリア濃度増大の観点からも、その効果が急に無くなるため好ましくない。
【００４７】
＜第３電極層＞
本発明における第３電極層とは、上記の第２電極層、あるいは後述の第４電極層が形成される場合にはその第４電極層上に形成される電極層をいう。該第３電極層はＡｕおよびＡｌからなる第３金属グループから選択された少なくとも１種類以上の金属を含む層である。該第３電極層は、電極の電気的特性にはあまり関係せず、半導体素子に実装されたときに給電線をワイヤボンディングするパッド部分として、あるいは電極面をＣｕブロックに溶着するための接着層としての作用を奏する。またこの作用とともに一種の保護層としても作用し、外気側から上述の第１電極層等へＨ元素が侵入するのを防止する作用をも奏する。このような作用を奏するものとして、Ａｕを含むことが好ましいが、Ａｌあるいはこれらの合金についても同様の効果が示されるため使用することができる。このような第３電極層は、従来公知の方法により形成することができ特に限定されることはないが、たとえば上記の単体金属あるいは合金をＥＢ真空蒸着法、高周波スパッタリング法等によって、５０ｎｍ〜５μｍ、好ましくは１００ｎｍ〜１μｍの厚さを有するようにして形成することができる。５０ｎｍ未満の場合には、ワイヤボンディングあるいはＣｕブロックへの溶着を容易に行なうことができなくなるので好ましくなく、また５μｍを超える場合は、必要十分な厚さを上回っておりそれ以上厚くしても経済的に不利となる。
【００４８】
＜第４電極層＞
本発明における第４電極層とは、必要に応じ上記の第２電極層上に形成される電極層をいう。該第４電極層はＭｏ、Ｐｔ、Ｗ、Ｉｒ、ＲｈおよびＲｕからなる前記第２金属グループから選択された少なくとも１種類以上の金属を含む層である。該第４電極層は、主として熱処理後の第１電極層／第２電極層の積層構造と前記第３電極層との間の密着性の確保と、第３電極層が第２電極層、第１電極層あるいは界面反応層側へ拡散するのを防止する作用を奏するものであるので、基本的には高融点を有する金属元素であればよい。したがって、この第４電極層は、第２電極層が例えばＭｏやＰｔなど第３電極層のＡｕに対してバリア層として働く金属を主成分とする場合には省略することもできる。このような第４電極層としては、特にＭｏを含むことが好ましいが、Ｐｔ、Ｗ、Ｉｒ、Ｒｈ、Ｒｕなどの単体金属あるいはこれらの合金についても同様の効果が示されるため使用することができる。このような第４電極層は、従来公知の方法により形成することができ特に限定されることはないが、たとえば上記の単体金属あるいは合金をＥＢ真空蒸着法、高周波スパッタリング法等により成膜することによって、１〜５００ｎｍ、好ましくは１０〜１００ｎｍの厚さを有するようにして形成することができる。１ｎｍ未満の場合には、第３電極層が拡散するのを有効に防止することができず、また５００ｎｍを超える場合には、はがれやすくなる傾向があるため好ましくない。また、第３電極層の拡散防止の観点からも、第４電極層の厚さは１〜５００ｎｍ程度であれば十分である。
【００４９】
＜製造方法＞
本発明の製造方法は、まず前述のｐ型不純物を含むＩＩＩ族窒化物半導体コンタクト層上に、前記第１金属グループから選択された少なくとも１種類以上の金属を含む第１電極層と、前記第２金属グループから選択された少なくとも１種類以上の金属を含む第２電極層と、をこの順で積層することにより第１次積層構造体を形成する。この場合の各層の形成方法は、前述の通りのものを採用することができる。
【００５０】
続いて、該第１次積層構造体に対して３００℃〜９００℃の熱処理を施す。この熱処理により前記界面反応層が形成される。この熱処理の温度が３００℃未満の場合、反応物の生成が不充分となる一方、９００℃を超える場合には、半導体コンタクト層の分解が生じ始めて高抵抗化したり、前記界面反応が極端に進んで制御することが困難になる、という現象が生じるため好ましくない。また、該熱処理は、１．５Ｐａ以下の真空雰囲気、Ｎ_２雰囲気、またはＡｒ雰囲気のいずれかの雰囲気下で実施することが好ましい。
【００５１】
次いで、熱処理を施された該第１次積層構造体の該第２電極層上に、厚さが５０ｎｍ〜５μｍのＡｕおよびＡｌからなる第３金属グループから選択された少なくとも１種類以上の金属を含む第３電極層を積層する。なお、必要に応じこの第３電極層を形成する前に、厚さが１〜５００ｎｍの前記第２金属グループから選択された少なくとも１種類以上の金属を含む第４電極層を形成し、その後その上に該第３電極層を形成することもできる。これらの層の形成方法は、前述の通りのものを採用することができる。
【００５２】
＜半導体素子＞
上記のようにして製造される本発明の積層電極は、レーザ素子や発光素子（ＬＥＤ）をはじめとして非常に広範囲の半導体素子の電極として用いることができる。
【００５３】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【００５４】
＜実施例１＞
図１〜３に基づき、本発明の積層電極の製造方法について説明する。
【００５５】
図１（Ａ）〜（Ｃ）は、本発明の積層電極の製造途中の状態を示す概略断面図である。まず、任意の半導体デバイスに含まれるｐ型のＩＩＩ族窒化物半導体のコンタクト層１０１として、サファイア基板１００上にｐ型ＧａＮ層を形成した。このｐ型ＧａＮ層１０１は、ＭＯＣＶＤ法によりＭｇをドープしたＧａＮ層をエピタキシャル成長させることによって形成した。このＧａＮ層には１０^１９／ｃｍ^３のＭｇが添加されており、Ｎ_２雰囲気下で加熱（８００℃で１０分間）することによりｐ型化処理を施すと、ｐ型ＧａＮコンタクト層１０１は２×１０^１７／ｃｍ^３のキャリア濃度を示した。
【００５６】
次に、ｐ型ＧａＮコンタクト層１０１の表面をアセトン及びエタノールまたはメタノールで有機洗浄するとともに、ＨＣｌ系エッチャントおよびＨＦ系エッチャントによる酸化物および炭素系不純物の除去を実施した後、ｐ型ＧａＮコンタクト層１０１上にＥＢ真空蒸着法により、第１電極層１０２として厚さ１５ｎｍのＰｄ層、第２電極層１０３として厚さ１５ｎｍのＭｏ層をそれぞれこの順で積層した（図１（Ａ））。
【００５７】
第１電極層１０２および第２電極層１０３の積層後、電極のオーミック化と低抵抗化を促進するため熱処理を実施した。熱処理は、真空度が１．５Ｐａ以下の真空雰囲気下とし、５００℃で１０分間の処理とした。この熱処理により、第１電極層１０２とｐ型ＧａＮコンタクト層１０１の界面付近で化合物反応が生じ、界面反応層１０２ａが形成された（図１（Ｂ））。
【００５８】
その後、第２電極層１０３の上に、さらに第４電極層１０４として厚さ１５ｎｍのＭｏ層および第３電極層１０５として厚さ２５０ｎｍのＡｕ層をそれぞれＥＢ真空蒸着法によってこの順で順次成膜し、本発明の積層電極構造が完成した（図１（Ｃ））。
【００５９】
図１（Ｃ）に示されているように、上記の製造工程により完成された電極構造の断面は、サファイア基板１００から順にｐ型ＧａＮ層１０１、界面反応層１０２ａ、Ｐｄからなる第１電極層１０２、Ｍｏからなる第２電極層１０３および第４電極層１０４、そしてＡｕからなる第３電極層１０５により構成されている。このうち、界面反応層１０２ａは、ＰｄとＧａの反応化合物を成分として含んでおり、その厚さは概ね１〜１０ｎｍ程度であった。これに伴い、第１電極層１０２の厚さは成膜直後よりは目減りして１０〜１４ｎｍ程度になっていた。また、第２電極層１０３および第４電極層１０４の境界にはＭｏの酸化物やプロセス中に電極表面に付着する炭素系不純物がみられるところもあるが、ほとんどのところでは境界の判別が難しく、第２電極層１０３および第４電極層１０４は一体の層、すなわちＭｏからなる単一層が３０ｎｍ存在するようにみえるところが多かった。
【００６０】
図２には、参考例として、Ｐｄ層を１５ｎｍ、Ｍｏ層を３０ｎｍ、Ａｕ層を２５０ｎｍ、この順で順次成膜した後に熱処理を施して形成した参考電極構造β（図中破線）と、上記の工程で形成した本発明の積層電極構造α（図中実線）のＩ−Ｖ特性を比較した結果が示されている。図２より明らかな如く、本発明の積層電極構造αの方が良好な特性を示していることがわかる。両者のコンタクト抵抗を比較したところ、参考電極構造βが６×１０^−４Ωｃｍ^２程度であるのに対し、積層電極構造αは２×１０^−４Ωｃｍ^２程度と低抵抗な特性となっていた。
【００６１】
また、ラマン分光測定により、積層電極構造αと参考電極構造βの両者の電極直下部において、ｐ型ＧａＮコンタクト層のキャリア濃度を比較したところ、参考電極構造βでは２．５×１０^１７／ｃｍ^３と電極形成前のｐ型ＧａＮコンタクト層とほぼ同じ程度のキャリア濃度を示していたのに対し、積層電極構造αの場合では５．５×１０^１７／ｃｍ^３とキャリア濃度の増加が検出できた。このため、電極／コンタクト層間の直列抵抗の低減につながり、電極のＩ−Ｖ特性の改善に寄与したものと考えられる。
【００６２】
図３は、積層電極構造αにおいて真空雰囲気下での熱処理温度を変化させた場合の、ｐ型ＧａＮコンタクト層のキャリア濃度の変化をラマン分光測定した結果である。熱処理温度は１０分間で一定とした。図３に示したように、３００℃以上の熱処理温度においてキャリア濃度の増大が観測されており、第１電極層のＰｄによるＨ元素の吸収はおよそ３００℃以上の熱処理温度で生じることが示唆される。
【００６３】
なお、上記の例では第１電極層としてＰｄ層を用いたが、他にＰｔ、Ｎｉ、Ｉｒ、Ｏｓ、Ｒｈ、Ｒｕなどの単体金属あるいはこれらの合金を第１電極層として用いても同様の効果があることを確認した。また、上記の例では第２電極層としてＭｏ層を用いたが、他にＰｔ、Ｗ、Ｉｒ、Ｒｈ、Ｒｕなどの単体金属あるいはこれらの合金を第２電極層として用いても、同様の効果があることを確認した。一方、上記の例では第４電極層としてＭｏ層を用いたが、他にＰｔ、Ｗ、Ｉｒ、Ｒｈ、Ｒｕなどの単体金属あるいはこれらの合金を第４電極層として用いても同様の効果があることを確認した。その場合、上記の例とは異なり第２電極層と第４電極層との材質が異なっていても問題は無かった。また、上記の例では第３電極層としてＡｕ層を用いたが、他にＡｌを用いても同様の効果があることを確認した。なお、上記のように各層を置き換える場合、その厚さは置き換え前のものと同じ厚さの範囲とした。
【００６４】
＜実施例２＞
図４〜７に基づき、本発明の積層電極構造を実際の半導体素子（半導体レーザ素子）に実装した例を示す。
【００６５】
この半導体レーザ素子は、次の方法により作製した。まず、図４に示すように、Ｃ面の結晶面を有するサファイア基板４００上にＧａＮバッファ層４０１、ｎ型ＧａＮコンタクト層４０２、ｎ型ＡｌＧａＮクラッド層４０３、ｎ型ＧａＮ光ガイド層４０４、ＩｎＧａＮ多重量子井戸活性層４０５、ｐ型ＧａＮ光ガイド層４０６、ｐ型ＡｌＧａＮクラッド層４０７、ｐ型ＧａＮコンタクト層４０８をＭＯＣＶＤ法により順次エピタキシャル成長させることによって、ＧａＮ系半導体積層構造を製作した。
【００６６】
続いて、図５に示すようにＧａＮ系半導体積層構造上にドライエッチングマスク４０９を作製した後、ドライエッチングマスク４０９で被覆されていない部分を、リアクティブイオンエッチング（ＲＩＥ）法によりｎ型ＧａＮコンタクト層４０２まで掘り下げメサ構造を形成した。
【００６７】
次に、ドライエッチングマスク４０９を完全に除去した後、図６に示すようにメサ上部に絶縁膜４１０によるストライプパターンを形成した。ついで、メサ上部にＭｏ／Ｐｄ積層体（すなわち第１電極層がＰｄ、第２電極層がＭｏ）からなるｐ型電極４１１、メサ底部にあたるｎ型ＧａＮコンタクト層４０２上にＡｌ／Ｔｉ積層体からなるｎ型電極４１２を形成した。各電極金属の積層膜厚はｐ型電極４１１では、Ｍｏが１５ｎｍ、Ｐｄが１５ｎｍ、ｎ型電極４１２ではＡｌが１５０ｎｍ、Ｔｉが３０ｎｍとした。両電極を形成した後、レーザ素子構造全体を真空雰囲気下において、約５００℃で１０分間熱処理した。
【００６８】
その後、図７に示すようにｐ型電極４１１上にＡｕ／Ｍｏ積層体（すなわち第３電極層がＡｕ、第４電極層がＭｏ）からなるｐ型電極４１３をさらに積層し、本発明の積層電極構造を実装したレーザ素子を完成させた。
【００６９】
このようにして作製された本実施例のレーザ素子では、Ａｕ／Ｍｏ／Ｐｄ積層体の全電極層の積層後に熱処理して形成する場合に比べて、ｐ型電極部分の電圧降下が小さく、したがって動作電圧が低く、またその経時的増大もごく低く抑えることができた。これらのことは、素子寿命を長寿命化することにつながった。
【００７０】
＜実施例３＞
図８〜１０に基づき、本発明の積層電極構造を実施例２とは別の半導体素子（半導体レーザ素子）に実装した例を示す。
【００７１】
この半導体レーザ素子は、次の方法により作製した。まず、図８に示すように、｛０００１｝面の面方位を有するｎ型ＧａＮ基板８００上にｎ型ＧａＮバッファ層８０１、ｎ型ＡｌＧａＮクラッド層８０２、ｎ型ＧａＮ光ガイド層８０３、ＩｎＧａＮ多重量子井戸活性層８０４、ｐ型ＧａＮ光ガイド層８０５、ｐ型ＡｌＧａＮクラッド層８０６、ｐ型ＧａＮコンタクト層８０７をＭＯＣＶＤ法により順次エピタキシャル成長させることによって、ＧａＮ系半導体積層構造を製作した。
【００７２】
続いて、図９に示すようにｐ型ＧａＮコンタクト層８０７の上面に絶縁膜８０８によるストライプパターンを形成した後、ｐ型ＧａＮコンタクト層８０７上にＭｏ／Ｐｄ積層体（すなわち第１電極層がＰｄ、第２電極層がＭｏ）からなるｐ型電極８０９、およびｎ型ＧａＮ基板８００裏面にＡｌ／Ｈｆ積層体からなるｎ型電極８１０を形成した。尚、各電極金属の積層膜厚はｐ型電極８０９では、Ｍｏが１５ｎｍ、Ｐｄが１５ｎｍ、ｎ型電極８１０ではＡｌが１５０ｎｍ、Ｈｆが５ｎｍとした。両電極を形成した後、レーザ素子構造全体を真空雰囲気下において、約５００℃で１０分間熱処理した。
【００７３】
その後、図１０に示すようにｐ型電極８０９上にＡｕ／Ｍｏ積層体（すなわち第３電極層がＡｕ、第４電極層がＭｏ）からなるｐ型電極８１１を積層することによって本発明の積層電極構造を実装したレーザ素子を完成した。
【００７４】
本実施例では、半導体層をエピタキシャル成長させる基板として、ｎ型ＧａＮ基板を使用したが、これにより実施例２のサファイア基板を用いたレーザ素子に比べ欠陥密度の低減などのエピタキシャル層の結晶性が向上し、延いては本実施例のレーザ素子の特性が向上した。このようなＧａＮ基板を用いた場合でも本発明の積層電極構造を用いることによりサファイア基板上のレーザ素子の場合と同様な効果を示し、参考例のｐ型電極（すなわち全電極層の積層後に熱処理したもの）を用いて製作したレーザ素子に比べてｐ型電極部分の電圧降下が小さく、したがって動作電圧が低く、またその経時的増大もごく低く抑えることができた。これらのことは、素子寿命を長寿命化することにつながった。
【００７５】
尚、本実施例３では、基板として｛０００１｝面の面方位を有するＧａＮ基板を用いたが、基板はこれに限られるものではなく、｛０００１｝面の他に該基板として｛０−１００｝面、｛１１−２０｝面、｛１−１０１｝面、｛０１−１２｝面等を用いても実施例３と同等の特性を有するレーザ素子を作製できた。
【００７６】
また、実施例２および３では活性層としてＩｎＧａＮ多重量子井戸構造を用いたが、活性層としてＧａＮ系半導体にＡｓやＰなどが含まれる構造を用いても同様のレーザ素子を作成することができた。また、実施例２および３のレーザ素子ではｐ型ＧａＮコンタクト層の電流注入部は電極ストライプ構造を使用したが、リッジ構造やその他の構造を用いることによっても同様のレーザ素子を作成することができた。さらに、半導体素子としてはレーザ素子に限るものではなく、発光素子（ＬＥＤ）にも本発明は適用することができた。
【００７７】
また尚、上記実施例１〜３では、電極を形成するコンタクト層としてｐ型ＧａＮを用いているが、本発明が効果を示すにはコンタクト層の材料はこれに限るものではない。ｐ型のＩＩＩ族窒化物半導体でＭＯＣＶＤ法など本質的に結晶中にＨ元素を大量に含む材料であれば本発明の効果を奏することができ、例えば、ｐ型ＩｎＧａＮやｐ型ＡｌＧａＮ、ｐ型ＩｎＧａＡｌＮ、ｐ型ＡｌＮ、ｐ型ＩｎＮなど、一般式Ｉｎ_ｘＧａ_ｙＡｌ_ｚＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表されるもの等を用いても同様の優れた効果を示す半導体素子を製造することができ、また更にＡｓやＰが含まれているものを用いることによっても同様の優れた効果を示す半導体素子を製造することができた。また、ｐ型を示すドーパントとしてＭｇに代えてＺｎを用いることによっても同様の優れた効果を示す半導体素子を製造することができた。また、これらをドーピングするための有機金属ガスとして例えばビスエチルシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ_２Ｈ_５Ｃ_５Ｈ_４）_２）などを用いることができた。
【００７８】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７９】
【発明の効果】
本発明の製造方法を用いることにより、ＩＩＩ族窒化物半導体素子のｐ型電極であるＡｕ層／Ｍｏ層／Ｐｄ層／ＰｄとＧａとの反応物層等からなる４層構造の積層電極（以下、単にＡｕ／Ｍｏ／Ｐｄ／Ｐｄ−Ｇａ積層電極と記す。）を、該電極構造の特性がばらつかずしかも電極への大電流注入時の特性劣化が抑制されるように製造することができるとともに、さらに低抵抗かつ経時的安定性に優れた特性を有するものとして製造することができる。また、同電極を実装した半導体レーザをはじめとする各種半導体素子の長寿命化を達成することが可能になる。
【００８０】
したがって、本発明の製造方法によるＡｕ／Ｍｏ／Ｐｄ／Ｐｄ−Ｇａ積層電極は、本発明の製造方法によらずに製造した同様の電極構造と比較した場合、製造直後における電極構造直下部の半導体コンタクト層内に含まれるＨ元素の総量が少なくなっており、電極構造内部に吸収されて存在しているＨ元素量もまた少なくなっていると考えられる。このため、本発明の製造方法によるＡｕ／Ｍｏ／Ｐｄ／Ｐｄ−Ｇａ積層電極のコンタクト抵抗は、該製造方法によらずに製造した電極構造のコンタクト抵抗よりも低い値を示す。さらに、電極構造に長期間通電した場合のコンタクト層側への経時的なＨ元素の放出量に関しても、本発明の製造方法によるＡｕ／Ｍｏ／Ｐｄ／Ｐｄ−Ｇａ積層電極の方が該製造方法によらずに製造した電極構造のものに比し量的には少なくなり、コンタクト抵抗の経時的増大の度合いも少なくなる。
【図面の簡単な説明】
【図１】図１は製造途中の積層電極構造を示す概略断面図であり、（Ａ）はコンタクト層／第１電極層／第２電極層からなる積層電極構造を示し、（Ｂ）はコンタクト層／界面反応層／第１電極層／第２電極層からなる積層電極構造を示し、（Ｃ）はコンタクト層／界面反応層／第１電極層／第２電極層／第４電極層／第３電極層からなる完成された積層電極構造を示す。
【図２】本発明の積層電極構造と参考電極構造の電流−電圧特性を示すグラフである。
【図３】本発明の積層電極構造の熱処理温度とキャリア濃度の関係を示したグラフである。
【図４】半導体レーザ素子の概略断面図である。
【図５】ドライエッチング処理した半導体レーザ素子の概略断面図である。
【図６】ドライエッチング処理した半導体レーザ素子にｐ型およびｎ型電極を形成させた状態の概略断面図である。
【図７】ｐ型電極として第３電極層および第４電極層を積層し、完成された状態の半導体レーザ素子の概略断面図である。
【図８】ｎ型ＧａＮ基板を用いた半導体レーザ素子の概略断面図である。
【図９】ｐ型およびｎ型電極を形成させた状態のｎ型ＧａＮ基板を用いた半導体レーザ素子の概略断面図である。
【図１０】ｐ型電極として第３電極層および第４電極層を積層し、完成された状態のｎ型ＧａＮ基板を用いた半導体レーザ素子の概略断面図である。
【符号の説明】
１００，４００　サファイア基板、１０１　ｐ型ＧａＮコンタクト層、１０２第１電極層、１０２ａ　界面反応層、１０３　第２電極層、１０４　第４電極層、１０５　第３電極層、４０１　ＧａＮバッファ層、４０２　ｎ型ＧａＮコンタクト層、４０３，８０２　ｎ型ＡｌＧａＮクラッド層、４０４，８０３　ｎ型ＧａＮ光ガイド層、４０５，８０４　ＩｎＧａＮ多重量子井戸活性層、４０６，８０５　ｐ型ＧａＮ光ガイド層、４０７，８０６　ｐ型ＡｌＧａＮクラッド層、４０８，８０７　ｐ型ＧａＮコンタクト層、４０９　ドライエッチングマスク、４１０，８０８　絶縁膜、４１１，８０９　Ｍｏ／Ｐｄ積層体からなるｐ型電極、４１２，８１０　ｎ型電極、４１３，８１１　Ａｕ／Ｍｏ積層体からなるｐ型電極、８００　ｎ型ＧａＮ基板、８０１　ｎ型ＧａＮバッファ層。

Claims

ｐ型不純物を含むＩＩＩ族窒化物半導体コンタクト層上に、
Ｐｄ、Ｐｔ、Ｎｉ、Ｉｒ、Ｏｓ、ＲｈおよびＲｕからなる第１金属グループから選択された少なくとも１種類以上の金属を含む第１電極層と、
Ｍｏ、Ｐｔ、Ｗ、Ｉｒ、ＲｈおよびＲｕからなる第２金属グループから選択された少なくとも１種類以上の金属を含む第２電極層と、
をこの順で積層することにより第１次積層構造体を形成する工程と、
該第１次積層構造体に対して３００℃〜９００℃の熱処理を施す工程と、
熱処理を施された該第１次積層構造体の該第２電極層上に、
ＡｕおよびＡｌからなる第３金属グループから選択された少なくとも１種類以上の金属を含む第３電極層を積層する工程と、
を含むことを特徴とするｐ型のＩＩＩ族窒化物半導体コンタクト層上に積層電極を製造する方法。
熱処理を施された該第１次積層構造体の該第２電極層上に、さらに該第２金属グループから選択された少なくとも１種類以上の金属を含む第４電極層を積層させた後に、ＡｕおよびＡｌからなる第３金属グループから選択された少なくとも１種類以上の金属を含む第３電極層を積層する工程を含むことを特徴とする請求項１記載の積層電極を製造する方法。
熱処理を施す工程は、１．５Ｐａ以下の真空雰囲気、Ｎ_２雰囲気、またはＡｒ雰囲気のいずれかの雰囲気下で実施されることを特徴とする請求項１または２記載の積層電極を製造する方法。
第１電極層の厚さは、１〜５００ｎｍの範囲にあることを特徴とする請求項１〜３のいずれかに記載の積層電極を製造する方法。
第２電極層の厚さは、１〜５００ｎｍの範囲にあることを特徴とする請求項１〜４のいずれかに記載の積層電極を製造する方法。
ＩＩＩ族窒化物半導体コンタクト層が、ＡｓまたはＰの少なくとも一方を含むことを特徴とする請求項１〜５のいずれかに記載の積層電極を製造する方法。
第４電極層の厚さは、１〜５００ｎｍの範囲にあることを特徴とする請求項２〜６のいずれかに記載の積層電極を製造する方法。
ｐ型不純物を含むＩＩＩ族窒化物半導体コンタクト層上のｐ型積層電極であって、該ｐ型積層電極が、該ｐ型不純物を含むＩＩＩ族窒化物半導体コンタクト層上に、
ＩＩＩ族窒化物半導体コンタクト層に含まれるＩＩＩ族元素と下記第１電極層に含まれる金属との反応物からなる界面反応層と、
Ｐｄ、Ｐｔ、Ｎｉ、Ｉｒ、Ｏｓ、ＲｈおよびＲｕからなる第１金属グループから選択された少なくとも１種類以上の金属からなる第１電極層と、
Ｍｏ、Ｐｔ、Ｗ、Ｉｒ、ＲｈおよびＲｕからなる第２金属グループから選択された少なくとも１種類以上の金属からなる第２電極層と、
ＡｕおよびＡｌからなる第３金属グループから選択された少なくとも１種類以上の金属からなる第３電極層と、
をこの順で積層してなる多層構造体であることを特徴とするｐ型積層電極。
該第２金属グループから選択された少なくとも１種類以上の金属からなる第４電極層が、第２電極層と第３電極層との間に形成されていることを特徴とする請求項８記載のｐ型積層電極。
界面反応層の厚さは、１〜１０ｎｍの範囲にあることを特徴とする請求項８または９記載のｐ型積層電極。
第１電極層の厚さは、１〜５００ｎｍの範囲にあることを特徴とする請求項８〜１０のいずれかに記載のｐ型積層電極。
第２電極層の厚さは、１〜５００ｎｍの範囲にあることを特徴とする請求項８〜１１のいずれかに記載のｐ型積層電極。
第３電極層の厚さは、５０ｎｍ〜５μｍの範囲にあることを特徴とする請求項８〜１２のいずれかに記載のｐ型積層電極。
ＩＩＩ族窒化物半導体コンタクト層が、ＡｓあるいはＰの少なくとも一方を含むことを特徴とする請求項８〜１３のいずれかに記載のｐ型積層電極。
第４電極層の厚さは、１〜５００ｎｍの範囲にあることを特徴とする請求項９〜１４のいずれかに記載のｐ型積層電極。
ＩＩＩ族窒化物半導体から構成される半導体素子であって、請求項８〜１５のいずれかに記載のｐ型積層電極を具備することを特徴とする半導体素子。
請求項８〜１６のいずれかに記載のｐ型積層電極を具備する半導体発光素子であって、該半導体発光素子の発光層にＡｓあるいはＰの少なくとも一方が含まれることを特徴とする半導体発光素子。