JP2004072462A - 信号出力回路 - Google Patents
信号出力回路 Download PDFInfo
- Publication number
- JP2004072462A JP2004072462A JP2002229755A JP2002229755A JP2004072462A JP 2004072462 A JP2004072462 A JP 2004072462A JP 2002229755 A JP2002229755 A JP 2002229755A JP 2002229755 A JP2002229755 A JP 2002229755A JP 2004072462 A JP2004072462 A JP 2004072462A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- source
- differential amplifier
- limiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 230000005856 abnormality Effects 0.000 claims description 24
- 230000000694 effects Effects 0.000 description 15
- 230000007423 decrease Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45566—Indexing scheme relating to differential amplifiers the IC comprising one or more dif stages in cascade with the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45636—Indexing scheme relating to differential amplifiers the LC comprising clamping means, e.g. diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45664—Indexing scheme relating to differential amplifiers the LC comprising one or more cascaded inverter stages as output stage at one output of the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
【課題】検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができる出力回路を提供することを目的とする。
【解決手段】この目的を達成するために本発明は、第一の差動増幅器２６と、第一の負荷抵抗３０と、第一のトランジスタ５と、第二のトランジスタ６と、リミッタ手段とを備え、このリミッタ手段は、その一方の入力端に前記出力端子３２を、その他方の入力端に第二の基準電圧設定手段３８をそれぞれ接続した第二の差動増幅器２７と、この第二の差動増幅器２７の第二の負荷抵抗３１と、そのゲートに前記第二の差動増幅器２７の出力端を、そのソースに前記第二のトランジスタ６のゲートをそれぞれ接続した第三のトランジスタ７とから少なくとも構成されるものである。
【選択図】 図１
【解決手段】この目的を達成するために本発明は、第一の差動増幅器２６と、第一の負荷抵抗３０と、第一のトランジスタ５と、第二のトランジスタ６と、リミッタ手段とを備え、このリミッタ手段は、その一方の入力端に前記出力端子３２を、その他方の入力端に第二の基準電圧設定手段３８をそれぞれ接続した第二の差動増幅器２７と、この第二の差動増幅器２７の第二の負荷抵抗３１と、そのゲートに前記第二の差動増幅器２７の出力端を、そのソースに前記第二のトランジスタ６のゲートをそれぞれ接続した第三のトランジスタ７とから少なくとも構成されるものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、加速度、角速度や圧力等を検出するセンサ等に用いられている信号出力回路に関するものである。
【０００２】
【従来の技術】
加速度、角速度や圧力等を検出するセンサは、一般的にこれらの検出対象の変位量を電気信号に変換するための変換素子と、この素子から出力される微弱な電気信号を電気的に増幅し出力する回路とを有している。その出力回路は図７に示すものが知られている。
【０００３】
図７において、２６は第一の差動増幅器であり、この第一の差動増幅器２６は、ソース結合したトランジスタ１，２と、このトランジスタ１，２のソースと第一の電源端子３３との間に接続された定電流源２０とで構成されており、前記トランジスタ１のゲートにセンサからの電気信号を入力され、前記トランジスタ２のゲートに第一の基準電圧設定手段２８が与えられる。
【０００４】
３０は前記第一の差動増幅器２６の能動負荷としての第一のカレントミラーであり、この第一のカレントミラー３０は、ダイオード結合したトランジスタ３と、このトランジスタ３のゲートにそのゲートを接続したトランジスタ４と、で構成されており、前記トランジスタ３のゲート、ドレインは前記トランジスタ１のドレインに接続され、ソースは第二の電源端子３４に接続され、前記トランジスタ４のドレインは前記トランジスタ２のドレインに接続され、ソースは前記第二の電源端子３４に接続される。
【０００５】
５は前置増幅用のトランジスタであり、ゲートは前記第一の差動増幅器２６の出力である前記トランジスタ２のドレインに接続され、ソースは定電流源２１を介して前記第二の電源端子３４に接続され、ドレインは前記第一の電源端子３３に接続される。
【０００６】
６は出力用のトランジスタであり、ゲートは前記トランジスタ５のソースに接続され、ソースは前記第二の電源端子３４に接続され、ドレインは定電流源２２を介して前記第一の電源端子３３に接続される。前記トランジスタ６のドレインは出力端子３２に接続される。
【０００７】
この出力回路において、前記トランジスタ３のドレインから前記トランジスタ１のドレインに流れる電流と、前記トランジスタ４のドレインから前記トランジスタ２のドレインに流れる電流との和は一定に保持されるため、トランジスタ１のゲートに入力される入力信号が増加すると、第一の差動増幅器２６の出力であるトランジスタ２のドレイン電圧は増加し、トランジスタ５のゲート電圧はトランジスタ２のドレイン電圧と同電位であるため、トランジスタ５のソース電圧は増加する。このトランジスタ５のソース電圧が増加するとトランジスタ６のドレイン電圧は減少し、その結果、出力端子３２の出力電圧は減少する。
【０００８】
【発明が解決しようとする課題】
前記出力電圧を電線を用いて受電側回路に伝達する際電線の断線もしくは接地電位へのショートが発生した場合以下の不具合が生じる。
【０００９】
すなわち、受電側回路への入力電圧は０Ｖとなるが、この０Ｖがセンサの正規出力としての電圧か、あるいは電線の断線もしくは接地電位へのショートによる電圧かをこの出力回路のみでは判断することができず、ショートを検出するための検出回路を別途設けなくてはならないという問題があった。
【００１０】
そこで本発明は、この検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができる出力回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この目的を達成するために本発明の請求項１に記載の発明は、特に、リミッタ手段を設けたものであり、このリミッタ手段は、その一方の入力端に前記出力端子を、その他方の入力端に第二の基準電圧設定手段をそれぞれ接続した第二の差動増幅器と、そのゲートに前記第二の差動増幅器の出力端を、そのソースに前記第二のトランジスタのゲートをそれぞれ接続した第三のトランジスタとから少なくとも構成される信号出力回路としたものであり、検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができるという作用効果を奏する。
【００１２】
すなわち、前記出力端子から出力される出力電圧が前記第二の基準電圧以下にならないため、この第二の基準電圧を０Ｖよりも大きい値に設定することにより正常状態において前記出力電圧が０Ｖであるということがなくなる。したがって、前記出力電圧が０Ｖの場合断線もしくは接地電位へのショートが発生したと判断することができるものである。
【００１３】
請求項２に記載の発明は、リミッタ手段にリミッタ解除手段を設けた請求項１に記載の信号出力回路であり、出力電圧を第二の基準電圧から接地電位の間の任意の電圧に設定することができるので、例えば、この信号出力回路に信号を入力する手段が電源投入直後等の、システムとして安定していない時に出力する信号を受けることにより、この信号出力回路が誤判定しないようにすることができるという作用効果を奏する。
【００１４】
請求項３に記載の発明は、第二の基準電圧設定手段は、そのゲートを第二の基準電圧に、そのドレインを接地電位に、そのソースを第二の差動増幅器の他方の入力端にそれぞれ接続した第四のトランジスタからなる請求項１に記載の信号出力回路であり、容易に第二の基準電圧を設定するこができるという作用効果を奏する。
【００１５】
請求項４に記載の発明は、第二の差動増幅器は、ソース結合した第六、第七のトランジスタと、この第六、第七のトランジスタのソースと接続された第三の定電流源からなる請求項１に記載の信号出力回路であり、出力電圧と第二の基準電圧との比較を簡単な構成で精度よく行うことができるという作用効果を奏する。
【００１６】
また、出力電圧を直接第二の差動増幅器に入力しているので、出力電圧が他の回路等を経由する場合と比較して応答速度が速くなるという作用効果も奏する。
【００１７】
請求項５に記載の発明は、リミッタ手段にリミッタ解除手段を設けた請求項４に記載の信号出力回路であり、請求項２と同様の作用効果を奏する。
【００１８】
請求項６に記載の発明は、リミッタ解除手段は、第二の基準電圧設定手段の第四のトランジスタと並列関係にある第五のトランジスタを設け、この第五のトランジスタのドレインを前記第四のトランジスタのソースに接続し、前記第五のトランジスタのソースを接地電位に接続し、前記第五のトランジスタのゲートをリミッタ解除信号の入力端として構成した請求項５に記載の信号出力回路であり、請求項２と同様の作用効果を奏する。
【００１９】
請求項７に記載の発明は、リミッタ解除手段は、第二の差動増幅器を構成する第六、第七のトランジスタの共通ソースにそのソースを接続し、そのドレインを電源電位に接続し、そのゲートをリミッタ解除信号の入力端として構成した第八のトランジスタからなる請求項５に記載の信号出力回路であり、請求項２と同様の作用効果を奏する。
【００２０】
請求項８に記載の発明は、リミッタ解除手段は、第九のトランジスタのソースを第三のトランジスタのゲートに接続し、前記第九のトランジスタのドレインを電源電位に接続し、前記第九のトランジスタのゲートをリミッタ解除信号の入力端として構成した請求項５に記載の信号出力回路であり、請求項２と同様の作用効果を奏する。
【００２１】
請求項９に記載の発明は、リミッタ解除手段を異常時に動作させる異常検知手段と、この異常検知手段からの異常検知出力信号によりその出力電圧を第二の基準電圧以下の電圧に保持する出力飽和手段とを設けた請求項５に記載の信号出力回路であり、断線もしくは接地電位へのショート以外の異常発生の場合にその異常を検知することができるという作用効果を奏する。
【００２２】
請求項１０に記載の発明は、出力飽和手段は、第一の差動増幅器の第一の基準電圧が入力される入力端にそのドレインを接続し、接地電位にそのソースを接続し、異常検知手段にそのゲートを接続された第十のトランジスタより構成した請求項９に記載の信号出力回路であり、請求項９と同様の作用効果を奏する。
【００２３】
【発明の実施の形態】
以下、本発明の信号出力回路について実施の形態および図面を用いて説明する。なお、この信号出力回路に信号を入力する手段としてセンサを用いた。
【００２４】
（実施の形態１）
本実施の形態１および図１を用いて本発明の特に請求項１，３，４に記載の発明について説明する。
【００２５】
まず、本実施の形態１の信号出力回路の構成について説明する。
【００２６】
図１において、２６は第一の差動増幅器であり、この第一の差動増幅器２６は、ソース結合したトランジスタ１，２と、このトランジスタ１，２の共通ソースと第一の電源端子３３との間に接続された定電流源２０とで構成されており、前記トランジスタ１のゲートにセンサからの信号が入力され、前記トランジスタ２のゲートに第一の基準電圧設定手段２８により第一の基準電圧が与えられる。
【００２７】
３０は前記第一の差動増幅器２６の能動負荷としての第一のカレントミラーであり、この第一のカレントミラー３０は、ダイオード結合したトランジスタ３と、このトランジスタ３のゲートにゲートを接続したトランジスタ４とで構成されている。前記トランジスタ３のゲート、ドレインは前記トランジスタ１のドレインに接続され、前記トランジスタ３のソースは第二の電源端子３４に接続され、前記トランジスタ４のドレインは前記トランジスタ２のドレインに接続され、前記トランジスタ４のソースは前記第二の電源端子３４に接続される。
【００２８】
５は前置増幅用の第一のトランジスタであり、ゲートは前記第一の差動増幅器２６の出力である前記トランジスタ２のドレインに接続され、ソースは第一の定電流源２１を介して前記第二の電源端子３４に接続され、ドレインは前記第一の電源端子３３に接続される。
【００２９】
６は出力用の第二のトランジスタであり、ゲートは前記第一のトランジスタ５のソースに接続され、ソースは前記第二の電源端子３４に接続され、ドレインは出力端子３２および第二の定電流源２２を介して前記第一の電源端子３３に接続される。
【００３０】
２７は第二の差動増幅器であり、この第二の差動増幅器２７は、ソース結合した第六、第七のトランジスタ８，９と、この第六、第七のトランジスタ８，９のソースと前記第一の電源端子３３との間に接続された第三の定電流源２３とで構成されており、前記第六のトランジスタ８のゲートは定電流源２４を介して前記第二の電源端子３４に接続され、且つ出力モニター用であるトランジスタ１２のソースに接続される。このトランジスタ１２のドレインは前記第一の電源端子３３に接続され、ゲートは前記出力端子３２に接続される。
【００３１】
また前記第七のトランジスタ９のゲートは定電流源２５を介して前記第二の電源端子３４に接続され、且つ第二の基準電圧設定手段３８の第四のトランジスタ１３のソースに接続される。この第四のトランジスタ１３のドレインは前記第一の電源端子３３に接続され、ゲートはリミット電圧である第二の基準電圧２９に接続される。
【００３２】
３１は前記第二の差動増幅器２７の能動負荷としての第二のカレントミラーであり、この第二のカレントミラー３１は、ダイオード結合したトランジスタ１４と、このトランジスタ１４のゲートにゲートを接続したトランジスタ１５とで構成されており、前記トランジスタ１４のゲート、ドレインは前記第六のトランジスタ８のドレインに接続され、ソースは第二の電源端子３４に接続されている。前記トランジスタ１５のドレインは前記第七のトランジスタ９のドレインに接続され、ソースは前記第二の電源端子３４に接続される。
【００３３】
７は出力制限用の第三のトランジスタであり、この第三のトランジスタ７のゲートは前記第二の差動増幅器２７の出力である、前記第七のトランジスタ９のドレインに接続され、ソースは前記第一のトランジスタ５のソース及び前記第二のトランジスタ６のゲート及び前記第一の定電流源２１に接続され、ドレインは前記第一の電源端子３３に接続される。
【００３４】
そして、リミッタ手段は、前記第三のトランジスタ７と、第二の差動増幅器２７と、第二の基準電圧設定手段３８とから少なくとも構成される。
【００３５】
次に、以上の構成の出力回路の動作について説明する。
【００３６】
前記トランジスタ３のドレインから前記トランジスタ１のドレインに流れる電流と、前記トランジスタ４のドレインから前記トランジスタ２のドレインに流れる電流との和は一定に保持されるため、トランジスタ１のゲートに入力される入力信号が増加すると、第一の差動増幅器２６の出力であるトランジスタ２のドレイン電圧は増加する。このドレイン電圧と第一のトランジスタ５のゲート電圧は同電位であるためトランジスタ５のソース電圧は増加し、第二のトランジスタ６のドレイン電圧は減少する。その結果、出力端子３２の出力電圧は減少する。
【００３７】
ここで、出力電圧がリミット電圧である第二の基準電圧２９より小さいとき、出力電圧が低下すると、トランジスタ１２のゲート電圧が低下し、第六のトランジスタ８のゲート電圧はトランジスタ１２のゲート電圧に連動して低下する。
【００３８】
第四のトランジスタ１３のゲートに与えられた、リミット電圧である第二の基準電圧２９は、第七のトランジスタ９のゲート電圧として与えられる。
【００３９】
そのため第二の差動増幅器２７の出力である、第七のトランジスタ９のドレイン電圧、すなわち、第三のトランジスタ７のゲート電圧は低下し、これに連動して第三のトランジスタ７のソース電圧、すなわち、第二のトランジスタ６のゲート電圧が低下し、第二のトランジスタ６のドレイン電圧はリミット電圧である第二の基準電圧２９まで上昇する。
【００４０】
その結果、出力電圧が第二の基準電圧２９以下になるような入力電圧が入力されても、出力電圧は第二の基準電圧２９以下にはならず、第二の基準電圧２９に保たれる。このとき第一、第三のトランジスタ５，７は両ソース、両ドレインを接続しており、ソース電圧が共通なため第三のトランジスタ７はオン状態で第一のトランジスタ５はオフ状態となり、第一の差動増幅器２６の出力は遮断され、出力電圧に影響を及ぼさない。
【００４１】
一方、出力電圧がリミット電圧である第二の基準電圧２９より大きいとき、第一、第三のトランジスタ５，７はソース電圧が共通なため第三のトランジスタ７はオフ状態で第一のトランジスタ５はオン状態となり、第二の差動増幅器２７の出力は遮断され、出力電圧に影響を及ぼさない。
【００４２】
以上のように出力端子から出力される出力電圧は前記第二の基準電圧以下にならないため、この第二の基準電圧を０Ｖよりも大きい値に設定することにより正常状態において前記出力電圧が０Ｖであるということがなくなる。したがって、前記出力電圧が０Ｖの場合断線もしくは接地電位へのショートが発生したと受電側回路で判断することができるものである。
【００４３】
また、出力電圧のリミッタ手段が動作した電圧、すなわちリミット電圧は正確、且つ温度等に対して安定な電圧を供給することができ、リミット電圧は第二の基準電圧２９を変更するだけで容易に変更することができる。
【００４４】
（実施の形態２）
本実施の形態２および図２〜図５を用いて、本発明の特に請求項２，５〜１０に記載の発明について説明する。
【００４５】
図２は本実施の形態２における信号出力回路の回路図を示し、実施の形態１と同一の構成要素については同一の符号を付し説明を省略する。
【００４６】
本実施の形態２が実施の形態１と異なる点は、リミッタ解除手段３５と出力飽和手段３６とを設けた点である。
【００４７】
前記リミッタ解除手段３５は第四のトランジスタ１３に並列に接続した第五のトランジスタ１６より構成され、前記出力飽和手段３６は前記第一の基準電圧設定手段２８と第一の電源端子３３との間に設けた第十のトランジスタ１７より構成される。また前記リミッタ解除手段３５及び出力飽和手段３６は異常検知手段３７により動作制御される。
【００４８】
この異常検知手段３７は例えば、センサの起動時における出力の安定領域に至るまでの期間、センサに過大もしくは異常な外乱（振動、電磁波、等）が加わったときに制御信号を発生するものである。
【００４９】
次に本実施の形態２の信号出力回路の動作について説明する。
【００５０】
トランジスタ１のゲートに入力される入力電圧が上昇し、出力電圧が、リミット電圧である第二の基準電圧２９より低下しようとするとき、異常検知手段３７より第五のトランジスタ１６のゲートに異常検知信号が入力されていると、リミッタ解除手段３５である第五のトランジスタ１６はオン状態となり、これにより第四のトランジスタ１３のソース−ドレイン間をショートし、その結果、第四のトランジスタ１３のゲート−ソース間電圧と第二の基準電圧２９は除去される。したがって、第七のトランジスタ９のゲート電圧はダイオード結合されたトランジスタ１１の順方向電圧だけのレベル調整、すなわち第六のトランジスタ８のレベル調整電圧よりも第四のトランジスタ１３のゲート−ソース間電圧と第二の基準電圧２９だけ低くレベル調整される。これは見かけ上の基準電圧が第四のトランジスタ１３のゲート−ソース間電圧と第二の基準電圧２９分低下したことに相当し、常に出力電圧がリミット電圧である第二の基準電圧２９より大きい条件となる。このとき第二の差動増幅器２７の出力である第七のトランジスタ９のドレイン電圧すなわち第三のトランジスタ７のゲート電圧は上昇し、第三のトランジスタ７と第一のトランジスタ５はソース電圧が共通なため第三のトランジスタ７はオフ状態で第一のトランジスタ５はオン状態となり、第二の差動増幅器２７の出力は遮断され、出力電圧に影響を及ぼさない。その結果、出力電圧が第二の基準電圧２９以下になるような入力電圧が入力されても、出力電圧は第二の基準電圧２９以下の領域でも入力に応じた出力が可能となる。
【００５１】
また、リミッタ解除手段３５としては以下の構成も可能である。すなわち、図３に示すように、第八のトランジスタ１８を設け、この第八のトランジスタ１８のソースを第六、第七のトランジスタ８，９の共通ソースに接続し、ドレインを第二の電源端子３４に接続し、ゲートを異常検知手段３７の出力に接続したものが挙げられる。
【００５２】
さらには、図４に示すような構成もリミッタ解除手段３５として可能である。すなわち、第九のトランジスタ１９を設け、この第九のトランジスタ１９のソースを第三のトランジスタ７のゲートに接続し、ドレインを第二の電源端子３４に接続し、ゲートを異常検知手段３７の出力に接続したものである。図３、図４のいずれの場合も図２と同様、第三のトランジスタ７と第一のトランジスタ５はソース電圧が共通なため第三のトランジスタ７はオフ状態で第一のトランジスタ５はオン状態となり、第二の差動増幅器２７の出力は遮断され、出力電圧に影響を及ぼさない。その結果、出力電圧が第二の基準電圧２９以下になるような入力電圧が入力されても、出力電圧は第二の基準電圧２９以下の領域でも入力に応じた出力が可能となる。
【００５３】
ここで出力飽和手段３６の第十のトランジスタ１７のゲートと、リミッタ解除手段３５の第五のトランジスタ１６のゲートに異常検知手段３７の異常検知出力を同時に与えたとき、上記の通りリミッタは解除され、さらに第十のトランジスタ１７がオン状態となりトランジスタ２のゲートは第一の電源端子３３に接地されるので、トランジスタ１のゲートに入力される入力電圧は常にトランジスタ２のゲート電圧よりも大きくなる。そのため、第一の差動増幅器２６の出力であるトランジスタ２のドレイン電圧は増加し、それと同電位である第一のトランジスタ５のベース電圧も増加するので第一のトランジスタ５のソース電圧も増加する。これにより第二のトランジスタ６のドレイン電圧は減少するので、出力端子３２の出力電圧も減少する。この出力端子３２の出力電圧はさらにトランジスタ２のゲート電圧より減少するため、その結果、接地電位に固定されることとなる。
【００５４】
以上のような構成をとることにより、異常検知時に断線もしくは接地電位へのショートによる電圧と類似な出力ができるため、別途異常検知用端子を設けなくても、信号の出力端子３２を介して異常検知の情報を受電側回路に伝達することができる。
【００５５】
なお、本実施の形態では信号出力回路にレベル調整手段を設けていないが必要に応じて設けてもよい。例えば図５に示すように、ダイオード結合されたトランジスタ１０，１１を用いて、第六のトランジスタ８とトランジスタ１２との間に、第七のトランジスタ９と第四のトランジスタ１３との間にそれぞれ介在させてもよい。
【００５６】
また、本実施の形態で用いたトランジスタに代わりバイポーラトランジスタを用いても同様の効果を奏する（図示せず）。この場合ソースはエミッタ、ドレインはコレクタ、ゲートはベースに相当する。
【００５７】
加えて、図６に示すように、図１におけるすべてのトランジスタのＰＮを反転させたものを用いた場合出力電圧の上限を規定することができる。すなわち、本発明の信号出力回路では第二の基準電圧設定手段３８によりリミット電圧つまり下限電圧を設定したが、同様にして上限電圧を設定することができる。これにより検出回路を設けることなく電源端子へのショートを検知することができるという作用効果を奏する。この場合上記のようにバイポーラトランジスタを用いても同様の作用効果を奏する。
【００５８】
なお、上記実施の形態では、この信号出力回路に信号を入力する手段としてセンサを用いたが、これに限定されるものではない。
【００５９】
【発明の効果】
以上のように本発明は、その一方の入力端に第一の基準電圧設定手段が接続され、その他方の入力端に信号が入力される第一の差動増幅器と、この第一の差動増幅器の第一の負荷抵抗と、そのゲートに前記第一の差動増幅器の出力端を、そのソースに第一の定電流源をそれぞれ接続した第一のトランジスタと、そのゲートに前記第一の定電流源と前記第一のトランジスタとの接続点を、そのドレインに第二の定電流源をそれぞれ接続した第二のトランジスタと、この第二のトランジスタと前記ドレインとに接続された出力端子と、リミッタ手段とを備え、このリミッタ手段は、その一方の入力端に前記入力端子を、その他方の入力端に第二の基準電圧設定手段をそれぞれ接続した第二の差動増幅器と、この第二の差動増幅器の第二の負荷抵抗と、そのゲートに前記第二の差動増幅器の出力端を、そのソースに前記第二のトランジスタのゲートをそれぞれ接続した第三のトランジスタとから少なくとも構成される信号出力回路であり、検出回路を設けることなく電線の断線もしくは接地電位へのショートを検知することができるという作用効果を奏する。
【００６０】
すなわち、前記出力端子から出力される出力電圧が前記第二の基準電圧以下にならないため、この第二の基準電圧を０Ｖよりも大きい値に設定することにより正常状態において前記出力電圧が０Ｖであるということがなくなる。したがって、前記出力電圧が０Ｖの場合断線もしくは接地電位へのショートが発生したと判断することができるものである。
【図面の簡単な説明】
【図１】本発明の一実施の形態の信号出力回路図
【図２】同信号出力回路図
【図３】同信号出力回路図
【図４】同信号出力回路図
【図５】同信号出力回路図
【図６】同信号出力回路図
【図７】従来の信号出力回路図
【符号の説明】
１，２，３，４，１０，１１，１２，１４，１５ トランジスタ
５ 第一のトランジスタ
６ 第二のトランジスタ
７ 第三のトランジスタ
８ 第六のトランジスタ
９ 第七のトランジスタ
１３ 第四のトランジスタ
１６ 第五のトランジスタ
１７ 第十のトランジスタ
１８ 第八のトランジスタ
１９ 第九のトランジスタ
２０，２４，２５ 定電流源
２１ 第一の定電流源
２２ 第二の定電流源
２３ 第三の定電流源
２６ 第一の差動増幅器
２７ 第二の差動増幅器
２８ 第一の基準電圧設定手段
２９ 第二の基準電圧
３０ 第一の負荷抵抗
３１ 第二の負荷抵抗
３２ 出力端子
３３ 第一の電源端子
３４ 第二の電源端子
３５ リミッタ解除手段
３６ 出力飽和手段
３７ 異常検知手段
３８ 第二の基準電圧設定手段
【発明の属する技術分野】
本発明は、加速度、角速度や圧力等を検出するセンサ等に用いられている信号出力回路に関するものである。
【０００２】
【従来の技術】
加速度、角速度や圧力等を検出するセンサは、一般的にこれらの検出対象の変位量を電気信号に変換するための変換素子と、この素子から出力される微弱な電気信号を電気的に増幅し出力する回路とを有している。その出力回路は図７に示すものが知られている。
【０００３】
図７において、２６は第一の差動増幅器であり、この第一の差動増幅器２６は、ソース結合したトランジスタ１，２と、このトランジスタ１，２のソースと第一の電源端子３３との間に接続された定電流源２０とで構成されており、前記トランジスタ１のゲートにセンサからの電気信号を入力され、前記トランジスタ２のゲートに第一の基準電圧設定手段２８が与えられる。
【０００４】
３０は前記第一の差動増幅器２６の能動負荷としての第一のカレントミラーであり、この第一のカレントミラー３０は、ダイオード結合したトランジスタ３と、このトランジスタ３のゲートにそのゲートを接続したトランジスタ４と、で構成されており、前記トランジスタ３のゲート、ドレインは前記トランジスタ１のドレインに接続され、ソースは第二の電源端子３４に接続され、前記トランジスタ４のドレインは前記トランジスタ２のドレインに接続され、ソースは前記第二の電源端子３４に接続される。
【０００５】
５は前置増幅用のトランジスタであり、ゲートは前記第一の差動増幅器２６の出力である前記トランジスタ２のドレインに接続され、ソースは定電流源２１を介して前記第二の電源端子３４に接続され、ドレインは前記第一の電源端子３３に接続される。
【０００６】
６は出力用のトランジスタであり、ゲートは前記トランジスタ５のソースに接続され、ソースは前記第二の電源端子３４に接続され、ドレインは定電流源２２を介して前記第一の電源端子３３に接続される。前記トランジスタ６のドレインは出力端子３２に接続される。
【０００７】
この出力回路において、前記トランジスタ３のドレインから前記トランジスタ１のドレインに流れる電流と、前記トランジスタ４のドレインから前記トランジスタ２のドレインに流れる電流との和は一定に保持されるため、トランジスタ１のゲートに入力される入力信号が増加すると、第一の差動増幅器２６の出力であるトランジスタ２のドレイン電圧は増加し、トランジスタ５のゲート電圧はトランジスタ２のドレイン電圧と同電位であるため、トランジスタ５のソース電圧は増加する。このトランジスタ５のソース電圧が増加するとトランジスタ６のドレイン電圧は減少し、その結果、出力端子３２の出力電圧は減少する。
【０００８】
【発明が解決しようとする課題】
前記出力電圧を電線を用いて受電側回路に伝達する際電線の断線もしくは接地電位へのショートが発生した場合以下の不具合が生じる。
【０００９】
すなわち、受電側回路への入力電圧は０Ｖとなるが、この０Ｖがセンサの正規出力としての電圧か、あるいは電線の断線もしくは接地電位へのショートによる電圧かをこの出力回路のみでは判断することができず、ショートを検出するための検出回路を別途設けなくてはならないという問題があった。
【００１０】
そこで本発明は、この検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができる出力回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この目的を達成するために本発明の請求項１に記載の発明は、特に、リミッタ手段を設けたものであり、このリミッタ手段は、その一方の入力端に前記出力端子を、その他方の入力端に第二の基準電圧設定手段をそれぞれ接続した第二の差動増幅器と、そのゲートに前記第二の差動増幅器の出力端を、そのソースに前記第二のトランジスタのゲートをそれぞれ接続した第三のトランジスタとから少なくとも構成される信号出力回路としたものであり、検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができるという作用効果を奏する。
【００１２】
すなわち、前記出力端子から出力される出力電圧が前記第二の基準電圧以下にならないため、この第二の基準電圧を０Ｖよりも大きい値に設定することにより正常状態において前記出力電圧が０Ｖであるということがなくなる。したがって、前記出力電圧が０Ｖの場合断線もしくは接地電位へのショートが発生したと判断することができるものである。
【００１３】
請求項２に記載の発明は、リミッタ手段にリミッタ解除手段を設けた請求項１に記載の信号出力回路であり、出力電圧を第二の基準電圧から接地電位の間の任意の電圧に設定することができるので、例えば、この信号出力回路に信号を入力する手段が電源投入直後等の、システムとして安定していない時に出力する信号を受けることにより、この信号出力回路が誤判定しないようにすることができるという作用効果を奏する。
【００１４】
請求項３に記載の発明は、第二の基準電圧設定手段は、そのゲートを第二の基準電圧に、そのドレインを接地電位に、そのソースを第二の差動増幅器の他方の入力端にそれぞれ接続した第四のトランジスタからなる請求項１に記載の信号出力回路であり、容易に第二の基準電圧を設定するこができるという作用効果を奏する。
【００１５】
請求項４に記載の発明は、第二の差動増幅器は、ソース結合した第六、第七のトランジスタと、この第六、第七のトランジスタのソースと接続された第三の定電流源からなる請求項１に記載の信号出力回路であり、出力電圧と第二の基準電圧との比較を簡単な構成で精度よく行うことができるという作用効果を奏する。
【００１６】
また、出力電圧を直接第二の差動増幅器に入力しているので、出力電圧が他の回路等を経由する場合と比較して応答速度が速くなるという作用効果も奏する。
【００１７】
請求項５に記載の発明は、リミッタ手段にリミッタ解除手段を設けた請求項４に記載の信号出力回路であり、請求項２と同様の作用効果を奏する。
【００１８】
請求項６に記載の発明は、リミッタ解除手段は、第二の基準電圧設定手段の第四のトランジスタと並列関係にある第五のトランジスタを設け、この第五のトランジスタのドレインを前記第四のトランジスタのソースに接続し、前記第五のトランジスタのソースを接地電位に接続し、前記第五のトランジスタのゲートをリミッタ解除信号の入力端として構成した請求項５に記載の信号出力回路であり、請求項２と同様の作用効果を奏する。
【００１９】
請求項７に記載の発明は、リミッタ解除手段は、第二の差動増幅器を構成する第六、第七のトランジスタの共通ソースにそのソースを接続し、そのドレインを電源電位に接続し、そのゲートをリミッタ解除信号の入力端として構成した第八のトランジスタからなる請求項５に記載の信号出力回路であり、請求項２と同様の作用効果を奏する。
【００２０】
請求項８に記載の発明は、リミッタ解除手段は、第九のトランジスタのソースを第三のトランジスタのゲートに接続し、前記第九のトランジスタのドレインを電源電位に接続し、前記第九のトランジスタのゲートをリミッタ解除信号の入力端として構成した請求項５に記載の信号出力回路であり、請求項２と同様の作用効果を奏する。
【００２１】
請求項９に記載の発明は、リミッタ解除手段を異常時に動作させる異常検知手段と、この異常検知手段からの異常検知出力信号によりその出力電圧を第二の基準電圧以下の電圧に保持する出力飽和手段とを設けた請求項５に記載の信号出力回路であり、断線もしくは接地電位へのショート以外の異常発生の場合にその異常を検知することができるという作用効果を奏する。
【００２２】
請求項１０に記載の発明は、出力飽和手段は、第一の差動増幅器の第一の基準電圧が入力される入力端にそのドレインを接続し、接地電位にそのソースを接続し、異常検知手段にそのゲートを接続された第十のトランジスタより構成した請求項９に記載の信号出力回路であり、請求項９と同様の作用効果を奏する。
【００２３】
【発明の実施の形態】
以下、本発明の信号出力回路について実施の形態および図面を用いて説明する。なお、この信号出力回路に信号を入力する手段としてセンサを用いた。
【００２４】
（実施の形態１）
本実施の形態１および図１を用いて本発明の特に請求項１，３，４に記載の発明について説明する。
【００２５】
まず、本実施の形態１の信号出力回路の構成について説明する。
【００２６】
図１において、２６は第一の差動増幅器であり、この第一の差動増幅器２６は、ソース結合したトランジスタ１，２と、このトランジスタ１，２の共通ソースと第一の電源端子３３との間に接続された定電流源２０とで構成されており、前記トランジスタ１のゲートにセンサからの信号が入力され、前記トランジスタ２のゲートに第一の基準電圧設定手段２８により第一の基準電圧が与えられる。
【００２７】
３０は前記第一の差動増幅器２６の能動負荷としての第一のカレントミラーであり、この第一のカレントミラー３０は、ダイオード結合したトランジスタ３と、このトランジスタ３のゲートにゲートを接続したトランジスタ４とで構成されている。前記トランジスタ３のゲート、ドレインは前記トランジスタ１のドレインに接続され、前記トランジスタ３のソースは第二の電源端子３４に接続され、前記トランジスタ４のドレインは前記トランジスタ２のドレインに接続され、前記トランジスタ４のソースは前記第二の電源端子３４に接続される。
【００２８】
５は前置増幅用の第一のトランジスタであり、ゲートは前記第一の差動増幅器２６の出力である前記トランジスタ２のドレインに接続され、ソースは第一の定電流源２１を介して前記第二の電源端子３４に接続され、ドレインは前記第一の電源端子３３に接続される。
【００２９】
６は出力用の第二のトランジスタであり、ゲートは前記第一のトランジスタ５のソースに接続され、ソースは前記第二の電源端子３４に接続され、ドレインは出力端子３２および第二の定電流源２２を介して前記第一の電源端子３３に接続される。
【００３０】
２７は第二の差動増幅器であり、この第二の差動増幅器２７は、ソース結合した第六、第七のトランジスタ８，９と、この第六、第七のトランジスタ８，９のソースと前記第一の電源端子３３との間に接続された第三の定電流源２３とで構成されており、前記第六のトランジスタ８のゲートは定電流源２４を介して前記第二の電源端子３４に接続され、且つ出力モニター用であるトランジスタ１２のソースに接続される。このトランジスタ１２のドレインは前記第一の電源端子３３に接続され、ゲートは前記出力端子３２に接続される。
【００３１】
また前記第七のトランジスタ９のゲートは定電流源２５を介して前記第二の電源端子３４に接続され、且つ第二の基準電圧設定手段３８の第四のトランジスタ１３のソースに接続される。この第四のトランジスタ１３のドレインは前記第一の電源端子３３に接続され、ゲートはリミット電圧である第二の基準電圧２９に接続される。
【００３２】
３１は前記第二の差動増幅器２７の能動負荷としての第二のカレントミラーであり、この第二のカレントミラー３１は、ダイオード結合したトランジスタ１４と、このトランジスタ１４のゲートにゲートを接続したトランジスタ１５とで構成されており、前記トランジスタ１４のゲート、ドレインは前記第六のトランジスタ８のドレインに接続され、ソースは第二の電源端子３４に接続されている。前記トランジスタ１５のドレインは前記第七のトランジスタ９のドレインに接続され、ソースは前記第二の電源端子３４に接続される。
【００３３】
７は出力制限用の第三のトランジスタであり、この第三のトランジスタ７のゲートは前記第二の差動増幅器２７の出力である、前記第七のトランジスタ９のドレインに接続され、ソースは前記第一のトランジスタ５のソース及び前記第二のトランジスタ６のゲート及び前記第一の定電流源２１に接続され、ドレインは前記第一の電源端子３３に接続される。
【００３４】
そして、リミッタ手段は、前記第三のトランジスタ７と、第二の差動増幅器２７と、第二の基準電圧設定手段３８とから少なくとも構成される。
【００３５】
次に、以上の構成の出力回路の動作について説明する。
【００３６】
前記トランジスタ３のドレインから前記トランジスタ１のドレインに流れる電流と、前記トランジスタ４のドレインから前記トランジスタ２のドレインに流れる電流との和は一定に保持されるため、トランジスタ１のゲートに入力される入力信号が増加すると、第一の差動増幅器２６の出力であるトランジスタ２のドレイン電圧は増加する。このドレイン電圧と第一のトランジスタ５のゲート電圧は同電位であるためトランジスタ５のソース電圧は増加し、第二のトランジスタ６のドレイン電圧は減少する。その結果、出力端子３２の出力電圧は減少する。
【００３７】
ここで、出力電圧がリミット電圧である第二の基準電圧２９より小さいとき、出力電圧が低下すると、トランジスタ１２のゲート電圧が低下し、第六のトランジスタ８のゲート電圧はトランジスタ１２のゲート電圧に連動して低下する。
【００３８】
第四のトランジスタ１３のゲートに与えられた、リミット電圧である第二の基準電圧２９は、第七のトランジスタ９のゲート電圧として与えられる。
【００３９】
そのため第二の差動増幅器２７の出力である、第七のトランジスタ９のドレイン電圧、すなわち、第三のトランジスタ７のゲート電圧は低下し、これに連動して第三のトランジスタ７のソース電圧、すなわち、第二のトランジスタ６のゲート電圧が低下し、第二のトランジスタ６のドレイン電圧はリミット電圧である第二の基準電圧２９まで上昇する。
【００４０】
その結果、出力電圧が第二の基準電圧２９以下になるような入力電圧が入力されても、出力電圧は第二の基準電圧２９以下にはならず、第二の基準電圧２９に保たれる。このとき第一、第三のトランジスタ５，７は両ソース、両ドレインを接続しており、ソース電圧が共通なため第三のトランジスタ７はオン状態で第一のトランジスタ５はオフ状態となり、第一の差動増幅器２６の出力は遮断され、出力電圧に影響を及ぼさない。
【００４１】
一方、出力電圧がリミット電圧である第二の基準電圧２９より大きいとき、第一、第三のトランジスタ５，７はソース電圧が共通なため第三のトランジスタ７はオフ状態で第一のトランジスタ５はオン状態となり、第二の差動増幅器２７の出力は遮断され、出力電圧に影響を及ぼさない。
【００４２】
以上のように出力端子から出力される出力電圧は前記第二の基準電圧以下にならないため、この第二の基準電圧を０Ｖよりも大きい値に設定することにより正常状態において前記出力電圧が０Ｖであるということがなくなる。したがって、前記出力電圧が０Ｖの場合断線もしくは接地電位へのショートが発生したと受電側回路で判断することができるものである。
【００４３】
また、出力電圧のリミッタ手段が動作した電圧、すなわちリミット電圧は正確、且つ温度等に対して安定な電圧を供給することができ、リミット電圧は第二の基準電圧２９を変更するだけで容易に変更することができる。
【００４４】
（実施の形態２）
本実施の形態２および図２〜図５を用いて、本発明の特に請求項２，５〜１０に記載の発明について説明する。
【００４５】
図２は本実施の形態２における信号出力回路の回路図を示し、実施の形態１と同一の構成要素については同一の符号を付し説明を省略する。
【００４６】
本実施の形態２が実施の形態１と異なる点は、リミッタ解除手段３５と出力飽和手段３６とを設けた点である。
【００４７】
前記リミッタ解除手段３５は第四のトランジスタ１３に並列に接続した第五のトランジスタ１６より構成され、前記出力飽和手段３６は前記第一の基準電圧設定手段２８と第一の電源端子３３との間に設けた第十のトランジスタ１７より構成される。また前記リミッタ解除手段３５及び出力飽和手段３６は異常検知手段３７により動作制御される。
【００４８】
この異常検知手段３７は例えば、センサの起動時における出力の安定領域に至るまでの期間、センサに過大もしくは異常な外乱（振動、電磁波、等）が加わったときに制御信号を発生するものである。
【００４９】
次に本実施の形態２の信号出力回路の動作について説明する。
【００５０】
トランジスタ１のゲートに入力される入力電圧が上昇し、出力電圧が、リミット電圧である第二の基準電圧２９より低下しようとするとき、異常検知手段３７より第五のトランジスタ１６のゲートに異常検知信号が入力されていると、リミッタ解除手段３５である第五のトランジスタ１６はオン状態となり、これにより第四のトランジスタ１３のソース−ドレイン間をショートし、その結果、第四のトランジスタ１３のゲート−ソース間電圧と第二の基準電圧２９は除去される。したがって、第七のトランジスタ９のゲート電圧はダイオード結合されたトランジスタ１１の順方向電圧だけのレベル調整、すなわち第六のトランジスタ８のレベル調整電圧よりも第四のトランジスタ１３のゲート−ソース間電圧と第二の基準電圧２９だけ低くレベル調整される。これは見かけ上の基準電圧が第四のトランジスタ１３のゲート−ソース間電圧と第二の基準電圧２９分低下したことに相当し、常に出力電圧がリミット電圧である第二の基準電圧２９より大きい条件となる。このとき第二の差動増幅器２７の出力である第七のトランジスタ９のドレイン電圧すなわち第三のトランジスタ７のゲート電圧は上昇し、第三のトランジスタ７と第一のトランジスタ５はソース電圧が共通なため第三のトランジスタ７はオフ状態で第一のトランジスタ５はオン状態となり、第二の差動増幅器２７の出力は遮断され、出力電圧に影響を及ぼさない。その結果、出力電圧が第二の基準電圧２９以下になるような入力電圧が入力されても、出力電圧は第二の基準電圧２９以下の領域でも入力に応じた出力が可能となる。
【００５１】
また、リミッタ解除手段３５としては以下の構成も可能である。すなわち、図３に示すように、第八のトランジスタ１８を設け、この第八のトランジスタ１８のソースを第六、第七のトランジスタ８，９の共通ソースに接続し、ドレインを第二の電源端子３４に接続し、ゲートを異常検知手段３７の出力に接続したものが挙げられる。
【００５２】
さらには、図４に示すような構成もリミッタ解除手段３５として可能である。すなわち、第九のトランジスタ１９を設け、この第九のトランジスタ１９のソースを第三のトランジスタ７のゲートに接続し、ドレインを第二の電源端子３４に接続し、ゲートを異常検知手段３７の出力に接続したものである。図３、図４のいずれの場合も図２と同様、第三のトランジスタ７と第一のトランジスタ５はソース電圧が共通なため第三のトランジスタ７はオフ状態で第一のトランジスタ５はオン状態となり、第二の差動増幅器２７の出力は遮断され、出力電圧に影響を及ぼさない。その結果、出力電圧が第二の基準電圧２９以下になるような入力電圧が入力されても、出力電圧は第二の基準電圧２９以下の領域でも入力に応じた出力が可能となる。
【００５３】
ここで出力飽和手段３６の第十のトランジスタ１７のゲートと、リミッタ解除手段３５の第五のトランジスタ１６のゲートに異常検知手段３７の異常検知出力を同時に与えたとき、上記の通りリミッタは解除され、さらに第十のトランジスタ１７がオン状態となりトランジスタ２のゲートは第一の電源端子３３に接地されるので、トランジスタ１のゲートに入力される入力電圧は常にトランジスタ２のゲート電圧よりも大きくなる。そのため、第一の差動増幅器２６の出力であるトランジスタ２のドレイン電圧は増加し、それと同電位である第一のトランジスタ５のベース電圧も増加するので第一のトランジスタ５のソース電圧も増加する。これにより第二のトランジスタ６のドレイン電圧は減少するので、出力端子３２の出力電圧も減少する。この出力端子３２の出力電圧はさらにトランジスタ２のゲート電圧より減少するため、その結果、接地電位に固定されることとなる。
【００５４】
以上のような構成をとることにより、異常検知時に断線もしくは接地電位へのショートによる電圧と類似な出力ができるため、別途異常検知用端子を設けなくても、信号の出力端子３２を介して異常検知の情報を受電側回路に伝達することができる。
【００５５】
なお、本実施の形態では信号出力回路にレベル調整手段を設けていないが必要に応じて設けてもよい。例えば図５に示すように、ダイオード結合されたトランジスタ１０，１１を用いて、第六のトランジスタ８とトランジスタ１２との間に、第七のトランジスタ９と第四のトランジスタ１３との間にそれぞれ介在させてもよい。
【００５６】
また、本実施の形態で用いたトランジスタに代わりバイポーラトランジスタを用いても同様の効果を奏する（図示せず）。この場合ソースはエミッタ、ドレインはコレクタ、ゲートはベースに相当する。
【００５７】
加えて、図６に示すように、図１におけるすべてのトランジスタのＰＮを反転させたものを用いた場合出力電圧の上限を規定することができる。すなわち、本発明の信号出力回路では第二の基準電圧設定手段３８によりリミット電圧つまり下限電圧を設定したが、同様にして上限電圧を設定することができる。これにより検出回路を設けることなく電源端子へのショートを検知することができるという作用効果を奏する。この場合上記のようにバイポーラトランジスタを用いても同様の作用効果を奏する。
【００５８】
なお、上記実施の形態では、この信号出力回路に信号を入力する手段としてセンサを用いたが、これに限定されるものではない。
【００５９】
【発明の効果】
以上のように本発明は、その一方の入力端に第一の基準電圧設定手段が接続され、その他方の入力端に信号が入力される第一の差動増幅器と、この第一の差動増幅器の第一の負荷抵抗と、そのゲートに前記第一の差動増幅器の出力端を、そのソースに第一の定電流源をそれぞれ接続した第一のトランジスタと、そのゲートに前記第一の定電流源と前記第一のトランジスタとの接続点を、そのドレインに第二の定電流源をそれぞれ接続した第二のトランジスタと、この第二のトランジスタと前記ドレインとに接続された出力端子と、リミッタ手段とを備え、このリミッタ手段は、その一方の入力端に前記入力端子を、その他方の入力端に第二の基準電圧設定手段をそれぞれ接続した第二の差動増幅器と、この第二の差動増幅器の第二の負荷抵抗と、そのゲートに前記第二の差動増幅器の出力端を、そのソースに前記第二のトランジスタのゲートをそれぞれ接続した第三のトランジスタとから少なくとも構成される信号出力回路であり、検出回路を設けることなく電線の断線もしくは接地電位へのショートを検知することができるという作用効果を奏する。
【００６０】
すなわち、前記出力端子から出力される出力電圧が前記第二の基準電圧以下にならないため、この第二の基準電圧を０Ｖよりも大きい値に設定することにより正常状態において前記出力電圧が０Ｖであるということがなくなる。したがって、前記出力電圧が０Ｖの場合断線もしくは接地電位へのショートが発生したと判断することができるものである。
【図面の簡単な説明】
【図１】本発明の一実施の形態の信号出力回路図
【図２】同信号出力回路図
【図３】同信号出力回路図
【図４】同信号出力回路図
【図５】同信号出力回路図
【図６】同信号出力回路図
【図７】従来の信号出力回路図
【符号の説明】
１，２，３，４，１０，１１，１２，１４，１５ トランジスタ
５ 第一のトランジスタ
６ 第二のトランジスタ
７ 第三のトランジスタ
８ 第六のトランジスタ
９ 第七のトランジスタ
１３ 第四のトランジスタ
１６ 第五のトランジスタ
１７ 第十のトランジスタ
１８ 第八のトランジスタ
１９ 第九のトランジスタ
２０，２４，２５ 定電流源
２１ 第一の定電流源
２２ 第二の定電流源
２３ 第三の定電流源
２６ 第一の差動増幅器
２７ 第二の差動増幅器
２８ 第一の基準電圧設定手段
２９ 第二の基準電圧
３０ 第一の負荷抵抗
３１ 第二の負荷抵抗
３２ 出力端子
３３ 第一の電源端子
３４ 第二の電源端子
３５ リミッタ解除手段
３６ 出力飽和手段
３７ 異常検知手段
３８ 第二の基準電圧設定手段
Claims (10)
- その一方の入力端に第一の基準電圧設定手段が接続され、その他方の入力端に信号が入力される第一の差動増幅器と、この第一の差動増幅器の第一の負荷抵抗と、そのゲートに前記第一の差動増幅器の出力端を、そのソースに第一の定電流源をそれぞれ接続した第一のトランジスタと、そのゲートに前記第一の定電流源と前記第一のトランジスタとの接続点を、そのドレインに第二の定電流源をそれぞれ接続した第二のトランジスタと、この第二のトランジスタと前記ドレインとに接続された出力端子と、リミッタ手段とを備え、このリミッタ手段は、その一方の入力端に前記出力端子を、その他方の入力端に第二の基準電圧設定手段をそれぞれ接続した第二の差動増幅器と、この第二の差動増幅器の第二の負荷抵抗と、そのゲートに前記第二の差動増幅器の出力端を、そのソースに前記第二のトランジスタのゲートをそれぞれ接続した第三のトランジスタとから少なくとも構成される信号出力回路。
- リミッタ手段にリミッタ解除手段を設けた請求項１に記載の信号出力回路。
- 第二の基準電圧設定手段は、そのゲートに第二の基準電圧を、そのドレインに接地電位を、そのソースに第二の差動増幅器の他方の入力端をそれぞれ接続した第四のトランジスタからなる請求項１に記載の信号出力回路。
- 第二の差動増幅器は、ソース結合した第六、第七のトランジスタと、この第六、第七のトランジスタのソースと接続された第三の定電流源からなる請求項１に記載の信号出力回路。
- リミッタ手段にリミッタ解除手段を設けた請求項４に記載の信号出力回路。
- リミッタ解除手段は、第二の基準電圧設定手段の第四のトランジスタと並列関係にある第五のトランジスタを設けてこの第五のトランジスタのドレインに前記第四のトランジスタのソースを接続し、前記第五のトランジスタのソースに接地電位を接続し、前記第五のトランジスタのゲートをリミッタ解除信号の入力端として構成した請求項５に記載の信号出力回路。
- リミッタ解除手段は、そのソースに第二の差動増幅器を構成する第六、第七のトランジスタの共通ソースを接続し、そのドレインに電源電位を接続し、そのゲートをリミッタ解除信号の入力端として構成した第八のトランジスタからなる請求項５に記載の信号出力回路。
- リミッタ解除手段は、そのソースに第三のトランジスタのゲートを接続し、そのドレインに電源電位を接続し、そのゲートをリミッタ解除信号の入力端として構成した第九のトランジスタからなる請求項５に記載の信号出力回路。
- リミッタ解除手段を異常時に動作させる異常検知手段と、この異常検知手段からの異常検知出力信号によりその出力電圧を第二の基準電圧以下の電圧に保持する出力飽和手段とを設けた請求項５に記載の信号出力回路。
- 出力飽和手段は、第一の差動増幅器の第一の基準電圧が入力される入力端をそのドレインに接続し、そのソースに接地電位を接続し、そのゲートに異常検知手段を接続した第十のトランジスタより構成した請求項９に記載の信号出力回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002229755A JP2004072462A (ja) | 2002-08-07 | 2002-08-07 | 信号出力回路 |
| CNB03801307XA CN100337398C (zh) | 2002-08-07 | 2003-08-01 | 传感器信号输出电路 |
| DE60316908T DE60316908T2 (de) | 2002-08-07 | 2003-08-01 | Sensorsignalausgabeschaltung |
| PCT/JP2003/009791 WO2004015857A1 (ja) | 2002-08-07 | 2003-08-01 | センサ信号出力回路 |
| EP03784500A EP1455446B1 (en) | 2002-08-07 | 2003-08-01 | Sensor signal output circuit |
| US10/490,729 US6933753B2 (en) | 2002-08-07 | 2003-08-01 | Sensor signal output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002229755A JP2004072462A (ja) | 2002-08-07 | 2002-08-07 | 信号出力回路 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003422531A Division JP3991981B2 (ja) | 2003-12-19 | 2003-12-19 | 信号出力回路 |
| JP2003422530A Division JP3991980B2 (ja) | 2003-12-19 | 2003-12-19 | 信号出力回路 |
| JP2003422532A Division JP3991982B2 (ja) | 2003-12-19 | 2003-12-19 | 信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004072462A true JP2004072462A (ja) | 2004-03-04 |
Family
ID=31711662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002229755A Withdrawn JP2004072462A (ja) | 2002-08-07 | 2002-08-07 | 信号出力回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6933753B2 (ja) |
| EP (1) | EP1455446B1 (ja) |
| JP (1) | JP2004072462A (ja) |
| CN (1) | CN100337398C (ja) |
| DE (1) | DE60316908T2 (ja) |
| WO (1) | WO2004015857A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010119083A (ja) * | 2008-10-17 | 2010-05-27 | Denso Corp | 演算増幅器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446417C (zh) * | 2004-12-23 | 2008-12-24 | 中国科学院电子学研究所 | 基于双模式的集成isfet传感器信号差分读出电路 |
| JP2018160305A (ja) * | 2017-03-23 | 2018-10-11 | 株式会社東芝 | 半導体装置 |
| CN112953414A (zh) * | 2021-03-19 | 2021-06-11 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种像元级的放大器电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4401901A (en) * | 1981-06-01 | 1983-08-30 | Advanced Micro Devices, Inc. | Comparator |
| NL190885C (nl) * | 1983-03-31 | 1994-10-03 | Philips Nv | Verzwakkerschakeling. |
| US4789799A (en) * | 1983-04-05 | 1988-12-06 | Tektronix, Inc. | Limiting circuit |
| JPS62112070A (ja) * | 1985-11-09 | 1987-05-23 | Fujitsu Ten Ltd | センサの断線検出装置 |
| JPH03192907A (ja) * | 1989-12-22 | 1991-08-22 | Yamaha Corp | 増幅器 |
| US5525934A (en) * | 1994-08-24 | 1996-06-11 | National Semiconductor Corporation | Output circuit with short circuit protection for a CMOS comparator |
| JPH08111616A (ja) * | 1994-10-07 | 1996-04-30 | Olympus Optical Co Ltd | 演算増幅回路 |
| JPH102915A (ja) * | 1996-06-13 | 1998-01-06 | Mitsubishi Electric Corp | 半導体センサ |
| US6288604B1 (en) * | 1998-02-03 | 2001-09-11 | Broadcom Corporation | CMOS amplifier providing automatic offset cancellation |
| US6633191B2 (en) * | 2001-02-05 | 2003-10-14 | Vitesse Semiconductor Corporation | Clock buffer with DC offset suppression |
-
2002
- 2002-08-07 JP JP2002229755A patent/JP2004072462A/ja not_active Withdrawn
-
2003
- 2003-08-01 WO PCT/JP2003/009791 patent/WO2004015857A1/ja active IP Right Grant
- 2003-08-01 DE DE60316908T patent/DE60316908T2/de not_active Expired - Lifetime
- 2003-08-01 EP EP03784500A patent/EP1455446B1/en not_active Expired - Fee Related
- 2003-08-01 CN CNB03801307XA patent/CN100337398C/zh not_active Expired - Fee Related
- 2003-08-01 US US10/490,729 patent/US6933753B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010119083A (ja) * | 2008-10-17 | 2010-05-27 | Denso Corp | 演算増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1455446A4 (en) | 2006-07-05 |
| US6933753B2 (en) | 2005-08-23 |
| US20040239375A1 (en) | 2004-12-02 |
| EP1455446B1 (en) | 2007-10-17 |
| DE60316908D1 (de) | 2007-11-29 |
| WO2004015857A1 (ja) | 2004-02-19 |
| EP1455446A1 (en) | 2004-09-08 |
| CN1572056A (zh) | 2005-01-26 |
| CN100337398C (zh) | 2007-09-12 |
| DE60316908T2 (de) | 2008-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7075373B2 (en) | Overcurrent protection circuit with fast current limiting control | |
| JP4296811B2 (ja) | 物理量センサ装置 | |
| AU2005234374B2 (en) | Transconductance circuit for piezoelectric transducer | |
| JPH05175801A (ja) | 電圧レベル検出回路 | |
| US9551735B2 (en) | Sensor device with series circuit of MOS switch and capacitor | |
| JP2010519549A (ja) | 温度依存の抵抗性デバイスを用いた高分解能識別のための装置、システムおよび方法 | |
| JP4882710B2 (ja) | 負荷駆動装置の故障検出装置および負荷駆動用ｉｃ | |
| US7141910B2 (en) | Transconductance circuit for piezoelectric transducer | |
| JPH06177660A (ja) | 増幅回路 | |
| JP2004072462A (ja) | 信号出力回路 | |
| KR950003136B1 (ko) | 전력증폭장치 | |
| JP2004166291A (ja) | 信号出力回路 | |
| JP3991981B2 (ja) | 信号出力回路 | |
| US8283938B2 (en) | Monitoring system and input and output device thereof | |
| US20070201612A1 (en) | Fan system and detector thereof | |
| JP2001108712A (ja) | 電流検出装置 | |
| JP2004173294A (ja) | 信号出力回路 | |
| US8310091B2 (en) | Monitoring system and input and output device thereof | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JP2011215026A (ja) | アナログセンサ回路の異常判定装置 | |
| JPH11355060A (ja) | 短絡保護回路 | |
| JP2000236245A (ja) | 電源供給制御装置及び電源供給制御方法 | |
| JP2893609B2 (ja) | 温度センサの断線検知回路 | |
| JP2586373Y2 (ja) | 遠隔センシングシステム | |
| JP2579611Y2 (ja) | 検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20060905 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061106 |