WO2004015857A1 - センサ信号出力回路 - Google Patents

センサ信号出力回路 Download PDF

Info

Publication number
WO2004015857A1
WO2004015857A1 PCT/JP2003/009791 JP0309791W WO2004015857A1 WO 2004015857 A1 WO2004015857 A1 WO 2004015857A1 JP 0309791 W JP0309791 W JP 0309791W WO 2004015857 A1 WO2004015857 A1 WO 2004015857A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
source
gate
drain
differential amplifier
Prior art date
Application number
PCT/JP2003/009791
Other languages
English (en)
French (fr)
Inventor
Keisuke Kuroda
Takeshi Uemura
Toshiyuki Nozoe
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/490,729 priority Critical patent/US6933753B2/en
Priority to EP03784500A priority patent/EP1455446B1/en
Priority to DE60316908T priority patent/DE60316908T2/de
Publication of WO2004015857A1 publication Critical patent/WO2004015857A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45566—Indexing scheme relating to differential amplifiers the IC comprising one or more dif stages in cascade with the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45636—Indexing scheme relating to differential amplifiers the LC comprising clamping means, e.g. diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45664—Indexing scheme relating to differential amplifiers the LC comprising one or more cascaded inverter stages as output stage at one output of the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Definitions

  • the present invention relates to a sensor signal output circuit used for a sensor for detecting acceleration, angular velocity, pressure, and the like.
  • Sensors that detect acceleration, angular velocity, pressure, etc. generally include a conversion element for converting the amount of displacement of these detection targets into an electric signal, and electrically amplify the weak electric signal output from this element. Output circuit.
  • the sensor signal output circuit shown in Fig. 7 is known.
  • the first differential amplifier 26 is connected between the source-coupled transistors 1 and 2 and the sources of the transistors 1 and 2 and the first power supply terminal 33. It is composed of a constant current source 20.An electric signal from the sensor is input to the gate of transistor 1, and the first reference voltage setting unit 28 is supplied to the gate of transistor 2.
  • First load resistance 30 is an active load of the first differential amplifier 26, and the first load resistor 30 is connected to a diode-coupled transistor 3 and the gate of the transistor 3 4 and The gate and drain of transistor 3 are connected to the drain of transistor 1, the source is connected to the second power supply terminal 34, the drain of transistor 4 is connected to the drain of transistor 2, and the source is the second power supply. To terminal 3 4 Connected.
  • the gate of the first transistor 5 for preamplification is connected to the drain of the transistor 2 which is the output of the first differential amplifier 26, and the source is connected via the first constant current source 21.
  • the drain is connected to the second power supply terminal 3 4.
  • the drain is connected to the first power supply terminal 3 3.
  • the gate of the second transistor 6 for output is connected to the source of the first transistor 5, the source is connected to the second power supply terminal 34, and the drain is through the second constant current source 22. To the first power supply terminal 33. The drain of the second transistor 6 is connected to the output terminal 32.
  • the sum of the current flowing from the drain of transistor 3 to the drain of transistor 1 and the current flowing from the drain of transistor 4 to the drain of transistor 2 is kept constant.
  • the drain voltage of the transistor 2 which is the output of the first differential amplifier 26 increases, and the gate voltage of the first transistor 5 changes to the transistor 2
  • the source voltage of the first transistor 5 increases because it has the same potential as the drain voltage of the first transistor 5.
  • the drain voltage of the second transistor 6 decreases, and as a result, the output voltage of the output terminal 32 decreases.
  • the input voltage to the power receiving side circuit becomes the first power supply terminal 33.
  • the sensor output circuit alone cannot determine whether this potential is the voltage as the normal output of the sensor, or the voltage due to the disconnection of the power line or the short to the first power supply terminal 33.
  • a detection circuit for detection had to be separately provided. Disclosure of the invention
  • a first reference voltage setting unit is connected to one input terminal, a signal is input to the other input terminal, a first differential amplifier, a first load resistance of the first differential amplifier, and a gate.
  • the output terminal of the first differential amplifier is connected to the first transistor having the first constant current source connected to the source, and the connection point between the first constant current source and the first transistor is connected to the gate.
  • a second transistor having a second constant current source connected to the rain, an output terminal connected to the second transistor and the drain, and a limiter section, wherein the limiter section has one input terminal.
  • a second differential amplifier having an output terminal connected to a second reference voltage setting unit at the other input terminal, a second load resistor of the second differential amplifier, and a second differential amplifier at a gate. Output to the gate of the second transistor
  • a sensor signal output circuit comprising at least a third transistor connected to each other is provided.
  • FIG. 1 is a sensor signal output circuit diagram according to the first embodiment of the present invention.
  • FIG. 2 is a sensor signal output circuit diagram according to the second embodiment of the present invention.
  • FIG. 3 is a sensor signal output circuit diagram according to the second embodiment of the present invention.
  • FIG. 4 is a sensor signal output circuit diagram according to the second embodiment of the present invention.
  • FIG. 5 is a sensor signal output circuit diagram according to the second embodiment of the present invention.
  • FIG. 6 is a sensor signal output circuit diagram according to the second embodiment of the present invention.
  • FIG. 7 is a conventional sensor signal output circuit diagram. BEST MODE FOR CARRYING OUT THE INVENTION
  • a sensor signal output circuit according to the present invention will be described with reference to embodiments and drawings. Note that a sensor was used as a means for inputting a signal to the sensor signal output circuit.
  • Embodiment 1 will be described with reference to FIG.
  • a first differential amplifier 26 includes source-coupled transistors 1 and 2 and a constant-current circuit connected between a common source of the transistors 1 and 2 and a first power supply terminal 33.
  • a signal from the sensor is input to the gate of the transistor 1, and a first reference voltage is applied to the gate of the transistor 2 by the first reference voltage setting unit 28.
  • the first load resistor 30 is an active load of the first differential amplifier 26, and the first load resistor 30 is connected to the diode-coupled transistor 3 and the gate of the transistor 3. It consists of a transistor 4 connected to The gate and drain of transistor 3 are connected to the drain of transistor 1, the source of transistor 3 is connected to the second power supply terminal 34, and the drain of transistor 4 is connected. The source of transistor 4 is connected to the drain of transistor 2 and the source of transistor 4 is connected to the second power supply terminal 34.
  • the gate of the first transistor 5 for preamplification is connected to the drain of the transistor 2 which is the output of the first differential amplifier 26, and the source connects the first constant current source 21.
  • the drain is connected to the first power terminal 33 through the second power terminal 34.
  • the gate of the second transistor 6 for output is connected to the source of the first transistor 5, the source is connected to the second power supply terminal 34, and the drain is the output terminal 32 and the second constant current. Connected to the first power supply terminal 3 3 via the power source 22.
  • the second differential amplifier 27 is connected between the source-coupled sixth and seventh transistors 8 and 9 and the sources of the sixth and seventh transistors 8 and 9 and the first power supply terminal 33.
  • the gate of the sixth transistor 8 is connected to the second power supply terminal 34 via the constant current source 24, and is connected to the output monitor. It is connected to the source of transistor 12 which is one of the uses.
  • the drain of the transistor 12 is connected to the first power supply terminal 33, and the gate is connected to the output terminal 32.
  • the gate of the seventh transistor 9 is connected to the second power supply terminal 34 via the constant current source 25, and is connected to the source of the fourth transistor 13 of the second reference voltage setting section 38. Connected.
  • the drain of the fourth transistor 13 is connected to a first power supply terminal 33, and the gate is connected to a second reference voltage 29 which is a limit voltage.
  • the second load resistor 31 is an active load of the second differential amplifier 27, and the second load resistor 31 is a diode-coupled transistor. It has a transistor 14 'and a transistor 15 with its gate connected to the gate of transistor 14; the gate and drain of transistor 14 are connected to the drain of sixth transistor 8; Is connected to the second power terminal 34. The drain of the transistor 15 is connected to the drain of the seventh transistor 9, and the source is connected to the second power supply terminal 34.
  • the gate of the third transistor 7 for output limitation is connected to the drain of the seventh transistor 9 which is the output of the second differential amplifier 27, and the source is the source of the first transistor 5
  • the drain is connected to the gate of the second transistor 6 and the first constant current source 21, and the drain is connected to the first power supply terminal 33.
  • the limiter unit is constituted at least by the third transistor 7, the second differential amplifier 27, and the second reference voltage setting unit 38.
  • the input signal input to the gate of transistor 1 Increases, the drain voltage of the transistor 2, which is the output of the first differential amplifier 26, increases. Since the drain voltage and the gate voltage of the first transistor 5 are the same, the source voltage of the transistor 5 becomes Increases and the drain voltage of the second transistor 6 decreases. As a result, the output voltage of the output terminal 32 decreases.
  • the output voltage is lower than the second reference voltage 29, which is the limit voltage, when the output voltage decreases, the gate voltage of the transistor 12 decreases, and the gate voltage of the sixth transistor 8 decreases. Decreases in conjunction with the gate voltage of the transistor 12.
  • the second reference voltage 29, which is the limit voltage, applied to the gate of the fourth transistor 13, is applied as the gate voltage of the seventh transistor 9.
  • the first and third transistors 5 and 7 have both sources and both drains connected. Since the source voltage is common, the third transistor 7 is turned on and the first transistor 5 is turned off. However, the output of the first differential amplifier 26 is cut off, and does not affect the output voltage.
  • the second reference voltage 29 which is the limit voltage
  • the first and third transistors 5, 7 have the same source voltage, so that the third transistor 7 is off.
  • the first transistor 5 is turned on, the output of the second differential amplifier 27 is cut off, and does not affect the output voltage.
  • the second reference voltage 29 is set to a value higher than the potential of the first power supply terminal 33.
  • the power receiving side circuit can determine that a disconnection or a short circuit to the first power supply terminal 33 has occurred.
  • the voltage at which the output voltage limiter section operates that is, the limit voltage can supply an accurate and stable voltage with respect to temperature and the like, and the limit voltage is equal to the second reference voltage 2. It can be easily changed simply by changing 9.
  • the second reference voltage setting unit 38 includes a gate connected to the second reference voltage 29, a drain connected to the first power supply terminal 33, and a source connected to the second differential amplifier 27. Since the sensor signal output circuit includes the fourth transistor 13 connected to the other input terminal, the second reference voltage 29 can be easily set.
  • the present invention also provides a second differential amplifier 27 comprising a source-coupled sixth and seventh transistors 8 and 9 and a sixth and seventh transistors 8 and 9 connected to the sources of the transistors 8 and 9, respectively.
  • This is a sensor signal output circuit including the third constant current source 23, and has an operational effect of being able to accurately compare the output voltage with the second reference voltage 29 with a simple configuration.
  • the response speed is lower than when the output voltage passes through another circuit or the like. It also has the effect of being faster.
  • Embodiment 2 will be described with reference to FIGS.
  • FIG. 2 is a circuit diagram of a sensor signal output circuit according to the second embodiment.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the second embodiment differs from the first embodiment in that a limiter release section 35 and an output saturation section 36 are provided.
  • the limiter release section 35 is composed of a fifth transistor 16 connected in parallel to the fourth transistor 13, and the output saturation section 36 is composed of the first reference voltage setting section 28 and the first power supply It is composed of a tenth transistor 17 provided between the terminal 33.
  • the operation of the limiter release section 35 and the output saturation section 36 is controlled by the abnormality detection section 37.
  • the abnormality detection section 37 for example, is used for a period until the output reaches a stable area when the sensor is activated.
  • a control signal is generated when an excessive or abnormal disturbance (vibration, electromagnetic wave, etc.) is applied to the sensor.
  • the fifth transistor 16 When the input voltage input to the gate of transistor 1 rises and the output voltage is about to drop below the second reference voltage 29, which is the limit voltage, the fifth transistor 16 from the abnormality detection unit 37 When the abnormality detection signal is input to the gate of the fourth transistor 13, the fifth transistor 16, which is the limiter release section 35, is turned on, thereby connecting the source and drain of the fourth transistor 13. Short, and as a result, The gate-source voltage of the fourth transistor 13 and the second reference voltage 29 are eliminated. Therefore, the gate voltage of the seventh transistor 9 is lower than the level adjustment voltage of the sixth transistor 8 by the gate-source voltage of the fourth transistor 13 and the second reference voltage 29. Is done.
  • the apparent reference voltage has dropped by the potential of the gate-source voltage of the fourth transistor 13 and the potential of the second reference voltage 29, and the output voltage is always the limit voltage.
  • the condition is larger than a certain second reference voltage 29.
  • the output voltage can be output according to the input even in a region of the second reference voltage 29 or lower.
  • the following configuration is also possible as the limiter release section 35. That is, as shown in FIG. 3, an eighth transistor 18 is provided, the source of the eighth transistor 18 is connected to the common source of the sixth and seventh transistors 8, 9, and the drain is connected. The second power supply terminal 34 is connected, and the gate is connected to the output of the abnormality detector 37.
  • FIG. 4 a configuration as shown in FIG. 4 is also possible as the limiter releasing section 35. That is, a ninth transistor 19 is provided, and the source of the ninth transistor 19 is connected to the gate of the third transistor 7. , The drain is connected to the second power supply terminal 34, and the gate is connected to the output of the abnormality detection section 37.
  • the third transistor 7 and the first transistor 5 have a common source voltage, so the third transistor 7 is off and the first transistor 5 is on. State, the output of the second differential amplifier 27 is cut off, and does not affect the output voltage. As a result, even if an input voltage such that the output voltage is equal to or lower than the second reference voltage 29 is input, the output voltage can be output according to the input even in a region of the second reference voltage 29 or lower.
  • the means for inputting a signal to the sensor signal output circuit receives a signal output when the system is not stable, for example, immediately after power-on, the sensor signal output circuit can prevent erroneous determination.
  • This has the operational effect of:
  • the gate of the tenth transistor 17 of the output saturation section 36 and the gate of the fifth transistor 16 of the limiter release section 35 are simultaneously supplied with the abnormality detection output of the abnormality detection section 37.
  • the limit is released, and the tenth transistor 17 is turned on, and the gate of the transistor 2 is grounded to the first power supply terminal 33, so that it is input to the gate of the transistor 1.
  • Input voltage is always higher than the gate voltage of transistor 2. Therefore, the drain voltage of the transistor 2, which is the output of the first differential amplifier 26, increases, and the base voltage of the first transistor 5, which has the same potential, also increases. The voltage also increases.
  • the drain voltage of the second transistor 6 decreases, so that the output voltage of the output terminal 32 also decreases.
  • the output voltage of this output terminal 32 is Therefore, the potential of the first power supply terminal 33 is fixed to the potential of the first power supply terminal 33 because the voltage of the first power supply terminal 33 is lower than the gate voltage of the transistor 2.
  • the level adjustment section is not provided in the sensor signal output circuit, but may be provided as needed.
  • a seventh transistor 9 and a fourth transistor 13 are connected between the sixth transistor 8 and the transistor 12 using the diode-coupled transistors 10 and 11. May be interposed between them.
  • the same effect can be obtained by using a bipolar transistor instead of the transistor used in the embodiment (not shown).
  • the source corresponds to the emitter
  • the drain corresponds to the collector
  • the gate corresponds to the base.
  • the upper limit of the output voltage can be specified. That is, in the sensor signal output circuit of the present invention, the limit voltage, that is, the lower limit voltage is set by the second reference voltage setting unit 38, but the upper limit voltage can be set in the same manner. As a result, there is an operational effect that a short to the second power supply terminal 34 can be detected without providing a detection circuit. In this case, the same effect can be obtained by using a bipolar transistor as described above. Play.
  • the present invention is a sensor signal output circuit provided with a limit canceling section 35 in the limit section, and has the same effect.
  • the limiter canceling section 35 includes a fifth transistor 16 in parallel with the fourth transistor 13 of the second reference voltage setting section 38, The drain of transistor 16 is connected to the source of fourth transistor 13, the source of fifth transistor 16 is connected to first power supply terminal 33, and the gate of fifth transistor 16 is released from the limiter
  • This is a sensor signal output circuit configured as a signal input terminal, and has the same effect.
  • the limiter release section 35 connects the source to the common source of the sixth and seventh transistors 8 and 9 constituting the second differential amplifier 27, and connects the drain to the common source.
  • This is a sensor signal output circuit composed of an eighth transistor 18 connected to the second power supply terminal 34 and having its gate as an input terminal of a limiter release signal, and has the same effect.
  • the limiter releasing section 35 connects the source of the ninth transistor 19 to the gate of the third transistor 7 and connects the drain of the ninth transistor 19 to the second power supply terminal 34.
  • a sensor signal output circuit configured with the gate of the ninth transistor 19 as the input terminal of the limiter release signal, and has the same effect.
  • the present invention provides an abnormality detecting section 37 for operating the limiter releasing section 35 when an abnormality occurs, and an output voltage of the second reference voltage 29 based on an abnormality detection output signal from the abnormality detecting section 37.
  • This is a sensor signal output circuit provided with an output saturation section 36 that holds the following voltage. Has an effect of being able to detect an abnormality other than a short circuit to the first power supply terminal 33 when the abnormality occurs.
  • the output saturation section 36 has a drain connected to the input terminal of the first differential amplifier 26 to which the first reference voltage is input, and the potential of the first power supply terminal 33.
  • This is a sensor signal output circuit composed of a tenth transistor 17 having its source connected and its gate connected to the abnormality detection section 37, and has the same effect.
  • a sensor is used as a means for inputting a signal to the sensor signal output circuit.
  • the present invention is not limited to this.
  • the present invention has an operation and effect that a disconnection of an electric wire or a short circuit to the first power supply terminal 33 can be detected without providing a detection circuit.
  • the present invention relates to a sensor signal output circuit used for a sensor for detecting acceleration, angular velocity, pressure, etc., which detects a disconnection of an electric wire or a short circuit to a power supply terminal without providing a detection circuit. Can be.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

本発明のセンサ信号出力回路は、第一の差動増幅器（２６）と、第一の負荷抵抗（３０）と、第一のトランジスタ（５）と、第二のトランジスタ（６）と、リミッタ部とを有し、このリミッタ部は、その一方の入力端に出力端子（３２）を、その他方の入力端に第二の基準電圧設定部（３８）をそれぞれ接続した第二の差動増幅器（２７）と、この第二の差動増幅器（２７）の第二の負荷抵抗（３１）と、そのゲートに第二の差動増幅器（２７）の出力端を、そのソースに第二のトランジスタ（６）のゲートをそれぞれ接続した第三のトランジスタ（７）とから少なくとも構成されるものである。

Description

明 細 書
' センサ信号出力回路 技術分野
本発明は、 加速度、 角速度や圧力等を検出するセンサ等に用い られているセンサ信号出力回路に関する。 背景技術
加速度、 角速度や圧力等を検出するセンサは、 一般的にこれら の検出対象の変位量を電気信号に変換するための変換素子と、 こ の素子から出力される微弱な電気信号を電気的に増幅し出力する 回路とを有している。 そのセンサ信号出力回路は図 7 に示すもの が知られている。
図 7 において、 第一の差動増幅器 2 6は、 ソース結合したトラ ンジス夕 1， 2 と、 この 卜ランジス夕 1 , 2のソースと第一の電 源端子 3 3 との間に接続された定電流源 2 0 とで構成されており トランジスタ 1 のゲー トにセンサからの電気信号を入力され、 ト ランジス夕 2のゲートに第一の基準電圧設定部 2 8が与えられる 第一の負荷抵抗 3 0は、 第一の差動増幅器 2 6の能動負荷であ り、 この第一の負荷抵抗 3 0は、 ダイオー ド結合した 卜ランジス 夕 3 と、 この トランジスタ 3のゲートにそのゲー トを接続した ト ランジス夕 4 と、 で構成されている。 トランジスタ 3のゲート、 ドレインはトランジスタ 1 の ドレインに接続され、 ソースは第二 の電源端子 3 4に接続され、 トランジスタ 4の ドレインは卜ラン ジス夕 2のドレインに接続され、 ソースは第二の電源端子 3 4に 接続される。
前置増幅用の第一の トランジスタ 5のゲー トは第一の差動増幅 器 2 6の出力である トランジスタ 2のドレインに接続され、 ソ一 スは第一の定電流源 2 1 を介して第二の電源端子 3 4に接続され. ドレインは第一の電源端子 3 3 に接続される。
出力用の第二の トランジスタ 6のゲートは、 第一のトランジス 夕 5のソースに接続され、 ソースは第二の電源端子 3 4に接続さ れ、 ドレインは第二の定電流源 2 2 を介して第一の電源端子 3 3 に接続される。 第二の トランジスタ 6のドレインは出力端子 3 2 に接続される。
このセンサ信号出力回路において、 トランジスタ 3のドレイン から トランジスタ 1 の ドレインに流れる電流と、 卜ランジス夕 4 のドレインから トランジスタ 2のドレインに流れる電流との和は 一定に保持されるため、 卜ランジスタ 1 のゲー トに入力される入 力信号が増加すると、 第一の差動増幅器 2 6の出力である 卜ラン ジス夕 2 の ドレイン電圧は増加し、 第一のトランジス夕 5のゲー ト電圧はトランジスタ 2のドレイン電圧と同電位であるため、 第 一の トランジスタ 5のソース電圧は増加する。 この第一のトラン ジス夕 5 のソース電圧が増加すると第二のトランジスタ 6の ドレ イン電圧は減少し、 その結果、 出力端子 3 2の出力電圧は減少す る。
この出力電圧を電線を用いて受電側回路に伝達する際、 電線の 断線もしくは第一の電源端子 3 3へのショートが発生した場合以 下の不具合が生じる。
すなわち、 受電側回路への入力電圧は第一の電源端子 3 3 とな るが、 この電位がセンサの正規出力としての電圧か、 あるいは電 線の断線もしくは第一の電源端子 3 3へのショートによる電圧か をこのセンサ出力回路のみでは判断することができず、 ショート を検出するための検出回路を別途設けなくてはならないという問 題があった。 発明の開示
一方の入力端に第一の基準電圧設定部が接続され、 他方の入力 端に信号が入力される第一の差動増幅器と、 第一の差動増幅器の 第一の負荷抵抗と、 ゲートに第一の差動増幅器の出力端を、 ソー スに第一の定電流源をそれぞれ接続した第一の トランジスタと、 ゲートに第一の定電流源と第一の トランジスタとの接続点を、 ド レインに第二の定電流源をそれぞれ接続した第二の トランジスタ と、 第二のトランジスタと ドレインとに接続された出力端子と、 リミッタ部とを有し、 リ ミッタ部は、 一方の入力端に出力端子を、 他方の入力端に第二の基準電圧設定部をそれぞれ接続した第二の 差動増幅器と、 第二の差動増幅器の第二の負荷抵抗と、 ゲートに 第二の差動増幅器の出力端を、 ソースに第二の トランジスタのゲ ートをそれぞれ接続した第三の トランジスタとから少なく とも構 成されるセンサ信号出力回路が提供される。 図面の簡単な説明
図 1 は、本発明の実施の形態 1 のセンサ信号出力回路図である。 図 2は、本発明の実施の形態 2のセンサ信号出力回路図である。 図 3は、本発明の実施の形態 2のセンサ信号出力回路図である。 図 4は、本発明の実施の形態 2のセンサ信号出力回路図である。 図 5は、本発明の実施の形態 2のセンサ信号出力回路図である。 図 6は、本発明の実施の形態 2のセンサ信号出力回路図である。 図 7は、 従来のセンサ信号出力回路図である。 発明を実施するための最良の形態 以下、 本発明のセンサ信号出力回路について実施の形態および 図面を用いて説明する。 なお、 このセンサ信号出力回路に信号を 入力する手段としてセンサを用いた。
(実施の形態 1 )
実施の形態 1 を図 1 を用いて説明する。
まず、 実施の形態 1 のセンサ信号出力回路の構成について説明 する。
図 1 において、 第一の差動増幅器 2 6は、 ソース結合した トラ ンジスタ 1， 2 と、 この 卜ランジス夕 1 ， 2 の共通ソースと第一 の電源端子 3 3 との間に接続された定電流源 2 0 とで構成されて おり、 トランジスタ 1 のゲートにセンサからの信号が入力され、 トランジスタ 2のゲートに第一の基準電圧設定部 2 8 により第一 の基準電圧が与えられる。
第一の負荷抵抗 3 0は、 第一の差動増幅器 2 6の能動負荷であ り、 この第一の負荷抵抗 3 0は、 ダイオード結合したトランジス 夕 3 と、 この トランジスタ 3のゲートにゲ一 トを接続した トラン ジスタ 4 とで構成されている。 トランジスタ 3のゲート、 ドレイ ンはトランジスタ 1 の ドレインに接続され、 トランジスタ 3のソ —スは第二の電源端子 3 4に接続され、 トランジスタ 4のドレイ ンはトランジスタ 2 の ドレインに接続され、 トランジスタ 4のソ ースは第二の電源端子 3 4に接続される。
前置増幅用の第一の トランジスタ 5のゲー トは、 第一の差動增 幅器 2 6の出力である トランジスタ 2の ドレインに接続され、 ソ ースは第一の定電流源 2 1 を介して第二の電源端子 3 4に接続さ れ、 ドレインは第一の電源端子 3 3に接続される。
出力用の第二のトランジスタ 6のゲートは、 第一のトランジス 夕 5のソースに接続され、 ソースは第二の電源端子 3 4に接続さ れ、 ドレインは出力端子 3 2および第二の定電流源 2 2を介して 第一の電源端子 3 3 に接続される。
第二の差動増幅器 2 7は、 ソース結合した第六、 第七の トラン ジスタ 8 , 9 と、 この第六、 第七のトランジスタ 8 , 9のソース と第一の電源端子 3 3 との間に接続された第三の定電流源 2 3 と で構成されており、 第六の トランジスタ 8 のゲー トは定電流源 2 4を介して第二の電源端子 3 4に接続され、 且つ出力モニタ一用 である トランジスタ 1 2 のソースに接続される。 この 卜ランジス 夕 1 2のドレインは第一の電源端子 3 3 に接続され、 ゲー トは出 力端子 3 2 に接続される。
また、 第七の トランジスタ 9のゲー トは定電流源 2 5を介して 第二の電源端子 3 4に接続され、 且つ第二の基準電圧設定部 3 8 の第四のトランジスタ 1 3のソースに接続される。 この第四のト ランジスタ 1 3の ドレインは第一の電源端子 3 3 に接続され、 ゲ 一トはリミツ ト電圧である第二の基準電圧 2 9 に接続される。
第二の負荷抵抗 3 1 は、 第二の差動増幅器 2 7の能動負荷であ り、 この第二の負荷抵抗 3 1 は、 ダイオー ド結合したトランジス 夕 1 4'と、 このトランジスタ 1 4のゲートにゲートを接続した ト ランジス夕 1 5 とで構成されており、 トランジスタ 1 4のゲート、 ドレインは第六のトランジスタ 8の ドレイ ンに接続され、 ソース は第二の電源端子 3 4に接続されている。 トランジスタ 1 5の ド レインは第七の トランジスタ 9の ドレインに接続され、 ソースは 第二の電源端子 3 4に接続される。
出力制限用の第三のトランジスタ 7のゲ一 卜は、 第二の差動増 幅器 2 7の出力である、 第七の トランジスタ 9の ドレインに接続 され、 ソースは第一の トランジスタ 5のソース及び第二の トラン ジス夕 6のゲート及び第一の定電流源 2 1 に接続され、 ドレイ ン は第一の電源端子 3 3 に接続される。
そして、 リミッタ部は、 第三の トランジスタ 7 と、 第二の差動 増幅器 2 7 と、 第二の基準電圧設定部 3 8 とから少なく とも構成 される。
次に、 以上の構成のセンサ信号出力回路の動作について説明す る。
トランジスタ 3の ドレインから トランジスタ 1 の ドレインに流 れる電流と、 トランジスタ 4の ドレインから トランジスタ 2のド レインに流れる電流との和は一定に保持されるため、 トランジス 夕 1 のゲートに入力される入力信号が増加すると、 第一の差動増 幅器 2 6の出力である トランジスタ 2のドレイン電圧は増加する このドレイン電圧と第一の トランジスタ 5 のゲート電圧は同電位 であるためトランジスタ 5のソース電圧は増加し、 第二の トラン ジス夕 6のドレイン電圧は減少する。 その結果、 出力端子 3 2 の 出力電圧は減少する。 ここで、 出力電圧がリ ミ ッ ト電圧である第二の基準電圧 2 9よ り小さいとき、 出力電圧が低下すると、 トランジスタ 1 2のゲー 卜電圧が低下し、 第六のトランジスタ 8のゲート電圧は卜ランジ スタ 1 2のゲート電圧に連動して低下する。
第四のトランジスタ 1 3 のゲー トに与えられた、 リ ミッ ト電圧 である第二の基準電圧 2 9は、 第七の トランジスタ 9のゲート電 圧として与えられる。
そのため、 第二の差動増幅器 2 7の出力である、 第七のトラン ジスタ 9の ドレイン電圧、 すなわち、 第三のトランジスタ 7 のゲ ート電圧は低下し、 これに連動して第三のトランジスタ 7 のソー ス電圧、 すなわち、 第二の トランジスタ 6のゲー ト電圧が低下し、 第二の トランジスタ 6 の ドレイン電圧はリミツ ト電圧である第二 の基準電圧 2 9まで上昇する。
その結果、 出力電圧が第二の基準電圧 2 9以下になるような入 力電圧が入力されても、 出力電圧は第二の基準電圧 2 9以下には ならず、 第二の基準電圧 2 9 に保たれる。 このとき第一、 第三の トランジスタ 5， 7は両ソース、 両ドレインを接続しており、 ソ ース電圧が共通なため第三の トランジスタ 7はオン状態で第一の トランジスタ 5はオフ状態となり、 第一の差動増幅器 2 6の出力 は遮断され、 出力電圧に影響を及ぼさない。
一方、 出力電圧がリ ミ ッ ト電圧である第二の基準電圧 2 9 より 大きいとき、 第一、 第三の トランジスタ 5 , 7はソース電圧が共 通なため第三のトランジスタ 7はオフ状態で第一の トランジスタ 5はオン状態となり、 第二の差動増幅器 2 7の出力は遮断され、 出力電圧に影響を及ぼさない。 以上のように出力端子 3 2から出力される出力電圧は第二の基 準電圧 2 9以下にならないため、 この第二の基準電圧 2 9 を第一 の電源端子 3 3の電位より も大きい値に設定することにより正常 状態において出力電圧が第一の電源端子 3 3の電位であるという ことがなくなる。 したがって、 出力電圧が第一の電源端子 3 3 の 電位の場合断線もしくは第一の電源端子 3 3へのショートが発生 したと受電側回路で判断することができる。
また、 出力電圧のリ ミ ッタ部が動作した電圧、 すなわちリ ミツ ト電圧は正確、 且つ温度等に対して安定な電圧を供給することが でき、 リ ミッ ト電圧は第二の基準電圧 2 9 を変更するだけで容易 に変更することができる。
また、 本発明は、 第二の基準電圧設定部 3 8は、 ゲートを第二 の基準電圧 2 9 に、 ドレインを第一の電源端子 3 3 に、 ソースを 第二の差動増幅器 2 7の他方の入力端にそれぞれ接続した第四の トランジスタ 1 3からなるセンサ信号出力回路であるので、 容易 に第二の基準電圧 2 9 を設定することができるという作用効果を 奏する。
また、 本発明は、 第二の差動増幅器 2 7 は、 ソース結合した第 六、 第七のトランジスタ 8 、 9 と、 この第六、 第七のトランジス タ 8 、 9のソースと接続された第三の定電流源 2 3からなるセン サ信号出力回路であり、 出力電圧と第二の基準電圧 2 9 との比較 を簡単な構成で精度よく行う ことができるという作用効果を奏す る。
また、 出力電圧を直接第二の差動増幅器 2 7 に入力しているの で、 出力電圧が他の回路等を経由する場合と比較して応答速度が 速くなるという作用効果も奏する。
(実施の形態 2 )
実施の形態 2 を図 2〜図 6 を用いて、 説明する。
図 2は、 実施の形態 2におけるセンサ信号出力回路の回路図を 示し、 実施の形態 1 と同一の構成要素については同一の符号を付 し説明を省略する。
実施の形態 2が実施の形態 1 と異なる点は、 リ ミッタ解除部 3 5 と出力飽和部 3 6 とを設けた点である。
リ ミッタ解除部 3 5は、 第四の トランジスタ 1 3 に並列に接続 した第五の トランジスタ 1 6より構成され、 出力飽和部 3 6は、 第一の基準電圧設定部 2 8 と第一の電源端子 3 3 との間に設けた 第十のトランジスタ 1 7より構成される。 また、 リ ミッタ解除部 3 5及び出力飽和部 3 6は異常検知部 3 7 により動作制御される この異常検知部 3 7は、 例えば、 センサの起動時における出力 の安定領域に至るまでの期間、 センサに過大もしくは異常な外乱 (振動、 電磁波、 等） が加わったときに制御信号を発生するもの である。
次に、 実施の形態 2のセンサ信号出力回路の動作について説明 する。
トランジスタ 1 のゲートに入力される入力電圧が上昇し、 出力 電圧が、 リ ミッ ト電圧である第二の基準電圧 2 9より低下しょう とするとき、 異常検知部 3 7 より第五の トランジスタ 1 6のゲー トに異常検知信号が入力されていると、 リ ミ ッタ解除部 3 5であ る第五のトランジスタ 1 6はオン状態となり、 これにより第四の トランジスタ 1 3のソース一 ドレイン間をショートし、その結果、 第四のトランジスタ 1 3のゲー ト —ソース間電圧と第二の基準電 圧 2 9は除去される。 したがって、 第七の トランジスタ 9のゲ一 ト電圧は第六のトランジスタ 8 のレベル調整電圧よりも第四の ト ランジスタ 1 3のゲート一ソース間電圧と第二の基準電圧 2 9だ け低く レベル調整される。 これは見かけ上の基準電圧が第四のト ランジス夕 1 3のゲー ト —ソース間電圧と第二の基準電圧 2 9の 電位だけ低下したことに相当し、 常に出力電圧がリ ミッ ト電圧で ある第二の基準電圧 2 9より大きい条件となる。 このとき第二の 差動増幅器 2 7の出力である第七の トランジスタ 9のドレイ ン電 圧すなわち第三のトランジスタ 7 のゲート電圧は上昇し、 第三の トランジスタ 7 と第一のトランジスタ 5はソース電圧が共通なた め第三の トランジスタ 7はオフ状態で第一のトランジスタ 5 はォ ン状態となり、 第二の差動増幅器 2 7の出力は遮断され、 出力電 圧に影響を及ぼさない。 その結果、 出力電圧が第二の基準電圧 2 9以下になるような入力電圧が入力されても、 出力電圧は第二の 基準電圧 2 9以下の領域でも入力に応じた出力が可能となる。
また、 リ ミ ッタ解除部 3 5 としては以下の構成も可能である。 すなわち、 図 3 に示すように、 第八の トランジスタ 1 8 を設け、 この第八の トランジスタ 1 8のソ一スを第六、 第七のトランジス 夕 8 , 9の共通ソースに接続し、 ドレインを第二の電源端子 3 4 に接続し、 ゲートを異常検知部 3 7 の出力に接続したものが挙げ られる。
さらには、 図 4に示すような構成もリミ ッタ解除部 3 5 として 可能である。 すなわち、 第九の トランジスタ 1 9 を設け、 この第 九の 卜ランジス夕 1 9のソースを第三の トランジスタ 7のゲー ト に接続し、 ドレインを第二の電源端子 3 4に接続し、 ゲートを異 常検知部 3 7 の出力に接続したものである。 図 3、 図 4のいずれ の場合も図 2 と同様、 第三のトランジスタ 7 と第一のトランジス 夕 5はソース電圧が共通なため第三の トランジスタ 7はオフ状態 で第一の トランジスタ 5はオン状態となり、 第二の差動増幅器 2 7の出力は遮断され、 出力電圧に影響を及ぼさない。 その結果、 出力電圧が第二の基準電圧 2 9以下になるような入力電圧が入力 されても、 出力電圧は第二の基準電圧 2 9以下の領域でも入力に 応じた出力が可能となる。
例えば、 このセンサ信号出力回路に信号を入力する手段が電源 投入直後等の、 システムとして安定していない時に出力する信号 を受けることにより、 このセンサ信号出力回路が誤判定しないよ うにすることができるという作用効果を奏する。
ここで出力飽和部 3 6の第十の トランジスタ 1 7 のゲ一ト と、 リミッタ解除部 3 5の第五のトランジスタ 1 6のゲートに異常検 知部 3 7の異常検知出力を同時に与えたとき、 上記の通り リ ミ ツ 夕は解除され、 さ らに第十のトランジスタ 1 7がオン状態となり トランジスタ 2のゲートは第一の電源端子 3 3 に接地されるので トランジスタ 1 のゲー トに入力される入力電圧は常にトランジス 夕 2のゲート電圧より も大きくなる。 そのため、 第一の差動増幅 器 2 6の出力である トランジスタ 2の ドレイン電圧は増加し、 そ れと同電位である第一のトランジスタ 5 のベース電圧も増加する ので第一の トランジスタ 5のソース電圧も増加する。 これにより 第二の トランジスタ 6 のドレイン電圧は減少するので、 出力端子 3 2の出力電圧も減少する。 この出力端子 3 2の出力電圧はさ ら にトランジスタ 2のゲート電圧より減少するため、 その結果、 第 一の電源端子 3 3 の電位に固定されることとなる。
以上のような構成をとることにより、 異常検知時に断線もしく は第一の電源端子 3 3へのショー トによる電圧と類似な出力がで きるため、 別途異常検知用端子を設けなくても、 信号の出力端子 3 2を介して異常検知の情報を受電側回路に伝達することができ る。
なお、 実施の形態ではセンサ信号出力回路にレベル調整部を設 けていないが必要に応じて設けてもよい。 例えば図 5 に示すよう に、 ダイオード結合されたトランジスタ 1 0， 1 1 を用いて、 第 六のトランジスタ 8 と トランジスタ 1 2 との間に、 第七のトラン ジス夕 9 と第四の トランジスタ 1 3 との間にそれぞれ介在させて もよい。
また、 実施の形態で用いたトランジスタに代わりバイポーラ ト ランジス夕を用いても同様の効果を奏する （図示せず）。 この場合 ソースはェミ ッタ、 ドレインはコレクタ、 ゲートはベースに相当 する。
加えて、 図 6 に示すように、 図 1 におけるすべての トランジス 夕の P Nを反転させたものを用いた場合、 出力電圧の上限を規定 することができる。 すなわち、 本発明のセンサ信号出力回路では 第二の基準電圧設定部 3 8 により リ ミ ッ ト電圧つまり下限電圧を 設定したが、 同様にして上限電圧を設定することができる。 これ により検出回路を設けることなく第二の電源端子 3 4へのショー トを検知することができるという作用効果を奏する。 この場合上 記のようにバイポーラ トランジスタを用いても同様の作用効果を 奏する。
また、 本発明は、 リ ミッ夕部にリ ミ ッ夕解除部 3 5 を設けたセ ンサ信号出力回路であり、 同様の作用効果を奏する。
また、 本発明は、 リ ミッタ解除部 3 5は、 第二の基準電圧設定 部 3 8の第四のトランジスタ 1 3 と並列関係にある第五のトラン ジス夕 1 6 を設け、 この第五のトランジスタ 1 6のドレインを第 四のトランジスタ 1 3のソースに接続し、 第五のトランジスタ 1 6のソースを第一の電源端子 3 3に接続し、 第五のトランジスタ 1 6のゲートをリ ミッタ解除信号の入力端として構成したセンサ 信号出力回路であり、 同様の作用効果を奏する。
また、 本発明は、 リ ミッタ解除部 3 5は、 第二の差動増幅器 2 7 を構成する第六、 第七のトランジスタ 8 、 9の共通ソースにそ のソースを接続し、そのドレインを第二の電源端子 3 4に接続し、 そのゲートをリ ミ ッタ解除信号の入力端として構成した第八のト ランジス夕 1 8からなるセンサ信号出力回路であり、 同様の作用 効果を奏する。
また、 本発明は、 リ ミッタ解除部 3 5は、 第九のトランジスタ 1 9のソースを第三の トランジスタ 7のゲートに接続し、 第九の トランジスタ 1 9の ドレインを第二の電源端子 3 4に接続し、 第 九のトランジスタ 1 9 のゲートをリ ミッタ解除信号の入力端とし て構成したセンサ信号出力回路であり、同様の作用効果を奏する。
また、 本発明は、 リ ミッタ解除部 3 5 を異常時に動作させる異 常検知部 3 7 と、 この異常検知部 3 7からの異常検知出力信号に よりその出力電圧を第二の基準電圧 2 9以下の電圧に保持する出 力飽和部 3 6 とを設けたセンサ信号出力回路であり、 断線もしく は第一の電源端子 3 3へのショート以外の異常発生の場合にその 異常を検知することができるという作用効果を奏する。
また、 本発明は、 出力飽和部 3 6は、 第一の差動増幅器 2 6の 第一の基準電圧が入力される入力端にその ドレインを接続し、 第 一の電源端子 3 3 の電位にそのソースを接続し、 異常検知部 3 7 にそのゲートを接続された第十のトランジスタ 1 7 より構成した センサ信号出力回路であり、 同様の作用効果を奏する。
なお、 上記実施の形態では、 このセンサ信号出力回路に信号を 入力する手段としてセンサを用いたが、 これに限定されるもので はない。
以上のように本発明は、 検出回路を設けることなく電線の断線 もしくは第一の電源端子 3 3へのショートを検知することができ るという作用効果を奏する。
すなわち、 出力端子から出力される出力電圧が第二の基準電圧 2 9以下にならないため、 この第二の基準電圧 2 9 を第一の電源 端子 3 3の電位より も大きい値に設定することにより正常状態に おいて出力電圧が第一の電源端子 3 3の電位であるという ことが なくなる。 したがって、 出力電圧が第一の電源端子 3 3の電位の 場合、 断線もしくは第一の電源端子 3 3へのショートが発生した と判断することができるものである。 産業上の利用可能性
本発明は、 加速度、 角速度や圧力等を検出するセンサ等に用い られているセンサ信号出力回路に関するもので、 検出回路を設け ることなく電線の断線もしくは電源端子へのショートを検出する とができる。

Claims

請求の範囲
1 . 一方の入力端に第一の基準電圧設定部が接続され、 他方の 入力端に信号が入力される第一の差動増幅器と、
前記第一の差動増幅器の第一の負荷抵抗と、
ゲートに前記第一の差動増幅器の出力端を、 ソースに第一の定電 流源をそれぞれ接続した第一のトランジスタと、
ゲートに前記第一の定電流源と前記第一の トランジスタとの接続 点を、 ドレインに第二の定電流源をそれぞれ接続した第二の トラ ンジス夕と、
前記第二の トランジスタと前記ドレインとに接続された出力端子 と、
リ ミッタ部とを有し、
前記リ ミッタ部は、 一方の入力端に前記出力端子を、 他方の入力 端に第二の基準電圧設定部をそれぞれ接続した第二の差動増幅器 と、
前記第二の差動増幅器の第二の負荷抵抗と、
ゲートに前記第二の差動増幅器の出力端を、 ソースに前記第二の トランジスタのゲ一 卜をそれぞれ接続した第三の トランジスタと から少なく とも構成されるセンサ信号出力回路。
2 . 前記リ ミッタ部にリミ ッタ解除部を更に有する請求項 1 に記 載のセンサ信号出力回路。
3 . 前記第二の基準電圧設定部は、 ゲートに第二の基準電圧を、 ドレインに接地電位を、 ソースに第二の差動増幅器の他方の入力 端をそれぞれ接続した第四のトランジスタからなる請求項 1 に記 載のセンサ信号出力回路。
4 . 前記第二の差動増幅器は、 ソース結合した第六、 第七の トラ ンジス夕と、 前記第六、 第七の トランジスタのソースと接続され た第三の定電流源からなる請求項 1 に記載のセンサ信号出力回路,
5 . 前記リ ミ ッタ部にリ ミ ッタ解除部を更に有する請求項 4に記 載のセンサ信号出力回路。
6 . 前記リ ミッタ解除部は、 第二の基準電圧設定部の第四のトラ ンジス夕と並列関係にある第五のトランジスタを設けて前記第五 のトランジスタのドレインに前記第四の トランジス夕のソースを 接続し、 前記第五の トランジスタのソースに接地電位を接続し、 前記第五の トランジスタのゲートをリ ミッタ解除信号の入力端と して構成した請求項 5 に記載のセンサ信号出力回路。
7 . 前記リ ミ ッタ解除部は、 ソースに第二の差動増幅器を構成す る第六、 第七のトランジスタの共通ソースを接続し、 ドレインに 電源電位を接続し、 ゲートをリ ミッタ解除信号の入力端として構 成した第八の トランジスタからなる請求項 5に記載のセンサ信号 出力回路。
8 . 前記リ ミ ッタ解除部は、 ソースに第三の トランジスタのゲ一 トを接続し、 ドレインに電源電位を接続し、 ゲートをリミッタ解 除信号の入力端として構成した第九の トランジスタからなる請求 項 5に記載のセンサ信号出力回路。
9 . 前記リ ミッタ解除部を異常時に動作させる異常検知部と、 前記異常検知部からの異常検知出力信号によりその出力電圧を第 二の基準電圧以下の電圧に保持する出力飽和部とを更に有する請 求項 5 に記載の信号出力回路。
1 0 . 前記出力飽和部は、 第一の差動増幅器の第一の基準電圧が 入力される入力端を ドレインに接続し、 ソースに接地電位を接続 し、 ゲートに異常検知部を接続した第十のトランジスタより構成 した請求項 9 に記載のセンサ信号出力回路。
PCT/JP2003/009791 2002-08-07 2003-08-01 センサ信号出力回路 WO2004015857A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/490,729 US6933753B2 (en) 2002-08-07 2003-08-01 Sensor signal output circuit
EP03784500A EP1455446B1 (en) 2002-08-07 2003-08-01 Sensor signal output circuit
DE60316908T DE60316908T2 (de) 2002-08-07 2003-08-01 Sensorsignalausgabeschaltung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-229755 2002-08-07
JP2002229755A JP2004072462A (ja) 2002-08-07 2002-08-07 信号出力回路

Publications (1)

Publication Number Publication Date
WO2004015857A1 true WO2004015857A1 (ja) 2004-02-19

Family

ID=31711662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/009791 WO2004015857A1 (ja) 2002-08-07 2003-08-01 センサ信号出力回路

Country Status (6)

Country Link
US (1) US6933753B2 (ja)
EP (1) EP1455446B1 (ja)
JP (1) JP2004072462A (ja)
CN (1) CN100337398C (ja)
DE (1) DE60316908T2 (ja)
WO (1) WO2004015857A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446417C (zh) * 2004-12-23 2008-12-24 中国科学院电子学研究所 基于双模式的集成isfet传感器信号差分读出电路
JP2010119083A (ja) * 2008-10-17 2010-05-27 Denso Corp 演算増幅器
JP2018160305A (ja) * 2017-03-23 2018-10-11 株式会社東芝 半導体装置
CN112953414A (zh) * 2021-03-19 2021-06-11 中国兵器工业集团第二一四研究所苏州研发中心 一种像元级的放大器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112070A (ja) * 1985-11-09 1987-05-23 Fujitsu Ten Ltd センサの断線検出装置
JPH03192907A (ja) * 1989-12-22 1991-08-22 Yamaha Corp 増幅器
JPH08111616A (ja) * 1994-10-07 1996-04-30 Olympus Optical Co Ltd 演算増幅回路
JPH102915A (ja) * 1996-06-13 1998-01-06 Mitsubishi Electric Corp 半導体センサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401901A (en) * 1981-06-01 1983-08-30 Advanced Micro Devices, Inc. Comparator
NL190885C (nl) * 1983-03-31 1994-10-03 Philips Nv Verzwakkerschakeling.
US4789799A (en) * 1983-04-05 1988-12-06 Tektronix, Inc. Limiting circuit
US5525934A (en) * 1994-08-24 1996-06-11 National Semiconductor Corporation Output circuit with short circuit protection for a CMOS comparator
US6288604B1 (en) * 1998-02-03 2001-09-11 Broadcom Corporation CMOS amplifier providing automatic offset cancellation
US6633191B2 (en) * 2001-02-05 2003-10-14 Vitesse Semiconductor Corporation Clock buffer with DC offset suppression

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112070A (ja) * 1985-11-09 1987-05-23 Fujitsu Ten Ltd センサの断線検出装置
JPH03192907A (ja) * 1989-12-22 1991-08-22 Yamaha Corp 増幅器
JPH08111616A (ja) * 1994-10-07 1996-04-30 Olympus Optical Co Ltd 演算増幅回路
JPH102915A (ja) * 1996-06-13 1998-01-06 Mitsubishi Electric Corp 半導体センサ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1455446A4 *

Also Published As

Publication number Publication date
CN1572056A (zh) 2005-01-26
EP1455446A4 (en) 2006-07-05
CN100337398C (zh) 2007-09-12
EP1455446B1 (en) 2007-10-17
DE60316908D1 (de) 2007-11-29
JP2004072462A (ja) 2004-03-04
DE60316908T2 (de) 2008-02-07
US6933753B2 (en) 2005-08-23
EP1455446A1 (en) 2004-09-08
US20040239375A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JP4296811B2 (ja) 物理量センサ装置
US10676050B2 (en) Sensor device
AU2005234374B2 (en) Transconductance circuit for piezoelectric transducer
US9551735B2 (en) Sensor device with series circuit of MOS switch and capacitor
JP3287624B2 (ja) 半導体センサ
JP2635277B2 (ja) センサユニット制御システム
US7141910B2 (en) Transconductance circuit for piezoelectric transducer
WO2004015857A1 (ja) センサ信号出力回路
US7821245B2 (en) Voltage transformation circuit
JP2010107331A (ja) 物理量検出装置および物理量検出システム
JP3991980B2 (ja) 信号出力回路
US10671103B2 (en) Voltage supply apparatus
US8283938B2 (en) Monitoring system and input and output device thereof
JP3991981B2 (ja) 信号出力回路
US20070201612A1 (en) Fan system and detector thereof
JPH0593738A (ja) 半導体加速度センサー
JP2004173294A (ja) 信号出力回路
US8310091B2 (en) Monitoring system and input and output device thereof
KR101312546B1 (ko) 파워 앰프 과전류 제한 장치
JP2522148Y2 (ja) 熱感知器
JP2001091384A (ja) 断線検出機能付きブリッジセンサ
JP4258837B2 (ja) ２線式伝送回路
JP2586373Y2 (ja) 遠隔センシングシステム
JPH03208108A (ja) 定電流源回路
JPH1115542A (ja) 電子制御装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

WWE Wipo information: entry into national phase

Ref document number: 10490729

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003784500

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2003801307X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2003784500

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2003784500

Country of ref document: EP