JP3991982B2 - 信号出力回路 - Google Patents

信号出力回路 Download PDF

Info

Publication number
JP3991982B2
JP3991982B2 JP2003422532A JP2003422532A JP3991982B2 JP 3991982 B2 JP3991982 B2 JP 3991982B2 JP 2003422532 A JP2003422532 A JP 2003422532A JP 2003422532 A JP2003422532 A JP 2003422532A JP 3991982 B2 JP3991982 B2 JP 3991982B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
differential amplifier
source
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003422532A
Other languages
English (en)
Other versions
JP2004173294A (ja
Inventor
啓介 黒田
猛 植村
利幸 野添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003422532A priority Critical patent/JP3991982B2/ja
Publication of JP2004173294A publication Critical patent/JP2004173294A/ja
Application granted granted Critical
Publication of JP3991982B2 publication Critical patent/JP3991982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、加速度、角速度や圧力等を検出するセンサ等に用いられている信号出力回路に関するものである。
加速度、角速度や圧力等を検出するセンサは、一般的にこれらの検出対象の変位量を電気信号に変換するための変換素子と、この素子から出力される微弱な電気信号を電気的に増幅し出力する出力回路とを有している。その出力回路は図4に示すものが知られている。
図4において、26は第1の差動増幅器であり、この第1の差動増幅器26は、ソース結合したトランジスタ1,2と、このトランジスタ1,2のソースと第1の電源端子33との間に接続された定電流源20とで構成されており、前記トランジスタ1のゲートにセンサからの電気信号を入力され、前記トランジスタ2のゲートに第1の基準電圧設定手段28が与えられる。
30は前記第1の差動増幅器26の能動負荷としての第1のカレントミラーであり、この第1のカレントミラー30は、ダイオード結合したトランジスタ3と、このトランジスタ3のゲートにそのゲートを接続したトランジスタ4とで構成されており、前記トランジスタ3のゲート、ドレインは前記トランジスタ1のドレインに接続され、ソースは第2の電源端子34に接続され、前記トランジスタ4のドレインは前記トランジスタ2のドレインに接続され、ソースは前記第2の電源端子34に接続される。
5は前置増幅用のトランジスタであり、ゲートは前記第1の差動増幅器26の出力である前記トランジスタ2のドレインに接続され、ソースは定電流源21を介して前記第2の電源端子34に接続され、ドレインは前記第1の電源端子33に接続される。
6は出力用のトランジスタであり、ゲートは前記トランジスタ5のソースに接続され、ソースは前記第2の電源端子34に接続され、ドレインは定電流源22を介して前記第1の電源端子33に接続される。前記トランジスタ6のドレインは出力端子32に接続される。
この出力回路において、前記トランジスタ3のドレインから前記トランジスタ1のドレインに流れる電流と、前記トランジスタ4のドレインから前記トランジスタ2のドレインに流れる電流との和は一定に保持されるため、トランジスタ1のゲートに入力される入力信号が増加すると、第1の差動増幅器26の出力であるトランジスタ2のドレイン電圧は増加し、トランジスタ5のゲート電圧はトランジスタ2のドレイン電圧と同電位であるため、トランジスタ5のソース電圧は増加する。このトランジスタ5のソース電圧が増加するとトランジスタ6のドレイン電圧は減少し、その結果、出力端子32の出力電圧は減少する。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平2−62106号公報
しかしながら前述した従来の信号出力回路は、前記出力電圧を電線を用いて受電側回路に伝達する際、電線の断線もしくは接地電位へのショートが発生した場合に以下の不具合が生じる。
すなわち、受電側回路への入力電圧は0Vとなるが、この0Vがセンサの正規出力としての電圧か、あるいは電線の断線もしくは接地電位へのショートによる電圧かをこの出力回路のみでは判断することができず、ショートを検出するための検出回路を別途設けなくてはならないという問題があった。
本発明は、この検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができる出力回路を提供することを目的とする。
この目的を達成するために本発明の請求項1に記載の発明は、一方の入力端に入力信号が印加され、他方の入力端に第1の基準電圧設定手段を接続した第1の差動増幅器と、この第1の差動増幅器に設けた第1の能動負荷と、前記第1の差動増幅器の出力端にゲートを接続し、ソースに第1の定電流源を接続した第1のトランジスタと、前記第1のトランジスタと前記第1の定電流源の接続点にゲートを接続し、ドレインに第2の定電流源と出力端子とを接続した第2のトランジスタと、作用端子が前記第1のトランジスタと前記第1の定電流源との接続点に接続され、前記出力端子における前記入力信号に応じた出力電圧が所定のリミット電圧を超える範囲では前記第1のトランジスタに流れる電流を前記作用端子を通してバイパスし前記第1のトランジスタと前記第1の定電流源の接続点の電位を制御することで前記出力端子における出力電圧が前記所定のリミット電圧を維持するよう構成したリミッタ手段とを備えた信号出力回路であり、検出回路を設けることなく電線の断線もしくは接地電位へのショートを検出することができるという作用効果を奏する。
請求項2記載の発明は、リミッタ手段は、一方の入力端に出力端子を接続し、他方の入力端にリミット電圧の設定を行う第2の基準電圧設定手段を接続した第2の差動増幅器と、この第2の差動増幅器に設けた第2の能動負荷と、前記第2の差動増幅器の出力端にゲートを接続し、第1のトランジスタと第1の定電流源の接続点に作用端子としてのソースを接続した第3のトランジスタから少なくとも構成した請求項1記載の信号出力回路であり、前記出力端子から出力される出力電圧が前記第2の基準電圧以下にならないため、この第2の基準電圧を0Vよりも大きい値に設定することにより正常状態において前記出力電圧が0Vであるということがなくなる。したがって、前記出力電圧が0Vの場合、断線もしくは接地電位へのショートが発生したと判断することができるという作用効果を奏する。
請求項3記載の発明は、第2の基準電圧設定手段は、第2の差動増幅器の他方の入力端にソースを接続し、ドレインを接地電位に接続した第4のトランジスタと、前記第2の差動増幅器の他方の入力端と前記第4のトランジスタのソースとの接続点に接続した電流供給源と、前記第4のトランジスタのゲートに接続した第2の基準電圧源からなる請求項2記載の信号出力回路であり、容易に第2の基準電圧を設定することができるという作用効果を奏する。
請求項4記載の発明は、第2の差動増幅器は、ソース結合した第6、第7のトランジスタと、前記第6、第7のトランジスタのソースに接続した第3の定電流源からなる請求項2記載の信号出力回路であり、出力電圧と第2の基準電圧との比較を簡単な構成で精度よく行うことができるという作用効果を奏する。また、出力電圧を第2の差動増幅器に入力しているので、出力電圧が他の回路等を経由する場合と比較して応答速度が速くなるという作用効果も奏する。
請求項5に記載の発明は、リミッタ手段は、一方の入力端に出力端子を所定電圧分の遷移を行う第1のレベル調整手段を介して接続し、他方の入力端にリミット電圧の設定を行う第2の基準電圧設定手段を所定電圧分の遷移を行う第2のレベル調整手段を介して接続した第2の差動増幅器と、この第2の差動増幅器に設けた第2の能動負荷と、前記第2の差動増幅器の出力端にゲートを接続し、第1のトランジスタと第1の定電流源の接続点に作用端子としてのソースを接続した第3のトランジスタから少なくとも構成した請求項1記載の信号出力回路であり、リミット電圧を第2の基準電圧以下の電圧に設定可能であり、動作領域の拡大を図ることができると共に、前記出力端子から出力される出力電圧が新たに設定されたリミット電圧以下にならないため、この新たに設定したリミット電圧を0Vより大きい値とすることにより正常状態において前記出力電圧が0Vになることはない。よって、前記出力電圧が0Vの場合、断線もしくは接地電位へのショートが発生したと判断することができるという作用効果を奏する。
以上のように本発明は、一方の入力端に入力信号が印加され、他方の入力端に第1の基準電圧設定手段を接続した第1の差動増幅器と、この第1の差動増幅器に設けた第1の能動負荷と、前記第1の差動増幅器の出力端にゲートを接続し、ソースに第1の定電流源を接続した第1のトランジスタと、前記第1のトランジスタと前記第1の定電流源の接続点にゲートを接続し、ドレインに第2の定電流源と出力端子とを接続した第2のトランジスタと、作用端子が前記第1のトランジスタと前記第1の定電流源との接続点に接続され、前記出力端子における前記入力信号に応じた出力電圧が所定のリミット電圧を超える範囲では前記第1のトランジスタに流れる電流を前記作用端子を通してバイパスし前記第1のトランジスタと前記第1の定電流源の接続点の電位を制御することで前記出力端子における出力電圧が前記所定のリミット電圧を維持するよう構成したリミッタ手段とを備えた信号出力回路であり、検出回路を設けることなく電線の断線もしくは接地電位へのショートを検知することができるという作用効果を奏する。すなわち、前記出力端子から出力される出力電圧が前記リミット電圧以下あるいはそれ以上にならないため、このリミット電圧を0Vよりも大きい値あるいは電源電圧以下の値に設定することにより正常状態において前記出力電圧が0Vあるいは電源電圧であるということがなく、したがって、前記出力電圧が0Vあるいは電源電圧の場合、断線もしくは接地電位あるいは電源電位へのショートが発生したと判断することができるものである。
以下、本発明の信号出力回路について実施の形態および図面を用いて説明する。なお、この信号出力回路に信号を入力する手段としてセンサを用いた。
(実施の形態1)
本実施の形態1および図1を用いて本発明の特に請求項1,2,3,4に記載の発明について説明する。
まず、本実施の形態1の信号出力回路の構成について説明する。図1において、26は第1の差動増幅器であり、この第1の差動増幅器26は、ソース結合したトランジスタ1,2と、このトランジスタ1,2の共通ソースと第1の電源端子33との間に接続された定電流源20とで構成されており、前記トランジスタ1のゲートにセンサからの信号が入力され、前記トランジスタ2のゲートに第1の基準電圧設定手段28により第1の基準電圧が与えられる。
30は前記第1の差動増幅器26の能動負荷としての第1のカレントミラーであり、この第1のカレントミラー30は、ダイオード結合したトランジスタ3と、このトランジスタ3のゲートにゲートを接続したトランジスタ4とで構成されている。前記トランジスタ3のゲート、ドレインは前記トランジスタ1のドレインに接続され、前記トランジスタ3のソースは第2の電源端子34に接続され、前記トランジスタ4のドレインは前記トランジスタ2のドレインに接続され、前記トランジスタ4のソースは前記第2の電源端子34に接続される。
5は前置増幅用の第1のトランジスタであり、ゲートは前記第1の差動増幅器26の出力である前記トランジスタ2のドレインに接続され、ソースは第1の定電流源21を介して前記第2の電源端子34に接続され、ドレインは前記第1の電源端子33に接続される。
6は出力用の第2のトランジスタであり、ゲートは前記第1のトランジスタ5のソースに接続され、ソースは前記第2の電源端子34に接続され、ドレインは出力端子32および第2の定電流源22を介して前記第1の電源端子33に接続される。
27は第2の差動増幅器であり、この第2の差動増幅器27は、ソース結合した第6、第7のトランジスタ8,9と、この第6、第7のトランジスタ8,9のソースと前記第1の電源端子33との間に接続された第3の定電流源23とで構成されており、前記第6のトランジスタ8のゲートは定電流源24を介して前記第2の電源端子34に接続され、且つ出力モニター用であるトランジスタ12のソースに接続される。このトランジスタ12のドレインは前記第1の電源端子33に接続され、ゲートは前記出力端子32に接続される。
また、前記第7のトランジスタ9のゲートは定電流源25を介して前記第2の電源端子34に接続され、且つ第2の基準電圧設定手段38の第4のトランジスタ13のソースに接続される。この第4のトランジスタ13のドレインは前記第1の電源端子33に接続され、ゲートはリミット電圧である第2の基準電圧29に接続される。
31は前記第2の差動増幅器27の能動負荷としての第2のカレントミラーであり、この第2のカレントミラー31は、ダイオード結合したトランジスタ14と、このトランジスタ14のゲートにゲートを接続したトランジスタ15とで構成されており、前記トランジスタ14のゲート、ドレインは前記第6のトランジスタ8のドレインに接続され、ソースは第2の電源端子34に接続されている。前記トランジスタ15のドレインは前記第7のトランジスタ9のドレインに接続され、ソースは前記第2の電源端子34に接続される。
7は出力制限用の第3のトランジスタであり、この第3のトランジスタ7のゲートは前記第2の差動増幅器27の出力である前記第7のトランジスタ9のドレインに接続され、ソースは前記第1のトランジスタ5のソース及び前記第2のトランジスタ6のゲート及び前記第1の定電流源21に接続され、ドレインは前記第1の電源端子33に接続される。
そして、リミッタ手段は、前記第3のトランジスタ7と、第2の差動増幅器27と、第2の基準電圧設定手段38とから少なくとも構成される。
次に、以上の構成の出力回路の動作について説明する。
前記トランジスタ3のドレインから前記トランジスタ1のドレインに流れる電流と、前記トランジスタ4のドレインから前記トランジスタ2のドレインに流れる電流との和は一定に保持されるため、トランジスタ1のゲートに入力される入力信号が増加すると、第1の差動増幅器26の出力であるトランジスタ2のドレイン電圧は増加する。このドレイン電圧と第1のトランジスタ5のゲート電圧は同電位であるためトランジスタ5のソース電圧は増加し、第2のトランジスタ6のドレイン電圧は減少する。その結果、出力端子32の出力電圧は減少する。
ここで、出力電圧がリミット電圧である第2の基準電圧29より小さいとき、出力電圧が低下すると、トランジスタ12のゲート電圧が低下し、第6のトランジスタ8のゲート電圧はトランジスタ12のゲート電圧に連動して低下する。
第4のトランジスタ13のゲートに与えられたリミット電圧である第2の基準電圧29は、第7のトランジスタ9のゲート電圧として与えられる。
そのため第2の差動増幅器27の出力である第7のトランジスタ9のドレイン電圧、すなわち第3のトランジスタ7のゲート電圧は低下し、これに連動して第3のトランジスタ7のソース電圧、すなわち、第2のトランジスタ6のゲート電圧が低下し、第2のトランジスタ6のドレイン電圧はリミット電圧である第2の基準電圧29まで上昇する。
その結果、出力電圧が第2の基準電圧29以下になるような入力電圧が入力されても、出力電圧は第2の基準電圧29以下にはならず、第2の基準電圧29に保たれる。このとき第1、第3のトランジスタ5,7は両ソース、両ドレインを接続しており、ソース電圧が共通なため、第3のトランジスタ7はオン状態で第1のトランジスタ5はオフ状態となり、第1の差動増幅器26の出力は遮断され、出力電圧に影響を及ぼさない。
一方、出力電圧がリミット電圧である第2の基準電圧29より大きいとき、第1、第3
のトランジスタ5,7はソース電圧が共通なため、第3のトランジスタ7はオフ状態で第1のトランジスタ5はオン状態となり、第2の差動増幅器27の出力は遮断され、出力電圧に影響を及ぼさない。
以上のように出力端子32から出力される出力電圧は前記第2の基準電圧以下にならないため、この第2の基準電圧を0Vよりも大きい値に設定することにより正常状態において前記出力電圧が0Vであるということがなくなる。したがって、前記出力電圧が0Vの場合、断線もしくは接地電位へのショートが発生したと受電側回路で判断することができるものである。
また、出力電圧のリミッタ手段が動作した電圧、すなわちリミット電圧は正確、且つ温度等に対して安定な電圧を供給することができ、リミット電圧は第2の基準電圧29を変更するだけで容易に変更することができる。
なお、本実施の形態では信号出力回路にレベル調整手段を設けていないが必要に応じて設けてもよい。例えば図2に示すように、ダイオード結合されたトランジスタ10,11を用いて、第6のトランジスタ8とトランジスタ12との間に、第7のトランジスタ9と第4のトランジスタ13との間にそれぞれ介在させてもよい。
また、本実施の形態で用いたトランジスタに代わりバイポーラトランジスタを用いても同様の効果を奏する(図示せず)。この場合ソースはエミッタ、ドレインはコレクタ、ゲートはベースに相当する。
加えて、図3に示すように、図1におけるすべてのトランジスタのPNを反転させたものを用いた場合出力電圧の上限を規定することができる。すなわち、本発明の信号出力回路では第2の基準電圧設定手段38によりリミット電圧つまり下限電圧を設定したが、同様にして上限電圧を設定することができる。これにより検出回路を設けることなく電源端子へのショートを検知することができるという作用効果を奏する。この場合、上記のようにバイポーラトランジスタを用いても同様の作用効果を奏する。
なお、上記実施の形態では、この信号出力回路に信号を入力する手段としてセンサを用いたが、これに限定されるものではない。
本発明の信号出力回路は、受電側に別途検出回路を設けることなく、電線の断線あるいは接地電位へのショート、電源電位へのショートを検出することができ、特にセンサ等の信号出力回路として有用である。
本発明の一実施の形態の信号出力回路図 同信号出力回路図 同信号出力回路図 従来の信号出力回路図
符号の説明
1,2,3,4,10,11,12,14,15 トランジスタ
5 第1のトランジスタ
6 第2のトランジスタ
7 第3のトランジスタ
8 第6のトランジスタ
9 第7のトランジスタ
13 第4のトランジスタ
20,24,25 定電流源
21 第1の定電流源
22 第2の定電流源
23 第3の定電流源
26 第1の差動増幅器
27 第2の差動増幅器
28 第1の基準電圧設定手段
29 第2の基準電圧
30 第1の能動負荷
31 第2の能動負荷
32 出力端子
33 第1の電源端子
34 第2の電源端子
38 第2の基準電圧設定手段

Claims (5)

  1. 一方の入力端に入力信号が印加され、他方の入力端に第1の基準電圧設定手段を接続した第1の差動増幅器と、この第1の差動増幅器に設けた第1の能動負荷と、
    前記第1の差動増幅器の出力端にゲートを接続し、ソースに第1の定電流源を接続した第1のトランジスタと、
    前記第1のトランジスタと前記第1の定電流源の接続点にゲートを接続し、ドレインに第2の定電流源と出力端子とを接続した第2のトランジスタと、
    作用端子が前記第1のトランジスタと前記第1の定電流源との接続点に接続され、前記出力端子における前記入力信号に応じた出力電圧が所定のリミット電圧を超える範囲では前記第1のトランジスタに流れる電流を前記作用端子を通してバイパスし前記第1のトランジスタと前記第1の定電流源の接続点の電位を制御することで前記出力端子における出力電圧が前記所定のリミット電圧を維持するよう構成したリミッタ手段とを備えた信号出力回路。
  2. リミッタ手段は、
    一方の入力端に出力端子を接続し、他方の入力端にリミット電圧の設定を行う第2の基準電圧設定手段を接続した第2の差動増幅器と、この第2の差動増幅器に設けた第2の能動負荷と、
    前記第2の差動増幅器の出力端にゲートを接続し、第1のトランジスタと第1の定電流源の接続点に作用端子としてのソースを接続した第3のトランジスタから少なくとも構成した請求項1記載の信号出力回路。
  3. 第2の基準電圧設定手段は、第2の差動増幅器の他方の入力端にソースを接続し、ドレインを接地電位に接続した第4のトランジスタと、前記第2の差動増幅器の他方の入力端と前記第4のトランジスタのソースとの接続点に接続した電流供給源と、
    前記第4のトランジスタのゲートに接続した第2の基準電圧源からなる請求項2記載の信号出力回路。
  4. 第2の差動増幅器は、ソース結合した第6、第7のトランジスタと、
    前記第6、第7のトランジスタのソースに接続した第3の定電流源からなる請求項2記載の信号出力回路。
  5. リミッタ手段は、
    一方の入力端に出力端子を所定電圧分の遷移を行う第1のレベル調整手段を介して接続し、他方の入力端にリミット電圧の設定を行う第2の基準電圧設定手段を所定電圧分の遷移を行う第2のレベル調整手段を介して接続した第2の差動増幅器と、この第2の差動増幅器に設けた第2の能動負荷と、
    前記第2の差動増幅器の出力端にゲートを接続し、第1のトランジスタと第1の定電流源の接続点に作用端子としてのソースを接続した第3のトランジスタから少なくとも構成した請求項1記載の信号出力回路。
JP2003422532A 2003-12-19 2003-12-19 信号出力回路 Expired - Fee Related JP3991982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003422532A JP3991982B2 (ja) 2003-12-19 2003-12-19 信号出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003422532A JP3991982B2 (ja) 2003-12-19 2003-12-19 信号出力回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002229755A Division JP2004072462A (ja) 2002-08-07 2002-08-07 信号出力回路

Publications (2)

Publication Number Publication Date
JP2004173294A JP2004173294A (ja) 2004-06-17
JP3991982B2 true JP3991982B2 (ja) 2007-10-17

Family

ID=32709356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003422532A Expired - Fee Related JP3991982B2 (ja) 2003-12-19 2003-12-19 信号出力回路

Country Status (1)

Country Link
JP (1) JP3991982B2 (ja)

Also Published As

Publication number Publication date
JP2004173294A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
JP4890126B2 (ja) ボルテージレギュレータ
KR102000680B1 (ko) 전압 레귤레이터
JP4667883B2 (ja) 定電圧回路及びその定電圧回路を有する半導体装置
US7940036B2 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
JP2019518238A (ja) ディスプレイパネル及びそのアレイ基板行駆動回路の過電流保護回路
US10676050B2 (en) Sensor device
JP5768016B2 (ja) センサ装置
CN106066419B (zh) 电流检测电路
JP3991982B2 (ja) 信号出力回路
CN102057573A (zh) 负载电路的过电流保护装置
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
JP3225887B2 (ja) 半導体集積回路装置
JP3991980B2 (ja) 信号出力回路
JP3991981B2 (ja) 信号出力回路
EP1455446B1 (en) Sensor signal output circuit
JP5008846B2 (ja) 電子回路
WO2007140392A2 (en) Methods and apparatus to provide slew enhancement for low power amplifiers
JP4908889B2 (ja) 低電圧検出回路
JP4903494B2 (ja) ドライバの出力段の過度の電流引き込みを検知して、それに応答する回路が設けられたドライバの出力電流の振動を低減するための方法及び装置
KR101496818B1 (ko) 센서리스 모터의 역기전력 검출장치 및 방법
JP2004245747A (ja) センサ装置
US10284157B2 (en) Analog driver with built-in wave shaping
JP4061653B2 (ja) 異常状態検出回路
JP4211741B2 (ja) 出力カットオフ回路
US20070194843A1 (en) Detecting amplifier out-of-range conditions

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees