JP2004072059A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2004072059A JP2004072059A JP2002313792A JP2002313792A JP2004072059A JP 2004072059 A JP2004072059 A JP 2004072059A JP 2002313792 A JP2002313792 A JP 2002313792A JP 2002313792 A JP2002313792 A JP 2002313792A JP 2004072059 A JP2004072059 A JP 2004072059A
- Authority
- JP
- Japan
- Prior art keywords
- line conductor
- ceramic insulating
- metallized line
- insulating layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】セラミック絶縁基体1に、中心部にセラミック絶縁層3を有するメタライズ線路導体2を形成した配線基板である。セラミック絶縁層3により、厚みばらつき等の不具合を誘発することなくメタライズ線路導体2の全体としての厚みを厚くすることができ、高周波信号の伝達損失の低減やインピーダンス整合性の向上に優れた配線基板4を提供することができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体素子や容量素子・圧電振動子等の電子部品を搭載する電子部品搭載用に好適な配線基板に関するものである。
【0002】
【従来の技術】
高周波回路を構成する半導体素子や容量素子・圧電振動子等の電子部品を搭載するための配線基板は、一般に、ガラスセラミックス焼結体や、酸化アルミニウム質焼結体等のセラミック材料から成るセラミック絶縁基体と、銅・銀・タングステン等の金属材料から成り、セラミック絶縁基体の表面および/または内部に形成されている高周波信号の伝送線路となるメタライズ線路導体とにより形成されている。
【0003】
この絶縁基体の上面や下面に電子部品が搭載され、電子部品の電極が半田やボンディングワイヤ等を介してメタライズ線路導体の露出表面に接続される。
【0004】
このような配線基板は、例えばセラミック絶縁基体がガラスセラミックス焼結体から成る場合であれば、ホウ珪酸ガラス等のガラス粉末と酸化アルミニウム等のセラミック粉末とを有機溶剤・バインダとともにシート状に成形して得たグリーンシートの表面に、銅・銀等の金属粉末ペーストをスクリーン印刷法等で印刷塗布し、必要に応じて複数枚積層するとともに約1000℃で焼成することにより製作される。
【0005】
このような配線基板においては、近年、高周波信号の伝達損失の低減やインピーダンス整合性の向上のために、メタライズ線路導体の厚みを30μm以上と非常に厚くすることが要求されるようになってきている。
【0006】
【特許文献1】
特開平7−142684号公報
【0007】
【発明が解決しようとする課題】
しかしながら、メタライズ線路導体の厚みを30μm以上と厚くするために金属ペーストの印刷厚みを30μm以上に厚くした場合には、スクリーン印刷法等による印刷ではどうしても印刷する厚みに対して一定の割合でばらつきが生じることから、また、金属ペーストが一定の流動性を有していることから、金属ペーストの印刷時の厚みばらつきの増大や、セラミックグリーンシートを積層したときの上下のセラミックグリーンシート間の密着性の低下や、焼成時の亀裂の発生という問題が新たに誘発される。
【0008】
本発明は、上記問題に鑑み案出されたものであり、その目的は、印刷時の厚みばらつきの増大や、積層時の密着性の低下や、焼成時の亀裂の発生等の不具合を生じることなくメタライズ線路導体の厚みを厚くすることが可能で、高周波信号の伝達損失の低減やインピーダンス整合性の向上を行なうことができる高周波特性に優れた配線基板を提供することにある。
【0009】
【課題を解決するための手段】
本発明の配線基板は、セラミック絶縁基体に、中心部にセラミック絶縁層を有するメタライズ線路導体が形成されて成ることを特徴とするものである。
【0010】
また、本発明の配線基板は、上記構成において、前記セラミック絶縁層の断面積が、前記メタライズ線路導体の断面積に対して20乃至65%の範囲であることを特徴とするものである。
【0011】
また、本発明の配線基板は、上記構成において、前記メタライズ線路導体の表面粗さが、算術平均粗さ(Ra)で2μm以下であることを特徴とするものである。
【0012】
また、本発明の配線基板は、上記構成において、前記セラミック絶縁層の比誘電率が4乃至5であることを特徴とするものである。
【0013】
本発明の配線基板によれば、セラミック絶縁基体に形成されたメタライズ線路導体の中心部にセラミック絶縁層を有し、このセラミック絶縁層でメタライズ線路導体の全体としての厚みを稼ぐことができることから、メタライズ線路導体となる金属ペーストの印刷厚みを容易に厚くしてメタライズ線路導体の厚みを厚くすることができる。このため、印刷時の厚みばらつきの増大や、積層時の密着性の低下・焼成時の亀裂の発生等の不具合を生じることなくメタライズ線路導体の厚みを厚くすることが可能となり、メタライズ線路導体の表面面積を効果的に増大することができるため、高周波伝送における表皮効果を加味したメタライズ線路導体の有効断面積を増大することができ、高周波信号の伝達損失の低減やインピーダンス整合性の向上に優れた配線基板を提供することができる。
【0014】
特に、セラミック絶縁層の断面積を、メタライズ線路導体の断面積に対して20乃至65%の範囲とし、または、メタライズ線路導体の表面粗さを算術平均粗さ(Ra)で2μm以下とすることで、メタライズ線路導体の導通抵抗を大きくすることなくメタライズ線路導体の厚みを効果的に増大させることができ、また、高周波信号に対する損失を抑えることができ、より一層確実に、高周波信号の伝達損失の低減やインピーダンス整合性の向上に優れた配線基板を提供することができる。
【0015】
さらに、セラミック絶縁層の比誘電率が4乃至5であるものとすることで、メタライズ線路導体の近傍における寄生容量が増大して伝送ロスが増大したり、セラミック絶縁基体とセラミック絶縁層との間の収縮差等が顕著に現れてデラミネーション等の作製上の問題が生じたりすることがなくなり、高周波特性に優れた配線基板を安定して提供することができる。
【0016】
【発明の実施の形態】
次に、本発明を添付の図面に基づき詳細に説明する。
【0017】
図1は本発明の配線基板の実施の形態の一例を示す断面図である。
【0018】
図1において、1はセラミック絶縁基体、2はメタライズ線路導体、3はセラミック絶縁層である。これらのセラミック絶縁基体1・メタライズ線路導体2およびセラミック絶縁層3により配線基板4が構成される。
【0019】
セラミック絶縁基体1は、ガラスセラミックス焼結体・酸化アルミニウム質焼結体・ムライト質焼結体・窒化アルミニウム質焼結体・窒化珪素質焼結体等のセラミック材料から成り、ガラス粉末とセラミック粉末とを有機溶剤・バインダとともにシート状に成形して得たグリーンシートを積層し、約1000〜1800℃で焼成することにより形成される。
【0020】
このセラミック絶縁基体1の上面および/または下面に半導体素子や容量素子・圧電振動子等の電子部品が搭載される。
【0021】
メタライズ線路導体2は、セラミック絶縁基体1に搭載する電子部品の電極が接続されるとともにこれを外部に導出する機能を有し、銅・銀等の金属材料から成る。例えば銅から成る場合であれば、銅粉末に有機溶剤・バインダ等を添加・混練して得た金属ペーストをセラミック絶縁基体1となるグリーンシートに印刷塗布することにより形成される。
【0022】
本発明の配線基板4においては、このメタライズ線路導体2の中心部にセラミック絶縁層3を有することが重要である。
【0023】
セラミック絶縁層3をメタライズ線路導体2の中心部に有することにより、メタライズ線路導体2を形成する際の印刷時の金属ペーストの厚みばらつきの増大や、グリーンシート積層時の上下のグリーンシート間の密着性の低下・焼成時の亀裂の発生等の不具合を生じることなく、メタライズ線路導体2となる金属ペーストの厚みを容易に厚くすることができ、メタライズ線路導体2の厚みを大きくすることができる。その結果、メタライズ線路導体2について高周波伝送における表皮効果を加味したメタライズ線路導体2の高周波信号の伝送に対して有効な断面積を増大させることができるので、メタライズ線路導体2による高周波信号の伝送損失を低減することができ、インピーダンスの整合性を向上させることができる。
【0024】
このようなセラミック絶縁層3は、セラミック絶縁基体1と同様のガラスセラミックス焼結体・酸化アルミニウム質焼結体・ムライト質焼結体・窒化アルミニウム質焼結体・窒化珪素質焼結体等のセラミック材料から成るものとすればよく、通常は、焼成時の収縮を合わせることが容易であり、また製作が容易であること等の理由から、セラミック絶縁基体1と同種の材料により形成すればよい。
【0025】
セラミック絶縁層3は、例えば、セラミック絶縁基体1と同種のガラス粉末とセラミック粉末とを有機溶剤・バインダとともに混練して得たセラミックペーストをメタライズ線路導体2となる金属ペーストの中心部に印刷・形成しておくことにより形成される。なお、このようにセラミックペーストを金属ペーストの中心部に形成するには、まず、金属ペーストを所定の厚みの1/2以下に線路状に薄く塗布し、次にこの薄く印刷した金属ペーストの中心に線路状に上述のセラミックペーストを印刷塗布し、最後にこれらの印刷した金属ペーストおよびセラミックペースト上から金属ペーストを所定の厚みになるように印刷塗布する、等の方法を用いることができる。
【0026】
このようにメタライズ線路導体2の中心部にセラミック絶縁層3を有する場合、メタライズ線路導体2の導通抵抗が高くなり、高周波信号等の損失が大きくなるように思われるが、高周波信号を伝送する線路導体の場合は、表皮効果により周波数が上がるにつれて導体の外表面に電荷が集中し、内部には殆ど電流が流れないことが知られている。
【0027】
よって、本発明のように、電流密度の低いメタライズ線路導体2の中心部にセラミック絶縁層3を用いたとしても高周波信号の伝送特性を劣化させることはなく、従来の配線基板において同等の厚みのメタライズ線路導体2を単独で形成する際に見られたメタライズ線路導体2の内部の亀裂や空隙、また、積層不良を発生させることなく高周波特性を向上させることができる。
【0028】
また、このときのセラミック絶縁層3の比誘電率を適切な値に制御することで、メタライズ線路導体2のインピーダンス整合も行なうことができると同時に、このセラミック絶縁層3の比誘電率を調整することで、使用目的に応じたインピーダンスを容易に得ることが可能となる。さらに、メタライズ線路導体2の伝送ロスを低減するためには、このセラミック絶縁層3の比誘電率を低くすることが効果的である。
【0029】
よって、セラミック絶縁層3の比誘電率は低い方が伝送ロス低減の面からは好ましいが、インピーダンスの整合を取るためには、その使用周波数帯域に合わせたインピーダンス特性を得るためにセラミック絶縁層3の比誘電率を設定することが好ましい。
【0030】
以上の点から、セラミック絶縁基体1の比誘電率が5乃至9であることを想定した場合には、セラミック絶縁層3は、比誘電率が4乃至5であることが好ましい。これは、セラミック絶縁層3の比誘電率が5を超えると、メタライズ線路導体2の近傍における寄生容量が増大して伝送ロスの増大が著しくなり、また、比誘電率が4未満の低い比誘電率を得るためには、セラミック絶縁層3とセラミック絶縁基体1との材料組成を大きく変更する必要があり、焼結時にセラミック絶縁基体1とセラミック絶縁層3との間の収縮差等が顕著に現れることとなり、デラミネーション等の作製上の問題が生じるためである。
【0031】
メタライズ線路導体2の断面積に占めるセラミック絶縁層3の断面積の割合は20乃至65%が好ましい。この断面積の割合が20%未満ではメタライズ線路導体2の厚みを効果的に大きくすることが困難となる傾向があり、他方、65%を超えると導通抵抗が増大し過ぎてしまい電気的特性等の特性が低下する傾向がある。
【0032】
また、メタライズ線路導体2の表面粗さが、算術平均粗さ(Ra)で2μm以下であることが好ましい。この表面粗さが算術平均粗さ(Ra)で2μmを超えると、伝送する高周波信号について、メタライズ線路導体2の表面が粗いがゆえに導通抵抗が大きくなり、伝送損失量も増してしまい、伝送特性が劣化する傾向がある。
【0033】
なお、メタライズ線路導体2の表面粗さは、高周波信号の伝送損失を小さくする上では小さければ小さいほど(すなわち表面が滑らかであればあるほど)好ましいものとなるが、その一方でセラミック絶縁層3に対する被着強度が低下することとなるため、周囲のセラミック絶縁層3等に対するメタライズ線路導体2の被着強度を確保することを考慮すると、少なくとも算術平均粗さ(Ra)で0.2μm以上あることが好ましい。
【0034】
したがって、メタライズ線路導体2の表面粗さは、算術平均粗さ(Ra)で0.2乃至2μmの範囲とすることがより一層好ましい。
【0035】
なお、セラミック絶縁層3は加工上のバラツキ等によりメタライズ線路導体2の中心より若干ずれても、また断面形状が相似形等の同様の形状でなくとも、セラミック絶縁基体1とセラミック絶縁層3とが接触せず、メタライズ線路導体2が断面形状において環状の形状を有していれば特に問題はない。
【0036】
なお、セラミック絶縁層3は、メタライズ線路導体2におけるインピーダンス整合や静電容量調整等の目的に応じて、セラミック絶縁基体1と異なる比誘電率を有する材料を用いることも可能である。
【0037】
メタライズ線路導体2は、その横断面の形状の外周において、コーナー部に5μm程度の曲率半径を有する丸みを持たせることが好ましい。これは、メタライズ線路導体2により高周波信号を伝送する際に、メタライズ線路導体2からセラミック絶縁基体1に生じる電界の密度変化について位置による粗密差を減少させることができるためである。また、このように丸みを持たせることにより、セラミック絶縁基体1とメタライズ線路導体2との熱膨張差による境界面における熱応力に対し応力の集中を分散することができ、セラミック絶縁基体1やメタライズ線路導体2またはこれらの界面部分に発生する可能性のあるクラックの発生・進展を抑制することができる。同様に、メタライズ線路導体2とセラミック絶縁層3との境界形状についても、断面形状においてコーナー部に3μm程度の曲率半径を有するものとすることで、同様の効果が得られるものとなり、より好ましいものとなる。
【0038】
上述の配線基板4として、例えば、セラミック絶縁基体1およびセラミック絶縁層3を酸化アルミニウム質焼結体で形成し、メタライズ線路導体2をタングステン・銅およびモリブデンから成る金属組成物材料で形成した場合について、さらに具体的に説明する。
【0039】
この場合、メタライズ線路導体2の幅を125μm程度としたとき、従来技術では、メタライズ線路導体2の厚みは30μm程度が限度であり、30μmを超えると、印刷時の厚みばらつきの増大や積層時の密着性の低下・焼成時の亀裂の発生等の不具合を生じ、高周波信号の伝達損失の低減やインピーダンス整合性の向上はできなくなっていた。
【0040】
一方、本発明によれば、厚み30μm×幅75μmのセラミック絶縁層3をメタライズ線路導体2の中心部に配置することにより、80μmの厚みを有するメタライズ線路導体2を、印刷時の厚みばらつきの増大や積層時の密着性の低下・焼成時の亀裂の発生等の不具合を生じることなく得ることができる。そして、扱う信号が高周波となるにつれて、表皮効果によりメタライズ線路導体2の内部に流れる電流がさらに減少して表皮に集中するため、周波数が10GHzを超える高周波信号であれば、セラミック絶縁層3の幅を90μm程度にし厚みを45μm程度にすることで、メタライズ線路導体2の厚みを95μmとすることができ、より一層の高周波特性の向上を図ることができる。
【0041】
以下、上述の好適な各条件について、具体例を挙げて説明する。
【0042】
表1は、メタライズ線路導体2の断面積に占めるセラミック絶縁層3の断面積の各割合(断面積比率、単位:%)における電気特性の増減率を測定した結果を示すものである。なお、測定した直流抵抗および高周波損失の増減率(比率)は、メタライズ線路導体2の断面積に占めるセラミック絶縁層3の断面積の割合(断面積比率)が0%のときを1とした場合の数値で示している。また、ここで使用した高周波信号の周波数は1GHzである。
【0043】
【表1】
【0044】
表1に示す結果より分かるように、この断面積比率が20%未満では、断面積比率が0のときに対して高周波損失が0.99とほぼ測定誤差範囲の値であり、ほとんど変化していないことから、高周波信号の伝送特性を効果的に向上させることが困難となっている。また65%を超えると、断面積比率が0のときに対して直流抵抗が3倍以上となり、導通抵抗が増大し過ぎてしまい、低周波信号や直流信号等に対する直流抵抗等の電気的特性が低下する恐れが生じるようになる。
【0045】
これに対し、本発明の配線基板4の中でも断面積比率が20乃至65%のものでは、高周波損失が小さく、直流抵抗の比率も3倍未満に抑えられており、極めて良好な電気的特性を示すものであった。
【0046】
次に、表2は、メタライズ線路導体2の各水準の表面粗さ(算術平均粗さ(Ra)、単位:μm)における高周波損失の増減率を測定した結果を示すものである。なお、測定した高周波損失の増減率(比率)は、メタライズ線路導体2の表面粗さが1.0μmのときを1とした場合の数値で示している。なお、ここで使用した高周波信号の周波数は1GHzである。
【0047】
【表2】
【0048】
表2に示す結果より分かるように、メタライズ線路導体2の表面粗さが算術平均粗さ(Ra)で2μmを超えると、伝送する高周波信号について、メタライズ線路導体2の表面が粗いがゆえに導通抵抗が大きくなり、高周波損失の比率がメタライズ線路導体2の表面粗さが1μmのときを1とした場合の1.05を超えるものとなるため、高周波領域での損失量としては大きなものとなり、高周波信号を安定して伝送することができなくなる。
【0049】
これに対し、本発明の配線基板4の中でも表面粗さが算術平均粗さ(Ra)で2μm以下のものでは、高周波損失の比率が1.05以下と小さく抑えられており、高周波信号に対する電気的特性が極めて良好なものであった。
【0050】
また、表3は、セラミック絶縁基体1の比誘電率が5の場合に、セラミック絶縁層3の比誘電率による電気特性(挿入損失)の増減率(比率)を評価した結果を示すものである。なお、挿入損失の増減率(比率)については、セラミック絶縁層3の比誘電率がセラミック絶縁基体1の比誘電率と同じ5のときの挿入損失を1とした場合の数値で示している。
【0051】
【表3】
【0052】
表3に示す結果より分かるように、セラミック絶縁層3の比誘電率が5を超えると、セラミック絶縁基体1の比誘電率を超えることとなり、寄生容量の発生により挿入損失が増大してしまい、高周波信号の伝送特性を効果的に向上させることが困難となっている。また、低い比誘電率を得るためにはセラミック絶縁層3の材料組成をセラミック絶縁基体1に対して大きく変更する必要があり、焼結時の両者の収縮差等が顕著となり、配線基板4を作製する上での不具合をきたすこととなる。また、表3から分かるように、セラミック絶縁層3の比誘電率を過度に低くしても電気特性向上への影響が小さいことから、セラミック絶縁層3の比誘電率は、4以上とすることが望ましい。
【0053】
したがって、本発明の配線基板4におけるセラミック絶縁層3の比誘電率は、4乃至5であることが好ましい。
【0054】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0055】
【発明の効果】
本発明の配線基板によれば、セラミック絶縁基体に形成されたメタライズ線路導体の中心部にセラミック絶縁層を有しており、このセラミック絶縁層でメタライズ線路導体の全体としての厚みを稼ぐことができることから、メタライズ線路導体となる金属ペーストの印刷厚みを容易に厚くしてメタライズ線路導体の厚みを厚くすることができる。このため、印刷時の厚みばらつきの増大や積層時の密着性の低下・焼成時の亀裂の発生等の不具合を生じることなくメタライズ線路導体の厚みを厚くすることが可能となり、メタライズ線路導体の表面の面積を効果的に増大することができるため、高周波伝送における表皮効果を加味したメタライズ線路導体2の高周波信号の伝送に対して有効な断面積を増大することができ、高周波信号の伝達損失の低減やインピーダンス整合性の向上に優れた配線基板を提供することができる。
【0056】
特に、セラミック絶縁層の断面積を、メタライズ線路導体の断面積に対して20乃至65%の範囲とし、または、メタライズ線路導体の表面粗さを算術平均粗さ(Ra)で2μm以下とすることで、メタライズ線路導体の導通抵抗を大きくすることなくメタライズ線路導体の厚みを効果的に増大させることができ、また、高周波信号に対する損失を抑えることができ、より一層確実に、高周波信号の伝達損失の低減やインピーダンス整合性の向上に優れた配線基板を提供することができる。
【0057】
さらに、セラミック絶縁層の比誘電率が4乃至5であるものとすることで、メタライズ線路導体の近傍における寄生容量が増大して伝送ロスが増大したり、セラミック絶縁基体とセラミック絶縁層との間の収縮差等が顕著に現れてデラミネーション等の作製上の問題が生じたりすることがなくなり、高周波特性に優れた配線基板を安定して提供することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の実施の形態の一例を示す断面図である。
【符号の説明】
1・・・セラミック絶縁基体
2・・・メタライズ線路導体
3・・・セラミック絶縁層
4・・・配線基板
Claims (4)
- セラミック絶縁基体に、中心部にセラミック絶縁層を有するメタライズ線路導体が形成されて成ることを特徴とする配線基板。
- 前記セラミック絶縁層の断面積が、前記メタライズ線路導体の断面積に対して20乃至65%の範囲であることを特徴とする請求項1記載の配線基板。
- 前記メタライズ線路導体の表面粗さが、算術平均粗さ(Ra)で2μm以下であることを特徴とする請求項1記載の配線基板。
- 前記セラミック絶縁層の比誘電率が4乃至5であることを特徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002313792A JP2004072059A (ja) | 2001-11-26 | 2002-10-29 | 配線基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001359797 | 2001-11-26 | ||
JP2002171911 | 2002-06-12 | ||
JP2002313792A JP2004072059A (ja) | 2001-11-26 | 2002-10-29 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004072059A true JP2004072059A (ja) | 2004-03-04 |
Family
ID=32034020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002313792A Pending JP2004072059A (ja) | 2001-11-26 | 2002-10-29 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004072059A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033622A (ja) * | 2010-07-29 | 2012-02-16 | Kyocera Corp | コイル内蔵配線基板 |
-
2002
- 2002-10-29 JP JP2002313792A patent/JP2004072059A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033622A (ja) * | 2010-07-29 | 2012-02-16 | Kyocera Corp | コイル内蔵配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5855593B2 (ja) | 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板 | |
US7649252B2 (en) | Ceramic multilayer substrate | |
KR101070068B1 (ko) | 적층 세라믹 커패시터 | |
JP2014179578A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
US6469259B2 (en) | Wiring board | |
WO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
JP2002015939A (ja) | 積層型電子部品およびその製法 | |
JP4783842B2 (ja) | 多層セラミック基板 | |
JP2003100548A (ja) | 積層チップ電子部品およびその製造方法 | |
JP2003283073A (ja) | 配線基板 | |
JP2004072059A (ja) | 配線基板 | |
JPH06252612A (ja) | ストリップ線路内蔵回路基板 | |
JP2004120291A (ja) | バラントランス | |
JP3652203B2 (ja) | 配線基板 | |
JP2016171191A (ja) | 配線基板 | |
JPH11340039A (ja) | 積層セラミック部品およびその製造方法 | |
JP2003282785A (ja) | 高周波回路用多層基板 | |
JP2004096056A (ja) | 配線基板 | |
JP4416346B2 (ja) | 回路基板の製造方法 | |
JP2000340716A (ja) | 配線基板 | |
JP3784185B2 (ja) | 電子部品搭載用配線基板 | |
JP2003031956A (ja) | セラミック配線基板及びその製造方法 | |
JP2002252444A (ja) | 多数個取り配線基板 | |
JP2003283148A (ja) | 配線基板 | |
JP2003046238A (ja) | セラミック配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040706 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061128 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20070122 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |