JPH11340039A - 積層セラミック部品およびその製造方法 - Google Patents
積層セラミック部品およびその製造方法Info
- Publication number
- JPH11340039A JPH11340039A JP10141068A JP14106898A JPH11340039A JP H11340039 A JPH11340039 A JP H11340039A JP 10141068 A JP10141068 A JP 10141068A JP 14106898 A JP14106898 A JP 14106898A JP H11340039 A JPH11340039 A JP H11340039A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- laminated
- shield
- ceramic component
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ガラスセラミックと導体材料とからなる積層
体を一体焼成することにより作製されるセラミック積層
部品において、ガラスセラミックと導電体との焼成挙動
のミスマッチにより、焼成体に反りやうねりが生じた
り、内部に生じる歪みにより層間にクラックが生じやす
いといった問題があった。 【解決手段】 素子に対して十分な面積を有するシール
ド層が信号線路層をはさんで少なくとも２層以上設けら
れた構造をもたせることにより、焼成時の収縮のミスマ
ッチが緩和され、積層体の層間における剥離やクラック
の発生、素子の変形等のない積層セラミック部品を得る
ことができる。
体を一体焼成することにより作製されるセラミック積層
部品において、ガラスセラミックと導電体との焼成挙動
のミスマッチにより、焼成体に反りやうねりが生じた
り、内部に生じる歪みにより層間にクラックが生じやす
いといった問題があった。 【解決手段】 素子に対して十分な面積を有するシール
ド層が信号線路層をはさんで少なくとも２層以上設けら
れた構造をもたせることにより、焼成時の収縮のミスマ
ッチが緩和され、積層体の層間における剥離やクラック
の発生、素子の変形等のない積層セラミック部品を得る
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明はガラスセラミックス
層および導体層を積層して一体焼成される高周波特性に
優れた積層セラミック部品およびその製造方法に関する
ものである。
層および導体層を積層して一体焼成される高周波特性に
優れた積層セラミック部品およびその製造方法に関する
ものである。
【０００２】
【従来の技術】近年、情報通信分野における機器の小型
化、高周波化、多機能化にともない、その内部に用いら
れる電子部品にも小型化、多機能化が求められている。
そのために限られた面積のセラミック素子中に導体によ
り、配線パターンをより高密度に印刷し、これらを積層
した後、焼成するといった方法を採用していた。
化、高周波化、多機能化にともない、その内部に用いら
れる電子部品にも小型化、多機能化が求められている。
そのために限られた面積のセラミック素子中に導体によ
り、配線パターンをより高密度に印刷し、これらを積層
した後、焼成するといった方法を採用していた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
積層化の方法では、配線パターンを緻密にするとノイズ
やライン間の容量が発生しやすくなりひいては品質の低
下を招くといった問題や積層体を一体焼成することによ
って、素体と導体との焼成挙動のミスマッチにより、焼
成体に反りやうねりが生じたり、内部に生じる歪みによ
りそれぞれの層にクラックが生じやすいといった問題が
あった。
積層化の方法では、配線パターンを緻密にするとノイズ
やライン間の容量が発生しやすくなりひいては品質の低
下を招くといった問題や積層体を一体焼成することによ
って、素体と導体との焼成挙動のミスマッチにより、焼
成体に反りやうねりが生じたり、内部に生じる歪みによ
りそれぞれの層にクラックが生じやすいといった問題が
あった。
【０００４】本発明は上記課題に対して、焼成体の変形
や層間での剥離やクラックの発生のない積層セラミック
部品を提供することを目的とするものである。
や層間での剥離やクラックの発生のない積層セラミック
部品を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明は素子に対して十分な面積を有するシールド層
を信号線路層をはさんで少なくとも２層以上設ける構造
をもたせる。
に本発明は素子に対して十分な面積を有するシールド層
を信号線路層をはさんで少なくとも２層以上設ける構造
をもたせる。
【０００６】この構成を用いることにより、積層体の層
間における剥離やクラックの発生、素子の変形等のない
積層セラミック部品を得ることができる。
間における剥離やクラックの発生、素子の変形等のない
積層セラミック部品を得ることができる。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、ガラスセラミック組成物よりなる絶縁体層と銀を主
成分とする導体層とから構成され、ガラスセラミックス
積層体の積層面に導体層を形成し、積層して焼成された
積層セラミック部品において、厚み方向に導体層よりな
る信号線路をはさんで少なくとも２層以上のシールド層
を有することを特徴とする積層セラミック部品であっ
て、これらシールド層を信号線路をはさんで設けること
により、焼成時の収縮により発生する内部応力が一方向
にのみ集中することを防ぎ、材料の積層界面での剥離や
クラック、素子の変形の少ない積層セラミック部品を得
ることができるという作用を有する。
は、ガラスセラミック組成物よりなる絶縁体層と銀を主
成分とする導体層とから構成され、ガラスセラミックス
積層体の積層面に導体層を形成し、積層して焼成された
積層セラミック部品において、厚み方向に導体層よりな
る信号線路をはさんで少なくとも２層以上のシールド層
を有することを特徴とする積層セラミック部品であっ
て、これらシールド層を信号線路をはさんで設けること
により、焼成時の収縮により発生する内部応力が一方向
にのみ集中することを防ぎ、材料の積層界面での剥離や
クラック、素子の変形の少ない積層セラミック部品を得
ることができるという作用を有する。
【０００８】本発明の請求項２に記載の発明は、前記シ
ールド層の一部分を信号線路層としても利用することを
特徴とする積層セラミック部品であって、シールド電極
を回路の一部として利用することで構造がより対称形に
近づく。これにより、焼成時の収縮により発生する内部
応力が一方向にのみ集中することを防ぎ、材料の積層界
面での剥離やクラック、素子の変形の少ない積層セラミ
ック部品を得ることができるという作用を有する。
ールド層の一部分を信号線路層としても利用することを
特徴とする積層セラミック部品であって、シールド電極
を回路の一部として利用することで構造がより対称形に
近づく。これにより、焼成時の収縮により発生する内部
応力が一方向にのみ集中することを防ぎ、材料の積層界
面での剥離やクラック、素子の変形の少ない積層セラミ
ック部品を得ることができるという作用を有する。
【０００９】本発明の請求項３に記載の発明は、前記シ
ールド層の最大間隔が素子厚みｄに対して、０．６ｄ以
上となることを特徴とする請求項１または２記載の積層
セラミック部品であって、シールド電極の間隔を十分に
とることにより、焼成時の収縮により発生する内部応力
が部分的に集中することを防ぎ、材料の積層界面での剥
離やクラック、素子の変形の少ない積層セラミック部品
をより確実に得ることができるという作用を有する。
ールド層の最大間隔が素子厚みｄに対して、０．６ｄ以
上となることを特徴とする請求項１または２記載の積層
セラミック部品であって、シールド電極の間隔を十分に
とることにより、焼成時の収縮により発生する内部応力
が部分的に集中することを防ぎ、材料の積層界面での剥
離やクラック、素子の変形の少ない積層セラミック部品
をより確実に得ることができるという作用を有する。
【００１０】本発明の請求項４に記載の発明は、前記シ
ールド層が厚み方向に対して上下対称に配置された請求
項１〜３のいずれかに記載の積層セラミック部品であっ
て、シールド層が上下対称の位置に存在することで、焼
成時の収縮により発生する内部応力が一方向にのみ集中
することなく、応力が均一に分散されることにより、材
料の積層界面での剥離やクラック、素子の変形の少ない
積層セラミック部品をさらに確実に得ることができると
いう作用を有する。
ールド層が厚み方向に対して上下対称に配置された請求
項１〜３のいずれかに記載の積層セラミック部品であっ
て、シールド層が上下対称の位置に存在することで、焼
成時の収縮により発生する内部応力が一方向にのみ集中
することなく、応力が均一に分散されることにより、材
料の積層界面での剥離やクラック、素子の変形の少ない
積層セラミック部品をさらに確実に得ることができると
いう作用を有する。
【００１１】本発明の請求項５に記載の発明は、前記シ
ールド層の面積が素子底面積の７０％〜９０％であるこ
とを特徴とする請求項１〜４のいずれかに記載の積層セ
ラミック部品であって、シールド層の面積を上記のよう
に規定することで、回路の電気特性を劣化させることな
く、かつ焼成時の収縮により発生する内部応力が一方向
にのみ集中することを防ぐことにより、材料の積層界面
での剥離やクラック、素子の変形の少ない積層セラミッ
ク部品を確実に得ることができるという作用を有する。
ールド層の面積が素子底面積の７０％〜９０％であるこ
とを特徴とする請求項１〜４のいずれかに記載の積層セ
ラミック部品であって、シールド層の面積を上記のよう
に規定することで、回路の電気特性を劣化させることな
く、かつ焼成時の収縮により発生する内部応力が一方向
にのみ集中することを防ぐことにより、材料の積層界面
での剥離やクラック、素子の変形の少ない積層セラミッ
ク部品を確実に得ることができるという作用を有する。
【００１２】本発明の請求項６に記載の発明は、前記シ
ールド層の少なくとも一部分にスリットを入れた形状の
シールド電極を有する構造であることを特徴とする請求
項１〜５のいずれかに記載の積層セラミック部品であっ
て、焼成時の収縮により発生する内部応力をできるだけ
緩和し、応力集中することなく分散されることにより、
材料の積層界面での剥離やクラック、素子の変形の少な
い積層セラミック部品を得ることができ、さらにペース
ト使用量が若干減少することで安価に製造できるという
作用を有する。
ールド層の少なくとも一部分にスリットを入れた形状の
シールド電極を有する構造であることを特徴とする請求
項１〜５のいずれかに記載の積層セラミック部品であっ
て、焼成時の収縮により発生する内部応力をできるだけ
緩和し、応力集中することなく分散されることにより、
材料の積層界面での剥離やクラック、素子の変形の少な
い積層セラミック部品を得ることができ、さらにペース
ト使用量が若干減少することで安価に製造できるという
作用を有する。
【００１３】本発明の請求項７に記載の発明は、前記シ
ールド層の厚みが１５μｍ以下であることを特徴とする
請求項１〜６のいずれかに記載の積層セラミック部品で
あって、焼成時の収縮により発生する内部応力をできる
だけ緩和することで、材料の積層界面での剥離やクラッ
ク、素子の変形の少ない積層セラミック部品を特に電極
形状の影響を受けることなく得ることができるという作
用を有する。
ールド層の厚みが１５μｍ以下であることを特徴とする
請求項１〜６のいずれかに記載の積層セラミック部品で
あって、焼成時の収縮により発生する内部応力をできる
だけ緩和することで、材料の積層界面での剥離やクラッ
ク、素子の変形の少ない積層セラミック部品を特に電極
形状の影響を受けることなく得ることができるという作
用を有する。
【００１４】本発明の請求項８に記載の発明は、前記シ
ールド層に用いられている銀粉末の平均粒径が３μｍ以
上であることを特徴とする請求項１〜７のいずれかに記
載の積層セラミック部品であって、焼成時の収縮をでき
るだけ素体に近づけることにより、内部応力をできるだ
け緩和し、材料の積層界面での剥離やクラック、素子の
変形の少ない積層セラミック部品をプロセス上の制約を
特に受けることなく得ることができるという作用を有す
る。
ールド層に用いられている銀粉末の平均粒径が３μｍ以
上であることを特徴とする請求項１〜７のいずれかに記
載の積層セラミック部品であって、焼成時の収縮をでき
るだけ素体に近づけることにより、内部応力をできるだ
け緩和し、材料の積層界面での剥離やクラック、素子の
変形の少ない積層セラミック部品をプロセス上の制約を
特に受けることなく得ることができるという作用を有す
る。
【００１５】本発明の請求項９に記載の発明は、前記ガ
ラスセラミックス層がガラスとセラミック粉末の混合物
からなり、混合重量比率が８０：２０〜５０：５０であ
ることを特徴とする請求項１〜７のいずれかに記載の積
層セラミック部品であって、これにより９５０℃以下の
温度においての焼成が可能となり、導体層に銀を用いる
ことで、高周波特性に優れ、なおかつ材料の積層界面で
の剥離やクラック、素子の変形の少ない積層セラミック
部品を得ることができるという作用を有する。
ラスセラミックス層がガラスとセラミック粉末の混合物
からなり、混合重量比率が８０：２０〜５０：５０であ
ることを特徴とする請求項１〜７のいずれかに記載の積
層セラミック部品であって、これにより９５０℃以下の
温度においての焼成が可能となり、導体層に銀を用いる
ことで、高周波特性に優れ、なおかつ材料の積層界面で
の剥離やクラック、素子の変形の少ない積層セラミック
部品を得ることができるという作用を有する。
【００１６】本発明の請求項１０に記載の発明は、請求
項１記載の積層セラミック部品における積層体の積層
後、所定のサイスに切断し、焼成する工程において焼成
時の昇温速度を１５℃／ｍｉｎ以上とすることを特徴と
する複合積層セラミック部品の製造方法であって、これ
により、材料の積層界面での剥離やクラック、素子の変
形の少ない積層セラミック部品を短時間で確実に得るこ
とができるという作用を有する。
項１記載の積層セラミック部品における積層体の積層
後、所定のサイスに切断し、焼成する工程において焼成
時の昇温速度を１５℃／ｍｉｎ以上とすることを特徴と
する複合積層セラミック部品の製造方法であって、これ
により、材料の積層界面での剥離やクラック、素子の変
形の少ない積層セラミック部品を短時間で確実に得るこ
とができるという作用を有する。
【００１７】以下本発明の一実施の形態について説明す
る。図１は本発明の一実施の形態における積層セラミッ
ク部品を示す断面図であり、この図１においては図２に
示した回路構成をもつ低域通過フィルタを積層構造によ
り実現したものである。図１に示した外部電極部分をＶ
ＩＡホールによって形成するような構造も可能である。
る。図１は本発明の一実施の形態における積層セラミッ
ク部品を示す断面図であり、この図１においては図２に
示した回路構成をもつ低域通過フィルタを積層構造によ
り実現したものである。図１に示した外部電極部分をＶ
ＩＡホールによって形成するような構造も可能である。
【００１８】なお、ここでは低域通過フィルタとしての
積層セラミック部品を例に示したが、他にもコンデン
サ、インダクタ、フィルタ等の回路を内蔵した積層構造
からなる積層セラミック部品を構成することも可能であ
ることはいうまでもない。
積層セラミック部品を例に示したが、他にもコンデン
サ、インダクタ、フィルタ等の回路を内蔵した積層構造
からなる積層セラミック部品を構成することも可能であ
ることはいうまでもない。
【００１９】次に本発明の特徴とするガラスセラミック
組成物およびグリーンシート形成法について説明する。
組成物およびグリーンシート形成法について説明する。
【００２０】（実施の形態１）ガラスについてはＳｉＯ
2，Ｈ3ＢＯ3，Ａｌ（ＯＨ）3，ＣａＣＯ3，ＢａＣＯ3，
ＳｒＣＯ3，Ｌａ2Ｏ3，Ｋ2Ｏ等のガラス原料を白金また
は白金ロジウム坩堝中で溶融し、冷却後粉砕してガラス
粉末を作製した。得られたガラス粉末と市販のフォルス
テライト粉を任意の配合比で混合し、ボールミルにて１
８時間湿式混合粉砕し、乾燥させることによりガラスセ
ラミックス組成物１の粉を作製した。このガラスセラミ
ックス粉１００ｇに対して酢酸ブチル７０ｇ、ポリビニ
ルブチラール樹脂１５ｇ、ジブチルフタレート８ｇをジ
ルコニアボールとともに加え、ボールミルで４８時間混
合した。得られたスラリーから周知のドクターブレード
法により厚さ５０μｍのグリーンシートを作製した。な
お、ここではセラミック粉として特に高周波における損
失の少ないフォルステライトを用いたが、他の材料であ
ってもよいことはいうまでもない。
2，Ｈ3ＢＯ3，Ａｌ（ＯＨ）3，ＣａＣＯ3，ＢａＣＯ3，
ＳｒＣＯ3，Ｌａ2Ｏ3，Ｋ2Ｏ等のガラス原料を白金また
は白金ロジウム坩堝中で溶融し、冷却後粉砕してガラス
粉末を作製した。得られたガラス粉末と市販のフォルス
テライト粉を任意の配合比で混合し、ボールミルにて１
８時間湿式混合粉砕し、乾燥させることによりガラスセ
ラミックス組成物１の粉を作製した。このガラスセラミ
ックス粉１００ｇに対して酢酸ブチル７０ｇ、ポリビニ
ルブチラール樹脂１５ｇ、ジブチルフタレート８ｇをジ
ルコニアボールとともに加え、ボールミルで４８時間混
合した。得られたスラリーから周知のドクターブレード
法により厚さ５０μｍのグリーンシートを作製した。な
お、ここではセラミック粉として特に高周波における損
失の少ないフォルステライトを用いたが、他の材料であ
ってもよいことはいうまでもない。
【００２１】前述の方法で作製したグリーンシートを積
層し、６０℃で熱圧着することによりガラスセラミック
積層体を作製した。この積層体上に銀ペーストをスクリ
ーン印刷法により所定の導体パターンに印刷し、それぞ
れ導体層２〜６を形成した。なお、２，５はシールド電
極導体層となり、３，４，６は内部電極導体層となる。
層し、６０℃で熱圧着することによりガラスセラミック
積層体を作製した。この積層体上に銀ペーストをスクリ
ーン印刷法により所定の導体パターンに印刷し、それぞ
れ導体層２〜６を形成した。なお、２，５はシールド電
極導体層となり、３，４，６は内部電極導体層となる。
【００２２】次いで各層を順次積層し、８０℃、１００
kgｆ／cm2で熱圧着した後、所定のサイズに切断した。
その後、５００℃で脱バインダーし、昇温速度１５℃／
ｍｉｎ以上となるように８５０℃〜９５０℃の温度で３
０ｍｉｎ焼成し、外部電極７，８により、電気的な接続
を確保し、図１に示す積層セラミック部品を形成した。
図１の２のシールド電極層については特に必要なもので
はないがこれを挿入することで、素子の反りの抑制に効
果がみられた。
kgｆ／cm2で熱圧着した後、所定のサイズに切断した。
その後、５００℃で脱バインダーし、昇温速度１５℃／
ｍｉｎ以上となるように８５０℃〜９５０℃の温度で３
０ｍｉｎ焼成し、外部電極７，８により、電気的な接続
を確保し、図１に示す積層セラミック部品を形成した。
図１の２のシールド電極層については特に必要なもので
はないがこれを挿入することで、素子の反りの抑制に効
果がみられた。
【００２３】（実施の形態２）シールド層の間隔につい
ては（表１）より、素子厚みｄに対して、０．６ｄ以上
とすることで、回路中にインダクタを含むような回路で
あっても十分なインピーダンスをとることができ、さら
に焼結体の外観上においても剥離やクラック、変形等の
少ない積層セラミック部品が得られる。また、厚み方向
にシールド層を対称に設けた図３に示した構造をとるこ
とでさらに反りや変形は抑制された。
ては（表１）より、素子厚みｄに対して、０．６ｄ以上
とすることで、回路中にインダクタを含むような回路で
あっても十分なインピーダンスをとることができ、さら
に焼結体の外観上においても剥離やクラック、変形等の
少ない積層セラミック部品が得られる。また、厚み方向
にシールド層を対称に設けた図３に示した構造をとるこ
とでさらに反りや変形は抑制された。
【００２４】
【表１】
【００２５】（実施の形態３）シールド層の面積につい
ては（表２）より、素子底面積の７０％未満になると、
シールドとしての効果が十分に得られなくなるおそれが
ある。また、９０％を越えると、グリーンシートとシー
ルド層との接着性が小さくなり、積層時に十分に接着が
得られず、焼成時に剥離やクラックが生じることがしば
しば観察される。
ては（表２）より、素子底面積の７０％未満になると、
シールドとしての効果が十分に得られなくなるおそれが
ある。また、９０％を越えると、グリーンシートとシー
ルド層との接着性が小さくなり、積層時に十分に接着が
得られず、焼成時に剥離やクラックが生じることがしば
しば観察される。
【００２６】
【表２】
【００２７】（実施の形態４）シールド層の厚みについ
ては（表３）より、できるだけ薄い方が望ましいといえ
る。焼成後１５μｍより大きい場合には、焼成時の電極
の収縮によりかなりの応力が部分的に生じており、これ
によって焼成後の反りがかなり大きくなっている。
ては（表３）より、できるだけ薄い方が望ましいといえ
る。焼成後１５μｍより大きい場合には、焼成時の電極
の収縮によりかなりの応力が部分的に生じており、これ
によって焼成後の反りがかなり大きくなっている。
【００２８】
【表３】
【００２９】（実施の形態５）導体層として用いている
銀は一般的にガラスセラミック素体と比較して早く収縮
が始まる。特に、銀粒子が微細であるほどその傾向は強
い。ガラスセラミックの収縮開始温度は７００℃付近で
あるため、銀は素体の収縮が始まらないうちに収縮が完
了してしまう場合もある。この後ガラスセラミック素体
のみ収縮し始めるので、導体層付近のガラスセラミック
には、収縮を妨げる様な方向に応力が生じているものと
考えられる。これにより、界面に大きなストレスがかか
り、界面剥離や素体の反りが生じたものと考えられる。
銀は一般的にガラスセラミック素体と比較して早く収縮
が始まる。特に、銀粒子が微細であるほどその傾向は強
い。ガラスセラミックの収縮開始温度は７００℃付近で
あるため、銀は素体の収縮が始まらないうちに収縮が完
了してしまう場合もある。この後ガラスセラミック素体
のみ収縮し始めるので、導体層付近のガラスセラミック
には、収縮を妨げる様な方向に応力が生じているものと
考えられる。これにより、界面に大きなストレスがかか
り、界面剥離や素体の反りが生じたものと考えられる。
【００３０】よって、これを回避するためには銀の粒子
径を３μｍ以上と大きくすることで焼成収縮挙動をでき
るだけガラスセラミックに近づけることで応力を緩和す
ることが可能となり、１．５μｍ程度の時においては１
００μｍ以上の反りが生じており、一部に剥離も観察さ
れたが、３μｍ以上とすることで反りは５０μｍ以下に
収まった。
径を３μｍ以上と大きくすることで焼成収縮挙動をでき
るだけガラスセラミックに近づけることで応力を緩和す
ることが可能となり、１．５μｍ程度の時においては１
００μｍ以上の反りが生じており、一部に剥離も観察さ
れたが、３μｍ以上とすることで反りは５０μｍ以下に
収まった。
【００３１】（実施の形態６）上記ガラスセラミックは
電極との同時焼成が可能であることが必要となる。ここ
では一例としてセラミック粉にフォルステライト、ガラ
スにはＳｉＯ2−ＢａＯ−Ｌａ2Ｏ3を主成分とした系の
ガラスについて検討を行った。
電極との同時焼成が可能であることが必要となる。ここ
では一例としてセラミック粉にフォルステライト、ガラ
スにはＳｉＯ2−ＢａＯ−Ｌａ2Ｏ3を主成分とした系の
ガラスについて検討を行った。
【００３２】ガラスが８０ｗｔ％を越えると素体中に電
極材料が拡散するおそれがあり、また５０ｗｔ％以下だ
と９００℃付近における焼結性がわるくなるためにガラ
ス：セラミックの重量比が８０：２０〜５０：５０であ
ることが望ましい。
極材料が拡散するおそれがあり、また５０ｗｔ％以下だ
と９００℃付近における焼結性がわるくなるためにガラ
ス：セラミックの重量比が８０：２０〜５０：５０であ
ることが望ましい。
【００３３】なお、上記以外にもガラスとしてＡｌ
2Ｏ3，ＣａＯ，ＳｒＯ，Ｂ2Ｏ3等を含んだ系であっても
実現可能であることはいうまでもない。
2Ｏ3，ＣａＯ，ＳｒＯ，Ｂ2Ｏ3等を含んだ系であっても
実現可能であることはいうまでもない。
【００３４】（実施の形態７）上記のガラスセラミック
と導体よりなる積層セラミック部品の焼成については
（表４）より、焼成時の昇温速度が１５℃／ｍｉｎより
小さい場合においては、１００μｍ以上の反りを生じて
いるが、昇温速度が１５℃／ｍｉｎ以上では５０μｍ以
下に反りを抑制することが可能である。
と導体よりなる積層セラミック部品の焼成については
（表４）より、焼成時の昇温速度が１５℃／ｍｉｎより
小さい場合においては、１００μｍ以上の反りを生じて
いるが、昇温速度が１５℃／ｍｉｎ以上では５０μｍ以
下に反りを抑制することが可能である。
【００３５】
【表４】
【００３６】
【発明の効果】以上のように本発明によれば、焼成時に
おいて積層体の層間における剥離やクラックの発生、素
子の変形等が抑制され、外観上、反り、変形、剥離等の
ない形状精度の高い積層セラミック部品を作製できると
いう効果が得られる。
おいて積層体の層間における剥離やクラックの発生、素
子の変形等が抑制され、外観上、反り、変形、剥離等の
ない形状精度の高い積層セラミック部品を作製できると
いう効果が得られる。
【図１】本発明の一実施の形態である積層セラミック部
品の断面図
品の断面図
【図２】本発明の一実施の形態である積層セラミック部
品の回路図
品の回路図
【図３】本発明の一実施の形態である積層セラミック部
品の断面図
品の断面図
１ ガラスセラミック組成物 ２，５ シールド電極導体層 ３，４，６ 内部電極導体層 ７，８ 外部電極導体
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年６月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (10)
- 【請求項１】 ガラスセラミック組成物よりなる絶縁体
層と銀を主成分とする導体層とから構成され、ガラスセ
ラミック積層体の積層面に導体層を形成し、積層して焼
成された積層セラミック部品において、厚み方向に導体
層よりなる信号線路をはさんで少なくとも２層以上のシ
ールド層を有することを特徴とする積層セラミック部
品。 - 【請求項２】 シールド層の一部分を信号線路層として
も利用する請求項１記載の積層セラミック部品。 - 【請求項３】 シールド層の最大間隔が素子厚みｄに対
して、０．６ｄ以上となる請求項１または２記載の積層
セラミック部品。 - 【請求項４】 シールド層が厚み方向に対して上下対称
に配置された請求項１〜３のいずれかに記載の積層セラ
ミック部品。 - 【請求項５】 シールド層の面積が素子底面積の７０％
〜９０％であることを特徴とする請求項１〜４のいずれ
かに記載の積層セラミック部品。 - 【請求項６】 シールド層の少なくとも一部分にスリッ
トを入れた形状のシールド電極を有する構造であること
を特徴とする請求項１〜５のいずれかに記載の積層セラ
ミック部品。 - 【請求項７】 シールド層の厚みが１５μｍ以下である
ことを特徴とする請求項１〜６のいずれかに記載の積層
セラミック部品。 - 【請求項８】 シールド層に用いられている銀粉末の平
均粒径が３μｍ以上であることを特徴とする請求項１〜
７のいずれかに記載の積層セラミック部品。 - 【請求項９】 ガラスセラミックス層がガラスとセラミ
ック粉末の混合物からなり、混合重量比率が８０：２０
〜５０：５０であることを特徴とする請求項１〜７のい
ずれかに記載の積層セラミック部品。 - 【請求項１０】 請求項１記載の積層セラミック部品に
おける積層体の積層後、所定のサイスに切断し、焼成す
る工程において焼成時の昇温速度を１５℃／ｍｉｎ以上
とすることを特徴とする積層セラミック部品の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141068A JP2970652B1 (ja) | 1998-05-22 | 1998-05-22 | 積層セラミック部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141068A JP2970652B1 (ja) | 1998-05-22 | 1998-05-22 | 積層セラミック部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2970652B1 JP2970652B1 (ja) | 1999-11-02 |
| JPH11340039A true JPH11340039A (ja) | 1999-12-10 |
Family
ID=15283501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10141068A Expired - Fee Related JP2970652B1 (ja) | 1998-05-22 | 1998-05-22 | 積層セラミック部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970652B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043350A1 (ja) * | 2004-10-18 | 2006-04-27 | Murata Manufacturing Co., Ltd. | 積層型セラミック電子部品の製造方法および複合積層体 |
| DE102007020783A1 (de) * | 2007-05-03 | 2008-11-06 | Epcos Ag | Elektrisches Vielschichtbauelement |
| DE102007031510A1 (de) * | 2007-07-06 | 2009-01-08 | Epcos Ag | Elektrisches Vielschichtbauelement |
| JP2010245505A (ja) * | 2009-01-22 | 2010-10-28 | Ngk Insulators Ltd | 金属ワイヤを内部に有するセラミック焼成体の製造方法 |
| JP2016222533A (ja) * | 2014-08-29 | 2016-12-28 | 京セラ株式会社 | 圧電磁器板および板状基体ならびに電子部品 |
| US11024451B2 (en) | 2014-07-23 | 2021-06-01 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03151690A (ja) * | 1989-11-08 | 1991-06-27 | Fujitsu Ltd | 多層セラミック回路基板 |
| JPH03284896A (ja) * | 1990-03-30 | 1991-12-16 | Kyocera Corp | 多層配線回路基板の製造方法 |
| JPH09246722A (ja) * | 1996-03-08 | 1997-09-19 | Sumitomo Metal Ind Ltd | ガラスセラミックス多層配線基板とその製造方法 |
| JPH107435A (ja) * | 1996-06-26 | 1998-01-13 | Ngk Spark Plug Co Ltd | ガラスセラミック配線基板およびその製造方法 |
-
1998
- 1998-05-22 JP JP10141068A patent/JP2970652B1/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03151690A (ja) * | 1989-11-08 | 1991-06-27 | Fujitsu Ltd | 多層セラミック回路基板 |
| JPH03284896A (ja) * | 1990-03-30 | 1991-12-16 | Kyocera Corp | 多層配線回路基板の製造方法 |
| JPH09246722A (ja) * | 1996-03-08 | 1997-09-19 | Sumitomo Metal Ind Ltd | ガラスセラミックス多層配線基板とその製造方法 |
| JPH107435A (ja) * | 1996-06-26 | 1998-01-13 | Ngk Spark Plug Co Ltd | ガラスセラミック配線基板およびその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043350A1 (ja) * | 2004-10-18 | 2006-04-27 | Murata Manufacturing Co., Ltd. | 積層型セラミック電子部品の製造方法および複合積層体 |
| US7607216B2 (en) | 2004-10-18 | 2009-10-27 | Murata Manufacturing Co., Ltd. | Method for manufacturing monolithic ceramic electronic component |
| DE102007020783A1 (de) * | 2007-05-03 | 2008-11-06 | Epcos Ag | Elektrisches Vielschichtbauelement |
| US8179210B2 (en) | 2007-05-03 | 2012-05-15 | Epcos Ag | Electrical multilayer component with shielding and resistance structures |
| DE102007031510A1 (de) * | 2007-07-06 | 2009-01-08 | Epcos Ag | Elektrisches Vielschichtbauelement |
| US8730645B2 (en) | 2007-07-06 | 2014-05-20 | Epcos Ag | Multilayer electrical component |
| JP2010245505A (ja) * | 2009-01-22 | 2010-10-28 | Ngk Insulators Ltd | 金属ワイヤを内部に有するセラミック焼成体の製造方法 |
| US8512628B2 (en) | 2009-01-22 | 2013-08-20 | Ngk Insulators, Ltd. | Method for manufacturing a fired ceramic body including a metallic wire inside |
| US11024451B2 (en) | 2014-07-23 | 2021-06-01 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| JP2016222533A (ja) * | 2014-08-29 | 2016-12-28 | 京セラ株式会社 | 圧電磁器板および板状基体ならびに電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2970652B1 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| US20110036622A1 (en) | Laminated ceramic electronic component and method for manufacturing the same | |
| JP2970652B1 (ja) | 積層セラミック部品およびその製造方法 | |
| CN109076709B (zh) | 多层陶瓷基板 | |
| US8231961B2 (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JP4332954B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP4844317B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP2005268672A (ja) | 基板 | |
| EP1403228B1 (en) | Ceramic component and production method therefor | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JP3216260B2 (ja) | 低温焼成セラミックス多層基板及びその製造方法 | |
| JPH02230798A (ja) | 複合積層セラミック部品 | |
| JP2598706B2 (ja) | コンデンサ内蔵キャリア基板 | |
| JP4610066B2 (ja) | 多層配線基板およびその製造方法 | |
| JPH01166599A (ja) | 積層セラミック基板の製造方法 | |
| JP4157352B2 (ja) | 配線基板 | |
| JP2002353626A (ja) | 多層配線基板およびその製造方法 | |
| JPH11157945A (ja) | セラミック電子部品の製造方法及びそれに用いるダミー用グリーンシート | |
| JP6455633B2 (ja) | 多層セラミック基板及び電子装置 | |
| JP3193592B2 (ja) | セラミック多層基板及びその製造方法 | |
| JP4514301B2 (ja) | 多層配線基板の製造方法 | |
| JPH06338686A (ja) | 多層基板の製造方法 | |
| JPH01241810A (ja) | 複合積層セラミック構造体 | |
| JPH11209178A (ja) | 複合積層セラミック部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |