JP2004063926A - モジュール型ｉｇｂｔ - Google Patents
モジュール型ｉｇｂｔ Download PDFInfo
- Publication number
- JP2004063926A JP2004063926A JP2002222413A JP2002222413A JP2004063926A JP 2004063926 A JP2004063926 A JP 2004063926A JP 2002222413 A JP2002222413 A JP 2002222413A JP 2002222413 A JP2002222413 A JP 2002222413A JP 2004063926 A JP2004063926 A JP 2004063926A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- latch
- emitter electrode
- module type
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims description 44
- 230000006378 damage Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000032683 aging Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】破壊時に開放状態でなく短絡状態となり多直列接続で使用できるモジュール型ＩＧＢＴを提供することである。
【解決手段】ＩＧＢＴチップ１２が開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴチップ１４が短絡となるので、複数個のモジュール型ＩＧＢＴ１１を直列接続した場合でも、残りのモジュール型ＩＧＢＴ１１は直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【選択図】 図１
【解決手段】ＩＧＢＴチップ１２が開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴチップ１４が短絡となるので、複数個のモジュール型ＩＧＢＴ１１を直列接続した場合でも、残りのモジュール型ＩＧＢＴ１１は直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＧＢＴチップをボンディングなどにより接続しているモジュール型ＩＧＢＴに関する。
【０００２】
【従来の技術】
近年、モジュール型半導体素子の大容量化が進み、今まで圧接型半導体素子を使用していた分野でもスタックなどを使用しなくても良いモジュール型半導体素子の需要が大きくなっている。例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）チップをボンディングなどにより接続したモジュール型ＩＧＢＴは、図７に示すような構成となっている。図７では、一つのモジュール型ＩＧＢＴ１１を１チップ８セルブロックのＩＧＢＴチップ１２を４チップ並列に接続して構成したものを図示している。
【０００３】
図７（ａ）に示すように８つのＩＧＢＴセル１３で一つのＩＧＢＴチップ１２を構成し、図７（ｂ）に示すように４つのＩＧＢＴチップ１２をブスバーで接続して、図７（ａ）に示すように一つのモジュール型ＩＧＢＴ１１としている。
【０００４】
図８は、このようなモジュール型ＩＧＢＴ１１のＩＧＢＴセル１３のエミッタ構造の説明図であり、図８（ａ）は構造図、図８（ｂ）は回路図である。図８（ａ）に示すように、ＩＧＢＴセル１３の構造は、コレクタＣ、エミッタＥ、ゲートＧの各端子を有し、コレクタ電極側からＰＮＰＮの４層構造になっており、一見サイリスタと似た構造をとっているが、エミッタＥ側のＰ＋とＮ＋＋とを短絡することによりＮＰＮトランジスタを動作させないようにしている。そして、図８（ｂ）に示すように、ＰＮＰにダーリントン接続されたＮ型ＭＯＳによりＰＮＰのＮ−キャリアを注入し通常のＩＧＢＴを動作させている。よって、ＮＰＮトランジスタは寄生しているが、Ｎ＋＋とＰ＋との間に電位差が生じない限り動作しない構造になっている。
【０００５】
【発明が解決しようとする課題】
ところが、このような構造のモジュール型ＩＧＢＴ１１は、圧接型の半導体素子に比べて、その破壊時には開放状態になり易い。すなわち、モジュール型ＩＧＢＴ１１では、通常、ボンディングを使用して接続しているので、経年劣化の破壊状態はボンディングの劣化による開放状態での破壊が普通である。
【０００６】
特に、高耐圧を必要とする装置にモジュール型ＩＧＢＴ１１を使用する場合には、多直列接続で使用する必要が生じるので、その内の１つが開放で破壊してしまうと装置全体が動作しなくなってしまうという問題が生じる。多直列接続で使用する大容量装置では、１素子の開放状態の破壊で装置全体が動作しなくなるので、モジュール型ＩＧＢＴ１１の使用は難しい。このようなことから、多直列接続で使用するときは、破壊時には短絡状態で破壊する圧接型の素子を使用することが多かった。また、特開２０００−２１７３３７号公報に示されるように、過電流保護装置を設けることも行われている。
【０００７】
本発明の目的は、破壊時に開放状態でなく短絡状態となり多直列接続で使用できるモジュール型ＩＧＢＴを提供することである。
【０００８】
【課題を解決するための手段】
請求項１の発明に係るモジュール型ＩＧＢＴは、複数個のＩＧＢＴセルを並列に接続して構成されたＩＧＢＴチップをさらに複数個並列に接続して構成されるモジュール型ＩＧＢＴにおいて、前記ＩＧＢＴチップが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴチップを、前記ＩＧＢＴチップに並列に接続したことを特徴とする。
【０００９】
請求項１の発明に係るモジュール型ＩＧＢＴにおいては、ＩＧＢＴチップが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴチップが短絡となるので、複数個のモジュール型ＩＧＢＴを直列接続した場合でも、残りのモジュール型ＩＧＢＴは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【００１０】
請求項２の発明に係るモジュール型ＩＧＢＴは、請求項１の発明において、前記ラッチアップ用ＩＧＢＴチップのＩＧＢＴセルのエミッタ電極は、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とを分離して電気的に開放され、その分離したＰ＋エミッタ電極とＮ＋＋エミッタ電極との間に通常のＩＧＢＴチップのボンディング素材よりも電流容量が小さいボンディング素材またはヒューズ素材で配線されたことを特徴とする。
【００１１】
請求項２の発明に係るモジュール型ＩＧＢＴにおいては、請求項１の発明において、ラッチアップ用ＩＧＢＴチップのボンディング素材またはヒューズ素材がＩＧＢＴチップのボンディング素材よりも先に断線するので、ラッチアップ用ＩＧＢＴチップはＩＧＢＴチップが開放状態になる前に短絡状態となり、残りのモジュール型ＩＧＢＴは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【００１２】
請求項３の発明に係るモジュール型ＩＧＢＴは、請求項２の発明において、前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする。
【００１３】
請求項３の発明に係るモジュール型ＩＧＢＴにおいては、請求項２の発明において、ボンディング素材またはヒューズ素材が断線したときは抵抗に電圧が発生し、その電圧により、ラッチアップ用ＩＧＢＴチップが破壊し短絡状態となる。従って、残りのモジュール型ＩＧＢＴは直列接続を維持でき、装置全体が動作しなくなってしまうことはない。
【００１４】
請求項４の発明に係るモジュール型ＩＧＢＴは、複数個のＩＧＢＴセルを並列に接続して構成されたＩＧＢＴチップをさらに複数個並列に接続して構成されるモジュール型ＩＧＢＴにおいて、前記ＩＧＢＴセルが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴセルを、前記ＩＧＢＴチップのうちのいずれか一つに設けたことを特徴とする。
【００１５】
請求項４の発明に係るモジュール型ＩＧＢＴにおいては、ＩＧＢＴセルが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴセルが短絡となる。つまり、ラッチアップ用ＩＧＢＴセルが組み込まれたＩＧＢＴチップが他のＩＧＢＴチップより先に短絡状態となるので、複数個のモジュール型ＩＧＢＴを直列接続した場合でも、残りのモジュール型ＩＧＢＴは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【００１６】
請求項５の発明に係るモジュール型ＩＧＢＴは、請求項４の発明において、前記ラッチアップ用ＩＧＢＴセルのエミッタ電極は、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とを分離して電気的に開放され、その分離したＰ＋エミッタ電極とＮ＋＋エミッタ電極との間に通常のＩＧＢＴチップのボンディング素材よりも電流容量が小さいボンディング素材で配線されたことを特徴とする。
【００１７】
請求項５の発明に係るモジュール型ＩＧＢＴにおいては、請求項４の発明において、ラッチアップ用ＩＧＢＴセルのボンディング素材またはヒューズ素材がＩＧＢＴセルのボンディング素材よりも先に断線するので、ラッチアップ用ＩＧＢＴセルが組み込まれたＩＧＢＴチップは他のＩＧＢＴチップが開放状態になる前に短絡状態となり、残りのモジュール型ＩＧＢＴは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【００１８】
請求項６の発明に係るモジュール型ＩＧＢＴは、請求項５の発明において、前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする。
【００１９】
請求項６の発明に係るモジュール型ＩＧＢＴにおいては、請求項５の発明において、ボンディング素材またはヒューズ素材が断線したときは抵抗に電圧が発生し、その電圧により、ラッチアップ用ＩＧＢＴセルが破壊しラッチアップ用ＩＧＢＴセルが組み込まれたＩＧＢＴチップは短絡状態となる。従って、残りのモジュール型ＩＧＢＴは直列接続を維持でき、装置全体が動作しなくなってしまうことはない。
【００２０】
【発明の実施の形態】
以下、本発明実施の形態を説明する。図１は本発明の第１の実施の形態に係るモジュール型ＩＧＢＴの説明図であり、図１（ａ）は内部接続図、図１（ｂ）はラッチアップ用ＩＧＢＴチップの構造図、図１（ｃ）は回路図である。
【００２１】
図１（ａ）において、モジュール型ＩＧＢＴ１１は４個のＩＧＢＴチップ１２を並列接続すると共に、さらにラッチアップ用ＩＧＢＴチップ１４を並列接続して同一パッケージ内部に組み込んで構成される。ラッチアップ用ＩＧＢＴチップ１４は、ＩＧＢＴチップ１２が開放状態で破壊する前にラッチアップを発生するものであり、図１（ｂ）に示すように構成される。図１（ｂ）に示すように、ラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセル１３のエミッタ電極は、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とを分離して開放にし、その開放した電極Ｅｘと電極Ｅｙとの間に接続ユニット１５を接続して形成される。この場合、ラッチアップ用ＩＧＢＴチップ１４を構成する全てのＩＧＢＴセル１３に接続ユニット１５を接続しても良いが、少なくともいずれか１個のＩＧＢＴセル１３に接続ユニット１５を接続するように構成する。図１（ｃ）は接続ユニット１５を接続して形成した場合のラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセル１３の回路図である。
【００２２】
図２は接続ユニット１５の説明図であり、図２（ａ）は接続ユニット１５として導電性のボンディング素材１６を用いたものを示し、図２（ｂ）は接続ユニット１５としてヒューズ効果を持つヒューズ素材１７を用いたものを示している。これら接続ユニット１５に用いられるボンディング素材１６またはヒューズ素材１７は、ＩＧＢＴセル１３のボンディング素材より電流容量が小さく形成されている。
【００２３】
モジュール型ＩＧＢＴ１１が経年劣化によりボンディング素材が断線するような状態となったときは、ラッチアップ用ＩＧＢＴチップ１４の接続ユニット１５が先に断線する。これは、ラッチアップ用ＩＧＢＴチップ１４のエミッタ電極Ｅｘと電極Ｅｙとの間に接続されているボンディング素材１６またはヒューズ素材１７は、通常のＩＧＢＴチップ１２のボンディング配線よりも電流容量が小さく形成されているからである。
【００２４】
接続ユニット１５が断線した状態でのラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセルの回路は、図３に示すようになり、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とが開放される。そのために、ＮＰＮトランジスタが非動作から動作可能状態になる。その状態で、通常動作でＮＭＯＳにオン信号が入るとＰＮＰトランジスタがまず動作し、いままで動作しなかったＮＰＮトランジスタが動作する。これにより、サイリスタ動作が形成されオン状態になり、モジュール型ＩＧＢＴ１１の全電流がこの一部分に流れるので、ラッチアップ用ＩＧＢＴチップ１４はコレクタ・エミッタ間の短絡状態で破壊し、当該モジュール型ＩＧＢＴは短絡状態となる。よって、多直列接続されている他のモジュール型ＩＧＢＴに影響を与えず装置全体を動作させることができる。
【００２５】
以上の説明では、接続ユニット１５として導電性のボンディング素材１６、またはヒューズ効果を持つヒューズ素材１７を用いたものを示したが、図４（ａ）に示すように、ボンディング素材１６に並列に抵抗１８を接続したり、図４（ｂ）に示すように、ヒューズ素材１７に並列に抵抗１８を接続するようにしても良い。
【００２６】
この場合、接続ユニット１５が断線した状態でのラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセルの回路は、図５に示すようになり、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とが抵抗１８によって接続され電位差が生じる。そのために、ＮＰＮトランジスタが非動作から動作可能状態になる。その状態で、通常動作でＮＭＯＳにオン信号が入るとＰＮＰトランジスタがまず動作し、いままで動作しなかったＮＰＮトランジスタが動作する。これにより、サイリスタ動作が形成されオン状態になり、モジュール型ＩＧＢＴ１１の全電流がこの一部分に流れるので、ラッチアップ用ＩＧＢＴチップ１４はコレクタ・エミッタ間の短絡状態で破壊し、当該モジュール型ＩＧＢＴは短絡状態となる。よって、多直列接続されている他のモジュール型ＩＧＢＴに影響を与えず装置全体を動作させることができる。
【００２７】
第１の実施の形態によれば、モジュール型ＩＧＢＴを多直列接続して使用する場合に、ラッチアップ用ＩＧＢＴチップ１４を並列接続して同一パッケージ内部に組み込んで構成されたモジュール型ＩＧＢＴを少なくとも１個直列に接続することで、多直列接続されている他のモジュール型ＩＧＢＴに影響を与えず装置全体を動作させることができる。従って、モジュール型ＩＧＢＴであっても多直列接続で使用できる。
【００２８】
次に、本発明の第２の実施の形態を説明する。図６は本発明の第２の実施の形態に係るモジュール型ＩＧＢＴの説明図であり、図６（ａ）は内部接続図、図６（ｂ）はラッチアップ用ＩＧＢＴセル１９を内蔵したＩＧＢＴチップ１２の構造図である。図６（ａ）に示すように、ＩＧＢＴチップ１２のうちのいずれか一つのＩＧＢＴチップ１２にラッチアップ用ＩＧＢＴセル１９が設けられている。ラッチアップ用ＩＧＢＴセル１９は、図１（ｂ）に示したラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセル１３と同じ構成であり、接続ユニット１５についても図２または図４に示したように、ボンディング素材１６、ヒューズ素材１７、これらに抵抗１８を並列接続されたものが使用される。
【００２９】
この場合においても、第１の実施の形態と同様に、接続ユニット１５が断線した状態でのラッチアップ用ＩＧＢＴセル１９の回路は、図３または図５に示すようになる。すなわち、接続ユニット１５が断線した状態になったときは、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とが開放もしくはその間に電圧が発生する。そのために、ＮＰＮトランジスタが非動作から動作可能状態になる。その状態で、通常動作でＮＭＯＳにオン信号が入るとＰＮＰトランジスタがまず動作し、いままで動作しなかったＮＰＮトランジスタが動作する。これにより、サイリスタ動作が形成されオン状態になり、モジュール型ＩＧＢＴ１１の全電流がこの一部分に流れるので、ラッチアップ用ＩＧＢＴセル１９はコレクタ・エミッタ間の短絡状態で破壊し、当該モジュール型ＩＧＢＴは短絡状態となる。よって、多直列接続されている他のモジュール型ＩＧＢＴに影響を与えず装置全体を動作させることができる。
【００３０】
第２の実施の形態によれば、第１の実施の形態のように、ラッチアップ用ＩＧＢＴチップ１４を設けなくても、ＩＧＢＴチップ１２を構成するＩＧＢＴセル１３のいずれか１つをラッチアップ用ＩＧＢＴセル１９とすることで、第１の実施の形態と同様の効果が得られる。
【００３１】
以上の説明では、ＩＧＢＴを用いて説明してきたが、トレンチＩＧＢＴのＮベース中のキャリア濃度を高め電極間隔やゲート構造を最適化することで抵抗を低減しオン電圧を低減しエネルギーロスを減少させるＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ）においても適用可能である。
【００３２】
【発明の効果】
以上述べたように、本発明によれば、モジュール型ＩＧＢＴのボンディング配線が劣化しモジュール型ＩＧＢＴが開放状態で破壊する前に短絡状態となるので、モジュール型ＩＧＢＴを多直列接続の装置で使用すること可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るモジュール型ＩＧＢＴの説明図。
【図２】本発明の第１の実施の形態における接続ユニットの一例の説明図。
【図３】図２に示す接続ユニットを使用した場合のラッチアップ用ＩＧＢＴチップのＩＧＢＴセルの回路図。
【図４】本発明の第１の実施の形態における接続ユニットの他の一例の説明図。
【図５】図４に示す接続ユニットを使用した場合のラッチアップ用ＩＧＢＴチップのＩＧＢＴセルの回路図。
【図６】本発明の第２の実施の形態に係るモジュール型ＩＧＢＴの説明図。
【図７】従来のモジュール型ＩＧＢＴの説明図。
【図８】従来のモジュール型ＩＧＢＴのＩＧＢＴセルのエミッタ構造の説明図。
【符号の説明】
１１…モジュール型ＩＧＢＴ、１２…ＩＧＢＴチップ、１３…ＩＧＢＴセル、１４…ラッチアップ用ＩＧＢＴチップ、１５…接続ユニット、１６…ボンディング素材、１７…ヒューズ素材、１８…抵抗、１９…ラッチアップ用ＩＧＢＴセル
【発明の属する技術分野】
本発明は、ＩＧＢＴチップをボンディングなどにより接続しているモジュール型ＩＧＢＴに関する。
【０００２】
【従来の技術】
近年、モジュール型半導体素子の大容量化が進み、今まで圧接型半導体素子を使用していた分野でもスタックなどを使用しなくても良いモジュール型半導体素子の需要が大きくなっている。例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）チップをボンディングなどにより接続したモジュール型ＩＧＢＴは、図７に示すような構成となっている。図７では、一つのモジュール型ＩＧＢＴ１１を１チップ８セルブロックのＩＧＢＴチップ１２を４チップ並列に接続して構成したものを図示している。
【０００３】
図７（ａ）に示すように８つのＩＧＢＴセル１３で一つのＩＧＢＴチップ１２を構成し、図７（ｂ）に示すように４つのＩＧＢＴチップ１２をブスバーで接続して、図７（ａ）に示すように一つのモジュール型ＩＧＢＴ１１としている。
【０００４】
図８は、このようなモジュール型ＩＧＢＴ１１のＩＧＢＴセル１３のエミッタ構造の説明図であり、図８（ａ）は構造図、図８（ｂ）は回路図である。図８（ａ）に示すように、ＩＧＢＴセル１３の構造は、コレクタＣ、エミッタＥ、ゲートＧの各端子を有し、コレクタ電極側からＰＮＰＮの４層構造になっており、一見サイリスタと似た構造をとっているが、エミッタＥ側のＰ＋とＮ＋＋とを短絡することによりＮＰＮトランジスタを動作させないようにしている。そして、図８（ｂ）に示すように、ＰＮＰにダーリントン接続されたＮ型ＭＯＳによりＰＮＰのＮ−キャリアを注入し通常のＩＧＢＴを動作させている。よって、ＮＰＮトランジスタは寄生しているが、Ｎ＋＋とＰ＋との間に電位差が生じない限り動作しない構造になっている。
【０００５】
【発明が解決しようとする課題】
ところが、このような構造のモジュール型ＩＧＢＴ１１は、圧接型の半導体素子に比べて、その破壊時には開放状態になり易い。すなわち、モジュール型ＩＧＢＴ１１では、通常、ボンディングを使用して接続しているので、経年劣化の破壊状態はボンディングの劣化による開放状態での破壊が普通である。
【０００６】
特に、高耐圧を必要とする装置にモジュール型ＩＧＢＴ１１を使用する場合には、多直列接続で使用する必要が生じるので、その内の１つが開放で破壊してしまうと装置全体が動作しなくなってしまうという問題が生じる。多直列接続で使用する大容量装置では、１素子の開放状態の破壊で装置全体が動作しなくなるので、モジュール型ＩＧＢＴ１１の使用は難しい。このようなことから、多直列接続で使用するときは、破壊時には短絡状態で破壊する圧接型の素子を使用することが多かった。また、特開２０００−２１７３３７号公報に示されるように、過電流保護装置を設けることも行われている。
【０００７】
本発明の目的は、破壊時に開放状態でなく短絡状態となり多直列接続で使用できるモジュール型ＩＧＢＴを提供することである。
【０００８】
【課題を解決するための手段】
請求項１の発明に係るモジュール型ＩＧＢＴは、複数個のＩＧＢＴセルを並列に接続して構成されたＩＧＢＴチップをさらに複数個並列に接続して構成されるモジュール型ＩＧＢＴにおいて、前記ＩＧＢＴチップが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴチップを、前記ＩＧＢＴチップに並列に接続したことを特徴とする。
【０００９】
請求項１の発明に係るモジュール型ＩＧＢＴにおいては、ＩＧＢＴチップが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴチップが短絡となるので、複数個のモジュール型ＩＧＢＴを直列接続した場合でも、残りのモジュール型ＩＧＢＴは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【００１０】
請求項２の発明に係るモジュール型ＩＧＢＴは、請求項１の発明において、前記ラッチアップ用ＩＧＢＴチップのＩＧＢＴセルのエミッタ電極は、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とを分離して電気的に開放され、その分離したＰ＋エミッタ電極とＮ＋＋エミッタ電極との間に通常のＩＧＢＴチップのボンディング素材よりも電流容量が小さいボンディング素材またはヒューズ素材で配線されたことを特徴とする。
【００１１】
請求項２の発明に係るモジュール型ＩＧＢＴにおいては、請求項１の発明において、ラッチアップ用ＩＧＢＴチップのボンディング素材またはヒューズ素材がＩＧＢＴチップのボンディング素材よりも先に断線するので、ラッチアップ用ＩＧＢＴチップはＩＧＢＴチップが開放状態になる前に短絡状態となり、残りのモジュール型ＩＧＢＴは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【００１２】
請求項３の発明に係るモジュール型ＩＧＢＴは、請求項２の発明において、前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする。
【００１３】
請求項３の発明に係るモジュール型ＩＧＢＴにおいては、請求項２の発明において、ボンディング素材またはヒューズ素材が断線したときは抵抗に電圧が発生し、その電圧により、ラッチアップ用ＩＧＢＴチップが破壊し短絡状態となる。従って、残りのモジュール型ＩＧＢＴは直列接続を維持でき、装置全体が動作しなくなってしまうことはない。
【００１４】
請求項４の発明に係るモジュール型ＩＧＢＴは、複数個のＩＧＢＴセルを並列に接続して構成されたＩＧＢＴチップをさらに複数個並列に接続して構成されるモジュール型ＩＧＢＴにおいて、前記ＩＧＢＴセルが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴセルを、前記ＩＧＢＴチップのうちのいずれか一つに設けたことを特徴とする。
【００１５】
請求項４の発明に係るモジュール型ＩＧＢＴにおいては、ＩＧＢＴセルが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴセルが短絡となる。つまり、ラッチアップ用ＩＧＢＴセルが組み込まれたＩＧＢＴチップが他のＩＧＢＴチップより先に短絡状態となるので、複数個のモジュール型ＩＧＢＴを直列接続した場合でも、残りのモジュール型ＩＧＢＴは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【００１６】
請求項５の発明に係るモジュール型ＩＧＢＴは、請求項４の発明において、前記ラッチアップ用ＩＧＢＴセルのエミッタ電極は、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とを分離して電気的に開放され、その分離したＰ＋エミッタ電極とＮ＋＋エミッタ電極との間に通常のＩＧＢＴチップのボンディング素材よりも電流容量が小さいボンディング素材で配線されたことを特徴とする。
【００１７】
請求項５の発明に係るモジュール型ＩＧＢＴにおいては、請求項４の発明において、ラッチアップ用ＩＧＢＴセルのボンディング素材またはヒューズ素材がＩＧＢＴセルのボンディング素材よりも先に断線するので、ラッチアップ用ＩＧＢＴセルが組み込まれたＩＧＢＴチップは他のＩＧＢＴチップが開放状態になる前に短絡状態となり、残りのモジュール型ＩＧＢＴは直列接続を維持できる。従って、装置全体が動作しなくなってしまうことはない。
【００１８】
請求項６の発明に係るモジュール型ＩＧＢＴは、請求項５の発明において、前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする。
【００１９】
請求項６の発明に係るモジュール型ＩＧＢＴにおいては、請求項５の発明において、ボンディング素材またはヒューズ素材が断線したときは抵抗に電圧が発生し、その電圧により、ラッチアップ用ＩＧＢＴセルが破壊しラッチアップ用ＩＧＢＴセルが組み込まれたＩＧＢＴチップは短絡状態となる。従って、残りのモジュール型ＩＧＢＴは直列接続を維持でき、装置全体が動作しなくなってしまうことはない。
【００２０】
【発明の実施の形態】
以下、本発明実施の形態を説明する。図１は本発明の第１の実施の形態に係るモジュール型ＩＧＢＴの説明図であり、図１（ａ）は内部接続図、図１（ｂ）はラッチアップ用ＩＧＢＴチップの構造図、図１（ｃ）は回路図である。
【００２１】
図１（ａ）において、モジュール型ＩＧＢＴ１１は４個のＩＧＢＴチップ１２を並列接続すると共に、さらにラッチアップ用ＩＧＢＴチップ１４を並列接続して同一パッケージ内部に組み込んで構成される。ラッチアップ用ＩＧＢＴチップ１４は、ＩＧＢＴチップ１２が開放状態で破壊する前にラッチアップを発生するものであり、図１（ｂ）に示すように構成される。図１（ｂ）に示すように、ラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセル１３のエミッタ電極は、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とを分離して開放にし、その開放した電極Ｅｘと電極Ｅｙとの間に接続ユニット１５を接続して形成される。この場合、ラッチアップ用ＩＧＢＴチップ１４を構成する全てのＩＧＢＴセル１３に接続ユニット１５を接続しても良いが、少なくともいずれか１個のＩＧＢＴセル１３に接続ユニット１５を接続するように構成する。図１（ｃ）は接続ユニット１５を接続して形成した場合のラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセル１３の回路図である。
【００２２】
図２は接続ユニット１５の説明図であり、図２（ａ）は接続ユニット１５として導電性のボンディング素材１６を用いたものを示し、図２（ｂ）は接続ユニット１５としてヒューズ効果を持つヒューズ素材１７を用いたものを示している。これら接続ユニット１５に用いられるボンディング素材１６またはヒューズ素材１７は、ＩＧＢＴセル１３のボンディング素材より電流容量が小さく形成されている。
【００２３】
モジュール型ＩＧＢＴ１１が経年劣化によりボンディング素材が断線するような状態となったときは、ラッチアップ用ＩＧＢＴチップ１４の接続ユニット１５が先に断線する。これは、ラッチアップ用ＩＧＢＴチップ１４のエミッタ電極Ｅｘと電極Ｅｙとの間に接続されているボンディング素材１６またはヒューズ素材１７は、通常のＩＧＢＴチップ１２のボンディング配線よりも電流容量が小さく形成されているからである。
【００２４】
接続ユニット１５が断線した状態でのラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセルの回路は、図３に示すようになり、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とが開放される。そのために、ＮＰＮトランジスタが非動作から動作可能状態になる。その状態で、通常動作でＮＭＯＳにオン信号が入るとＰＮＰトランジスタがまず動作し、いままで動作しなかったＮＰＮトランジスタが動作する。これにより、サイリスタ動作が形成されオン状態になり、モジュール型ＩＧＢＴ１１の全電流がこの一部分に流れるので、ラッチアップ用ＩＧＢＴチップ１４はコレクタ・エミッタ間の短絡状態で破壊し、当該モジュール型ＩＧＢＴは短絡状態となる。よって、多直列接続されている他のモジュール型ＩＧＢＴに影響を与えず装置全体を動作させることができる。
【００２５】
以上の説明では、接続ユニット１５として導電性のボンディング素材１６、またはヒューズ効果を持つヒューズ素材１７を用いたものを示したが、図４（ａ）に示すように、ボンディング素材１６に並列に抵抗１８を接続したり、図４（ｂ）に示すように、ヒューズ素材１７に並列に抵抗１８を接続するようにしても良い。
【００２６】
この場合、接続ユニット１５が断線した状態でのラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセルの回路は、図５に示すようになり、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とが抵抗１８によって接続され電位差が生じる。そのために、ＮＰＮトランジスタが非動作から動作可能状態になる。その状態で、通常動作でＮＭＯＳにオン信号が入るとＰＮＰトランジスタがまず動作し、いままで動作しなかったＮＰＮトランジスタが動作する。これにより、サイリスタ動作が形成されオン状態になり、モジュール型ＩＧＢＴ１１の全電流がこの一部分に流れるので、ラッチアップ用ＩＧＢＴチップ１４はコレクタ・エミッタ間の短絡状態で破壊し、当該モジュール型ＩＧＢＴは短絡状態となる。よって、多直列接続されている他のモジュール型ＩＧＢＴに影響を与えず装置全体を動作させることができる。
【００２７】
第１の実施の形態によれば、モジュール型ＩＧＢＴを多直列接続して使用する場合に、ラッチアップ用ＩＧＢＴチップ１４を並列接続して同一パッケージ内部に組み込んで構成されたモジュール型ＩＧＢＴを少なくとも１個直列に接続することで、多直列接続されている他のモジュール型ＩＧＢＴに影響を与えず装置全体を動作させることができる。従って、モジュール型ＩＧＢＴであっても多直列接続で使用できる。
【００２８】
次に、本発明の第２の実施の形態を説明する。図６は本発明の第２の実施の形態に係るモジュール型ＩＧＢＴの説明図であり、図６（ａ）は内部接続図、図６（ｂ）はラッチアップ用ＩＧＢＴセル１９を内蔵したＩＧＢＴチップ１２の構造図である。図６（ａ）に示すように、ＩＧＢＴチップ１２のうちのいずれか一つのＩＧＢＴチップ１２にラッチアップ用ＩＧＢＴセル１９が設けられている。ラッチアップ用ＩＧＢＴセル１９は、図１（ｂ）に示したラッチアップ用ＩＧＢＴチップ１４のＩＧＢＴセル１３と同じ構成であり、接続ユニット１５についても図２または図４に示したように、ボンディング素材１６、ヒューズ素材１７、これらに抵抗１８を並列接続されたものが使用される。
【００２９】
この場合においても、第１の実施の形態と同様に、接続ユニット１５が断線した状態でのラッチアップ用ＩＧＢＴセル１９の回路は、図３または図５に示すようになる。すなわち、接続ユニット１５が断線した状態になったときは、Ｐ＋エミッタ電極とＮ＋＋エミッタ電極とが開放もしくはその間に電圧が発生する。そのために、ＮＰＮトランジスタが非動作から動作可能状態になる。その状態で、通常動作でＮＭＯＳにオン信号が入るとＰＮＰトランジスタがまず動作し、いままで動作しなかったＮＰＮトランジスタが動作する。これにより、サイリスタ動作が形成されオン状態になり、モジュール型ＩＧＢＴ１１の全電流がこの一部分に流れるので、ラッチアップ用ＩＧＢＴセル１９はコレクタ・エミッタ間の短絡状態で破壊し、当該モジュール型ＩＧＢＴは短絡状態となる。よって、多直列接続されている他のモジュール型ＩＧＢＴに影響を与えず装置全体を動作させることができる。
【００３０】
第２の実施の形態によれば、第１の実施の形態のように、ラッチアップ用ＩＧＢＴチップ１４を設けなくても、ＩＧＢＴチップ１２を構成するＩＧＢＴセル１３のいずれか１つをラッチアップ用ＩＧＢＴセル１９とすることで、第１の実施の形態と同様の効果が得られる。
【００３１】
以上の説明では、ＩＧＢＴを用いて説明してきたが、トレンチＩＧＢＴのＮベース中のキャリア濃度を高め電極間隔やゲート構造を最適化することで抵抗を低減しオン電圧を低減しエネルギーロスを減少させるＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ）においても適用可能である。
【００３２】
【発明の効果】
以上述べたように、本発明によれば、モジュール型ＩＧＢＴのボンディング配線が劣化しモジュール型ＩＧＢＴが開放状態で破壊する前に短絡状態となるので、モジュール型ＩＧＢＴを多直列接続の装置で使用すること可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るモジュール型ＩＧＢＴの説明図。
【図２】本発明の第１の実施の形態における接続ユニットの一例の説明図。
【図３】図２に示す接続ユニットを使用した場合のラッチアップ用ＩＧＢＴチップのＩＧＢＴセルの回路図。
【図４】本発明の第１の実施の形態における接続ユニットの他の一例の説明図。
【図５】図４に示す接続ユニットを使用した場合のラッチアップ用ＩＧＢＴチップのＩＧＢＴセルの回路図。
【図６】本発明の第２の実施の形態に係るモジュール型ＩＧＢＴの説明図。
【図７】従来のモジュール型ＩＧＢＴの説明図。
【図８】従来のモジュール型ＩＧＢＴのＩＧＢＴセルのエミッタ構造の説明図。
【符号の説明】
１１…モジュール型ＩＧＢＴ、１２…ＩＧＢＴチップ、１３…ＩＧＢＴセル、１４…ラッチアップ用ＩＧＢＴチップ、１５…接続ユニット、１６…ボンディング素材、１７…ヒューズ素材、１８…抵抗、１９…ラッチアップ用ＩＧＢＴセル
Claims (6)
- 複数個のＩＧＢＴセルを並列に接続して構成されたＩＧＢＴチップをさらに複数個並列に接続して構成されるモジュール型ＩＧＢＴにおいて、前記ＩＧＢＴチップが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴチップを、前記ＩＧＢＴチップに並列に接続したことを特徴とするモジュール型ＩＧＢＴ。
- 前記ラッチアップ用ＩＧＢＴチップのＩＧＢＴセルのエミッタ電極は、Ｐエミッタ電極とＮエミッタ電極とを分離して電気的に開放され、その分離したＰエミッタ電極とＮエミッタ電極との間に通常のＩＧＢＴチップのボンディング素材よりも電流容量が小さいボンディング素材またはヒューズ素材で配線されたことを特徴とする請求項１記載のモジュール型ＩＧＢＴ。
- 前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする請求項２記載のモジュール型ＩＧＢＴ。
- 複数個のＩＧＢＴセルを並列に接続して構成されたＩＧＢＴチップをさらに複数個並列に接続して構成されるモジュール型ＩＧＢＴにおいて、前記ＩＧＢＴセルが開放状態で破壊する前にラッチアップを発生するラッチアップ用ＩＧＢＴセルを、前記ＩＧＢＴチップのうちのいずれか一つに設けたことを特徴とするモジュール型ＩＧＢＴ。
- 前記ラッチアップ用ＩＧＢＴセルのエミッタ電極は、Ｐエミッタ電極とＮエミッタ電極とを分離して電気的に開放され、その分離したＰエミッタ電極とＮエミッタ電極との間に通常のＩＧＢＴチップのボンディング素材よりも電流容量が小さいボンディング素材で配線されたことを特徴とする請求項４記載のモジュール型ＩＧＢＴ。
- 前記ボンディング素材または前記ヒューズ素材に並列に抵抗を接続したことを特徴とする請求項５記載のモジュール型ＩＧＢＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002222413A JP4133081B2 (ja) | 2002-07-31 | 2002-07-31 | モジュール型ｉｇｂｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002222413A JP4133081B2 (ja) | 2002-07-31 | 2002-07-31 | モジュール型ｉｇｂｔ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063926A true JP2004063926A (ja) | 2004-02-26 |
| JP4133081B2 JP4133081B2 (ja) | 2008-08-13 |
Family
ID=31942439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002222413A Expired - Lifetime JP4133081B2 (ja) | 2002-07-31 | 2002-07-31 | モジュール型ｉｇｂｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4133081B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205808A (ja) * | 2009-03-02 | 2010-09-16 | Hitachi Ltd | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 |
| JP2019071319A (ja) * | 2017-10-06 | 2019-05-09 | 三菱電機株式会社 | 半導体装置 |
-
2002
- 2002-07-31 JP JP2002222413A patent/JP4133081B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205808A (ja) * | 2009-03-02 | 2010-09-16 | Hitachi Ltd | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 |
| JP2019071319A (ja) * | 2017-10-06 | 2019-05-09 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4133081B2 (ja) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323509B1 (en) | Power semiconductor device including a free wheeling diode and method of manufacturing for same | |
| US20060220138A1 (en) | ESD protection circuit with scalable current capacity and voltage capacity | |
| JP2821667B2 (ja) | 集積回路チップ | |
| JP2003142689A (ja) | 半導体装置 | |
| JPH10200102A (ja) | 半導体装置 | |
| CN102024814B (zh) | Mos-栅功率半导体器件 | |
| JP5943037B2 (ja) | 半導体装置 | |
| JP2834485B2 (ja) | バイポーラ・トランジスタ | |
| US20070069252A1 (en) | Insulated gate semiconductor device having a clamping element to clamp gate-emitter voltage and method of manufacturing thereof | |
| JP2962136B2 (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
| US10325905B2 (en) | Semiconductor device and semiconductor circuit device | |
| JP4133081B2 (ja) | モジュール型ｉｇｂｔ | |
| JP2002083964A (ja) | 半導体素子及びこれを用いた半導体装置と変換器 | |
| JPH088422A (ja) | たて型ｍｏｓ半導体装置 | |
| JPH1141909A (ja) | 半導体モジュ−ル及び電力変換装置 | |
| EP0305993A2 (en) | Power semiconductor device having electrode structures | |
| JP2001015750A (ja) | 半導体装置およびその使用方法 | |
| JP3158534B2 (ja) | 半導体集積回路 | |
| JP2001223354A (ja) | 逆導通機能を有する半導体装置 | |
| JP2000074988A (ja) | 半導体装置の製造方法 | |
| JP2000183282A (ja) | 半導体装置及び半導体モジュール | |
| JPH10173068A (ja) | 半導体装置 | |
| JPS63265461A (ja) | 半導体装置 | |
| KR20210073328A (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
| JP2000217337A (ja) | 半導体装置及び電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4133081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |