JP2004063812A - 多層配線基板の製法 - Google Patents

多層配線基板の製法 Download PDF

Info

Publication number
JP2004063812A
JP2004063812A JP2002220484A JP2002220484A JP2004063812A JP 2004063812 A JP2004063812 A JP 2004063812A JP 2002220484 A JP2002220484 A JP 2002220484A JP 2002220484 A JP2002220484 A JP 2002220484A JP 2004063812 A JP2004063812 A JP 2004063812A
Authority
JP
Japan
Prior art keywords
dielectric constant
green sheet
high dielectric
main surface
constant green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002220484A
Other languages
English (en)
Inventor
Shinichi Suzuki
鈴木 晋一
Yoshihiro Nakao
中尾 吉宏
Kenichi Nagae
永江 謙一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002220484A priority Critical patent/JP2004063812A/ja
Publication of JP2004063812A publication Critical patent/JP2004063812A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板本体内に高誘電率層を設けても伝送損失を低減できるとともに、反りを低減できる多層配線基板の製法を提供する。
【解決手段】2種の低誘電率グリーンシートL1G、L2Gと、高誘電率グリーンシートH1Gとを、積層成形体の一主面から他主面までの厚さをZとし、他主面からの厚さZ/2内に高誘電率グリーンシートH1Gを、一主面からの厚さZ/2内に低誘電率グリーンシートL2Gをそれぞれ配置するとともに、低誘電率グリーンシートL2Gおよび高誘電率グリーンシートH1Gは、少なくとも一方の面が低誘電率グリーンシートL1Gと接するように配置させ、且つ、低誘電率グリーンシートL1G、L2G、および高誘電率グリーンシートH1Gの、それぞれの収縮開始温度をT1、T2およびT3としたとき、T1>T3、T1>T2、且つ|T2−T3|≦5℃の関係を満足することを特徴とする。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は、多層配線基板の製法に関し、特に、焼成後に低誘電率層と高誘電率層となる、低誘電率グリーンシートと高誘電率グリーンシートにより構成される積層成形体を焼成する多層配線基板の製法に関するものである。
【0002】
【従来技術】
従来より、半導体素子収納用パッケージは絶縁基板用の材料として、アルミナ等のセラミックスや、さらに最近では銅メタライズと同時焼成を可能としたガラスセラミック焼結体が多用され、一方で、LSIの高速、高周波化に伴うゲート数の増加に対応するために接続端子を増やす工夫がなされ、最も高密度化できる構造としてボールグリッドアレイ(BGA)が実用化されている。
【0003】
また、近年では、携帯電話などモバイルコンピューティングの発達に伴い、電子機器は小型化、高密度実装化の要求が強まっており、従来、半導体素子収納用パッケージの近傍に配置させていたコンデンサ等の電子部品をパッケージ内に内蔵し、パッケージ自体に機能性を付与することが行われている。
【0004】
このような多層配線基板としては、図3に示すように、基板本体101の主要部を構成する低誘電率層103間に高誘電率層105を設け、かかる高誘電率層105により形成されるコンデンサ107を内蔵した多層配線基板が考案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、低誘電率層103と高誘電率層105では、一般に、材料を構成する成分や組成の違いにより焼結挙動が異なるため、同時焼成を行った場合に多層配線基板に反りが発生しやすいという問題があった。
【0006】
そこで、このような反りに対処するために、基板本体101に内層される高誘電率層105を基板本体101の厚み方向に上下対称に配置する形態が考案されているが、このような形態では、半導体素子107と結線され配線層111が高密度となる側に高誘電率層105が配置されることになり、高誘電率層105での伝送損失が大きくなることが問題視されていた。
【0007】
従って、本発明は、基板本体内に高誘電率層を設けても伝送損失を低減できるとともに、反りを低減できる多層配線基板の製法を提供することである。
【0008】
【課題を解決するための手段】
本発明の多層配線基板の製法は、2種の低誘電率グリーンシートL1G、L2Gと高誘電率グリーンシートH1Gにより構成される積層成形体を焼成する多層配線基板の製法であって、
前記積層成形体の一主面から他主面までの厚さをZとし、前記他主面からの厚さZ/2内に前記高誘電率グリーンシートH1Gを、前記一主面からの厚さZ/2内に前記低誘電率グリーンシートL2Gをそれぞれ配置するとともに、前記低誘電率グリーンシートL2Gおよび前記高誘電率グリーンシートH1Gは、少なくとも一方の面が前記低誘電率グリーンシートL1Gと接するように配置させ、且つ、前記低誘電率グリーンシートL1G、L2G、および前記高誘電率グリーンシートH1Gの、それぞれの収縮開始温度をT1、T2およびT3としたとき、T1>T3、T1>T2、且つ|T2−T3|≦5℃の関係を満足することを特徴とする。
【0009】
本発明の製法によれば、焼成収縮開始温度がT1>T3の関係にある高誘電率グリーンシートH1Gと低誘電率グリーンシートL1Gを用い、高誘電率グリーンシートH1Gを積層成形体の厚み方向に対して偏った位置に形成した場合において、高誘電率グリーンシートH1Gの焼成収縮挙動に近い低誘電率グリーンシートH2Gを作製し、これを高誘電率グリーンシートH1Gとは、積層成形体の反対側に設けることによって、低誘電率グリーンシートL1Gと焼成収縮挙動が異なる高誘電率グリーンシートH1Gの偏りによって発生する反りを容易に抑制できる。
【0010】
特に、上記多層配線基板の製法では、低誘電率グリーンシートL2Gと高誘電率グリーンシートH1Gとは、積層成形体の厚さ方向の対称位置に配置することによって、さらに反りを低減できる。
【0011】
【発明の実施の形態】
本発明の多層配線基板の製法について、図1に基づいて説明する。
【0012】
図1(a)に示すように、所定のセラミック原料粉末に、適当な有機バインダを添加し、有機溶媒中に分散させることによりスラリーを調製し、従来周知のドクターブレード法やリップコータ法等のキャスト法により、所定の厚みの低誘電率グリーンシートL1G、L2G並びに高誘電率グリーンシートH1Gを作製する。
【0013】
次に、図1(b)に示すように、銅を主成分とする金属粉末に有機バインダ、溶剤、可塑剤を添加混合して得た金属ペーストを、低誘電率グリーンシートL1G、L2G並びに高誘電率グリーンシートH1Gに周知のスクリーン印刷法により所定の配線パターン20を形成する。特に、高誘電率グリーンシートH1Gは、コンデンサとして機能させる上で、高誘電率グリーンシートH1G両面に電極パターンが形成されるようにパターン形成する。また、場合によっては、これらの低誘電率グリーンシートL1G、L2G並びに高誘電率グリーンシートH1Gに打ち抜き加工やレーザー加工によって、スルーホールを形成し、このスルーホール内にも金属ペーストを充填する。
【0014】
次に、図1(c)に示すように、上記の配線加工を施した低誘電率グリーンシートL1G、L2G並びに高誘電率グリーンシートH1Gを適当な密着液を用いて積層し、内部にパターンを形成した積層成形体21を形成する。
【0015】
このとき、高誘電率グリーンシートH1Gは、半導体素子が搭載される表面からはできるだけ遠ざけることが望ましい。そのために、高誘電率グリーンシートH1Gは、この積層成形体21の、半導体素子が搭載される一主面23から他主面25までの厚みをZとしたときに、他主面からの距離Z/2内に高誘電率グリーンシートH1Gを配置する。
【0016】
しかし、一般に、高誘電率グリーンシートH1Gの焼成収縮開始温度T3は、その組成などの関係から、低誘電率グリーンシートL1Gの焼成収縮開始温度T1と異なるために、高誘電率グリーンシートH1Gの偏りによって、焼成時に反りが発生する。
【0017】
そこで、本発明によれば、一主面23からの距離Z/2内に、焼成収縮開始温度がT2の低誘電率グリーンシートL2Gを配置するとともに、高誘電率グリーンシートH1Gの焼成収縮開始温度T3、低誘電率グリーンシートL1Gの焼成収縮開始温度T1とが、T1>T3、T1>T2、且つ|T2−T3|≦5℃の関係を満足するように調整する。
【0018】
即ち、T1>T3、T1>T2とすることによって、低誘電率グリーンシートL2Gおよび高誘電率グリーンシートH1Gを先に焼成収縮させ、かつ、|T2−T3|≦5℃とすることによって、先に焼成収縮する低誘電率グリーンシートL2Gおよび高誘電率グリーンシートH1Gの収縮開始温度を近づけることにより積層成形体の収縮率差に起因する応力を積層成形体21内で相殺させ、局所的な基板の反りを低減することができる。
【0019】
また、本発明では低誘電率グリーンシートL2Gと高誘電率グリーンシートH1Gとは、積層成形体21の厚さ方向の対称位置に配置されていることが望ましく、さらには、これら低誘電率グリーンシートL2Gと高誘電率グリーンシートH1Gとは厚みが同等であることが特に望ましい。
【0020】
なお、本発明によれば、厚みの関係においては、低誘電率グリーンシートL1G、L2G、高誘電率グリーンシートH1Gの厚みをt1,t2、t3とした時、t1/(t1+t2+t3)が0.7以上、特に0.8以上の関係が望ましい。また、t2/t3が0.33〜3、特に0.5〜2、さらには0.8〜1.2が望ましい。
【0021】
一方、前記した低誘電率グリーンシートL1G、L2Gおよび高誘電率グリーンシートH1Gのそれぞれの収縮開始温度について、T3>T1およびT2>T1の場合には、低誘電率グリーンシートL2Gおよび高誘電率グリーンシートH1Gよりも積層成形体の大部分を占める低誘電率グリーンシートL1Gの方が先に焼成収縮するため、後に収縮開始する層(低誘電率グリーンシートL2GおよびグリーンシートH1G)による拘束力が弱くなる。また、|T2−T3|>5℃の場合には、低誘電率グリーンシートL2Gと、高誘電率グリーンシートH1Gとの収縮開始温度差が大きいために、収縮率差に起因する局所的な基板の反りが増大する。
【0022】
尚、本発明では、各グリーンシートの収縮開始温度が上記の関係を満足するように設定することが重要であるが、これに加えて、収縮終了温度についても、T1−T3≦10℃の関係を満足するように設定することが焼成後の反りをさらに低減する上でより望ましい。
【0023】
本発明の低誘電率グリーンシートおよび高誘電率グリーンシートを構成するセラミック成分としては、ガラス、またはガラスと無機フィラーとからなるガラスセラミック組成物が望ましい。
【0024】
ガラス粉末の成分としては、公知のガラス成分が用いられ、ホウ珪酸ガラス、ホウケイ酸亜鉛系ガラス、ホウ珪酸鉛ガラス、リチウム珪酸系ガラス、PbO系ガラス、BaO系ガラス、ZnO系ガラスの群から選ばれる少なくとも1種を使用することができ、特に高熱膨張性を有するホウ珪酸ガラス、ホウケイ酸亜鉛系ガラス、ホウ珪酸鉛ガラスの群から選ばれる少なくとも1種が好適である。
【0025】
また、無機フィラーとしては、熱膨張係数を高くする場合はクオーツを、強度を高める場合にはアルミナを、比誘電率を向上させる場合にはTiO、CaTiO、MgTi、SrTi、BaTi、LaTi等の群から選ばれる少なくとも1種が好適に用いられる。
【0026】
ここで、本発明の基板本体1を構成する低誘電率グリーンシートL1G、L2Gおよび高誘電率グリーンシートH1Gは、上記ガラス、またはガラスと無機フィラーを含むものであり、焼成収開始温度は、無機フィラーの種類、添加量等によって変化し、それらを制御することによって容易に所定の焼成収縮開始温度に制御できる。また、ガラスにおいては、ガラス中における必須成分であるSiOの割合が多いほど焼成時における収縮開始温度は高くなる傾向があり、一方、高誘電率の無機フィラーをガラス製造段階の溶融工程においてあらかじめ添加した場合には収縮開始温度は下がる傾向がある。
【0027】
そこで、高強度を目的としてアルミナ等の高強度のための無機フィラーをグリーンシート用のスラリー調合段階で添加する場合、ガラス自体の強度を上げる目的からガラス中におけるSiO等の主成分の割合は多くすることが望ましい。
【0028】
本発明の製法によって作製される多層配線基板の一例の断面図を図2に示した。以下、図2に基づき詳細に説明する。
【0029】
本発明による多層配線基板は、2種の低誘電率層L1、L2と1種の高誘電率層H1より構成される基板本体51と、この基板本体51の表面および/または内部に形成された配線層55と、この配線層55を電気的に接続するビアホール導体57とから構成されている。また、この基板本体51の上面には半導体素子59が搭載され、そして、この半導体素子59の搭載面である一主面61と対向する裏面である他主面63には接続端子(図示なし)が形成されている。
【0030】
また、本発明の基板本体51において、この基板本体51の半導体素子59が搭載された一主面61から、その基板本体61の他主面63までの厚みをZとしたときに、高誘電率層H1は基板本体51裏面である他主面63からの距離Z/2内に配置され、一方、低誘電率層L1、L2のうちの1層である低誘電率層L2は、半導体素子59が搭載された一主面61からの距離Z/2内に配置されていることが重要であり、特に、高誘電率層H1と低誘電率層L2とは、基板本体51の厚さ方向に対称位置に配置されることが望ましい。
【0031】
即ち、高誘電率層H1は配線層55に狭持された部分が容量発生部(コンデンサ64)となり、機能性付与には効果的であるが伝送特性低下への影響が大きいことから、半導体素子59の搭載面である一主面61から離れた位置に配置されることが望ましい。
【0032】
そして、基板本体51の伝送特性を高めるという理由から、低誘電率層L1、L2の比誘電率は10以下、特に、8以下であることがより望ましく、一方、高誘電率層H1の比誘電率は、コンデンサの静電容量を高めるという理由から15以上、特に、17以上であることがより望ましい。
【0033】
また、本発明の基板本体51では、半導体素子59の動作や信頼性試験などの温度サイクル下での歪みを低減するとともにクラックを防止するために高誘電率層H1と低誘電率層L1、L2との熱膨張係数差が、温度40〜400℃の範囲において0.5×10−6/℃以下であることが望ましく、特には、0.4×10−6/℃以下であることがさらに望ましい。
【0034】
また、本発明では、高強度、高信頼性の多層配線基板を形成するために、基板本体1において、高誘電率層H1および低誘電率層L2を狭持するように配置されている低誘電率層L1は、基板本体1の厚み方向に占める割合が70%以上、特に、伝送特性を高めるという点で82%以上であることが望ましい。
【0035】
また、低誘電率層L1の強度は300MPa以上、特に、335MPa以上であることがより高強度化できるという点で望ましく、一方、高誘電率層H1および低誘電率層L2の強度はともに170MPa以上、特に、180MPa以上であることが多層配線基板全体を高強度化するという点でより望ましい。
【0036】
【実施例】
まず、低誘電率グリーンシート(L1G、L2G)を形成する原料として、ホウ珪酸ガラス粉末に、フィラーとしてアルミナ粉末またはクォーツ粉末を選択し、一方、高誘電率グリーンシートH1Gを形成する原料の高誘電率フィラーとしてチタン酸ストロンチウムを選択した。
【0037】
これらに粉末は、個々に粉砕、分級することにより粒度を調整した後、表1に示す比率にて調合した。
【0038】
次に、上記の各種粉末をボールミルを用いてアクリル系バインダー及び有機溶剤と混合することによりセラミックスラリーを調製した。この後、従来周知のドクターブレード法により、キャリアシート上にスラリーを塗布し、乾燥後、キャリアシートを剥離することにより、低誘電率および高誘電率グリーンシートを作製した。
【0039】
次に、低誘電率および高誘電率グリーンシートをそれぞれ10枚用意し、有機バインダー、可塑剤、及び有機溶媒を成分とする密着液を塗布した後加圧密着させて積層体を作製した。
【0040】
次に、この積層体を所定寸法に切断して得られた生の試料片について昇温速度を200℃/HRでのTMA(熱機械分析)を行い、それぞれ低誘電率および高誘電率グリーンシートからなる積層体の収縮開始温度を評価した。
【0041】
次に、収縮開始温度の評価に用いた生の積層体を900℃×2HR焼成(昇温速度100℃/HR)して基板本体を作製した。
【0042】
次に、作製した基板本体を所定寸法に切断した後、収縮開始温度の評価と同様、TMAを用いて熱膨張係数を評価した。TMAでの昇温速度は100℃/HR、温度範囲を40℃〜400℃とした。
【0043】
次に、低誘電率グリーンシート(L1G、L2G)と、高誘電率グリーンシート(H1G)とを、表2に示す組み合わせにて密着し配線層を含む積層成形体を作製した。尚、配線層は銅を主成分とする金属ペーストを用いて高誘電率グリーンシートの両面に印刷して形成した。この場合、L2層にはマイクロストリップ回路を形成した。L2層を配置しない試料については層番号2の層に形成した。得られた配線層を含む積層成形体を所定の寸法に切断し、昇温速度100℃/HRで900℃まで昇温した後、900℃×2時間の焼成を行い、コンデンサ内蔵の多層配線基板を作製した。
【0044】
伝送特性の評価は、マイクロストリップ線路を形成した層について、周波数
3GHzにおいて伝送損失(S21)を測定した。
【0045】
反り評価試料としては、上記の配線層を含む積層成形体を外辺寸法20mm×20mmに切断して試料片とし、この試料片を900℃×2時間(昇温速度100℃/HR)焼成して反り評価用の試料である多層配線基板を作製した。
【0046】
次に、この多層配線基板を静置させ、その多層配線基板の中央部と端部の高さをマイクロメータを用いて測定し、かかる両測定値の差から反りを求めた。
また、作製した多層配線基板について、外観検査によりクラックの有無を評価した。
【0047】
さらに、作製した多層配線基板を、短冊状に切断し、3点曲げ試験法により強度の評価を行った。
【0048】
これらの結果を表2に示した。
【0049】
【表1】
Figure 2004063812
【0050】
【表2】
Figure 2004063812
【0051】
これら表1および表2の結果から明らかなように、半導体素子が搭載される基板本体の一主面から他主面までの厚みをZとし、前記他主面からの厚さZ/2内に高誘電率層を、一主面からZ/2の位置に低誘電率層を配置した試料No.1〜9では、伝送損失(S21)が1.1dB/cm以下で、クラックが無く、反りが0.9mm以下、基板強度が305MPa以上であった。又、上記低誘電率層と高誘電率層の厚みを同じとし、基板本体の厚み方向の対称位置に配置した試料No.1、2および3では、反りを0.04mm以下まで低減できた。
【0052】
一方、基板本体内の他主面側からの厚さZ/2内にのみ高誘電率層および/または低誘電率層を配置した試料No.10、並びに、高誘電率層H1を配置したが低誘電率層L2を配置しなかった試料No.11では反りが3.78mm以上となり、試料片の一部にクラックが見られた。また、高誘電率層H1を基板本体の厚み方向に対称配置した試料No.12では、反りは小さく、クラックも見られなかったが、伝送損失が大きかった。
【0053】
【発明の効果】
本発明の多層配線基板の製法では、2種の低誘電率グリーンシートと、高誘電率グリーンシートとの配置を制御するとともに、それらの焼成収縮開始温度を特定の範囲に制御することによって、高誘電率グリーンシートH1Gを基板内部に偏った位置に形成した場合においても、また低誘電率グリーンシートL1Gとの焼結挙動が異なる場合であっても、同時焼成による反りを容易に抑制できる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の製造方法を説明するための工程図を示す。
【図2】本発明による多層配線基板の一例を説明するための概略断面図である。
【図3】基板本体の下層側に高誘電率層のみを設け、上層側に反りを補償するための低誘電率層を配置していない従来の多層配線基板を示す概略断面図である。
【符号の説明】
H1、105・・・・高誘電率層
L1、L2、103・低誘電率層
H1G・・・・・・高誘電率グリーンシート
L1G、L2G・・低誘電率グリーンシート
51・・・・・・・・基板本体
55・・・・・・・・誘電率層
55・・・・・・・・配線層
57・・・・・・・・ビアホール導体
59・・・・・・・・半導体素子
61、23・・・・・一主面
63、25・・・・・他主面
21・・・・・・・積層成形体

Claims (2)

  1. 2種の低誘電率グリーンシートL1G、L2Gと、高誘電率グリーンシートH1Gとにより構成される積層成形体を焼成する多層配線基板の製法であって、
    前記積層成形体の一主面から他主面までの厚さをZとし、前記他主面からの厚さZ/2内に前記高誘電率グリーンシートH1Gを、前記一主面からの厚さZ/2内に前記低誘電率グリーンシートL2Gをそれぞれ配置するとともに、前記低誘電率グリーンシートL2Gおよび前記高誘電率グリーンシートH1Gは、少なくとも一方の面が前記低誘電率グリーンシートL1Gと接するように配置させ、且つ、前記低誘電率グリーンシートL1G、L2G、および前記高誘電率グリーンシートH1Gの、それぞれの収縮開始温度をT1、T2およびT3としたとき、T1>T3、T1>T2、且つ|T2−T3|≦5℃の関係を満足することを特徴とする多層配線基板の製法。
  2. 低誘電率グリーンシートL1Gと高誘電率グリーンシートH1Gとが、積層成形体の厚さ方向の対称位置に配置されていることを特徴とする請求項1に記載の多層配線基板の製法。
JP2002220484A 2002-07-29 2002-07-29 多層配線基板の製法 Pending JP2004063812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002220484A JP2004063812A (ja) 2002-07-29 2002-07-29 多層配線基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002220484A JP2004063812A (ja) 2002-07-29 2002-07-29 多層配線基板の製法

Publications (1)

Publication Number Publication Date
JP2004063812A true JP2004063812A (ja) 2004-02-26

Family

ID=31941059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002220484A Pending JP2004063812A (ja) 2002-07-29 2002-07-29 多層配線基板の製法

Country Status (1)

Country Link
JP (1) JP2004063812A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148130A (ja) * 2004-11-22 2006-06-08 E I Du Pont De Nemours & Co 擬似対称に構成された低温共焼成セラミック構造体の強制焼結法
KR20160105468A (ko) 2014-02-04 2016-09-06 엔지케이 인슐레이터 엘티디 적층체, 적층 디바이스 및 이들의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148130A (ja) * 2004-11-22 2006-06-08 E I Du Pont De Nemours & Co 擬似対称に構成された低温共焼成セラミック構造体の強制焼結法
KR20160105468A (ko) 2014-02-04 2016-09-06 엔지케이 인슐레이터 엘티디 적층체, 적층 디바이스 및 이들의 제조 방법

Similar Documents

Publication Publication Date Title
US6426551B1 (en) Composite monolithic electronic component
JP2753887B2 (ja) コンデンサー内蔵複合回路基板
US20090004438A1 (en) Dielectric ceramic composition, ceramic substrate, and method for producing the same
US7211533B2 (en) Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
KR20040008095A (ko) 동 페이스트 및 그것을 이용한 배선기판
KR100956219B1 (ko) 확산 방지층을 갖는 저온동시소성 세라믹 기판 및 그 제조방법
JP3419291B2 (ja) 低温焼結磁器組成物及びそれを用いた多層セラミック基板
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
US6417461B1 (en) Circuit substrate
JP4332954B2 (ja) 多層セラミック基板およびその製造方法
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP2004063812A (ja) 多層配線基板の製法
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP2005285968A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4416346B2 (ja) 回路基板の製造方法
JP4416342B2 (ja) 回路基板およびその製造方法
JP2004083373A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
EP0725438A2 (en) Capacitor built-in type substrate
JP2006093484A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4514301B2 (ja) 多層配線基板の製造方法
JP2001189555A (ja) 多層基板
JP4623851B2 (ja) 多層配線基板
JP2700920B2 (ja) コンデンサー内蔵複合回路基板
JP4129384B2 (ja) 誘電体磁器およびそれを用いた多層配線基板