JP2004056177A

JP2004056177A - 増幅回路

Info

Publication number: JP2004056177A
Application number: JP2002206791A
Authority: JP
Inventors: Toshiya Nakagaki; 中垣　俊也; Fumiyasu Konno; 今野　文靖; Akinori Hasegawa; 長谷川　昭典
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-07-16
Filing date: 2002-07-16
Publication date: 2004-02-19

Abstract

【課題】小型ワンチップで数十ワット以上の出力を出し、スイッチングノイズを大幅に低減することが可能な増幅回路を提供することを目的とする。
【解決手段】ＰＷＭドライバ回路１１と出力スイッチング回路１２と負帰還回路１３とを一つのハイブリッドＩＣ１４で構成し、前記ＰＷＭドライバ回路１１と出力スイッチング回路１２の各電源および各グランドを独立する構成とした増幅回路であり、出力スイッチング回路１２で発生するスイッチングノイズがＰＷＭドライバ回路１１に影響しないため、歪率や残留ノイズなどのオーディオ特性が改善できる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明はオーディオ用などの高効率なデジタルアンプのパワー部に用いられる増幅回路に関するものである。
【０００２】
【従来の技術】
近年、ＤＶＤサラウンドなどのオーディオ装置のマルチチャンネル化にともない増幅回路も５チャンネル以上必要となり、一つの筐体中に収めるためには、そのパワーアンプとなる増幅回路も小型、高効率化が必須条件となってきている。ＰＷＭアンプ、ＰＤＭアンプなどのデジタルアンプはその有効手段となってきており、特にデジタルアンプはスイッチング出力を用いるために、Ａ級、Ｂ級アンプに比べて高効率化が可能となる。しかし、これらを小型化すると配線のインピーダンスが高くなりスイッチングノイズを発生しやすくなる。結果として、音質を決める特性である歪率や残留ノイズに悪影響を与えることになる。
【０００３】
このため増幅回路のプリント基板は、基準電位となるグランドおよび出力段への電流を供給するパターンを太く配線することにより、低インピーダンス化を図ることが定石とされてきた。また、ＰＷＭなどのデジタルアンプにおいては、スイッチングノイズの影響を低減するためにグランドパターンの設計はさらに重要となり、可能な限りグランドパターンを広く取るなどの方法によりスイッチングノイズの低減に努めてきた。
【０００４】
このスイッチングノイズの問題を解決するための手段として、特開平５−６７９２５号公報に記載されたものが知られている。
【０００５】
図５は従来の増幅回路のブロック図である。出力段トランジスタ１に対し、通常はヒステリシスコンパレータ３により制御されるスイッチングトランジスタ２でスイッチングして平滑コイル５で平滑した電源を供給している。しかし出力段トランジスタ１に急峻な入力電源が必要になった場合は、補助電源制御用トランジスタ４からスイッチングトランジスタ２で対応できない電源を供給するようにしている。そして出力段トランジスタ１を含む回路部６と、スイッチングトランジスタ２および補助電源制御用トランジスタ４を含む回路部７とを別々のパワーＩＣで構成することにより、出力段へのスイッチングノイズの影響を少なくできるように構成されている。
【０００６】
【発明が解決しようとする課題】
この増幅回路においては、主電流および補助電源を分割することによりスイッチングノイズを低減することが可能となっているが、さらに小型化するためには増幅回路のワンチップ化が必要である。
【０００７】
しかし、増幅回路のワンチップ化はスイッチングノイズが大きくなりオーディオ特性が劣化するという課題を有していた。
【０００８】
本発明はこの課題を解決するものであり、小型ワンチップで数十ワット以上の出力を出し、スイッチングノイズを大幅に低減することが可能な増幅回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の請求項１に記載の発明は、入力端子からアナログ信号を入力しゲート駆動信号を生成するＰＷＭドライバ回路と、このゲート駆動信号により電源電圧をスイッチングする出力スイッチング回路と、この出力スイッチング回路のＰＷＭ信号を前記ＰＷＭドライバ回路の入力端子に帰還する負帰還回路からなる増幅回路において、前記ＰＷＭドライバ回路と出力スイッチング回路と負帰還回路とを一つのハイブリッドＩＣで構成し、前記ＰＷＭドライバ回路と出力スイッチング回路の各電源および各グランドを独立する構成とした増幅回路であり、出力スイッチング回路で発生するスイッチングノイズがＰＷＭドライバ回路に影響しないため、歪率や残留ノイズなどのオーディオ特性が改善できる。
【００１０】
本発明の請求項２に記載の発明は、ＰＷＭドライバ回路と出力スイッチング回路の各電源および各グランドの配線パターンは、グランドパターンを中心にして＋ＰＷＭ出力パターンと−ＰＷＭ出力パターンを左右対称に配置した構成の増幅回路であり、出力バランスのバラツキによる歪が低減できる。
【００１１】
本発明の請求項３に記載の発明は、出力スイッチング回路を構成する各ＭＯＳＦＥＴの電源とグランドおよびＰＷＭ出力の外部接続端子は、グランド端子を中心にして＋ＰＷＭ出力端子と−ＰＷＭ出力端子を左右対称に配置し、さらにその外側に電源端子を配置した構成の増幅回路であり、残留ノイズの低減と外部出力端子の標準化が図れる。
【００１２】
本発明の請求項４に記載の発明は、出力スイッチング回路を構成する各ＭＯＳＦＥＴの電源、グランドおよびＰＷＭ出力の外部接続端子への配線パターンが最短となるように、前記各ＭＯＳＦＥＴを外部接続端子の近傍に配置した構成の増幅回路であり、出力インピーダンスを極力低減することができ、スイッチングノイズの発生を抑制し出力効率を高めることができる。
【００１３】
本発明の請求項５に記載の発明は、出力スイッチング回路を構成する各ＭＯＳＦＥＴを金属カバーで覆うと共に、この金属カバーを出力スイッチング回路のグランドに接続する構成とした増幅回路であり、出力スイッチング回路において発生するスイッチングノイズをシールドすることができるので、ＰＷＭドライバ回路へのスイッチングノイズの影響が抑制できる。
【００１４】
【発明の実施の形態】
以下、本発明の一実施の形態について、図１から図４を用いて説明する。
【００１５】
図１は本発明の一実施の形態による増幅回路を用いたシステムブロック図である。入力端子を設けたバンドパスフィルタ回路２６と、反転および非反転入力端子を有する差動アンプと三角波発生回路と電圧比較器などからなるＰＷＭドライバ回路１１と４個のＭＯＳＦＥＴ２５のブリッジ回路からなる出力スイッチング回路１２とローパスフィルタ回路からなる負帰還回路１３とを一体化したハイブリッドＩＣ１４と、インダクターとコンデンサからなる出力フィルタ回路１５と、スピーカ２４とから構成される。
【００１６】
増幅回路の配線は、入力端子からバンドパスフィルタ回路２６に接続され、このバンドパスフィルタ回路２６からＰＷＭドライバ回路１１の差動アンプの反転および非反転入力端子に接続され、このＰＷＭドライバ回路１１から出力スイッチング回路１２のそれぞれ４個のＭＯＳＦＥＴ２５のゲート端子に接続され、この出力スイッチング回路１２から出力フィルタ回路１５と負帰還回路１３に接続される。ここでＰＷＭドライバ回路１１の電源およびグランドと出力スイッチング回路１２の電源およびグランドとはそれぞれ独立した構成である。それぞれの負帰還回路１３からはＰＷＭドライバ回路１１の差動アンプの反転および非反転入力端子に接続される。そして出力フィルタ回路１５からスピーカ２４に接続される。
【００１７】
次に本発明の動作について説明する。オーディオ用パワーアンプとして本発明による増幅回路を用いる場合には、入力信号は一般にアナログ信号であり、まず入力端子からバンドパスフィルタ回路２６を通じてオーディオ用信号として信号周波数を帯域制限する。可聴周波数全域を再生する場合は、２０Ｈｚから２０ｋＨｚに帯域制限してフィルタ処理されたアナログの入力信号をＰＷＭドライバ回路１１に入力する。この入力部を差動入力の構成とすることにより、コモンモードとして入力信号にのったノイズを打ち消すことができる。
【００１８】
ＰＷＭドライバ回路１１において、あらかじめ設定された再生周波数より十分に高い周波数の三角波を発生し、そしてこのＰＷＭドライバ回路１１の内部の電圧比較器によってアナログ信号と三角波との電圧を比較することにより、入力信号の電圧に応じたデューティ比の矩形波のＰＷＭ信号と、ＭＯＳＦＥＴ２５からなるブリッジ回路を駆動してタイミング制御するゲート駆動信号を生成する。このゲート駆動信号は出力スイッチング回路１２のそれぞれ４個のＭＯＳＦＥＴ２５のゲートに入力され、電源電圧をスイッチングして＋ＰＷＭ出力信号と−ＰＷＭ出力信号を出力する。これらの差動ＰＷＭ出力信号において高出力を得るためにはＭＯＳＦＥＴ２５のオン抵抗はスピーカ２４などの負荷インピーダンスに比べ十分に小さいことが必要である。
【００１９】
出力スイッチング回路１２からの＋ＰＷＭ出力信号および−ＰＷＭ出力信号は出力フィルタ回路１５に入力されて高調波成分が取り除かれ、入力信号に比例した出力信号を再生することによりスピーカ２４で音として再生することができる。
【００２０】
このとき、増幅回路において電源電圧をスイッチングすることからパルス的な大電流が発生して電源およびグランドの電位は大きく振られスイッチングノイズを発生する。
【００２１】
ハイブリッドＩＣ１４は小型、高集積化を目的としていることから、今回検証したハイブリッドＩＣ１４のサイズは６０ｍｍ×３０ｍｍの小さな基板を用いている。ハイブリッドＩＣ１４の場合はその面積が限られており、配線パターンの幅を広く取ることが難しいため、配線のインピーダンスが高くなりスイッチングノイズの影響を受けやすくなってしまう。
【００２２】
また、従来のように出力スイッチング回路１２の近傍に大容量の電解コンデンサを実装することは、ハイブリッドＩＣ１４の面積の構成から不可能である。そのため、スイッチングノイズの影響でＰＷＭドライバ回路１１の三角波との比較において、ノイズ成分による誤差が発生し音質にかかわる歪率の劣化につながっていた。特に、大出力時には比較動作が正しく行われず誤動作するといった状況も発生していた。
【００２３】
図２に本発明の一実施の形態による増幅回路の歪率特性図を示す。スイッチングアンプの場合、低出力の場合は残留ノイズなどの影響が大きく、高出力の場合は出力フィルタ回路１５のコイルのコアとして用いる非線形な磁気特性に起因する歪の影響を大きく受けるため、高出力の場合には一定の傾きで歪率が大きくなる。
【００２４】
ＰＷＭドライバ回路１１と出力スイッチング回路１２のグランドを接続した場合は、「ＧＮＤ共通」の特性が示すように２０Ｗ以上の高出力時に影響が大きく変化して歪率が劣化する。これは出力スイッチング回路１２のスイッチングノイズが、ＰＷＭドライバ回路１１に影響し異常発振を起こすことが原因である。またこの状態で出力を続けると、異常発振により正しく信号出力できない状態に陥ることがある。
【００２５】
次にＰＷＭドライバ回路１１と出力スイッチング回路１２のグランドを別々に接続した場合は、「ＧＮＤ別」の特性が示すように２０Ｗ以上の高出力時に歪率の大きな変化は見られず異常発振が発生していないことがわかる。また１Ｗ以下の低出力時における歪率も改善されている。
【００２６】
以上の構成により、スイッチングノイズの影響を低減できることから、オーディオ用パワーアンプとしての残留ノイズの低減、また出力スイッチング回路１２の動作の安定化による歪率の低減や消費電力の低減を図ることができ、高効率なＰＷＭ方式で高音質なオーディオ用パワーアンプにも用いることのできる増幅回路を小型ワンチップのハイブリッドＩＣ１４で実現することができる。
【００２７】
図３に本発明の一実施の形態によるハイブリッドＩＣ１４の外観図および出力スイッチング回路１２の周辺の配線パターン図を示す。その他の部品については省略している。出力スイッチング回路１２のＭＯＳＦＥＴ２５の＋ＰＷＭ出力パターン１８と−ＰＷＭ出力パターン１７は、グランドパターン１９を中心として＋ＰＷＭ出力パターン１８と−ＰＷＭ出力パターン１７を左右対称に配置し、さらにその外側に電源パターン１６を配置している。
【００２８】
また、各パターンは可能な限りパターン幅を広く取り寸法的にも可能な限り左右対称とすることで、スイッチングノイズが電源、グランド、＋ＰＷＭ出力、−ＰＷＭ出力に均等に発生することとなりＰＷＭ出力の残留ノイズを低減することができる。
【００２９】
つまり、負荷となるスピーカ２４の両端には、＋ＰＷＭ出力と−ＰＷＭ出力が接続されている。その両出力に均等に電圧を加えるとスピーカ２４には電流が発生せず音圧は発生しない。
【００３０】
スイッチングノイズにおいても同様に、＋ＰＷＭ出力と−ＰＷＭ出力の両方に全く同じスイッチングノイズが発生すればスイッチングノイズは打ち消されることになる。
【００３１】
また、図１に示す負帰還回路１３を通してフィードバックされたスイッチングノイズもＰＷＭドライバ回路１１の差動入力により前述したようにスイッチングノイズを打ち消すことができ、オーディオ用パワーアンプとしてさらなる残留ノイズの低減や歪率の低減を図ることができる。
【００３２】
次に、図３において出力スイッチング回路１２における各ＭＯＳＦＥＴ２５の電源端子２０、＋ＰＷＭ出力端子２３、−ＰＷＭ出力端子２１の配列について説明する。
【００３３】
グランド端子２２を中心として、＋ＰＷＭ出力端子２３と−ＰＷＭ出力端子２１を左右対称に配置し、さらにその外側に電源端子２０を配置した構成としている。そして、電源端子２０は両側に各１本ずつ、＋ＰＷＭ出力端子２３、グランド端子２２、−ＰＷＭ出力端子２１はそれぞれ２本とすることにより各端子のインピーダンスを低減している。
【００３４】
一例として、以上のような端子配列をハイブリッドＩＣ１４の右側に配し、図３には示していないがＰＷＭドライバ回路１１に関する接続端子を左側に配置する。
【００３５】
このように接続端子の配列の構成を標準化することで、ハイブリッドＩＣ１４を実装するプリント基板の設計も標準化することができる。
【００３６】
また、各ＭＯＳＦＥＴ２５を外部接続端子の近傍にそれぞれ設け、配線パターン長を最短化することにより、ＰＷＭ出力部のインピーダンスを最小としスイッチングノイズの発生を最大限に抑制できる。
【００３７】
図４に本発明の一実施の形態の金属カバーの構成図を示す。金属カバー２７は透磁率の高い鉄や導電率の高いアルミニウムなどの金属材料でできており、出力スイッチング回路１２を構成するＭＯＳＦＥＴ２５を全て覆うように配置されている。
【００３８】
そして、金属カバー２７の一端を出力スイッチング回路１２につながるグランドパターン１９に電気的に接続する。またハイブリッドＩＣ１４の基板がアルミニウムなどの金属基板で構成されている場合は、金属カバー２７の一端を出力スイッチング回路１２につながるグランドパターン１９の代わりに、ハイブリッドＩＣ１４を構成する金属基板に電気的接続することが望ましい。このように金属カバー２７を設けることにより、出力スイッチング回路１２において発生したスイッチングノイズのうち輻射ノイズとして発生するノイズをシールドすることができるため、スイッチングノイズの伝播をさらに小さくすることができる。
【００３９】
以上の構成により、出力スイッチング回路１２で発生したスイッチングノイズをシールドすることができるため、ＰＷＭドライバ回路１１はノイズの影響を受けずオーディオ用パワーアンプとして更なる残留ノイズの低減ができ、また出力スイッチング回路１２の動作の安定化も図れるため、歪率の低減や消費電力の低減を図ることができる。
【００４０】
【発明の効果】
以上のように本発明によれば、ＰＷＭ増幅回路やＰＤＭ増幅回路などのデジタル増幅回路においてスイッチングノイズを低減できることから、ＰＷＭドライバ回路と出力スイッチング回路を単一のハイブリッドＩＣ上に実装する構成で、数十ワット以上のオーディオ出力を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による増幅回路を用いたシステムブロック図
【図２】本発明の一実施の形態による増幅回路の歪率特性図
【図３】本発明の一実施の形態による増幅回路のハイブリッドＩＣの外観図と出力スイッチング回路周辺の配線パターン図
【図４】本発明の一実施の形態による金属カバーの構成図
【図５】従来の増幅回路のブロック図
【符号の説明】
１１　ＰＷＭドライバ回路
１２　出力スイッチング回路
１３　負帰還回路
１４　ハイブリッドＩＣ
１５　出力フィルタ回路
１６　電源パターン
１７　−ＰＷＭ出力パターン
１８　＋ＰＷＭ出力パターン
１９　グランドパターン
２０　電源端子
２１　−ＰＷＭ出力端子
２２　グランド端子
２３　＋ＰＷＭ出力端子
２４　スピーカ
２５　ＭＯＳＦＥＴ
２６　バンドパスフィルタ回路
２７　金属カバー

Claims

入力端子からアナログ信号を入力しゲート駆動信号を生成するＰＷＭドライバ回路と、このゲート駆動信号により電源電圧をスイッチングする出力スイッチング回路と、この出力スイッチング回路のＰＷＭ信号を前記ＰＷＭドライバ回路の入力端子に帰還する負帰還回路からなる増幅回路において、前記ＰＷＭドライバ回路と出力スイッチング回路と負帰還回路とを一つのハイブリッドＩＣで構成し、前記ＰＷＭドライバ回路と出力スイッチング回路の各電源および各グランドを独立する構成とした増幅回路。
ＰＷＭドライバ回路と出力スイッチング回路の各電源および各グランドの配線パターンは、グランドパターンを中心にして＋ＰＷＭ出力パターンと−ＰＷＭ出力パターンを左右対称に配置した請求項１に記載の増幅回路。
出力スイッチング回路を構成する各ＭＯＳＦＥＴの電源とグランドおよびＰＷＭ出力の外部接続端子は、グランド端子を中心にして＋ＰＷＭ出力端子と−ＰＷＭ出力端子を左右対称に配置し、さらにその外側に電源端子を配置した請求項１に記載の増幅回路。
出力スイッチング回路を構成する各ＭＯＳＦＥＴの電源、グランドおよびＰＷＭ出力の外部接続端子への配線パターンが最短となるように、前記各ＭＯＳＦＥＴを外部接続端子の近傍に配置した請求項１に記載の増幅回路。
出力スイッチング回路を構成する各ＭＯＳＦＥＴを金属カバーで覆うと共に、この金属カバーを出力スイッチング回路のグランドに接続する構成とした請求項１に記載の増幅回路。