JP2004056172A - 多周波pll発振器及びそれを用いた多周波cwレーダ - Google Patents
多周波pll発振器及びそれを用いた多周波cwレーダ Download PDFInfo
- Publication number
- JP2004056172A JP2004056172A JP2002206718A JP2002206718A JP2004056172A JP 2004056172 A JP2004056172 A JP 2004056172A JP 2002206718 A JP2002206718 A JP 2002206718A JP 2002206718 A JP2002206718 A JP 2002206718A JP 2004056172 A JP2004056172 A JP 2004056172A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- output
- pll
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/06—Systems determining position data of a target
- G01S13/08—Systems for measuring distance only
- G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
- G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
- G01S13/348—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal using square or rectangular modulation, e.g. diplex radar for ranging over short distances
Abstract
【解決手段】基準周波数源11、12の出力一つをスイッチ13で選択し、基準周波数の信号にし、基準周波数の信号と、分周器19の出力との位相を比較する位相比較器14で比較する。比較結果で電圧制御発振器16を制御する。電圧制御発振器の出力と他基準周波数源18の出力とを混合17し、混合器17の上測波帯出力信号を多周波PLL発振器の出力とし、混合器17の下側波帯出力信号を分周器19に入力する。
【効果】PLLループの安定性向上を図ると共に、ミリ波帯の発振周波数と数百kHzのステップ周波数という仕様を可能とする。ステップ周波数より高周波な基準周波数源を用いて、ロックアップ時間の短縮し、ステップ周波数を低周波に抑えるという相反する仕様が満足される。ミリ波の2周波CWレーダ用発振器に適する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、多周波PLL発振器、特に、多周波ミリ波CWレーダで走査を行うレーダにおいて、送信周波数の高周波化と位相ノイズ低雑音化の両立を必要とする発振器に好適な多周波PLL発振器に関する。
【0002】
【従来の技術】
PLL発振器の原理的構成は、図11に示すように、位相比較器1で基準周波数frの信号の位相とループ帰還信号となる分周器4の出力信号の位相とを比較し、その結果を低域通過フィルタ2により積分して電圧信号に変換し、その電圧信号で電圧制御発振器3を制御する。電圧制御発振器3の出力の一部は分周器4で1/N分周され、位相比較器1の被比較信号として入力され、分周された出力周波数を基準周波数frと比較制御することによって、所望の周波数fout
(=fr×N)のPLL発振器出力を得る。分周数Nを変えることにより多数の発振周波数の出力を得る多周波PLL発振器を構成する。
【0003】
PLL発振器の実際的構成においては、装置の簡易化、動作周波数の広帯域化、PLL回路の発振周波数が所望の周波数に達するまでの時間(ロックアップ時間)を短縮する等の観点から多くのPLL発振器が提案されている。
特に、移動電話機、携帯電話等の電話機、あるいはラジオ受信機やトランシーバへの用途に適したPLL発振器として、比較的簡単な回路構成で、PLL発振器の発振出力を高い周波数とし、同時にロックアップタイムが短いかく、かつ狭い周波数間隔(周波数ステップ)で出力周波数数を可変できるPLL発振器として、図12に示すようなPLL回路が提案されている(公開特許公報 特開平9−64734号)。
【0004】
図12に示すPLL回路では、第1の可変周波数発振回路16の発振出力(発振周波数f1)と、可変周波数発振器16より低い発振周波数f2の第2の可変周波数発振回路24の発振出力を混合回路59で混合して、可変周波数発振回路16及び24の発振周波数の和及び差の信号を、それぞれフィルタ57及び58を介し、PLL回路の発振出力信号及び帰還ループの入力信号とする。帰還ループは上記差の周波数の発振信号を分周する分周回路19もつ。分周回路19の出力信号は位相比較回路17で基準周波数frの信号と位相比較される。位相比較回路14の出力信号は低域通過フィルタ18を介して、可変周波数発振回路16及び24の発振周波数を制御する。
【0005】
可変周波数発振回路16及び24の発振周波数は、PLL回路の出力発振周波数fnの約半分の周波数でよいこと。可変周波数発振回路16及び24の発振周波数差fdを分周器19にフィードバックし、ループの帰還信号をより低周波にミキシング・ダウンして、分周回路の分周数を小さくすることができるため、ロックアップ時間が短縮でき、同時に発振出力を高い周波数帯においても低い周波数間隔で変えることができる。
【0006】
【発明が解決しようとする課題】
図12に示したPLL発振回路は、発振周波数がミリ波帯で周波数間隔が数十〜数百kHzで動作する場合の用途で生じる問題は考慮されていない。例えば、ミリ波帯で動作するミリ波2周波CWレーダでは、一定時間間隔で周波数を切換え、2つの受信波のドップラシフトと位相差により障害物までの距離及び相対速度を検出する。そのため、ロックアップ時間が増大することによって多周波PLL回路の出力周波数が安定しない間に観測される反射波は不確定信号として扱われるため、反射波の総エネルギーが減少した分だけ、レーダの信号/ノイズ差(S/N)は劣化する。周波数ステップを狭くする程ロックアップ時間が拡大するので、最悪事にはミリ波2周波CWレーダとして機能しない。また、反射波を十分観測できるよう周波数の切換え時間を拡大した場合には、A/Dサンプリング周期によるFFT(フーリエ)変換時の周波数上限が抑制され、高速に移動する障害物の検知が不可能となる。
【0007】
前記提案のPLL回路では、基準周波数が発振出力の周波数間隔(周波数ステップ)と等しい、もしくは比例するため、周波数間隔を小さく設定するほどにPLLのループ帯域が狭くなり、所望の周波数に達するまでのロックアップ時間が増大することになる。ステップ周波数が数百kHzの場合、PLL回路のループ帯域は基準周波数成分が直接電圧制御発振器へ伝搬しないよう周波数ステップの数分の1であり、ループ帯域に反比例するロックアップ時間は十μs程度となる。
【0008】
また、図12に示すPLL回路では、1つのPLLループ内に並列に電圧制御発振回路16及び24を配置し、PLL回路のループ帰還信号として、混合回路59でそれら発振回路の発振周波数差分を分周器19に入力する。分周数の削減によるループゲインKの増大と分周器の論理遅延時間短縮によって、ロックアップ時間短縮を図っている。
【0009】
特に、単一の基準周波数frを用いてPLL回路を構成し、PLL発振回路の出力発振周波数fnは基準周波数frと分周器の分周数Nによってのみ定まる。従って、ミリ波帯発振周波数と数百kHzのステップ周波数の2周波ミリ波レーダに使用する場合、分周数が膨大な数字となり、PLL回路の安定性を維持し、かつロックアップ時間短縮を図ることは不可能である。
【0010】
また、発振器16及び24での熱や外的要因によるゆらぎは、発振周波数差としてPLLループ内で吸収されるため、発振出力ではゆらぎが加算され倍増された発振出力が観測される。PLLループ内に2つの電圧制御発振回路を構成すると、1つの帰還系に振動子が複数ある状態と類似し、二重振り子運動的な振動が生じ、ループ帯域やループゲインから計算されるロックアップ時間より長くなると予想される。
【0011】
さらに、2つの電圧制御発振回路16及び24の制御電圧Vcに対する発振周波数f1及びf2の変化率が異なるため、このPLL発振回路が実現するには、制御電圧Vcに対し電圧制御発振回路16及び24の変化率比率が一定であり、周波数差が単調増加でなければならない。PLLループは周波数差分に対してのみ帰還制御を行っているため、PLLループ内で正常にPLL動作しても発振周波数の周波数ステップが必ずしも正しいとは限らない。一般に電圧制御発振回路は半導体ダイオード構造の空乏層容量を電圧制御して発振周波数を規定するため、ミリ波帯での発振回路では、数値化できない寄生容量の存在や熱や外的要因を考慮すると、発振周波数と制御電圧の変化率差は単純増加傾向にすることは難しい。
【0012】
図12のPLL発振回路は、主に移動電話や携帯電話等の電話機またはラジオ受信器やトランシーバをターゲットとしているため、発振周波数の可変範囲拡大に分周数を増大する傾向にある。よって、PLLループ内の分周回路での論理遅延時間が長く、これもロックアップ時間を長くする要因となる。
【0013】
従って、本発明の目的は、ミリ波帯の発振出力を有し、構成が簡単で、PLLループに設ける分周器の分周数を小さくしてロックアップ時間を短縮できる多周波PLL発振器を実現することである。
本発明の他の目的は、ミリ波帯の信号を利用し、比較的小さな送信周波数差(ステップ周波数)をもつの複数の周波数の信号を1定間隔で発生する信号を使い、経済的に構成され、安定した動作をし、車輌搭載用ミリ波多周波周波CWレーダを実現することである。
【0014】
【課題を解決するための手段】
上記目的を達成するため、本発明の多周波PLL発振器は、複数の基準周波数源と、上記複数の基準周波数源の出力の一つを選択するスイッチと、帰還ループ回路と、上記スイッチで選択された基準周波数の信号の位相と上記帰還ループ回路からの信号の位相を比較する位相比較器と、上記位相比較器の出力電圧で制御される電圧制御発振器と、上記電圧制御発振器の出力と固定周波数の固定基準発振器の出力信号とを混合する混合器(ミクサ)と、上記混合器の上側帯波を出力として取り出す出力部とをもち、上記帰還ループ回路が上記混合器の下側帯波を入力しその入力信号の周波数を分周する分周器を有して構成される。
即ち、本発明の多周波PLL発振器は、複数の基準周波数源と、上記複数の基準周波数源の出力を選択し基準周波数の信号を得るスイッチと、上記スイッチで選択された信号を基準周波数とする周波数シンセサイザと有し、上記周波数シンセサイザが上記複数の基準周波数源のそれぞれに対応した周波数の発振出力を発生するように構成される。
【0015】
本発明の多周波PLL発振器よれば、周波数ステップもつ複数のミリ波帯の出力周波数を短時間周期で切換えて出力し、上記周波数ステップを分周器によらず複数の基準周波数源のスイッチによる切換えにより実現する。また、各々の基準周波数源の周波数差を利用し、混合器によって得られる周波数和及び差信号をそれぞれ多周波PLL発振器の出力信号及びPLLループのループ帰還信号として用い、分周器の分周数を少数固定化を行って、ループ帯域の拡大とループゲイン拡大を図り、PLL回路のロックアップ時間短縮を実現できる。すなわち、PLL回路のロックアップ時間はダンピング係数ζに比例し、ダンピング係数ζは
【0016】
【数1】
で表される。ここで、Nは分周器の分周数、Kはループゲイン、τハローパスフィルタの時定数、ωnは自然角周波数であり、ループゲインK、及び分周数Nを小さくしてロックアップ時間を短縮できる。
その結果、ミリ波等の高周波帯の発振器においてもPLL回路化を図ることにより、物理的な加工精度や外乱に伴う温度特性等の諸特性を制御可能となり、ミリ波の高周波出力信号周波数とステップ周波数を高精度に安定して設定可能となる。特に2周波CWレーダ方式を採用するミリ波レーダにおいて、短時間で周期的に周波数をステップする多周波CW発振器を実現し、出力信号の安定度増すことにより、検知距離や角度情報等のレーダ諸性能向上が実現され、安定性、高性能及びコスト低減が可能なCWレーダを実現出来る。
【0017】
【発明の実施の形態】
実施形態1
図1は本発明による多周波PLL発振器の1実施形態の構成を示すブロック図である。
同図に示すように、多周波PLL発振器10は、複数の基準周波数源11及び12と、基準周波数源11及び12の出力の一つを一定周期的に選択するスイッチ13と、スイッチ13で選択されたの信号を基準周波数の信号とするPLL周波数シンセサイザ5とで構成される。
周波数シンセサイザ5は、スイッチ13で選択された基準周波数源の信号と帰還ループ回路からの信号の位相を比較する位相比較器14と、位相比較器14の出力の低域通過フィルタ15を通した電圧で制御される電圧制御発振器16と、電圧制御発振器16の出力と固定周波数の発振を行う他の固定基準周波数源(発振器18)の出力とを混合する混合器17と、混合器17の上側帯波fmix_upを出力foutとして取り出す出力部とをもち、上記帰還ループ回路が混合器17の下側帯波fmix_dounを入力しその入力信号の周波数をN分周する分周器19をもつ。
【0018】
基準周波数源11及び12は、PLL回路のループ帯域特性すなわち低域通過フィルタ特性の倍以上の周波数で発振し、基準周波数源11及び12の周波数差が多周波PLL発振器10の出力foutのステップ周波数のN倍となるように設定される。
固定基準周波数源18は、混合器17において所望する周波数のミリ波出力信号へのミキシングアップと、PLLループの帰還信号となるマイクロ波帯信号へミキシングダウンの両方を得るため、PLL回路に所望するシステム仕様に応じた適格な発振周波数を出力する。分周器19は、混合器17で得られた下側波帯fmix_dounをPLL基準周波数と等しくなるよう分周する回路であり、分周器19の分周出力は位相比較器14に入力される。
【0019】
本実施例では、スイッチ13が基準周波数源11(周波数をf1とする)をPLL発振器の基準周波数frとして選択する場合には、電圧制御発振器16の出力周波数fvco1と固定基準周波数源18の周波数f3との差分が分周器19によって1/N分周され、分周器19の出力と基準周波数源11の出力(基準周波数fr)とが同相になるよう帰還制御される。即ち、式(1)が成立する。
fr−(fvco−f3)/N=0,fout=fcvo+f3
f1−(fvco1−f3)/N=0,fout1=fcvo1+f3 ・・・(1)
また、スイッチ13が基準周波数源12(周波数f2)を選択し、PLL回路の基準周波数frとして選択する場合には、ミリ波出力信号foutと基準周波数源18の出力信号(周波数f3)との周波数の差分が分周期19によって1/N分周され、分周器19の出力と基準周波数源12の出力(基準周波数fr)とが同相になるよう帰還制御される。即ち、式(2)が成立する。
f2−(fvco2−f3)/N=0,fout2=fcvo2+f3・・・(2)
式(1)及び(2)からPLL発振器10で出力されるミリ波信号の周波数fout1とfout2はそれぞれ式(3)及び(4)で表される。
fout1=f1*N+f3*2・・・(3)
fout2=f2*N+f3*2・・・(4)
なお、従来のPLL回路では、分周数Nを変えることによりPLL回路10の出力周波数foutを変化させる。また、単純にループ帯域を引き上げるとPLLループの周波数安定性が悪化するため、分周数を抑えてループゲインKを稼いでループ安定性を十分補う必要がある。しかしながら、ミリ波帯の出力信号からマイクロ波帯の帰還信号を分周器で得るには分周数は数桁以上必要とするため、実際には十分なループゲインを得ることができない。
【0020】
本実施例では、式(3)及び(4)に示すように、基準周波数frをスイッチ13で切換えることによりPLL発振器10の発振周波数を変化させる。特に、比較対象の基準周波数frを換えることで出力信号の周波数ステップを所定の値とする。そのステップ周波数はfs=|fout1−fout2|=|f1−f2|*Nであり、基準周波数源の周波数相対値である。従って、基準周波数frの絶対値に依存するPLL発振器10のループ帯域は、ステップ周波数と無関係に定めることができる。よって、PLL発振器10のループ帯域は、基準周波数の数分の1まで拡大することができ、多周波PLL発振器10の出力信号が所望の周波数へ達するまでのロックアップ時間を短縮しやすい。
【0021】
また、混合器17でミキシングアップによって所望周波数のミリ波信号を生成すると同時にPLLループの帰還信号をミリ波からマイクロ波へミキシングダウンすることで、分周器17の分周数を小さくでき、ループゲインKを大きくすることができる。さらに、周波数ステップと分周器が無関係であることから、分周数は小さくし、固定して分周器を構成する論理回路を簡単化が促進でき、分周による論理遅延時間の短縮ができる。
【0022】
本実施例では、基準周波数源11、12とPLL発振器10のミリ波の出力信号のコヒーレント性を維持しつつ、分周器19の分周数Nを少数化し、ループゲインKを稼ぐことによって、ループ帯域を上げてもPLL回路の周波数安定性を維持できる。即ちロックアップ時間を短くする。
実施形態2
図2は本発明による多周波PLL発振器の第2の実施形態の構成を示すブロック図である。この実施形態の多周波PLL発振器10は、実施形態1の固定基準周波数源18を、基準周波数源21、位相比較器22、低域通過フィルタ23、電圧制御発振器24、プログラマブル分周器25で構成したものである。図1の構成部分と実質的に同じ機能、構成部には図1の番号と同じ番号を付して、その詳細な説明は省く。
基準周波数源18は、位相比較器22の比較結果を低域通過フィルタ23で積分し、その積分された電圧に応じた電圧制御発振器24の出力周波数を得、その一部をPLLループの帰還信号をプログラマブル分周器25にて分周し、基準周波数源(発振器)21と位相比較を行ない、PLLの帰還制御を行う。
実施形態3
図3は本発明による多周波PLL発振器の第3の実施形態の構成を示すブロック図である。この実施形態の多周波PLL発振器10は、第2の実施形態のPLL発振器の基準周波数源18のうち、電圧制御発振器24の出力を基準周波数源27からの出力と混合器26で混合し、その一部をプログラマブル分周器25に加えるようにしたものである。図2の構成部分と実質的に同じ機能、構成部には図1の番号と同じ番号を付して、その詳細な説明は省く。本実施例は基準周波数源18の周波数の安定と、設定を容易にできる。
実施形態4
図4は本発明による多周波PLL発振器の第4の実施形態の構成を示すブロック図である。この実施形態の多周波PLL発振器10は、図2に示す実施形態と機能的には同じであるが、混合器17に入力する所望の発振周波数f3を得るために電圧制御発振器24の出力の周波数を逓倍する逓倍器28を搭載する。
図2の構成部分と実質的に同じ同じ機能、構成部には図1の番号と同じ番号を付して、その詳細な説明は省く。本実施形態では、発振器21の発振数を低く設定でき、固定基準発信源18の周波数の安定ができる。
実施形態5
図5は本発明による多周波PLL発振器の第5の実施形態の構成を示すブロック図である。この実施形態の多周波PLL発振器10は、実施形態3と機能的には同じであるが、PLL発振器回路10において、ミリ波出力信号と基準周波数源18の周波数コヒーレント性を確保するため、基準周波数源18内のPLL回路に用いる基準周波数frに、複数の基準周波数源11、12の1つを用いる。図3の構成部分と実質的に同じ同じ機能、構成部には図3の番号と同じ番号を付して、その詳細な説明は省く。本実施例は多周波PLL発振器を構成する発振器の数を低減できる。
実施形態6
図6は本発明による多周波PLL発振器の第6の実施形態の構成を示すブロック図である。本実施形態は、実施形態5の位相比較器14に選択的に加えられる2つの基準周波数源を基準周波数源11と、PLL回路50及びPLL回路60と、PLL回路50及び60の一方の出力を選択するスイッチ付き2分周器70とで構成したものである。
【0023】
PLL回路50及びPLL回路60は何れも基準周波数源11から単一の周波数を得るためのPLL回路であり、リファレンスデバイダ51、61、位相比較器52、62、低域通過フィルタ53、63、電圧制御発振器54、64、分周器55、65からなる。PLL回路50は、基準周波数frに基準周波数源11を用い、共通の発振器11の出力からリファレンスデバイダ51で100分の1の周波数を生成する。仮に発振器11の周波数が12MHzの場合、リファレンスデバイダ51では120kHzの周波数を生成する。この120kHzの基準周波数と分周器55の分周結果を位相比較器52に入力する。その比較結果を低域通過フィルタ53で積分し、電圧制御発振器54の周波数制御端子に入力する。その一部を分周器55で設定された分周数により電圧制御発振器の発振周波数を分周し、位相比較器52に帰還制御する。分周器55に設定された分周数が1000である場合にはPLL回路50から得られる発振周波数f1は120MHzとなる。
【0024】
PLL回路60は、基準周波数frに発振器11を用い、発振器11の出力からリファレンスデバイダ61で100分の1の周波数を生成する。仮に基発振器11の周波数が12MHzの場合、リファレンスデバイダ61では120kHzの周波数を生成する。この120kHzの基準周波数と分周器65の分周結果を位相比較器62に入力する。その比較結果を低域通過フィルタ63で積分し、電圧制御発振器64の周波数制御端子に入力する。その一部を分周器65で設定された分周数により電圧制御発振器64の発振周波数を分周し、位相比較器62に帰還制御する。分周器65に設定された分周数が1001である場合にはPLL回路60から得られる発振周波数f2は120.12MHzとなる。
【0025】
スイッチ付き2分周器70は、PLL回路50とPLL回路60から得られる120MHzと120.12MHzの2つの周波数を入力し、それらを選択的に2分周器70に加え60MHzもしくは60.06MHzを多周波PLL回路10の基準周波数frとしてPLLループに入力する。位相比較器14は基準周波数とPLLループの帰還信号である分周器19の出力信号を位相比較して、その結果を低域通過フィルタ15へ出力する。
【0026】
多周波PLL発振器10のロックアップ時間目標0.15μsに準じて低域通過フィルタ15は6MHzに設定すると、位相比較結果は積分され、その結果を電圧制御発振器16の周波数制御端子へ出力する。電圧制御発振器16は低域通過フィルタ(low Pass Filter:LPF)で積分された出力電圧に応じた周波数で発振する。基準周波数が60MHzの場合の発振周波数は38.4GHzとなり、基準周波数が60.06MHzの場合の発振周波数は38.4003GHzである。混合器17はPLL回路の出力信号となるミリ波帯出力と、PLLループの帰還信号となるマイクロ波帯以下の出力を得るため、混合器の両側波帯を利用する。
【0027】
電圧制御発振器16と第3の基準周波数源18の周波数和である上側波帯は76.5GHzと76.5003GHzのミリ波帯出力として利用し、周波数差である下側波帯は安価な分周器で処理できるマイクロ波帯出力として得られる300MHzと300.3MHzである。基準周波数源18は、混合器17において所望する周波数のミリ波出力信号へのミキシングアップと、PLLループの帰還信号となるマイクロ波帯信号へミキシングダウンの両方を得るため、PLL回路に所望するシステム仕様に応じた適格な発振周波数を出力するので、基準周波数源18の基準周波数は38.1GHzである。分周器19は、混合器17で得られた下側波帯をPLL基準周波数と等比になるよう分周する回路であり、その分周数は5であり、60MHzと60.06MHzの分周結果が位相比較器14に被比較信号として入力される。
【0028】
基準周波数源18は、図5の基準周波数源18と同じPLL回路である。
本実施形態は図1の基準周波数源11、12、18をすべてPLL回路で構成し、それぞれに用いる基準周波数を基準周波数源11で統一することにより、多周波PLL回路10がコヒーレント性の整ったPLL回路であると共に、2周波の基準周波数源の周波数f1及びf2がリファレンスデバイダ51、61、分周器55、65の分周数の設定値により自由に制御可能となり、基準周波数源18のプログラマブル分周器25の分周数を設定可能であることから、ミリ波の発振周波数とステップ周波数をプログラム的に制御できる。
実施形態7
図7は本発明による多周波PLL発振器の第7の実施形態を示す。本実施形態は実施形態6におけるリファレンスデバイダ51及び61を1個のリファレンスデバイダ51で構成したもので、他の構成部は部分は図6のものと実質的に同様である。
本実施形態も図1に示す多周波PLL発振器の複数の基準周波数源11、12、18を全てPLL回路で構成し、それぞれに用いる基準周波数を発振器11で統一することにより、多周波PLL回路10がコヒーレント性の整ったPLL回路であると共に、2周波の基準周波数源の周波数f1及びf2がリファレンスデバイダ51、61、分周器55、65の分周数の設定値により自由に制御可能となり、第3の基準周波数源18のプログラマブル分周器25の分周数を設定可能であることから、ミリ波の発振周波数とステップ周波数をプログラム的に制御できる。
実施形態8
図8は本発明による多周波PLL発振器の第8の実施形態を示す。本実施形態は実施形態7における多周波PLL発振器の出力foutを電圧制御発振器16の出力を逓倍器80介して取り出すように構成したもので、他の構成部は図7のものと実質的に同一部分については同じ番号を付して、説明を省く。
【0029】
PLL回路50は、基準周波数frに基準周波数源11を用い、基準周波数源11の出力からリファレンスデバイダ51で100分の1の周波数を生成する。仮に基準周波数源11の周波数が10MHzの場合、リファレンスデバイダ51では100kHzの周波数を生成する。この100kHzの基準周波数と分周器55の分周結果を位相比較器52に入力する。その比較結果を低域通過フィルタ53で積分し、電圧制御発振器54の周波数制御端子に入力する。その一部を分周器55で設定された分周数により電圧制御発振器の発振周波数を分周し、位相比較器52に帰還制御する。分周器55に設定された分周数が1200である場合には電圧制御発振器54から得られる発振周波数f1は120MHzとなる。
【0030】
また、リファレンスデバイダ51から得られる100kHzの基準周波数と分周器65の分周結果を位相比較器62に入力し、その比較結果を低域通過フィルタ63で積分し、電圧制御発振器64の周波数制御端子に入力する。その一部を分周器65で設定された分周数により電圧制御発振器64の発振周波数を分周し、位相比較器62に帰還制御する。分周器65に設定された分周数が1201である場合には電圧制御発振器64から得られる発振周波数f2は120.1MHzとなり、PLL回路50では、120MHzと120.1MHzの両方の発振周波数を生成する。
【0031】
スイッチ付き2分周器は、PLL回路50から得られる120MHzと120.1MHzの2つの周波数を入力し、それらを選択的に2分周器に加え60MHzもしくは60.5MHzを多周波PLL回路10の基準周波数frとしてPLLループに入力する。位相比較器14は基準周波数とPLLループの帰還信号である分周器19の出力信号を位相比較して、その結果を低域通過フィルタ15へ出力する。多周波PLL回路のロックアップ時間目標0.15μsに準じて低域通過フィルタ15は5MHzに設定すると、位相比較結果は積分され、その結果を電圧制御発振器16の周波数制御端子へ出力する。電圧制御発振器16は低域通過フィルタ16で積分された出力電圧に応じた周波数で発振する。基準周波数が60MHzの場合の発振周波数は38.3GHzとなり、基準周波数が60.05MHzの場合の発振周波数は38.30015GHzである。混合器17はPLLループの帰還信号となるマイクロ波帯以下の出力を得るため、混合器の下側波帯を利用し、安価な分周器で処理できるマイクロ波帯出力として得られる180MHzと180.15MHzである。基準周波数源18は、混合器17においてPLLループの帰還信号となるマイクロ波帯信号を得るため、PLL回路に所望するシステム仕様に応じた適格な発振周波数を出力するので、基準周波数源18の基準周波数は38.12GHzである。分周器19は、混合器17で得られた下側波帯をPLL基準周波数と等比になるよう分周する回路であり、その分周数Nは3であり、60MHzと60.06MHzの分周結果が位相比較器14に被比較信号として入力される。
【0032】
基準周波数源18は、第4のPLL回路であるが、位相比較器22の結果を低域通過フィルタ23で積分した後、その積分された電圧に応じた電圧制御発振器24の出力周波数を得、その一部をPLLループの帰還信号をプログラマブル分周器25にて分周し、基準周波数源11と位相比較を行ない、PLLの帰還制御を行う。最後に逓倍器80は、電圧制御発振器16の出力周波数を2倍して76.6GHzへ逓倍する。
【0033】
本実施形態も図1のPLL発振器の基準周波数源11、12、18を全てPLL回路で構成し、それぞれに用いる基準周波数を基準周波数源11で統一することにより、多周波PLL回路10がコヒーレント性の整ったPLL回路であると共に、2周波の基準周波数源の周波数f1及びf2がリファレンスデバイダ51、61、分周器55、65の分周数の設定値により自由に制御可能となり、基準周波数源18のプログラマブル分周器25の分周数を設定可能であることから、ミリ波の発振周波数とステップ周波数をプログラム的に制御できる。
実施形態9
図9は本発明のミリ波2周波CWレーダを搭載した自動車の一実施形態を示す図である。自動車29には本発明によるミリ波2周波PLL発振器をもつレーダモジュール38が自動車の前側(必要によっては後側にも)に設けられる。レーダモジュール38はデータ処理回路32を介してマイクロプロセッサ等の中央処理装置(CPU)35に結合される。中央処理装置30はレーダモジュール38で得た信号に基づき、被検出物体の位置情報あるいは速度情報を求め、アクティブ・クルーズ・コントローラ(ACC)30に加える。アクティブ・クルーズ・コントローラ30は、上記位置情報あるいは速度情報に基づき、必要によって、エンジン31、アクセル、ランプ36、方向指示器37、ブレーキ40等の制御を行うと共に、表示装置33に必要な情報を表示する。
図10は、上記自動車に搭載する2周波CWレーダのレーダモジュール38部及びデータ処理回路32の1実施例の構成を示すブロック図である。レーダモジュール38は本発明による2周波PLL発振器10と、2周波PLL発振器10により生成されたミリ波信号を電力増幅する電力増幅器41と、増幅されたミリ波信号を空間に放射する送信アンテナ42と、空間に放射された送信信号Rxが他の自動車等の被検体で反射された信号Txを受信する2つの受信アンテナ43、44と、受信アンテナ43、44から得られたミリ波信号を増幅するする低ノイズ増幅器45−1、45−2と、2周波PLL発振器10により生成されたミリ波信号と増幅器45−1、45−2のそれぞれの出力を混合する混合器46−1、46−2をもつ。混合器46からドップラー信号成分が抽出される。
【0034】
上記ドップラー信号は、A/D変換器47でディジタル信号に変換され、ディジタル信号処理回路48に加えられ、送信周波数f1、f2の切換え周期を利用して同期検波し、被検体の距離情報、速度情報に変換される。本実施例は、2周波を高速で切り換えて送信するダイプレックス方式ドプラーであって、距離情報R及び相対速度情報Vはそれぞれ次式で求められる。
【0035】
R=C・Δφ/(4πΔf)
V=C/2・fd1/f1 又はC/2・fd2/f2
ここで、Cは電波の伝搬速度、Δfは送信周波数差(ステップ周波数=f1−f2)、Δφはドップラー波の位相差、f1、f2は送信周波数、fd1、fd2はドップラー周波数である。また、2つの混合器46−1、46−1の出力の和差の値から被検出物の方位を求める。
ディジタル信号処理回路48はインターフェース回路49を介して、図9のアクティブ・クルーズ・コントローラ30と信号の授受を行う。A/D変換器47、信号処理回路48及びインターフェース回路49には電源56から電源が供給される。
以下本実施例における具体的数値例について述べる。レーザモジュール38の出力周波数をfout=76.5ギガヘルツ、出力周波数のステップ周波数分300kHz、ロックアップ時間は所望する0.15μsとする。基準周波数源1の出力周波数fr1、基準周波数源2の出力周波数fr2は、上記ステップ周波数又は上記ステップ周波数を分周器の分周数N(=5)で割った周波数fp(例えば60kHz)だけ異なる値に設定する。また、所望するロックアップ時間0.15μsの逆数からPLLループの自然角周波数ωnが設定され、周波数fr1、fr2及びfpは自然角周波数ωnより倍以上高い周波数60MHzに設定する。
【0036】
上記分周器の分周数Nを5にし、基準周波数源1の出力周波数fr1は60MHzと設定すれば、基準周波数源2の出力周波数fr2は自ずと60.06MHzとなる。
【0037】
また、2周波PLL発振器の出力周波数fout=76.5GHzとPLLループの被比較信号fp=60MHzを得るため、混合器の出力である上側帯波の周波数fmix_up、下側帯波の周波数fmix_downは、電圧制御発振器の周波数をfvco、固定発振器の周波数をfmixとすると、式(5)、(6)の関係をもつ。
fmix−up=fvco+fmix ・・・・(5)
fmix−down=fvco−fmix ・・・(6)
従って、fout=fmix−up=76.5GHz,fmix−down=300MHzの場合、
fvco=(fmix−up+fmix−down)/2 ・・・(7)
fvco=(76.5GHz+0.3GHz)/2=38.4GHz
fmix=(fmix−up−fmix−down)/2 ・・・(8)
fmix=(76.5GHz−0.3GHz)/2=38.1GHz
また、fout=fmix−up=76.5GHz,fmix−down=300.3MHzの場合
fvco’=(76.5003GHz+0.3003GHz)=38.4003GHz
fmix’=(76.5003GHz−0.3003GHz)=38.1GHz
のように、電圧制御発振器16の周波数は38.4GHzもしくは38.4003GHz、固定発振器18の周波数は38.1GHzに設定される。分周器19は周波数差信号である下側帯波の周波数fmix−downを5分周して60MHzあるいは60.06MHzを生成して位相比較器4へ位相比較信号fpとしてループバックする。
【0038】
上述のように、ループ帯域6MHzを維持して所望の周波数に到達するまでのロックアップ時間を0.15μs以下へ短縮可能とし、ステップ周波数を300kHzに設定可能な2周波CWレーダ発振器を使用する。
上記ミリ波2周波CWレーダは、自動車29に搭載され、動体もしくは静体の車や人等の障害物監視装置に有効である。システムS/Nが向上したミリ波レーダを移動体もしくは静体300に障害物監視装置として用いると、障害物を迂回しながら走行可能な自動運転制御の距離角度センサとして高度に機能する。2周波CWレーダ方式の特徴である最小検知距離分解能性能を最大限利用し、ある目標場所で所定位置に自立制御型で停止あるいは停車する場合の距離、角度センサとしても利用できる。
【0039】
【発明の効果】
上述のように、本発明によれば、短時間で周波数ステップを繰り返す、ステップ周波数300kHz程度でミリ波帯の出力周波数を得ることのできる多周波PLL発振器は、周波数ステップを分周器によらず基準周波数のスイッチにより実現して各々の基準周波数源の周波数差を利用し、混合器によって得られる周波数和差信号を多周波PLL回路の出力信号とPLLループのループ帰還信号として用い、分周器の分周数を少数固定化を行って、ループ帯域の拡大とループゲイン拡大を図り、PLL回路の安定性向上とロックアップ時間短縮を実現できる。
【0040】
下表は本発明の一実施例と図12に示した発振器において、分周器の分周数を少数固定化、ループ帯域の拡大とループゲイン拡大、ロックアップ時間短縮効果を示すものである。
【0041】
【表1】
上述のように、本発明の多周波PLL発信機は、ミリ波における高周波帯の発振器においてもPLL回路化を図ることにより、物理的な加工精度や外乱に伴う温度特性等の諸特性を制御可能となり、ミリ波の高周波出力信号周波数とステップ周波数を高精度に安定して設定可能となる。特に2周波CWレーダ方式を採用するミリ波レーダにおいて、短時間で周期的に周波数をステップする多周波CW発振器にPLL回路を実現し、出力信号の安定度増すことにより、検知距離や角度情報等のレーダ諸性能向上が期待され、安定性、高性能及びコスト低減が可能なレーダ装置を実現出来る。
【図面の簡単な説明】
【図1】本発明による多周波PLL発振器の第1の実施形態を示すブロック図である。
【図2】本発明による多周波PLL発振器の第2の実施形態を示すブロック図である。
【図3】本発明による多周波PLL発振器の第3の実施形態を示すブロック図である。
【図4】本発明による多周波PLL発振器の第4の実施形態を示すブロック図である。
【図5】本発明による多周波PLL発振器の第5の実施形態を示すブロック図である。
【図6】本発明による多周波PLL発振器の第6の実施形態を示すブロック図である。
【図7】本発明による多周波PLL発振器の第7の実施形態を示すブロック図である。
【図8】本発明による多周波PLL発振器の第8の実施形態を示すブロック図である。
【図9】本発明によるミリ波レーダ自動車に搭載した一実施の形態の構成を示す図である。
【図10】PLL発振器の原理的構成を示すブロック図である。
【図11】PLL発振器の原理的構成を示すブロック図である。
【図12】公知のPLL発振器の回路の構成を示すブロック図である。
【符号の説明】
1,14,22,52,62:位相比較器、
2,23,15,53,63:低域通過フィルタ、
3,16,24,54,64:電圧制御発振器、4,19,25:分周器、
10:多周波PLL発振器、 11,12:基準周波数源、 13:スイッチ、
17,26,82:混合器、18、21,27:固定基準周波数源、
25,55,65:プログラマブル・デバイダ、26,46:混合器
28:逓倍器、30:アクティブ・クルーズ・コントローラ(ACC),
31:エンジン、32:データ処理回路、33:表示装置、38:レーダモジュール、35:中央処理装置(CPU)、 36:ランプ、 37:方向指示器、
40:ブレーキ、41:電力増幅器、42,43,44,:アンテナ、
45:低歪み増幅器、46:混合器、7:A/D変換器、
48:ディジタル信号処理回路、49:インターフェース回路、
50,60:PLL型基準周波数源、51,61:リファレンス・デバイダ、
56:電源:57,58,:帯域通過フィルタ、59:混合器、
70:スイッチ付き2分周器。
Claims (12)
- 一定のステップ周波数をもつ複数の周波数の発振出力行う発振器であって、複数の基準周波数源と、上記複数の基準周波数源の出力を選択し基準周波数の信号を得るスイッチと、上記スイッチで選択された基準周波数源の信号を基準周波数とするデジタルPLLによる周波数シンセサイザとを有し、上記周波数シンセサイザが上記複数の基準周波数源のそれぞれに対応した周波数の発振出力を発生するように構成されていることを特徴とする多周波PLL発振器。
- 請求項1記載の多周波PLL発振器において、上記周波数シンセサイザが分周器の出力位相と上記スイッチで選択された基準周波数源の信号の位相とを比較する位相比較器と、上記位相比較器の出力により制御される電圧制御発振器と、上記電圧制御発振器の出力と他の固定周波数の固定基準周波数源の出力とを混合する混合器と、上記混合器の上側波帯出力である周波数和信号を多周波PLL発振器の出力として出力する出力部と、上記混合器の下側波帯出力である周波数差信号を上記分周器に入力する帰還部とを有することを特徴とする多周波PLL発振器。
- 請求項2記載の多周波PLL発振器において、上記複数の基準周波数源の周波数の差が上記ステップ周波数を上記分周器の分周数で割った周波数に等しいことを特徴とする多周波PLL発振器。
- 請求項1、2又は3記載の多周波PLL発振器において、上記スイッチが上記複数の基準周波数源の出力を一定時間間隔で選択することを特徴とする多周波PLL発振器。
- 請求項1、2、3又は4記載の多周波PLL発振器において、前記複数の基準周波数源及び固定基準周波数源の少なくとも1つはPLL回路をもつ発振器であること特徴とする多周波PLL発振器。
- 請求項1、2、3又は4記載の多周波PLL発振器において、前記固定基準周波数源は第1の発振器と、第1の電圧制御発振器の出力を分周する第1の分周器と、上記第1の分周器の出力と上記第1の発振器の出力との位相を比較する第1の位相比較器と、上記位相比較器の出力を積分する低域通過フィルタとを含んでなること特徴とする多周波PLL発振器。
- 請求項6記載の多周波PLL発振器において、上記第1の電圧制御発振器と上記第1の分周器との間に上記第1の電圧制御発振器の出力と第2の発振器の出力とを混合する第1の混合器が設けられていること特徴とする多周波PLL発振器。
- 請求項6記載の多周波PLL発振器において、上記第1の電圧制御発振器と上記混合器との間に上記第1の電圧制御発振器の出力の周波数を逓倍する逓倍器が設けられたこと特徴とする多周波PLL発振器。
- 請求項6、7又は8記載の多周波PLL発振器において、上記複数の基準周波数源の1つと上記第1の電圧制御発振器とが共用されること特徴とする多周波PLL発振器。
- 請求項1、2、3又は4記載の多周波PLL発振器において、前記複数の基準周波数源が第1の発振器と、上記第1の発振器の出力を分割するリファレンスリバイダと上記リファレンスリバイダにより分割された複数の信号を基準周波数とする複数のPLL回路とをもつ発振回路で構成され、上記基準周波数源が上記第1の発振器の出力の周波数を基準周波数とするPLL回路をもつ発振回路で構成されていること特徴とする多周波PLL発振器。
- 請求項1ないし10のいずれか一つの多周波PLL発振器と、上記多周波PLL発振器の発振出力のミリ波信号を空間に放射する送信アンテナと、上記放射されたミリ波信号が被検体で反射された信号を受信する受信アンテナと、上記受信アンテナから得られたミリ波信号と上記多周波PLL発振器の出力とを混合するミクサと、上記ミクサの出力を処理し、上記被検体の位置情報又は速度情報を検出する信号処理回路とをもつことを特徴とするミリ波多周波CWレーダ。
- 請求項11記載のミリ波多周波CWレーダを搭載したことを特徴とする自動車。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206718A JP4164301B2 (ja) | 2002-07-16 | 2002-07-16 | 多周波pll発振器及びそれを用いた多周波cwレーダ |
US10/222,829 US6747488B2 (en) | 2002-07-16 | 2002-08-19 | Multiple PLL oscillator and multiple CW radar used therefore |
EP02019037A EP1383244B1 (en) | 2002-07-16 | 2002-08-27 | Multiple PLL oscillator and multiple CW radar using such an oscillator |
DE60202673T DE60202673T2 (de) | 2002-07-16 | 2002-08-27 | Oszillator mit mehreren Phasenregelschleifen und Mehrfachwellen-CW-Radar mit einem solchen Oszillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206718A JP4164301B2 (ja) | 2002-07-16 | 2002-07-16 | 多周波pll発振器及びそれを用いた多周波cwレーダ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004056172A true JP2004056172A (ja) | 2004-02-19 |
JP2004056172A5 JP2004056172A5 (ja) | 2005-09-29 |
JP4164301B2 JP4164301B2 (ja) | 2008-10-15 |
Family
ID=29774605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002206718A Expired - Fee Related JP4164301B2 (ja) | 2002-07-16 | 2002-07-16 | 多周波pll発振器及びそれを用いた多周波cwレーダ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6747488B2 (ja) |
EP (1) | EP1383244B1 (ja) |
JP (1) | JP4164301B2 (ja) |
DE (1) | DE60202673T2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100838376B1 (ko) * | 2006-08-24 | 2008-06-13 | 주식회사 하이닉스반도체 | 전원전압 변동에 대비한 디엘엘장치. |
WO2009028010A1 (ja) * | 2007-08-28 | 2009-03-05 | Fujitsu Limited | 位相同期発振器及びそれを備えたレーダ装置 |
JP2010541320A (ja) * | 2007-09-21 | 2010-12-24 | クゥアルコム・インコーポレイテッド | 調整可能な周波数を備える信号発生器 |
US8385474B2 (en) | 2007-09-21 | 2013-02-26 | Qualcomm Incorporated | Signal generator with adjustable frequency |
JP2013510295A (ja) * | 2009-11-05 | 2013-03-21 | ハネウェル・インターナショナル・インコーポレーテッド | デジタル制御されたuwbミリメートル波レーダー |
US8446976B2 (en) | 2007-09-21 | 2013-05-21 | Qualcomm Incorporated | Signal generator with adjustable phase |
JP2013541869A (ja) * | 2010-08-22 | 2013-11-14 | クローネ メステヒニーク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 広帯域の周波数ランプを形成する高周波出力信号を発生させるための回路装置 |
KR101757445B1 (ko) * | 2016-08-02 | 2017-07-12 | 삼영쎌레트라(주) | 주파수 합성 장치 및 이의 주파수 합성 방법 |
JP2020504936A (ja) * | 2016-12-19 | 2020-02-13 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | 無線デバイスの送受信機用の基準水晶発振器を切り替えるためのシステム及び方法 |
KR102090016B1 (ko) * | 2018-11-23 | 2020-03-17 | 황성공업 주식회사 | 물체 접근 감지 장치, 이를 이용한 물체 접근 감지 방법 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004006478A1 (en) * | 2002-07-08 | 2004-01-15 | Globespanvirata Incorporated | System and method for providing network timing recovery |
US7406118B2 (en) * | 2003-09-11 | 2008-07-29 | Xilinx, Inc. | Programmable logic device including programmable multi-gigabit transceivers |
US8190162B2 (en) * | 2003-09-15 | 2012-05-29 | Broadcom Corporation | Radar detection circuit for a WLAN transceiver |
US7460052B2 (en) * | 2004-01-20 | 2008-12-02 | Bae Systems Information And Electronic Systems Integration Inc. | Multiple frequency through-the-wall motion detection and ranging using a difference-based estimation technique |
US7747237B2 (en) * | 2004-04-09 | 2010-06-29 | Skyworks Solutions, Inc. | High agility frequency synthesizer phase-locked loop |
US20060001494A1 (en) * | 2004-07-02 | 2006-01-05 | Bruno Garlepp | Cascaded locked-loop circuits deriving high-frequency, low noise clock signals from a jittery, low-frequency reference |
US20060280270A1 (en) * | 2005-05-26 | 2006-12-14 | Brima Ibrahim | Method and system for FM communication |
WO2007015210A1 (en) * | 2005-08-02 | 2007-02-08 | Rf Magic, Inc. | Offset signal phasing for a multiple frequency source system |
US8562526B2 (en) | 2006-06-01 | 2013-10-22 | Resmed Sensor Technologies Limited | Apparatus, system, and method for monitoring physiological signs |
JP5628520B2 (ja) * | 2006-11-01 | 2014-11-19 | レスメッド センサー テクノロジーズ リミテッド | 心肺パラメータモニタ用システム |
CN101105526B (zh) * | 2007-07-11 | 2011-03-16 | 哈尔滨工程大学 | 基于信号的实时跟踪本振装置 |
FR2933204A1 (fr) * | 2008-06-26 | 2010-01-01 | Peugeot Citroen Automobiles Sa | Systeme d'analyse d'un environnement, notamment de vehicule automobile, au moyen d'ondes radioelectriques, et dispositif d'emission/reception associe |
US9526429B2 (en) | 2009-02-06 | 2016-12-27 | Resmed Sensor Technologies Limited | Apparatus, system and method for chronic disease monitoring |
CN101866018B (zh) * | 2010-05-27 | 2012-09-05 | 中国科学院上海微系统与信息技术研究所 | 一种用于毫米波全息成像安检系统的射频收发前端 |
CN102324932B (zh) * | 2011-09-13 | 2013-06-12 | 海能达通信股份有限公司 | 射频合成器和收发机 |
KR101228867B1 (ko) | 2012-03-30 | 2013-02-01 | 삼성탈레스 주식회사 | 저 위상잡음 특성을 갖는 주파수 합성기 |
JP6102346B2 (ja) * | 2013-03-01 | 2017-03-29 | 富士通株式会社 | 電子回路、レーダ装置、及びレーダ装置の自己診断方法 |
EP2818887A1 (en) * | 2013-06-26 | 2014-12-31 | Nxp B.V. | A radar transceiver |
DE102014210521A1 (de) * | 2014-06-03 | 2015-12-03 | Continental Teves Ag & Co. Ohg | Jitterkompensation im Taktgenerator eines Drehratensensors |
CN105022056B (zh) * | 2015-07-01 | 2018-01-23 | 宁波古森电子有限公司 | 一种基于光纤通信的船用数字雷达系统及其信号传输方法 |
EP3190708B1 (en) * | 2016-01-07 | 2020-05-06 | Sdrf Eurl | Multiloop pll structure for generating an accurate and stable frequency over a wide range of frequencies |
US10411085B2 (en) * | 2016-12-29 | 2019-09-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and a method for fabricating the same |
DE102018121416A1 (de) * | 2018-09-03 | 2020-03-05 | Infineon Technologies Ag | Radar-transmitter mit regelung der ausgangsphase |
US11349520B2 (en) | 2019-04-21 | 2022-05-31 | Siklu Communication ltd. | Generation of millimeter-wave frequencies for microwave systems |
KR102313317B1 (ko) * | 2019-12-17 | 2021-10-18 | 광운대학교 산학협력단 | 다수의 피엘엘을 이용한 에프엠씨더불유 레이다 송수신 장치 |
CN114978156B (zh) * | 2022-06-28 | 2023-05-05 | 成都西科微波通讯有限公司 | 一种细步进频率实现方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2738420A1 (fr) | 1980-01-17 | 1997-03-07 | Dassault Electronique | Procede et dispositif d'obtention d'un signal electrique de frequence variable lineairement dans une large plage |
GB2098419A (en) | 1981-05-07 | 1982-11-17 | Racal Res Ltd | Electrical frequency adjusting arrangements |
DE69529729D1 (de) * | 1994-12-13 | 2003-04-03 | Hughes Electronics Corp | Synthetisierer hoher Präzision sowie niedrigen Phasenrauschens, mit Vektormodulator |
JPH0964734A (ja) | 1995-08-21 | 1997-03-07 | Sony Corp | Pll回路および受信機 |
US6115586A (en) * | 1997-05-30 | 2000-09-05 | Integrated Circuit Systems, Inc. | Multiple loop radio frequency synthesizer |
-
2002
- 2002-07-16 JP JP2002206718A patent/JP4164301B2/ja not_active Expired - Fee Related
- 2002-08-19 US US10/222,829 patent/US6747488B2/en not_active Expired - Fee Related
- 2002-08-27 EP EP02019037A patent/EP1383244B1/en not_active Expired - Fee Related
- 2002-08-27 DE DE60202673T patent/DE60202673T2/de not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7573308B2 (en) | 2006-08-24 | 2009-08-11 | Hynix Semiconductor, Inc. | Delay locked loop circuit for preventing malfunction caused by change of power supply voltage |
KR100838376B1 (ko) * | 2006-08-24 | 2008-06-13 | 주식회사 하이닉스반도체 | 전원전압 변동에 대비한 디엘엘장치. |
WO2009028010A1 (ja) * | 2007-08-28 | 2009-03-05 | Fujitsu Limited | 位相同期発振器及びそれを備えたレーダ装置 |
JPWO2009028010A1 (ja) * | 2007-08-28 | 2010-11-25 | 富士通株式会社 | 位相同期発振器及びそれを備えたレーダ装置 |
JP4689754B2 (ja) * | 2007-08-28 | 2011-05-25 | 富士通株式会社 | 位相同期発振器及びそれを備えたレーダ装置 |
US8004327B2 (en) | 2007-08-28 | 2011-08-23 | Fujitsu Limited | Phase locked oscillator and radar unit having the same |
US8446976B2 (en) | 2007-09-21 | 2013-05-21 | Qualcomm Incorporated | Signal generator with adjustable phase |
JP2010541320A (ja) * | 2007-09-21 | 2010-12-24 | クゥアルコム・インコーポレイテッド | 調整可能な周波数を備える信号発生器 |
US8385474B2 (en) | 2007-09-21 | 2013-02-26 | Qualcomm Incorporated | Signal generator with adjustable frequency |
JP2013510295A (ja) * | 2009-11-05 | 2013-03-21 | ハネウェル・インターナショナル・インコーポレーテッド | デジタル制御されたuwbミリメートル波レーダー |
JP2013541869A (ja) * | 2010-08-22 | 2013-11-14 | クローネ メステヒニーク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 広帯域の周波数ランプを形成する高周波出力信号を発生させるための回路装置 |
KR101757445B1 (ko) * | 2016-08-02 | 2017-07-12 | 삼영쎌레트라(주) | 주파수 합성 장치 및 이의 주파수 합성 방법 |
JP2020504936A (ja) * | 2016-12-19 | 2020-02-13 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | 無線デバイスの送受信機用の基準水晶発振器を切り替えるためのシステム及び方法 |
US10784902B2 (en) | 2016-12-19 | 2020-09-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Systems and methods for switching reference crystal oscillators for a transceiver of a wireless device |
JP6992069B2 (ja) | 2016-12-19 | 2022-01-13 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | 無線デバイスの送受信機用の基準水晶発振器を切り替えるためのシステム及び方法 |
US11476877B2 (en) | 2016-12-19 | 2022-10-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Systems and methods for switching reference crystal oscillators for a transceiver of a wireless device |
KR102090016B1 (ko) * | 2018-11-23 | 2020-03-17 | 황성공업 주식회사 | 물체 접근 감지 장치, 이를 이용한 물체 접근 감지 방법 |
WO2020105769A1 (ko) * | 2018-11-23 | 2020-05-28 | 황성공업 주식회사 | 물체 접근 감지 장치, 이를 이용한 물체 접근 감지 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP1383244A1 (en) | 2004-01-21 |
EP1383244B1 (en) | 2005-01-19 |
US20040012447A1 (en) | 2004-01-22 |
US6747488B2 (en) | 2004-06-08 |
DE60202673T2 (de) | 2005-12-22 |
JP4164301B2 (ja) | 2008-10-15 |
DE60202673D1 (de) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4164301B2 (ja) | 多周波pll発振器及びそれを用いた多周波cwレーダ | |
CN106574967B (zh) | 在雷达中用于使振荡器信号同步的回送技术 | |
KR101716546B1 (ko) | 무선 주파수 시스템을 위한 시스템 및 방법 | |
JP6263906B2 (ja) | 電子回路および制御方法 | |
US10763783B2 (en) | Bandwidth adjustment in a phase-locked loop of a local oscillator | |
JP2003028951A (ja) | レーダ装置 | |
JP2010101890A (ja) | マイクロ波およびミリメートル波レーダセンサ | |
JP5814573B2 (ja) | 受信機 | |
CN109000759B (zh) | 包括锁相环的雷达料位测量装置及其用途和操作方法 | |
JP3725864B2 (ja) | 発振器信号の生成装置 | |
JP2021021576A (ja) | レーダ装置 | |
EP1462818A1 (en) | Gain control for single antenna FM-CW radar | |
Milovanović | On fundamental operating principles and range-doppler estimation in monolithic frequency-modulated continuous-wave radar sensors | |
JPH0519045A (ja) | Fmレーダー | |
JP7326730B2 (ja) | 距離速度測定装置 | |
JP2004286555A (ja) | 送受信共用fm−cwレーダ装置 | |
US11223364B2 (en) | Phase-locked loop circuitry and method to prevent fractional N spurious outputs in radar phase-locked loop | |
JP3153816U (ja) | Fm−cwレーダ装置 | |
JP2013205101A (ja) | 無線端末距離測定システム、距離測定装置 | |
US20230216510A1 (en) | Dual mode phase looked loop (pll) for frequency-modulated continuous wave (fmcw) radar | |
JP2004198306A (ja) | 測距装置 | |
US11846720B2 (en) | Frequency sweep circuit and radar device | |
JPH11125669A (ja) | パルスレーダ送受信機 | |
JP3205847B2 (ja) | スペクトラム拡散方式を用いたレーダ装置 | |
JP2022136599A (ja) | Fm-cwレーダ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |