JP2004047941A - 半導体装置の製造方法及び半導体装置並びに半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体装置並びに半導体製造装置 Download PDF

Info

Publication number
JP2004047941A
JP2004047941A JP2003060269A JP2003060269A JP2004047941A JP 2004047941 A JP2004047941 A JP 2004047941A JP 2003060269 A JP2003060269 A JP 2003060269A JP 2003060269 A JP2003060269 A JP 2003060269A JP 2004047941 A JP2004047941 A JP 2004047941A
Authority
JP
Japan
Prior art keywords
semiconductor device
holes
wafer
solder
molten metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003060269A
Other languages
English (en)
Inventor
Yoshihide Nishiyama
西山 佳秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003060269A priority Critical patent/JP2004047941A/ja
Publication of JP2004047941A publication Critical patent/JP2004047941A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】製造工程の簡素化を図ることができるとともに、端子電極の形成を確実に行うことができるようにする。
【解決手段】半導体装置であるウェハ10の複数の貫通孔11に支持部材30の案内ピン31を挿通させ、ウェハ10に溶融した半田40を塗布し、案内ピン31を複数の貫通孔11の外部近傍まで引出し、スキージ50により半田40をかきとり、支持部材30をさらに下降させ、各々の案内ピン31の先端を貫通孔11の近傍から遠ざけた後、固定冶具20,21を緩めてウェハ10を取出し、さらにそのウェハ10を冷却することで、ウェハ10の各々の貫通孔11に端子電極41を形成するようにする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、積層すべき半導体装置への端子電極形成を行う半導体装置の製造方法及び半導体装置並びに半導体製造装置に関する。
【0002】
【従来の技術】
半導体装置であるウェハを積層する場合、上下のウェハ間が導通されるように複数の端子電極が形成されるようになっている。その場合、たとえば図4(a)に示すように、Si等のウェハ1にレーザビーム等によって複数の孔2が形成されると、図4(b)に示すように、その孔2の内壁及びその開口縁部を覆うように、絶縁材又は金属材よりなる層3が蒸着等によって形成される。ここで、複数の孔2は、ウェハ1の厚み方向の途中まで形成される。次いで、図4(c)に示すように、その層3の内側にメッキ等によって端子電極であるたとえば銅ポスト4が形成された後、図4(d)に示すように、ウェハ1の反対側の面に対し研削やエッチングが行われ、銅ポスト4の先端が露出される。このようにして形成された銅ポスト4を接続することで、ウェハ1が積層される。
【0003】
【発明が解決しようとする課題】
ところで、上述した端子電極である銅ポスト4の形成方法では、ウェハ1に形成された孔2への層3の形成工程と、その層3の内側へのメッキ等による銅ポスト4の形成工程と、ウェハ1の反対側の面に対し研削やエッチングを行って、銅ポスト4の先端を露出させる工程とが必要となるため、その製造工程が多くなってしまう。
【0004】
また、ウェハ1に形成される複数の孔2が極めて小さいために、層3の内側にメッキによって銅ポスト4を形成する場合、その層3の内側への銅材料の充填が不完全となるおそれがある。
【0005】
本発明は、このような状況に鑑みてなされたものであり、製造工程の簡素化を図ることができるとともに、端子電極の形成を確実に行うことができる半導体装置の製造方法及び半導体装置並びに半導体製造装置を提供することができるようにするものである。
【0006】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体装置の複数の貫通孔に案内ピンを挿通させる工程と、半導体装置に溶融金属を塗布する工程と、案内ピンを複数の貫通孔から引出して溶融金属を複数の貫通孔内部に引込む工程とを有することを特徴とする。
【0007】
また、本発明の半導体装置の製造方法は、案内ピンを複数の貫通孔から引出した後、スキージによって半導体装置に塗布された溶融金属を除外する工程と、溶融金属の除外された半導体装置を冷却する工程とを有するようにすることができる。
【0008】
また、本発明の半導体装置の製造方法は、案内ピンを貫通孔から引出すとき、案内ピンの先端を貫通孔の外部近傍までとするとともに、スキージによって半導体装置に塗布された溶融金属を除外する工程を有するようにすることができる。
【0009】
本発明の半導体装置は、複数の貫通孔と、複数の貫通孔に溶融金属が引込まれて固化された複数の端子電極とを備えることを特徴とする。
【0010】
また、本発明の半導体装置は、貫通孔は、矩形状、台形状、多角形状、楕円形状の何れかに形成されているようにすることができる。
【0011】
本発明の半導体製造装置は、半導体装置の複数の貫通孔に対応させた複数の案内ピンと、複数の案内ピンを複数の貫通孔に対して挿抜させる支持部材と、半導体装置を保持固定する固定冶具とを備えることを特徴とする。
【0012】
また、本発明の半導体製造装置は、複数の案内ピンは、溶融金属と反応して合金化されない材質よりなるものであるようにすることができる。
【0013】
また、本発明の半導体製造装置は、複数の案内ピンは、その表面全体にメッシュ加工が施された形状、T字形状、その先端の半田ぬれ性を高めるようにした形状の何れかであるようにすることができる。
【0014】
また、本発明の半導体製造装置は、半田に、鉛フリー半田を用いることができる。
【0015】
本発明の半導体装置の製造方法及び半導体装置並びに半導体製造装置は、半導体装置の複数の貫通孔に案内ピンを挿通させ、半導体装置に溶融金属を塗布し、案内ピンを複数の貫通孔から引出して溶融金属を複数の貫通孔内部に引込むようにする。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【0017】
図1は、本発明の半導体装置の製造方法の一実施の形態を示す図、図2は、図1の案内ピンの構成を説明するための図、図3は、図1の貫通孔の構成を説明するための図である。
【0018】
半導体装置を製造する場合には、図1に示すような半導体製造装置を用いることができる。すなわち、半導体製造装置は、複数の案内ピン31を有する支持部材30と、固定冶具20,21とを備えている。支持部材30は、上下方向に移動自在とされている。複数の案内ピン31の間隔は、半導体装置であるウェハ10の矩形状の貫通孔11に合せられている。固定冶具20,21は、水平方向に移動自在とされ、ウェハ10を固定保持する。
【0019】
次に、半導体装置の製造方法について説明する。
【0020】
まず、図1(a)に示すように、ウェハ10を支持部材30にセットする。このとき、支持部材30に設けられている各々の案内ピン31をウェハ10の貫通孔11に挿通させた後、固定冶具20,21を矢印方向に移動させてウェハ10を固定保持させる。
【0021】
次いで、ウェハ10上に溶融した半田40を塗布する。ここで半田40の溶融温度は、180℃〜240℃程度である。半田40を塗布した後、図1(b)に示すように、各々の案内ピン31の先端が貫通孔11の下方近くまでくるように支持部材30を下降させる。このとき、各々の案内ピン31の移動によってウェハ10上に塗布された溶融状態にある半田40が各々の貫通孔11内部に引込まれて充填される。
【0022】
次いで、図1(c)に示すように、スキージ50によってウェハ10上に塗布された溶融状態にある半田40をかきとる。スキージ50による半田40のかきとりを終えた後、図1(d)に示すように、支持部材30をさらに下降させ、各々の案内ピン31の先端を貫通孔11の近傍から遠ざける。次いで、固定冶具20,21を各々矢印方向に移動させた後、ウェハ10を取出す。その後、ウェハ10を冷却することで、ウェハ10の各々の貫通孔11に固化された端子電極41が形成される。
【0023】
なお、図1(c)に示したスキージ50によるウェハ10上に塗布された半田40のかきとりは、図1(d)での支持部材30をさらに下降させた後に行うようにしてもよい。
【0024】
ここで、各々の案内ピン31は、溶融金属である半田40と反応して合金化されないような材質が好ましく、たとえばステンレスとすることができる。また、各々の案内ピン31は、溶融状態にある半田40を各々の貫通孔11内部に引込みやすくすることが好ましく、たとえば図2(a)に示すように、その表面全体にメッシュ加工を施したものとしてもよい。また、各々の案内ピン31は、図2(b),(c)に示すようにその先端31a,31bを矩形状又は湾曲状としたT字形状としてもよい。また、各々の案内ピン31は、図2(d)に示すように、その先端31cの半田ぬれ性を高めるようにしてもよい。また、図2(a)〜(d)の構成を適宜組合わせるようにしてもよい。
【0025】
また、ウェハ10の各々の貫通孔11は、その内部に半田40が引込まれやすい形状が好ましく、上述した矩形状に限らず、たとえば図3(a)に示すように、台形状とした貫通孔11aとしてもよい。また、図3(b)に示すように、六角形状の貫通孔11bとしてもよい。また、六角形状以外の多角形状としてもよい。また、図3(c)に示すように、楕円形状の貫通孔11cとしてもよい。
【0026】
このように、本実施の形態では、半導体装置であるウェハ10の複数の貫通孔11に支持部材30の案内ピン31を挿通させ、ウェハ10に溶融した半田40を塗布し、案内ピン31を複数の貫通孔11の外部近傍まで引出し、スキージ50により半田40をかきとり、支持部材30をさらに下降させ、各々の案内ピン31の先端を貫通孔11の近傍から遠ざけた後、固定冶具20,21を緩めてウェハ10を取出し、さらにそのウェハ10を冷却することで、ウェハ10の各々の貫通孔11に端子電極41を形成するようにした。
【0027】
これにより、本実施の形態では、主として複数の貫通孔11内部への半田40の引込みと、余分な半田40の除外とによってウェハ10への端子電極41の形成が行われるので、製造工程の簡素化を図ることができる。また、複数の貫通孔11内部への半田40の引込みを、それぞれの貫通孔11に合わせた案内ピン31によって行うようにしているので、端子電極41の形成を確実に行うことができる。
【0028】
上記実施形態では、溶融金属を、半田40としているが、半田として、鉛を含まないハンダ(一般に、鉛フリーハンダという)を使用してもよい。鉛フリーハンダとして、スズー銀(Sn−Ag)系、スズ−ビスマス(Sn−Bi)系、スズ−亜鉛(Sn−Zn)系、あるいはスズ−銅(Sn−Cu)系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも1つを添加してもよい。
【0029】
【発明の効果】
以上の如く本発明に係る半導体装置の製造方法及び半導体装置並びに半導体製造装置によれば、半導体装置の複数の貫通孔に案内ピンを挿通させ、半導体装置に溶融金属を塗布し、案内ピンを複数の貫通孔から引出して溶融金属を複数の貫通孔内部に引込むようにしたので、製造工程の簡素化を図ることができるとともに、端子電極の形成を確実に行うことができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の一実施の形態を示す図である。
【図2】図1の案内ピンの構成を説明するための図である。
【図3】図1の貫通孔の構成を説明するための図である。
【図4】従来の半導体装置の製造方法の一例を説明するための図である。
【符号の説明】
10 ウェハ
11,11a〜11c 貫通孔
20,21 固定冶具
30 支持部材
31 案内ピン
40 半田
41 端子電極
50 スキージ

Claims (9)

  1. 半導体装置の複数の貫通孔に案内ピンを挿通させる工程と、
    前記半導体装置に溶融金属を塗布する工程と、
    前記案内ピンを前記複数の貫通孔から引出して前記溶融金属を前記複数の貫通孔内部に引込む工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記案内ピンを前記複数の貫通孔から引出した後、スキージによって前記半導体装置に塗布された前記溶融金属を除外する工程と、
    前記溶融金属の除外された前記半導体装置を冷却する工程と、
    を有することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記案内ピンを前記貫通孔から引出すとき、前記案内ピンの先端を前記貫通孔の外部近傍までとするとともに、スキージによって前記半導体装置に塗布された前記溶融金属を除外する工程を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 複数の貫通孔と、
    前記複数の貫通孔に溶融金属が引込まれて固化された複数の端子電極とを備える、
    ことを特徴とする半導体装置。
  5. 前記貫通孔は、矩形状、台形状、多角形状、楕円形状の何れかに形成されていることを特徴とする請求項4に記載の半導体装置。
  6. 半導体装置の複数の貫通孔に対応させた複数の案内ピンと、
    前記複数の案内ピンを前記複数の貫通孔に対して挿抜させる支持部材と、
    前記半導体装置を保持固定する固定冶具とを備える
    ことを特徴とする半導体製造装置。
  7. 前記複数の案内ピンは、溶融金属と反応して合金化されない材質よりなるものであることを特徴とする請求項6に記載の半導体製造装置。
  8. 前記複数の案内ピンは、その表面全体にメッシュ加工が施された形状、T字形状、その先端の半田ぬれ性を高めるようにした形状の何れかであることを特徴とする請求項6又は7に記載の半導体製造装置。
  9. 前記半田に、半田または鉛フリー半田を用いたことを特徴とする請求項8に記載の半導体製造装置。
JP2003060269A 2002-05-20 2003-03-06 半導体装置の製造方法及び半導体装置並びに半導体製造装置 Withdrawn JP2004047941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003060269A JP2004047941A (ja) 2002-05-20 2003-03-06 半導体装置の製造方法及び半導体装置並びに半導体製造装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002145155 2002-05-20
JP2003060269A JP2004047941A (ja) 2002-05-20 2003-03-06 半導体装置の製造方法及び半導体装置並びに半導体製造装置

Publications (1)

Publication Number Publication Date
JP2004047941A true JP2004047941A (ja) 2004-02-12

Family

ID=31719560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003060269A Withdrawn JP2004047941A (ja) 2002-05-20 2003-03-06 半導体装置の製造方法及び半導体装置並びに半導体製造装置

Country Status (1)

Country Link
JP (1) JP2004047941A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4637966B1 (ja) * 2010-02-15 2011-02-23 有限会社ナプラ 電子デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4637966B1 (ja) * 2010-02-15 2011-02-23 有限会社ナプラ 電子デバイスの製造方法
JP2011166066A (ja) * 2010-02-15 2011-08-25 Napura:Kk 電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
DE10164494B9 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
US6469394B1 (en) Conductive interconnect structures and methods for forming conductive interconnect structures
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
US8084191B2 (en) Thermoelectric module and manufacturing method for same
JP3556922B2 (ja) バンプ形成方法
JP2005322915A (ja) 構成要素の表面実装アタッチメント
Yu et al. Electrochemical migration of lead free solder joints
EP1916712A2 (en) Method for mounting electronic component on substrate and method for forming solder surface
WO2004034521A1 (ja) コネクタ用コンタクト及びはんだ付けされる部品の製造方法
JP4120324B2 (ja) ボール電極形成方法
JP2004047941A (ja) 半導体装置の製造方法及び半導体装置並びに半導体製造装置
TW201428861A (zh) 在扁平包裝之無引線的微電子封裝上之可濕性引線端點
US20070111527A1 (en) Method For Producing And Cleaning Surface-Mountable Bases With External Contacts
US20170186723A1 (en) Trace Design for Bump-on-Trace (BOT) Assembly
JP4937623B2 (ja) 半導体装置の製造方法
WO2020213133A1 (ja) 半導体装置
JP2006114571A (ja) 半導体装置およびこれを実装した電子機器
JP4155574B2 (ja) 半導体素子の実装装置および電子部品
TW201923920A (zh) 核柱的安裝方法
JP4933849B2 (ja) 圧入型シリンダータイプ圧電振動子の気密端子、圧入型シリンダータイプ圧電振動子及び気密端子の製造方法
JP3951050B2 (ja) 半導体装置の製造方法
JP2004315941A (ja) 半田付け用端子の製造方法
JP2007142255A (ja) 回路基板の製造方法
JP2015198193A (ja) はんだバンプ用めっき方法及びバンプ電極の製造方法
JP6131633B2 (ja) 半導体装置用回路基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509