JP2004023599A - 分周回路 - Google Patents
分周回路 Download PDFInfo
- Publication number
- JP2004023599A JP2004023599A JP2002178102A JP2002178102A JP2004023599A JP 2004023599 A JP2004023599 A JP 2004023599A JP 2002178102 A JP2002178102 A JP 2002178102A JP 2002178102 A JP2002178102 A JP 2002178102A JP 2004023599 A JP2004023599 A JP 2004023599A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
【課題】高周波ＰＳＫ変調時の９０度位相差を生成するのに必要なデュティー比を５０％にするための分周回路を提供する。
【解決手段】各種電子回路の動作タイミングを発生するための基準信号となる入力クロックを一方の入力信号とする掛算回路とその掛算回路の出力を新たなクロック入力とする２分周回路とし、その分周回路をデータ信号とする。ここでデータ信号を前記入力クロックでタイミングを決定するフリップフロップ回路を備え、そのフリップフロップ回路の出力を前出の掛算回路の他方の入力信号とし、そのフリップフロップ回路から分周信号を得るようにした。
【選択図】 図１
【解決手段】各種電子回路の動作タイミングを発生するための基準信号となる入力クロックを一方の入力信号とする掛算回路とその掛算回路の出力を新たなクロック入力とする２分周回路とし、その分周回路をデータ信号とする。ここでデータ信号を前記入力クロックでタイミングを決定するフリップフロップ回路を備え、そのフリップフロップ回路の出力を前出の掛算回路の他方の入力信号とし、そのフリップフロップ回路から分周信号を得るようにした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は比較的に高周波ＰＳＫ変調時の９０度位相差を生成するのに必要なデュティー比を５０％にするための分周回路に関するものである。
【０００２】
【従来の技術】
図４は従来の３分周回路の構成を示す回路図であり、図４に示す回路の動作を表すタイミングチャートを図５に示す。図４においてフリップフロップ回路のＱ出力を入力に帰還することで２分周回路を構成し、そのＱ出力とそれを入力とするインバータ回路の出力で２相クロックを生成している。そして、出力信号ｍのレベル変化に応答して選択的に出力する信号選択回路と、出力信号ｍのレベル変化を信号選択回路の出力信号ｄにより決定するタイミングゲートとを備え、出力信号ｍを分周信号としている。
【０００３】
【発明が解決しようとする課題】
図４に示した３分周回路の従来例においては、入力クロックＸＩＮを２分周回路により周波数を１／２にして高速動作を実現しているが、その２分周回路の出力端においてインバータを用いて２相のクロックを生成するため、信号選択回路によって選択された信号にインバータの動作遅延時間による位相差が生じてしまう。
【０００４】
更に、従来回路例では信号選択回路に多くの電子回路を必要とする。
【０００５】
したがって、本発明の目的はより少ない電子回路によって、位相差の無いクロックを用いて、分周出力を提供することである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために本発明の３／６分周回路は１．５分周するタイミングを１つの位相（Ｉｎｐｕｔ若しくはＡ信号）によって生成し、それは各々の信号のタイミングでラッチされたフリップフロップの出力とそれ自身の掛算で実現することができ、わずか掛算回路のみによって構成しうる。
【０００７】
【発明の実施の形態】
本発明の請求項１記載の分周回路は、各種電子回路の動作タイミングを発生するための基準信号となる入力クロックに対して、その周波数を３分周して前記入力クロックに基づく分周信号をデュティー比５０％で出力する回路であって、前記入力クロックを一方の入力信号とする掛算回路とその掛算回路の出力をクロック入力とする２分周回路とその分周回路をデータ信号とし、そのデータ信号を前記入力クロックでタイミングを決定するフリップフロップ回路を備え、そのフリップフロップ回路の出力を前出の掛算回路の他方の入力信号とし、そのフリップフロップ回路から分周信号を得るようにした構成とする。
【０００８】
本発明の請求項２記載の分周回路は、各種電子回路の動作タイミングを発生するための基準信号となる入力クロックに対して、その周波数を６分周して前記入力クロックに基づく分周信号をデュティー比５０％で出力する回路で、この実施の形態によると入力クロックをあらかじめ２分周しているので、第１の実施の形態にくらべ、より高い周波数で安定した動作が得られる。
【０００９】
【発明の効果】
一般的に高周波特性がＣＭＯＳ素子よりも優れているＢｉｐｏｌａｒ素子によって容易に構成し得るフリップフロップ回路と掛算回路にて実現し、初段で２分周する事でそれ以降の動作周波数を半減している。更に、掛算回路の入力信号は同じ周波数で動作しているフリップフロップの出力信号を用いているので掛算回路の安定動作を実現し、掛算回路の出力は２分周回路の入力クロックとしているのでその信号のＨ／Ｌ期間にノイズが存在しても２分周回路のクロックは立上りに意味があるのでノイズに強い。
【００１０】
これにより、奇数（ｎ＝３／３×２）分周の高速化を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の３分周回路の構成を示す回路図
【図２】本発明の第２の実施の形態の６分周回路の構成を示す回路図
【図３】図１，２の分周回路のタイミングチャート
【図４】従来の３分周回路の構成を示す回路図
【図５】図４の分周回路のタイミングチャート
【発明の属する技術分野】
本発明は比較的に高周波ＰＳＫ変調時の９０度位相差を生成するのに必要なデュティー比を５０％にするための分周回路に関するものである。
【０００２】
【従来の技術】
図４は従来の３分周回路の構成を示す回路図であり、図４に示す回路の動作を表すタイミングチャートを図５に示す。図４においてフリップフロップ回路のＱ出力を入力に帰還することで２分周回路を構成し、そのＱ出力とそれを入力とするインバータ回路の出力で２相クロックを生成している。そして、出力信号ｍのレベル変化に応答して選択的に出力する信号選択回路と、出力信号ｍのレベル変化を信号選択回路の出力信号ｄにより決定するタイミングゲートとを備え、出力信号ｍを分周信号としている。
【０００３】
【発明が解決しようとする課題】
図４に示した３分周回路の従来例においては、入力クロックＸＩＮを２分周回路により周波数を１／２にして高速動作を実現しているが、その２分周回路の出力端においてインバータを用いて２相のクロックを生成するため、信号選択回路によって選択された信号にインバータの動作遅延時間による位相差が生じてしまう。
【０００４】
更に、従来回路例では信号選択回路に多くの電子回路を必要とする。
【０００５】
したがって、本発明の目的はより少ない電子回路によって、位相差の無いクロックを用いて、分周出力を提供することである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために本発明の３／６分周回路は１．５分周するタイミングを１つの位相（Ｉｎｐｕｔ若しくはＡ信号）によって生成し、それは各々の信号のタイミングでラッチされたフリップフロップの出力とそれ自身の掛算で実現することができ、わずか掛算回路のみによって構成しうる。
【０００７】
【発明の実施の形態】
本発明の請求項１記載の分周回路は、各種電子回路の動作タイミングを発生するための基準信号となる入力クロックに対して、その周波数を３分周して前記入力クロックに基づく分周信号をデュティー比５０％で出力する回路であって、前記入力クロックを一方の入力信号とする掛算回路とその掛算回路の出力をクロック入力とする２分周回路とその分周回路をデータ信号とし、そのデータ信号を前記入力クロックでタイミングを決定するフリップフロップ回路を備え、そのフリップフロップ回路の出力を前出の掛算回路の他方の入力信号とし、そのフリップフロップ回路から分周信号を得るようにした構成とする。
【０００８】
本発明の請求項２記載の分周回路は、各種電子回路の動作タイミングを発生するための基準信号となる入力クロックに対して、その周波数を６分周して前記入力クロックに基づく分周信号をデュティー比５０％で出力する回路で、この実施の形態によると入力クロックをあらかじめ２分周しているので、第１の実施の形態にくらべ、より高い周波数で安定した動作が得られる。
【０００９】
【発明の効果】
一般的に高周波特性がＣＭＯＳ素子よりも優れているＢｉｐｏｌａｒ素子によって容易に構成し得るフリップフロップ回路と掛算回路にて実現し、初段で２分周する事でそれ以降の動作周波数を半減している。更に、掛算回路の入力信号は同じ周波数で動作しているフリップフロップの出力信号を用いているので掛算回路の安定動作を実現し、掛算回路の出力は２分周回路の入力クロックとしているのでその信号のＨ／Ｌ期間にノイズが存在しても２分周回路のクロックは立上りに意味があるのでノイズに強い。
【００１０】
これにより、奇数（ｎ＝３／３×２）分周の高速化を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の３分周回路の構成を示す回路図
【図２】本発明の第２の実施の形態の６分周回路の構成を示す回路図
【図３】図１，２の分周回路のタイミングチャート
【図４】従来の３分周回路の構成を示す回路図
【図５】図４の分周回路のタイミングチャート
Claims (2)
- 各種電子回路の動作タイミングを発生するための基準信号となる入力クロックに対して、その周波数を３分周して前記入力クロックに基づく分周信号を出力する回路であって、前記入力クロックを一方の入力信号とする掛算回路とその掛算回路の出力をクロック入力とする２分周回路とその分周回路をデータ信号とし、そのデータ信号を前記入力クロックでタイミングを決定するフリップフロップ回路を備え、そのフリップフロップ回路の出力を前出の掛算回路の他方の入力信号とすることを特徴とした分周回路。
- 各種電子回路の動作タイミングを発生するための基準信号となる入力クロックに対して、その周波数を６分周して前記入力クロックに基づく分周信号を出力する回路であって、前記入力クロックを２分周する回路とその出力を一方の入力信号とする掛算回路とその掛算回路の出力をクロック入力とする２分周回路とその分周回路をデータ信号とし、そのデータ信号を前記入力クロックでタイミングを決定するフリップフロップ回路を備え、そのフリップフロップ回路の出力を前出の掛算回路の他方の入力信号とすることを特徴とした分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178102A JP2004023599A (ja) | 2002-06-19 | 2002-06-19 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178102A JP2004023599A (ja) | 2002-06-19 | 2002-06-19 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004023599A true JP2004023599A (ja) | 2004-01-22 |
Family
ID=31175924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002178102A Pending JP2004023599A (ja) | 2002-06-19 | 2002-06-19 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004023599A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682266B1 (ko) | 2006-04-10 | 2007-02-15 | 엘지전자 주식회사 | 차동 출력 ｔｓｐｃ ｄ-타입 플립플롭 및 이를 이용한주파수 분주기 |
| US20140211895A1 (en) * | 2011-08-05 | 2014-07-31 | St-Ericsson Sa | Frequency Division |
-
2002
- 2002-06-19 JP JP2002178102A patent/JP2004023599A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682266B1 (ko) | 2006-04-10 | 2007-02-15 | 엘지전자 주식회사 | 차동 출력 ｔｓｐｃ ｄ-타입 플립플롭 및 이를 이용한주파수 분주기 |
| US20140211895A1 (en) * | 2011-08-05 | 2014-07-31 | St-Ericsson Sa | Frequency Division |
| US9485079B2 (en) * | 2011-08-05 | 2016-11-01 | St-Ericsson Sa | Frequency division |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442924B2 (ja) | 周波数逓倍回路 | |
| US6356123B1 (en) | Non-integer frequency divider | |
| EP1605594B1 (en) | Clock frequency divider and trigger signal generation circuit for same | |
| US5230013A (en) | PLL-based precision phase shifting at CMOS levels | |
| JP2009201037A (ja) | 分周回路 | |
| US6798266B1 (en) | Universal clock generator using delay lock loop | |
| JP2003198339A (ja) | 半導体装置 | |
| US20020174374A1 (en) | High speed phase selector | |
| JP2004056717A (ja) | 半導体装置、システムボードおよび多相クロック発生回路 | |
| JP2004023599A (ja) | 分周回路 | |
| JP2005045507A (ja) | 非整数分周器 | |
| US20030063699A1 (en) | Generating non-integer clock division | |
| US7459948B2 (en) | Phase adjustment for a divider circuit | |
| CN210157160U (zh) | 数字时钟倍频电路系统 | |
| JP2003534699A (ja) | 分数ｎ分周器および分数ｎ分周器を備える周波数合成器 | |
| JP2003188719A (ja) | 分周回路 | |
| JP3562321B2 (ja) | クロック信号切り換え装置 | |
| JP2001127629A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP6401533B2 (ja) | クロック位相調整回路 | |
| JP2006004293A (ja) | Ｓｍｄ任意逓倍回路 | |
| JP2002215570A (ja) | データ保持回路 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JPH10261953A (ja) | 奇数分周クロック発生回路 | |
| JP2005322075A (ja) | クロック信号出力装置 | |
| JP2994882B2 (ja) | 分周回路 |