JP2004023302A - 電子ボリュームおよび電子ボリュームのテスト方法 - Google Patents
電子ボリュームおよび電子ボリュームのテスト方法 Download PDFInfo
- Publication number
- JP2004023302A JP2004023302A JP2002173314A JP2002173314A JP2004023302A JP 2004023302 A JP2004023302 A JP 2004023302A JP 2002173314 A JP2002173314 A JP 2002173314A JP 2002173314 A JP2002173314 A JP 2002173314A JP 2004023302 A JP2004023302 A JP 2004023302A
- Authority
- JP
- Japan
- Prior art keywords
- volume
- signal
- input
- test
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】電子ボリュームの出荷時のテストを効率化する。
【解決手段】アナログ回路９の可変抵抗器１１、１２の全てのタップが正常であるか否かをテストするとき、Ｖｉｎから所定電圧のＤＣ信号を入力し、ボリューム設定データでタップを順次切り換えながら、Ｖｏｕｔを観察する。これを内蔵のアナログテスト回路２０で行い、ボリューム設定データ入力前後でＶｏｕｔが低下（上昇）したか否かをＨ／Ｌの２値の電圧として出力する。これにより、外部装置は、Ｖｏｕｔを直接計測する必要がなく、テストを効率的に行うことができる。
【選択図】 図１
【解決手段】アナログ回路９の可変抵抗器１１、１２の全てのタップが正常であるか否かをテストするとき、Ｖｉｎから所定電圧のＤＣ信号を入力し、ボリューム設定データでタップを順次切り換えながら、Ｖｏｕｔを観察する。これを内蔵のアナログテスト回路２０で行い、ボリューム設定データ入力前後でＶｏｕｔが低下（上昇）したか否かをＨ／Ｌの２値の電圧として出力する。これにより、外部装置は、Ｖｏｕｔを直接計測する必要がなく、テストを効率的に行うことができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、出荷テストを効率化した電子ボリュームおよび該電子ボリュームのテスト方法に関する。
【０００２】
【従来の技術】
アナログオーディオ信号のボリューム調整用の素子として、半導体素子の電子ボリュームが普及している。電子ボリュームは、図１１に示すように、複数のタップを有しタップ選択信号（ボリューム設定値）に基づいていずれかのタップを接続する可変抵抗器およびアンプ等からなるアナログ回路を内蔵したアナログＬＳＩである。近年の電子ボリュームはタップの段数が多くなり、２５６段のタップを有するものも珍しくなくなってきている。
【０００３】
この電子ボリュームの製造時において、出荷テストが行われるが、この出荷テストには上記可変抵抗器の全てのタップに短絡等がなく且つ正常に接続されるかのテストも含まれる。このテストは、図１２（Ａ）に示すように電子ボリュームＬＳＩにロジックテスタを接続して行われ、電子ボリュームに一定のＤＣ電圧（Ｖｉｎ）を入力し、ボリューム設定値を切り換えて全てのタップを順次接続し、各ボリューム設定値に対してそれに対応する正常なアナログ電圧Ｖｏｕｔが出力されるかをＤＣ電圧測定回路で測定してテストしていた。
【０００４】
【発明が解決しようとする課題】
しかし、１ステップのボリューム設定値に対応する出力電圧Ｖｏｕｔの変化量は数ｍＶ程度のわずかなものであり、これを正確に測定するためには、出力電圧が安定するまで待って高精度のＤＣ電圧測定回路で測定する必要があり、測定器の精度が要求されるうえに、図１２（Ｂ）に示すように１ステップの測定に数ｍｓ〜数十ｍｓの時間を要していた。このため、２５６ステップのボリューム設定値制御が可能な電子ボリュームの場合、その全てのステップをテストするためには、１秒〜数秒の時間を要し、また、ステレオ用、マルチチャンネル用の電子ボリュームの場合には、さらにそのチャンネル数分の時間が掛かってしまうという問題点があった。
【０００５】
そこでこの発明は、上記課題を解決し、電子ボリュームの出荷時のテストを効率化した電子ボリュームおよびそのテスト方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の発明は、外部から入力されたアナログ信号の信号レベルを複数ステップのボリューム設定値に基づいて制御して出力信号として出力するアナログ回路と、外部から指示されたボリューム設定値を前記アナログ回路に入力する制御部と、前記出力信号を入力し、アナログ回路にボリューム設定値が入力されたとき該ボリューム設定値が入力される前後の前記出力信号の信号レベルの大小を比較し、その比較結果を２値の電圧値として出力するテスト回路を備えたことを特徴とする。
【０００７】
請求項２の発明は、外部から入力されたアナログ信号の信号レベルを複数ステップのボリューム設定値に基づいて制御して出力信号として出力するアナログ回路を複数チャンネル分備え、外部から指示された各チャンネルのボリューム設定値を対応するチャンネルの前記アナログ回路に入力する制御部を備え、前記出力信号を入力し、アナログ回路にボリューム設定値が入力されたとき該ボリューム設定値が入力される前後の前記出力信号の信号レベルの大小を比較し、その比較結果を出力するテスト回路を各チャンネルに対応して設けるとともに、各チャンネルの比較結果を論理積または論理和した結果を２値の電圧値として出力するエンコード回路を設けたことを特徴とする。
【０００８】
請求項３の発明は、前記テスト回路は、前記出力信号の信号レベルの大小の比較をチョッパ型コンパレータで行うことを特徴とする。
【０００９】
請求項４の発明は、請求項１、請求項２または請求項３に記載の電子ボリュームに対して、前記アナログ信号として所定電圧のＤＣ信号を入力しながら、１ステップずつ下降または上昇するボリューム設定値を順次入力し、これに対応して出力される前記２値の電圧値を監視することにより、前記電子ボリュームの良、不良を判断することを特徴とする。
【００１０】
電子ボリュームのテストは、上述したように、アナログ信号として所定電圧のＤＣ信号を入力するとともに、複数ステップのボリューム設定値を順次入力して、それに対応したＤＣ電圧がアナログ回路から出力されるか否かを監視するものである。この発明では、外部からボリューム設定値が入力されたとき、このボリューム設定値に応じてアナログ回路の出力電圧が正常に変化したか否かを検出するテスト回路を内蔵し、その検出結果を出力することによってこのテストを効率化している。
【００１１】
一般的に出荷テストでは、ボリューム設定値を最大値から最小値まで１ステップずつ下げてゆくか、または最小値から最大値まで１ステップずつ上げてゆき、アナログ回路からこれに対応した電圧を出力させる。そこで、この発明では、ボリューム設定値が入力された前後のアナログ回路の出力電圧を比較し、その比較結果を出力するテスト回路を設け、ボリューム設定値の各ステップ毎に出力電圧が前の電圧よりも下降または上昇しているかの比較結果を出力できるようにした。たとえば、アナログ回路が出力する電圧がその前よりも低下したときＬ（＝０Ｖ）を出力し、その前よりも上昇したときＨ（＝５Ｖ）を出力するようにすればよい。
【００１２】
これにより、この電子ボリュームをテストするテスト装置は、前記テスト回路から出力される２値の電圧値を監視することでテストをすることがでるため、簡略なコンパレータを用いることができるとともに、測定時間を大幅に短縮することができる。
【００１３】
なお、上記テスト回路は、電子ボリューム（ＬＳＩ）に内蔵されているため、結線による浮遊容量や抵抗が極めて小さいため、出力電圧の静定が早く電圧の精度も高い。また、電圧を絶対値で測定するのでなく直前の電圧と今回の電圧を比較するのみであるので回路構成も簡略になる。
【００１４】
さらに、テスト回路の出力はアナログ回路の動作が正常であるか不良であるかの判定結果であるため、複数チャンネルの電子ボリュームであっても、全てのチャンネルを同時にテストすることができる。すなわち、複数チャンネルの電子ボリュームの場合には、１つのチャンネルでも正常に動作していなければ不良であるため、全チャンネルの判定結果を論理積し（比較結果の出力が正常＝Ｌの場合には電気的には論理和となる。）、複数チャンネルのいずれか１チャンネルでも不良の場合には、出力が反転するようにしておけば、複数チャンネルを一度にテストすることが可能になる。
【００１５】
【発明の実施の形態】
図面を参照してこの発明の実施形態である電子ボリューム（電子ボリュームＬＳＩ）およびそのテスト方法について説明する。
図２は同電子ボリューム（ＬＳＩ）１が適用されるオーディオアンプの概略ブロック図である。ＣＤプレーヤやチューナなどの前段の回路から入力されたアナログオーディオ信号は、バッファ２を介して電子ボリューム１のＶｉｎ端子に入力される。なお、バッファ２はインピーダンス変換をするためのアナログバッファアンプであり、必須のものではない。電子ボリューム１は、図１のような構成になっており、可変抵抗器１１、１２を制御することによって、このアナログオーディオ信号の信号レベルを調整してＶｏｕｔ端子から出力する。電子ボリューム１から出力されたアナログオーディオ信号はパワーアンプ３で増幅され、スピーカ４から放音される。
【００１６】
電子ボリューム１には、制御用のマイクロコンピュータ５が接続されている。マイクロコンピュータ５は電子ボリューム１に対してアナログオーディオ信号の信号レベルを制御するためのデータであるボリューム制御データを出力する。このボリューム制御データが電子ボリューム１内でタップ選択信号にデコードされ、可変抵抗器１１、１２に入力される。
【００１７】
オーディオアンプのユーザによってロータリエンコーダ６が操作されたとき、その操作に応じたパルス信号がマイクロコンピュータ５に入力される。マイクロコンピュータ５は、この操作量に応じてボリューム設定値を変更する。ボリューム設定値を変更すると、その設定値を表示部７に表示するとともに、このボリューム設定値に対応したボリューム制御データを発生する。マイクロコンピュータ５は、ボリューム制御データをシリアルデータＳＤＡＴＡＩとして、シリアルクロック信号ＳＣＬＫに同期して電子ボリューム１に入力する。電子ボリューム１にシリアルデータを入力するときは、電子ボリューム１のチップセレクト信号ＣＳＮ（アクティブ・ロー）を“Ｌ”にして、シリアルデータの入力をイネーブルにする。シリアルデータ入力の後にチップセレクト信号ＣＳＮを“Ｈ”にすると、電子ボリューム１はこの立ち上がりでこのシリアルデータをラッチし、このデータ（ボリューム制御データ）に基づいてアナログオーディオ信号の信号レベルを制御する。このようにユーザが設定したボリューム設定値に対応して発生されるボリューム制御データおよび前記タップ選択信号がこの出願の各請求項におけるボリューム設定値に対応する。
【００１８】
図１は前記電子ボリューム１の内部ブロック図である。この電子ボリュームは、可変抵抗器１１、１２、アンプ１３からなるアナログ回路９、および、制御部１０、デコーダ１４、ゼロクロス検知回路１５、発振器１６、デコーダ１７、Ｓ／Ｐ変換回路１８を備え、さらに、上記アナログ回路９をテストするためのセレクタ１９、アナログテスト回路２０を備えている。また、外部入出力端子として、アナログ信号入力端子Ｖｉｎ、アナログ信号出力端子Ｖｏｕｔ、シリアルデータ出力端子ＳＤＡＴＡＯ、チップセレクト信号入力端子ＣＳＮ、シリアルクロック入力端子ＳＣＬＫ、シリアルデータ入力端子ＳＤＡＴＡＩ、ゼロクロス制御端子ＺＣＥＮ１、ＺＣＥＮ２、テストモード設定端子ＴＥＳＴ＿ＭＯＤＥの各端子を有している。なお、以下の説明では、各端子の記号を端子から入出力される信号を表す記号としても用いる。
【００１９】
アナログ信号入力端子Ｖｉｎからアナログオーディオ信号が入力される。このアナログオーディオ信号は、可変抵抗器１１およびゼロクロス検知回路１５に供給される。可変抵抗器１１、１２は、組み合わせにより２５６段のタップを実現するものであり、タップ選択信号ＴＳ１、ＴＳ２によって選択されたいずれか１組のタップがアンプ１３に接続される。この選択されたタップから前記入力されたアナログオーディオ信号が取り出されて、アンプ１３に入力される。すなわち、選択するタップの位置によりアナログオーディオ信号のアッテネート量または増幅量を調整することができる。このタップ選択信号ＴＳ１、ＴＳ２は、前記マイクロコンピュータ５から入力される８ビットのボリューム制御データをデコーダ１４でデコードしたものである。この８ビットのボリューム制御データにより、入力されたアナログオーディオ信号の信号レベル範囲を−∞〜＋３２ｄＢの範囲で２５６ステップで制御することができる。
【００２０】
前記マイクロコンピュータ５から入力されるボリューム制御データ（シリアルデータ）は、Ｓ／Ｐ（シリアル／パラレル）変換部１８でチップセレクト端子ＣＳＮが“Ｌ”になったときシリアルクロックＳＣＬＫに同期してシリアルデータ入力端子ＳＤＡＴＡＩから入力されるデータとして取り込まれる。そして、チップセレクト端子ＣＳＮが“Ｈ”になったとき、取り込んだデータをラッチして制御部１０に転送する。
【００２１】
制御部１０は、Ｓ／Ｐ変換部１８から転送されたボリューム制御データをタップ選択信号としてデコーダ１４を介して可変抵抗器１１、１２に設定するが、ゼロクロス制御信号ＺＣＥＮ１およびＺＣＥＮ２の組み合わせによりゼロクロス制御をしない設定とされている場合、Ｓ／Ｐ変換部１８から転送されたボリューム制御データを即座にデコーダ１４に出力し、デコーダ１４はタップ選択信号ＴＳ１、ＴＳ２を可変抵抗器１１、１２に設定する。一方、ゼロクロス制御信号ＺＣＥＮ１およびＺＣＥＮ２の組み合わせによりゼロクロス制御が有効となるように設定されている場合、Ｓ／Ｐ変換部１８から転送されたボリューム制御データをその直後のゼロクロスタイミングにデコーダ１４に出力し、タップ選択信号ＴＳ１、ＴＳ２を可変抵抗器１１、１２に設定する。ここで、ゼロクロスタイミングとは、＋側、−側の両側に振幅を有する入力アナログ信号が０Ｖを通過するタイミングであり、このタイミングにボリュームを変化させても振幅波形が不連続にならないためノイズが発生しない。このため、音質を重視する場合には、このタイミングを待ってタップ選択信号ＴＳ１、ＴＳ２を出力する。
【００２２】
ゼロクロス検知回路１５は、入力アナログ信号とＧＮＤ電圧レベル（０Ｖ）とを比較しアナログ信号が０Ｖを通過するタイミングであるゼロクロスタイミングを検知して制御部１０に通知する回路である。また、発振器１６は、制御部１０によってタイマとして使用される。すなわち、ボリュームのゼロクロス制御をする場合、ボリューム制御データが入力されたのちゼロクロス検知信号がゼロクスス検知回路１５から入力されるまで待機するが、所定時間以上待機してもゼロクロス検知信号が入力されない場合（たとえばＤＣオフセットした小信号等）には、タイマによる上記所定時間の計時が完了したときゼロクロスでなくてもボリューム制御をするようにしている。
【００２３】
なお、ＳＤＡＴＡＯは、Ｓ／Ｐ変換部１８に蓄えられた設定データ（前回入力されたデータ）を出力するための端子である。Ｓ／Ｐ変換部１８は、ＳＤＡＴＡＩから入力されるシリアルデータをバッファするシフトレジスタを有しており、その出力を先に入力されたビットから順にＳＤＡＴＡＯを介して出力する。このＳＤＡＴＡＯ端子に他の同種の電子ボリュームのＳＤＡＴＡＩ端子をデージーチェーン接続し、図２のマイクロコンピュータ５が複数の電子ボリュームＬＳＩ分のボリューム制御データをシリアルに出力することによって全ての電子ボリュームＬＳＩに対してボリューム制御データをセットすることができ、マルチチャンネルャンネルコントロールが可能になる。
【００２４】
以上のように、入力されたアナログ信号は、シリアルデータ入力端子ＳＤＡＴＡＩを介して外部入力されたボリューム制御データにより、可変抵抗器１１、１２およびアンプ１３からなるアナログ回路によってボリュームが制御されるが、このアナログ回路（とりわけ可変抵抗器１１、１２）が正常に動作するか否かをテストするためのアナログテスト回路２０およびセレクタ１９が、この電子ボリュームに内蔵されている。制御部１０がテストモード設定信号ＴＥをアナログテスト回路２０およびセレクタ１９に出力したとき（テストモード設定端子ＴＥＳＴ＿ＭＯＤＥを“Ｈ”にしたとき）、テストモード動作になる。
【００２５】
図３、図４は上記アナログテスト回路２０の回路構成図、図５は電子ボリュームの出荷テスト時の接続形態を示す図、図６はテスト時の各部の信号を示す図である。
【００２６】
図５において、出荷テスト時には、電子ボリューム１にロジックテスタ８が接続される。ロジックテスタ８は、各種の信号を生成するピンドライバ８ａおよび入力される電圧が所定のしきい値以上であるか以下であるかを判定するコンパレータ８ｂを備えている。ピンドライバ８ａは、Ｖｉｎ、ＣＳＮ、ＳＣＬＫ、ＳＤＡＴＡＩ、ＴＥＳＴ＿ＭＯＤＥに接続される。ピンドライバ８ａは、テストをスタートするとき、制御部１０が、テストモードを指示する内部信号であるＴＥを“Ｈ”に立ち上げるようにＴＥＳＴ＿ＭＯＤＥを設定し、テストを終了するとき制御部１０がＴＥを“Ｌ”に落とすようにＴＥＳＴ＿ＭＯＤＥを設定する。また、所定のＤＣ電圧（Ｖｉｎ）を発生してＶｉｎ端子に入力するとともに、チップセレクト信号ＣＳＮ、シリアルクロック信号ＳＣＬＫに同期してボリューム制御データＳＤＡＴＡＩを出力する。ＳＤＡＴＡＩは、チップセレクト信号ＣＳＮごとにボリューム設定値を１ステップずつ下げてゆく。テストは可変抵抗器１１、可変抵抗器１２について別々に行うことができる。可変抵抗器１１をテストするときは、可変抵抗器１２のタップ選択信号ＴＳ２を（ゲインが最大になるように）固定し、可変抵抗器１１のアッテネート量を制御するタップ選択信号ＴＳ１を１ステップずつ下げてゆくようなボリューム制御データをＳＤＡＴＡＩに入力する。また、可変抵抗器１２をテストするときは、可変抵抗器１１のタップ選択信号ＴＳ１を（アッテネート量が最小になるように）固定し、可変抵抗器１２のゲインを制御するタップ選択信号ＴＳ２を１ステップずつさげてゆくようなボリューム制御データをＳＤＡＴＡＩに入力する。
【００２７】
このようにボリューム制御データに対応して、電子ボリュームは図６（Ａ）に示すように、入力電圧Ｖｉｎに対して１ステップずつ段階的に低下してゆく出力電圧Ｖｏｕｔを出力する。ただし、ロジックテスタ８はこのＶｏｕｔを観察するのではなく、ＳＤＡＴＡＯを介して出力されるアナログテスト回路２０の比較結果信号ＡＴＥＳＴの“Ｈ／Ｌ”をコンパレータ８ｂによって観察する。アナログテスト回路２０は、後述するように、チップセレクト信号ＣＳＮが“Ｌ”から“Ｈ”に立ち上がったとき、すなわち新たなボリューム制御データが入力されたときに、その前後におけるアナログ回路の出力電圧Ｖｏｕｔを比較し、現在の電圧がそれまでの電圧よりも低下したときＡＴＥＳＴとして“Ｌ”を出力し、出力電圧Ｖｏｕｔが低下しなかったとき、ＡＴＥＳＴを“Ｈ”にする。
【００２８】
ロジックテスタ８のコンパレータ８ｂは、このＳＤＡＴＡＯが“Ｈ”であるか“Ｌ”であるかを判定することにより、電子ボリュームが正常に動作しているか否かを判定することができ、数ｍＶの電圧を正確に測定する必要がないため、極めて短時間（数百ｎｓ〜数μｓ）で１ステップのボリューム変化の正常／異常を判定することができる。
【００２９】
図３において、電子ボリューム１に内蔵されるアナログテスト回路２０は、インバータ３１、ＰチャンネルＭＯＳトランジスタ３２およびコンデンサ３３からなるいわゆるチョッパ型コンパレータ回路３０を有している。すなわち、インバータ３１とＰチャンネルＭＯＳトランジスタ３２が並列に接続されて、ＰチャンネルＭＯＳトランジスタ３２にゲート信号（−のゲート電圧）が入力されてオンしたとき、インバータ３１の入力側と出力側が短絡するようにされている。そしてインバータ３１の入力側にはコンデンサ３３（Ｃ１ ）を介してアンプ１３の出力であるＶｏｕｔが供給される。さらに、インバータ３１の入力側配線パターンとＰチャンネルＭＯＳトランジスタ３２のゲート側の配線パターンとの間には微小な寄生容量（接続容量）Ｃｓが生じている。上記コンデンサ３３の容量Ｃ１ は寄生容量Ｃｓの数倍以上に設定する。
【００３０】
ゲート信号形成回路２９は、制御部１０からテストモード設定信号ＴＥが入力されるとイネーブルとなり、チップセレクト信号ＣＳＮの入力に同期してＰチャンネルゲート信号ＣＮＴＰを出力する。
【００３１】
上記チョッパ型コンパレータ回路３０において、Ｐチャンネルゲート信号ＣＮＴＰが“Ｌ”であるとＰチャンネルＭＯＳトランジスタ３２がオンしてインバータ３１の入力側と出力側を短絡する。このときインバータ３１の入力端子の電位はローインピーダンスの出力端子の電位に吸い込まれ、入力側、出力側ともインバータ３１のしきい値Ｖｔ１ で安定する。このとき、電圧ＶｏｕｔとしてＶｏ１ の値の電圧が入力されているとすると、コンデンサ３３の電極間の電位差はＶｏ１ −Ｖｔ１ となり、この電位差分の電荷が蓄えられる。Ｐチャンネルゲート信号ＣＮＴＰは、チップセレクト信号ＣＳＮに同期して出力されるものであるため、インバータ３１が短絡されている間にボリューム制御データが入力される（チップセレクト信号ＣＳＮが“Ｌ”の区間でＳＤＡＴＡＩが入力される）。
【００３２】
こののち、チップセレクト信号ＣＳＮが立ち上がったとき、入力されたボリューム制御データによってアナログ回路の出力ＶｏｕｔがＶｏ２ に変化するとともに、同時にＰチャンネルゲート信号ＣＮＴＰが“Ｈ”となりＰチャンネルＭＯＳトランジスタ３２がオフし、この変化したＶｏｕｔ＝Ｖｏ２ がコンデンサ３３の入力側の電極に現れる。このときにコンデンサ３３が有する電位差は上記のようにＶｏ１ −Ｖｔ１ であるため、コンデンサ３３のインバータ３１側にはＶｏ２ −（Ｖｏ１ −Ｖｔ１ ）の電位が現れる。すなわち、インバータ３１のしきい値Ｖｔ１ よりもＶｏ２ −Ｖｏ１ だけ変化した電位が現れる。もし、（上述したロジックテスタ８から入力される）ボリューム制御データによる制御によってＶｏｕｔの値が１ステップ低下していれば、Ｖｏ２ −Ｖｏ１ は負の値となって現れ、インバータ３１はこれに対応して“Ｈ”を出力する。一方、Ｖｏ２ −Ｖｏ１ が正の値の場合にはインバータ３１は“Ｌ”を出力する。したがって、このチョッパ型コンパレータ３０の出力電圧をＡＴＥＳＴ信号としてＳＤＡＴＡＯから出力することにより、ボリューム制御データを１ステップ変化させたときにそれに応じたアナログ回路の出力電圧Ｖｏｕｔの変化を“Ｈ／Ｌ”の２値で出力することができる。
【００３３】
なお、もしＶｏ２ とＶｏ１ が同電位でＶｏ２ −Ｖｏ１ ＝０であった場合には、インバータ３１の出力電圧は不定であり、“Ｈ／Ｌ”の両方が出力されえるため、タップが短絡していた場合などＣＳＮの前後で同じ電圧であったときの判定結果の信頼度が低下する。そこで、このチョッパ型コンパレータ３０では、前記寄生容量Ｃｓを積極的に利用し、ＰチャンネルＭＯＳトランジスタ３２がオフしたとき寄生容量Ｃｓの電荷分の電圧がインバータ３１に印加され、図６（Ａ）に示すようなオフセットが生じるようにしている。これにより、インバータ３１の出力はデフォルトで“Ｌ”側に振られ、Ｖｏ２ −Ｖｏ１ が正規の電圧変化をしたときのみインバータ３１が“Ｈ”を出力するようにしている。
なお、インバータ３４は、コンパレータのしきい値を出力に合わせて変換するとともに、チョッパ型コンパレータの出力をハイインピーダンスに保ち出力側に接続される回路による影響を防止するための回路である。
【００３４】
図３では、チョッパ型コンパレータ３０を１段のみ接続しているが、入力される電位差（Ｖｏ２ −Ｖｏ１ ）に対してインバータ３１のゲインが不足していると、インバータ３１の出力が“Ｈ／Ｌ”のフルスイングにならず、線型増幅領域で中間値を出力する。この場合には、図４に示すようにチョッパ型コンパレータ３０を２段直列に接続することにより、出力を“Ｈ／Ｌ”にフルスイングさせて２値出力にすることができる。この図４の構成の場合には、インバータが１つ増加するため、出力される電圧の“Ｈ／Ｌ”が反転するが、終段のバッファをインバータでなく非反転のバッファ３５とすることで、出力される信号の極性を図３と同様にすることができる。
【００３５】
図６（Ａ）、（Ｂ）に示すＡＴＥＳＴ、ＳＤＡＴＡＯの各信号は、図４のようにチョッパ型コンパレータを２つ直列に接続した場合の波形を示している。同図（Ｂ）において、チップセレクト信号ＣＳＮ（の“Ｌ”区間）は、シリアルクロックＳＣＬＫに同期したＳＤＡＴＡＩのデータ長に相当するビット分の長さを有しており、数μｓ程度である。また、チップセレクト信号の間隔（ＣＳＮ＝“Ｈ”の区間）は、数μｓ〜１０μｓ程度である。各チップセレクト信号に同期してボリューム制御データＤが入力される。このボリューム制御データは、上述したように順次１ステップずつボリュームを下げてゆくようなデータである。ロジックテスタ８のコンパレータはチップセレクト信号ＣＳＮが“Ｈ”に立ち上がったのち数百ｎｓ〜数μｓのタイミングのＳＤＡＴＡＯ（ＡＴＥＳＴ信号）を取り込んでその電圧の“Ｈ／Ｌ”を検出する。このときこの信号が“Ｌ”であれば、電子ボリュームのこのステップにおける動作は正常であると判断し、もしこの信号が“Ｈ”のままであればこの電子ボリュームは不良であると判定する。全てのステップで動作が正常であったとき、この電子ボリュームを良品と判定する。
【００３６】
図７、図８は上記アナログテスト回路の他の実施形態を示す図である。このアナログテスト回路２０′では、図３、図４に示したチョッパ型コンパレータのＰチャンネルＭＯＳトランジスタ３２に代えてＮチャンネルＭＯＳトランジスタ３２′を用いている。図１のアナログテスト回路２０では、ＰチャンネルＭＯＳトランジスタ３２のゲート配線パターンがローアクティブであるため寄生容量Ｃｓがインバータ３１の入力端子に正電荷を供給し、インバータ３１の入力電圧Ｖａを正側にオフセットさせるが、図７のチョッパ型コンパレータではＮチャンネルＭＯＳトランジスタ３２′のゲート配線パターンがハイアクティブであるため、寄生容量Ｃｓ′がインバータ３１の入力端子に負電荷を供給し、インバータ３１の入力電圧Ｖａを負側にオフセットさせる。そして、このアナログテスト回路のゲート信号形成回路２９′は、チップセレクト信号に同期してＮチャンネルゲート信号ＣＮＴＮを出力する。同図（Ａ）は、このＮチャンネル形式のチョッパ型コンパレータ３０′を１段のみ設けた例であり、同図（Ｂ）はＮチャンネル形式のチョッパ型コンパレータ３０′を２段設けた例である。
【００３７】
図８は、図７（Ｂ）のアナログテスト回路を内蔵する電子ボリュームのテスト時の同アナログテスト回路およびロジックテスタの各部の信号を示す図である。同図（Ｂ）において、チップセレクト信号ＣＳＮの区間およびチップセレクト信号の間隔は、図６（Ｂ）の場合と同様である。各チップセレクト信号に同期してボリューム制御データが入力される。このボリューム制御データは、順次１ステップずつボリュームを上げてゆくようなデータである。ロジックテスタ８のコンパレータはチップセレクト信号ＣＳＮが“Ｈ”に立ち上がったのち数百ｎｓ〜数μｓのタイミングのＳＤＡＴＡＯ（ＡＴＥＳＴ信号）を取り込んでその電圧の“Ｈ／Ｌ”を検出する。このときこの信号が“Ｈ”であれば、電子ボリュームのこのステップにおける動作は正常であると判断し、もしこの信号がロー”に落ちていればこの電子ボリュームは不良であると判定する。全てのステップで動作が正常であったとき、この電子ボリュームを良品と判定する。
【００３８】
また、図９は、インバータ３１にＰチャンネルＭＯＳトランジスタ３２およびＮチャンネルＭＯＳトランジスタ３２′の両方を接続したチョッパ型コンパレータ３０″を備えたアナログテスト回路の例を示す図である。このアナログテスト回路のゲート信号形成回路２９″は、Ｐチャンネルゲート信号ＣＮＴＰ、Ｎチャンネルゲート信号ＣＮＴＮの両方を出力することができ、テストモード選択信号ＴＥＳＴ＿ＭＯＤＥＰの“Ｈ／Ｌ”に応じていずれか一方を選択的に出力する。図１に示したＴＥＳＴ＿ＭＯＤＥＰはこの信号を示している。ＴＥＳＴ＿ＭＯＤＥＰは図１におけるデコーダ１７の入力ＴＥＳＴ＿ＭＯＤＥ、ＺＣＥＮ１、ＺＣＥＮ２の組み合わせによって外部から設定することができ、当該組み合わせの信号が入力されたとき制御部１０はＴＥＳＴ＿ＭＯＤＥＰをテスト回路に向けて出力する。また、ＴＥＳＴ＿ＭＯＤＥ端子を２つにしてもよい。
【００３９】
テストモード設定信号ＴＥが“Ｈ”になったとき、同時にテストモード選択信号ＴＥＳＴ＿ＭＯＤＥＰが“Ｈ”になれば、ゲート信号形成回路２９″は、Ｎチャンネルゲート信号ＣＮＴＮを“Ｌ”に固定してＰチャンネルゲート信号をチップセレクト信号に同期して出力する。これにより、図６に示したようなＶｏｕｔを１ステップずつ下降させるテストをすることができる。逆に、テストモード設定信号ＴＥが“Ｈ”になったとき、テストモード選択信号ＴＥＳＴ＿ＭＯＤＥＰが“Ｌ”であれば、ゲート信号形成回路２９″は、Ｐチャンネルゲート信号ＣＮＴＮを“Ｈ”に固定してＮチャンネルゲート信号をチップセレクト信号に同期して出力する。これにより、図８に示したようなＶｏｕｔを１ステップずつ上昇させるテストをすることができる。
【００４０】
この実施形態では、外部にテストモード設定端子ＴＥＳＴ＿ＭＯＤＥを設け、テストモード設定端子ＴＥＳＴ＿ＭＯＤＥが“Ｈ”に立ち上げられたときテストモードになるようにしているが、ＳＤＡＴＡＩに特別のシリアルデータを入力したとき、制御部１０がこれに対応して内部的にＴＥを“Ｈ”にするようにしてもよい。これにより、ＬＳＩの端子を節約することができる。なお、電子ボリュームの実装時には、テストモード設定端子ＴＥＳＴ＿ＭＯＤＥは接地して（“Ｌ”に固定して）用いる。
【００４１】
上記説明は、説明を簡略化するために、アナログ回路が１チャンネルの電子ボリュームについて説明したが、複数チャンネルのアナログ回路を内蔵する電子ボリュームについても同様にこの発明を適用することができる。この場合には、図１０に示すように複数チャンネルのアナログ回路９−１〜ｎのそれぞれにアナログテスト回路２０−１〜ｎを設け、各アナログテスト回路の出力ＡＴＥＳＴ１〜ｎをエンコーダ４０で１つの信号ＡＴＥＳＴに集約したのちセレクタ１９に出力すればよい。テストモードにおいてＶｏｕｔが正常に下降または上昇の変化をしたとき、アナログテスト回路２０が“Ｈ”を出力する場合には、全てのアナログテスト回路２０が“Ｈ”を出力したときのみ“Ｈ”を出力するようにエンコーダ４０をＡＮＤ回路とし、テストモードにおいてＶｏｕｔが正常に変化したときアナログテスト回路２０が“Ｌ”を出力する場合には、全てのアナログテスト回路が“Ｌ”を出力したときのみ“Ｌ”を出力するようにエンコーダ４０をＯＲ回路（ローアクティブのＡＮＤ回路）とする。上記ＴＥＳＴ＿ＭＯＤＥＰ信号に応じてエンコーダ４０をＡＮＤ回路またはＯＲ回路に切り換えられるようにすればよい。
【００４２】
このようにこの実施形態によれば、シリアルデータを出力するＳＤＡＴＡＯ端子を用いてアナログテスト回路２０の比較結果信号ＡＴＥＳＴを出力するようにしているため端子数を節約することができる。
また、この実施形態では、アナログテスト回路を電子ボリュームに内蔵し、ボリューム設定前後の電圧を比較するため、静定が迅速で且つ誤差の少ないテストをすることができる。また、Ｖｏｕｔの絶対値測定をボリューム設定の何点かで別途行えばさらにテスト精度を上げることができる。
【００４３】
【発明の効果】
以上のようにこの発明によれば、複数ステップにボリュームを制御できる電子ボリュームのテストを効率的に行うことができる。
【図面の簡単な説明】
【図１】この発明の実施形態である電子ボリュームのブロック図
【図２】同電子ボリュームが適用されるオーディオアンプのブロック図
【図３】同電子ボリュームのアナログテスト回路のブロック図
【図４】同電子ボリュームのアナログテスト回路のブロック図
【図５】同電子ボリュームとロジックテスタとの接続形態を示す図
【図６】同電子ボリュームのテスト時の各部の信号を示す図
【図７】アナログテスト回路の他の例を示す図
【図８】このアナログテスト回路によるテスト時の各部の信号を示す図
【図９】アナログテスト回路のさらに他の例を示す図
【図１０】マルチチャンネルの電子ボリュームのアナログテスト回路の接続形態を示す図
【図１１】一般的な電子ボリュームの内部構成を示す図
【図１２】従来の電子ボリュームのテストを説明する図
【符号の説明】
１…電子ボリューム、２…入力バッファ、３…パワーアンプ、４…スピーカ、５…マイクロコンピュータ、６…ロータリエンコーダ、７…表示部、８…ロジックテスタ、８ａ…ピンドライバ、８ｂ…コンパレータ、
９…アナログ回路、１０…制御部、１１、１２…可変抵抗器、１３…アンプ、１４…デコーダ、１５…ゼロクロス検知回路、１６…発振器、１７…デコーダ、１８…Ｓ／Ｐ変換部、１９…セレクタ、２０…アナログテスト回路、
２９、２９′、２９″…ゲート信号形成回路、３０、３０′、３０″…チョッパ型コンパレータ、３１…インバータ、３２…ＰチャンネルＭＯＳトランジスタ、３２′…ＮチャンネルＭＯＳトランジスタ、３３…コンデンサ、３４…インバータ、３５…バッファ、４０…エンコーダ
【発明の属する技術分野】
この発明は、出荷テストを効率化した電子ボリュームおよび該電子ボリュームのテスト方法に関する。
【０００２】
【従来の技術】
アナログオーディオ信号のボリューム調整用の素子として、半導体素子の電子ボリュームが普及している。電子ボリュームは、図１１に示すように、複数のタップを有しタップ選択信号（ボリューム設定値）に基づいていずれかのタップを接続する可変抵抗器およびアンプ等からなるアナログ回路を内蔵したアナログＬＳＩである。近年の電子ボリュームはタップの段数が多くなり、２５６段のタップを有するものも珍しくなくなってきている。
【０００３】
この電子ボリュームの製造時において、出荷テストが行われるが、この出荷テストには上記可変抵抗器の全てのタップに短絡等がなく且つ正常に接続されるかのテストも含まれる。このテストは、図１２（Ａ）に示すように電子ボリュームＬＳＩにロジックテスタを接続して行われ、電子ボリュームに一定のＤＣ電圧（Ｖｉｎ）を入力し、ボリューム設定値を切り換えて全てのタップを順次接続し、各ボリューム設定値に対してそれに対応する正常なアナログ電圧Ｖｏｕｔが出力されるかをＤＣ電圧測定回路で測定してテストしていた。
【０００４】
【発明が解決しようとする課題】
しかし、１ステップのボリューム設定値に対応する出力電圧Ｖｏｕｔの変化量は数ｍＶ程度のわずかなものであり、これを正確に測定するためには、出力電圧が安定するまで待って高精度のＤＣ電圧測定回路で測定する必要があり、測定器の精度が要求されるうえに、図１２（Ｂ）に示すように１ステップの測定に数ｍｓ〜数十ｍｓの時間を要していた。このため、２５６ステップのボリューム設定値制御が可能な電子ボリュームの場合、その全てのステップをテストするためには、１秒〜数秒の時間を要し、また、ステレオ用、マルチチャンネル用の電子ボリュームの場合には、さらにそのチャンネル数分の時間が掛かってしまうという問題点があった。
【０００５】
そこでこの発明は、上記課題を解決し、電子ボリュームの出荷時のテストを効率化した電子ボリュームおよびそのテスト方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の発明は、外部から入力されたアナログ信号の信号レベルを複数ステップのボリューム設定値に基づいて制御して出力信号として出力するアナログ回路と、外部から指示されたボリューム設定値を前記アナログ回路に入力する制御部と、前記出力信号を入力し、アナログ回路にボリューム設定値が入力されたとき該ボリューム設定値が入力される前後の前記出力信号の信号レベルの大小を比較し、その比較結果を２値の電圧値として出力するテスト回路を備えたことを特徴とする。
【０００７】
請求項２の発明は、外部から入力されたアナログ信号の信号レベルを複数ステップのボリューム設定値に基づいて制御して出力信号として出力するアナログ回路を複数チャンネル分備え、外部から指示された各チャンネルのボリューム設定値を対応するチャンネルの前記アナログ回路に入力する制御部を備え、前記出力信号を入力し、アナログ回路にボリューム設定値が入力されたとき該ボリューム設定値が入力される前後の前記出力信号の信号レベルの大小を比較し、その比較結果を出力するテスト回路を各チャンネルに対応して設けるとともに、各チャンネルの比較結果を論理積または論理和した結果を２値の電圧値として出力するエンコード回路を設けたことを特徴とする。
【０００８】
請求項３の発明は、前記テスト回路は、前記出力信号の信号レベルの大小の比較をチョッパ型コンパレータで行うことを特徴とする。
【０００９】
請求項４の発明は、請求項１、請求項２または請求項３に記載の電子ボリュームに対して、前記アナログ信号として所定電圧のＤＣ信号を入力しながら、１ステップずつ下降または上昇するボリューム設定値を順次入力し、これに対応して出力される前記２値の電圧値を監視することにより、前記電子ボリュームの良、不良を判断することを特徴とする。
【００１０】
電子ボリュームのテストは、上述したように、アナログ信号として所定電圧のＤＣ信号を入力するとともに、複数ステップのボリューム設定値を順次入力して、それに対応したＤＣ電圧がアナログ回路から出力されるか否かを監視するものである。この発明では、外部からボリューム設定値が入力されたとき、このボリューム設定値に応じてアナログ回路の出力電圧が正常に変化したか否かを検出するテスト回路を内蔵し、その検出結果を出力することによってこのテストを効率化している。
【００１１】
一般的に出荷テストでは、ボリューム設定値を最大値から最小値まで１ステップずつ下げてゆくか、または最小値から最大値まで１ステップずつ上げてゆき、アナログ回路からこれに対応した電圧を出力させる。そこで、この発明では、ボリューム設定値が入力された前後のアナログ回路の出力電圧を比較し、その比較結果を出力するテスト回路を設け、ボリューム設定値の各ステップ毎に出力電圧が前の電圧よりも下降または上昇しているかの比較結果を出力できるようにした。たとえば、アナログ回路が出力する電圧がその前よりも低下したときＬ（＝０Ｖ）を出力し、その前よりも上昇したときＨ（＝５Ｖ）を出力するようにすればよい。
【００１２】
これにより、この電子ボリュームをテストするテスト装置は、前記テスト回路から出力される２値の電圧値を監視することでテストをすることがでるため、簡略なコンパレータを用いることができるとともに、測定時間を大幅に短縮することができる。
【００１３】
なお、上記テスト回路は、電子ボリューム（ＬＳＩ）に内蔵されているため、結線による浮遊容量や抵抗が極めて小さいため、出力電圧の静定が早く電圧の精度も高い。また、電圧を絶対値で測定するのでなく直前の電圧と今回の電圧を比較するのみであるので回路構成も簡略になる。
【００１４】
さらに、テスト回路の出力はアナログ回路の動作が正常であるか不良であるかの判定結果であるため、複数チャンネルの電子ボリュームであっても、全てのチャンネルを同時にテストすることができる。すなわち、複数チャンネルの電子ボリュームの場合には、１つのチャンネルでも正常に動作していなければ不良であるため、全チャンネルの判定結果を論理積し（比較結果の出力が正常＝Ｌの場合には電気的には論理和となる。）、複数チャンネルのいずれか１チャンネルでも不良の場合には、出力が反転するようにしておけば、複数チャンネルを一度にテストすることが可能になる。
【００１５】
【発明の実施の形態】
図面を参照してこの発明の実施形態である電子ボリューム（電子ボリュームＬＳＩ）およびそのテスト方法について説明する。
図２は同電子ボリューム（ＬＳＩ）１が適用されるオーディオアンプの概略ブロック図である。ＣＤプレーヤやチューナなどの前段の回路から入力されたアナログオーディオ信号は、バッファ２を介して電子ボリューム１のＶｉｎ端子に入力される。なお、バッファ２はインピーダンス変換をするためのアナログバッファアンプであり、必須のものではない。電子ボリューム１は、図１のような構成になっており、可変抵抗器１１、１２を制御することによって、このアナログオーディオ信号の信号レベルを調整してＶｏｕｔ端子から出力する。電子ボリューム１から出力されたアナログオーディオ信号はパワーアンプ３で増幅され、スピーカ４から放音される。
【００１６】
電子ボリューム１には、制御用のマイクロコンピュータ５が接続されている。マイクロコンピュータ５は電子ボリューム１に対してアナログオーディオ信号の信号レベルを制御するためのデータであるボリューム制御データを出力する。このボリューム制御データが電子ボリューム１内でタップ選択信号にデコードされ、可変抵抗器１１、１２に入力される。
【００１７】
オーディオアンプのユーザによってロータリエンコーダ６が操作されたとき、その操作に応じたパルス信号がマイクロコンピュータ５に入力される。マイクロコンピュータ５は、この操作量に応じてボリューム設定値を変更する。ボリューム設定値を変更すると、その設定値を表示部７に表示するとともに、このボリューム設定値に対応したボリューム制御データを発生する。マイクロコンピュータ５は、ボリューム制御データをシリアルデータＳＤＡＴＡＩとして、シリアルクロック信号ＳＣＬＫに同期して電子ボリューム１に入力する。電子ボリューム１にシリアルデータを入力するときは、電子ボリューム１のチップセレクト信号ＣＳＮ（アクティブ・ロー）を“Ｌ”にして、シリアルデータの入力をイネーブルにする。シリアルデータ入力の後にチップセレクト信号ＣＳＮを“Ｈ”にすると、電子ボリューム１はこの立ち上がりでこのシリアルデータをラッチし、このデータ（ボリューム制御データ）に基づいてアナログオーディオ信号の信号レベルを制御する。このようにユーザが設定したボリューム設定値に対応して発生されるボリューム制御データおよび前記タップ選択信号がこの出願の各請求項におけるボリューム設定値に対応する。
【００１８】
図１は前記電子ボリューム１の内部ブロック図である。この電子ボリュームは、可変抵抗器１１、１２、アンプ１３からなるアナログ回路９、および、制御部１０、デコーダ１４、ゼロクロス検知回路１５、発振器１６、デコーダ１７、Ｓ／Ｐ変換回路１８を備え、さらに、上記アナログ回路９をテストするためのセレクタ１９、アナログテスト回路２０を備えている。また、外部入出力端子として、アナログ信号入力端子Ｖｉｎ、アナログ信号出力端子Ｖｏｕｔ、シリアルデータ出力端子ＳＤＡＴＡＯ、チップセレクト信号入力端子ＣＳＮ、シリアルクロック入力端子ＳＣＬＫ、シリアルデータ入力端子ＳＤＡＴＡＩ、ゼロクロス制御端子ＺＣＥＮ１、ＺＣＥＮ２、テストモード設定端子ＴＥＳＴ＿ＭＯＤＥの各端子を有している。なお、以下の説明では、各端子の記号を端子から入出力される信号を表す記号としても用いる。
【００１９】
アナログ信号入力端子Ｖｉｎからアナログオーディオ信号が入力される。このアナログオーディオ信号は、可変抵抗器１１およびゼロクロス検知回路１５に供給される。可変抵抗器１１、１２は、組み合わせにより２５６段のタップを実現するものであり、タップ選択信号ＴＳ１、ＴＳ２によって選択されたいずれか１組のタップがアンプ１３に接続される。この選択されたタップから前記入力されたアナログオーディオ信号が取り出されて、アンプ１３に入力される。すなわち、選択するタップの位置によりアナログオーディオ信号のアッテネート量または増幅量を調整することができる。このタップ選択信号ＴＳ１、ＴＳ２は、前記マイクロコンピュータ５から入力される８ビットのボリューム制御データをデコーダ１４でデコードしたものである。この８ビットのボリューム制御データにより、入力されたアナログオーディオ信号の信号レベル範囲を−∞〜＋３２ｄＢの範囲で２５６ステップで制御することができる。
【００２０】
前記マイクロコンピュータ５から入力されるボリューム制御データ（シリアルデータ）は、Ｓ／Ｐ（シリアル／パラレル）変換部１８でチップセレクト端子ＣＳＮが“Ｌ”になったときシリアルクロックＳＣＬＫに同期してシリアルデータ入力端子ＳＤＡＴＡＩから入力されるデータとして取り込まれる。そして、チップセレクト端子ＣＳＮが“Ｈ”になったとき、取り込んだデータをラッチして制御部１０に転送する。
【００２１】
制御部１０は、Ｓ／Ｐ変換部１８から転送されたボリューム制御データをタップ選択信号としてデコーダ１４を介して可変抵抗器１１、１２に設定するが、ゼロクロス制御信号ＺＣＥＮ１およびＺＣＥＮ２の組み合わせによりゼロクロス制御をしない設定とされている場合、Ｓ／Ｐ変換部１８から転送されたボリューム制御データを即座にデコーダ１４に出力し、デコーダ１４はタップ選択信号ＴＳ１、ＴＳ２を可変抵抗器１１、１２に設定する。一方、ゼロクロス制御信号ＺＣＥＮ１およびＺＣＥＮ２の組み合わせによりゼロクロス制御が有効となるように設定されている場合、Ｓ／Ｐ変換部１８から転送されたボリューム制御データをその直後のゼロクロスタイミングにデコーダ１４に出力し、タップ選択信号ＴＳ１、ＴＳ２を可変抵抗器１１、１２に設定する。ここで、ゼロクロスタイミングとは、＋側、−側の両側に振幅を有する入力アナログ信号が０Ｖを通過するタイミングであり、このタイミングにボリュームを変化させても振幅波形が不連続にならないためノイズが発生しない。このため、音質を重視する場合には、このタイミングを待ってタップ選択信号ＴＳ１、ＴＳ２を出力する。
【００２２】
ゼロクロス検知回路１５は、入力アナログ信号とＧＮＤ電圧レベル（０Ｖ）とを比較しアナログ信号が０Ｖを通過するタイミングであるゼロクロスタイミングを検知して制御部１０に通知する回路である。また、発振器１６は、制御部１０によってタイマとして使用される。すなわち、ボリュームのゼロクロス制御をする場合、ボリューム制御データが入力されたのちゼロクロス検知信号がゼロクスス検知回路１５から入力されるまで待機するが、所定時間以上待機してもゼロクロス検知信号が入力されない場合（たとえばＤＣオフセットした小信号等）には、タイマによる上記所定時間の計時が完了したときゼロクロスでなくてもボリューム制御をするようにしている。
【００２３】
なお、ＳＤＡＴＡＯは、Ｓ／Ｐ変換部１８に蓄えられた設定データ（前回入力されたデータ）を出力するための端子である。Ｓ／Ｐ変換部１８は、ＳＤＡＴＡＩから入力されるシリアルデータをバッファするシフトレジスタを有しており、その出力を先に入力されたビットから順にＳＤＡＴＡＯを介して出力する。このＳＤＡＴＡＯ端子に他の同種の電子ボリュームのＳＤＡＴＡＩ端子をデージーチェーン接続し、図２のマイクロコンピュータ５が複数の電子ボリュームＬＳＩ分のボリューム制御データをシリアルに出力することによって全ての電子ボリュームＬＳＩに対してボリューム制御データをセットすることができ、マルチチャンネルャンネルコントロールが可能になる。
【００２４】
以上のように、入力されたアナログ信号は、シリアルデータ入力端子ＳＤＡＴＡＩを介して外部入力されたボリューム制御データにより、可変抵抗器１１、１２およびアンプ１３からなるアナログ回路によってボリュームが制御されるが、このアナログ回路（とりわけ可変抵抗器１１、１２）が正常に動作するか否かをテストするためのアナログテスト回路２０およびセレクタ１９が、この電子ボリュームに内蔵されている。制御部１０がテストモード設定信号ＴＥをアナログテスト回路２０およびセレクタ１９に出力したとき（テストモード設定端子ＴＥＳＴ＿ＭＯＤＥを“Ｈ”にしたとき）、テストモード動作になる。
【００２５】
図３、図４は上記アナログテスト回路２０の回路構成図、図５は電子ボリュームの出荷テスト時の接続形態を示す図、図６はテスト時の各部の信号を示す図である。
【００２６】
図５において、出荷テスト時には、電子ボリューム１にロジックテスタ８が接続される。ロジックテスタ８は、各種の信号を生成するピンドライバ８ａおよび入力される電圧が所定のしきい値以上であるか以下であるかを判定するコンパレータ８ｂを備えている。ピンドライバ８ａは、Ｖｉｎ、ＣＳＮ、ＳＣＬＫ、ＳＤＡＴＡＩ、ＴＥＳＴ＿ＭＯＤＥに接続される。ピンドライバ８ａは、テストをスタートするとき、制御部１０が、テストモードを指示する内部信号であるＴＥを“Ｈ”に立ち上げるようにＴＥＳＴ＿ＭＯＤＥを設定し、テストを終了するとき制御部１０がＴＥを“Ｌ”に落とすようにＴＥＳＴ＿ＭＯＤＥを設定する。また、所定のＤＣ電圧（Ｖｉｎ）を発生してＶｉｎ端子に入力するとともに、チップセレクト信号ＣＳＮ、シリアルクロック信号ＳＣＬＫに同期してボリューム制御データＳＤＡＴＡＩを出力する。ＳＤＡＴＡＩは、チップセレクト信号ＣＳＮごとにボリューム設定値を１ステップずつ下げてゆく。テストは可変抵抗器１１、可変抵抗器１２について別々に行うことができる。可変抵抗器１１をテストするときは、可変抵抗器１２のタップ選択信号ＴＳ２を（ゲインが最大になるように）固定し、可変抵抗器１１のアッテネート量を制御するタップ選択信号ＴＳ１を１ステップずつ下げてゆくようなボリューム制御データをＳＤＡＴＡＩに入力する。また、可変抵抗器１２をテストするときは、可変抵抗器１１のタップ選択信号ＴＳ１を（アッテネート量が最小になるように）固定し、可変抵抗器１２のゲインを制御するタップ選択信号ＴＳ２を１ステップずつさげてゆくようなボリューム制御データをＳＤＡＴＡＩに入力する。
【００２７】
このようにボリューム制御データに対応して、電子ボリュームは図６（Ａ）に示すように、入力電圧Ｖｉｎに対して１ステップずつ段階的に低下してゆく出力電圧Ｖｏｕｔを出力する。ただし、ロジックテスタ８はこのＶｏｕｔを観察するのではなく、ＳＤＡＴＡＯを介して出力されるアナログテスト回路２０の比較結果信号ＡＴＥＳＴの“Ｈ／Ｌ”をコンパレータ８ｂによって観察する。アナログテスト回路２０は、後述するように、チップセレクト信号ＣＳＮが“Ｌ”から“Ｈ”に立ち上がったとき、すなわち新たなボリューム制御データが入力されたときに、その前後におけるアナログ回路の出力電圧Ｖｏｕｔを比較し、現在の電圧がそれまでの電圧よりも低下したときＡＴＥＳＴとして“Ｌ”を出力し、出力電圧Ｖｏｕｔが低下しなかったとき、ＡＴＥＳＴを“Ｈ”にする。
【００２８】
ロジックテスタ８のコンパレータ８ｂは、このＳＤＡＴＡＯが“Ｈ”であるか“Ｌ”であるかを判定することにより、電子ボリュームが正常に動作しているか否かを判定することができ、数ｍＶの電圧を正確に測定する必要がないため、極めて短時間（数百ｎｓ〜数μｓ）で１ステップのボリューム変化の正常／異常を判定することができる。
【００２９】
図３において、電子ボリューム１に内蔵されるアナログテスト回路２０は、インバータ３１、ＰチャンネルＭＯＳトランジスタ３２およびコンデンサ３３からなるいわゆるチョッパ型コンパレータ回路３０を有している。すなわち、インバータ３１とＰチャンネルＭＯＳトランジスタ３２が並列に接続されて、ＰチャンネルＭＯＳトランジスタ３２にゲート信号（−のゲート電圧）が入力されてオンしたとき、インバータ３１の入力側と出力側が短絡するようにされている。そしてインバータ３１の入力側にはコンデンサ３３（Ｃ１ ）を介してアンプ１３の出力であるＶｏｕｔが供給される。さらに、インバータ３１の入力側配線パターンとＰチャンネルＭＯＳトランジスタ３２のゲート側の配線パターンとの間には微小な寄生容量（接続容量）Ｃｓが生じている。上記コンデンサ３３の容量Ｃ１ は寄生容量Ｃｓの数倍以上に設定する。
【００３０】
ゲート信号形成回路２９は、制御部１０からテストモード設定信号ＴＥが入力されるとイネーブルとなり、チップセレクト信号ＣＳＮの入力に同期してＰチャンネルゲート信号ＣＮＴＰを出力する。
【００３１】
上記チョッパ型コンパレータ回路３０において、Ｐチャンネルゲート信号ＣＮＴＰが“Ｌ”であるとＰチャンネルＭＯＳトランジスタ３２がオンしてインバータ３１の入力側と出力側を短絡する。このときインバータ３１の入力端子の電位はローインピーダンスの出力端子の電位に吸い込まれ、入力側、出力側ともインバータ３１のしきい値Ｖｔ１ で安定する。このとき、電圧ＶｏｕｔとしてＶｏ１ の値の電圧が入力されているとすると、コンデンサ３３の電極間の電位差はＶｏ１ −Ｖｔ１ となり、この電位差分の電荷が蓄えられる。Ｐチャンネルゲート信号ＣＮＴＰは、チップセレクト信号ＣＳＮに同期して出力されるものであるため、インバータ３１が短絡されている間にボリューム制御データが入力される（チップセレクト信号ＣＳＮが“Ｌ”の区間でＳＤＡＴＡＩが入力される）。
【００３２】
こののち、チップセレクト信号ＣＳＮが立ち上がったとき、入力されたボリューム制御データによってアナログ回路の出力ＶｏｕｔがＶｏ２ に変化するとともに、同時にＰチャンネルゲート信号ＣＮＴＰが“Ｈ”となりＰチャンネルＭＯＳトランジスタ３２がオフし、この変化したＶｏｕｔ＝Ｖｏ２ がコンデンサ３３の入力側の電極に現れる。このときにコンデンサ３３が有する電位差は上記のようにＶｏ１ −Ｖｔ１ であるため、コンデンサ３３のインバータ３１側にはＶｏ２ −（Ｖｏ１ −Ｖｔ１ ）の電位が現れる。すなわち、インバータ３１のしきい値Ｖｔ１ よりもＶｏ２ −Ｖｏ１ だけ変化した電位が現れる。もし、（上述したロジックテスタ８から入力される）ボリューム制御データによる制御によってＶｏｕｔの値が１ステップ低下していれば、Ｖｏ２ −Ｖｏ１ は負の値となって現れ、インバータ３１はこれに対応して“Ｈ”を出力する。一方、Ｖｏ２ −Ｖｏ１ が正の値の場合にはインバータ３１は“Ｌ”を出力する。したがって、このチョッパ型コンパレータ３０の出力電圧をＡＴＥＳＴ信号としてＳＤＡＴＡＯから出力することにより、ボリューム制御データを１ステップ変化させたときにそれに応じたアナログ回路の出力電圧Ｖｏｕｔの変化を“Ｈ／Ｌ”の２値で出力することができる。
【００３３】
なお、もしＶｏ２ とＶｏ１ が同電位でＶｏ２ −Ｖｏ１ ＝０であった場合には、インバータ３１の出力電圧は不定であり、“Ｈ／Ｌ”の両方が出力されえるため、タップが短絡していた場合などＣＳＮの前後で同じ電圧であったときの判定結果の信頼度が低下する。そこで、このチョッパ型コンパレータ３０では、前記寄生容量Ｃｓを積極的に利用し、ＰチャンネルＭＯＳトランジスタ３２がオフしたとき寄生容量Ｃｓの電荷分の電圧がインバータ３１に印加され、図６（Ａ）に示すようなオフセットが生じるようにしている。これにより、インバータ３１の出力はデフォルトで“Ｌ”側に振られ、Ｖｏ２ −Ｖｏ１ が正規の電圧変化をしたときのみインバータ３１が“Ｈ”を出力するようにしている。
なお、インバータ３４は、コンパレータのしきい値を出力に合わせて変換するとともに、チョッパ型コンパレータの出力をハイインピーダンスに保ち出力側に接続される回路による影響を防止するための回路である。
【００３４】
図３では、チョッパ型コンパレータ３０を１段のみ接続しているが、入力される電位差（Ｖｏ２ −Ｖｏ１ ）に対してインバータ３１のゲインが不足していると、インバータ３１の出力が“Ｈ／Ｌ”のフルスイングにならず、線型増幅領域で中間値を出力する。この場合には、図４に示すようにチョッパ型コンパレータ３０を２段直列に接続することにより、出力を“Ｈ／Ｌ”にフルスイングさせて２値出力にすることができる。この図４の構成の場合には、インバータが１つ増加するため、出力される電圧の“Ｈ／Ｌ”が反転するが、終段のバッファをインバータでなく非反転のバッファ３５とすることで、出力される信号の極性を図３と同様にすることができる。
【００３５】
図６（Ａ）、（Ｂ）に示すＡＴＥＳＴ、ＳＤＡＴＡＯの各信号は、図４のようにチョッパ型コンパレータを２つ直列に接続した場合の波形を示している。同図（Ｂ）において、チップセレクト信号ＣＳＮ（の“Ｌ”区間）は、シリアルクロックＳＣＬＫに同期したＳＤＡＴＡＩのデータ長に相当するビット分の長さを有しており、数μｓ程度である。また、チップセレクト信号の間隔（ＣＳＮ＝“Ｈ”の区間）は、数μｓ〜１０μｓ程度である。各チップセレクト信号に同期してボリューム制御データＤが入力される。このボリューム制御データは、上述したように順次１ステップずつボリュームを下げてゆくようなデータである。ロジックテスタ８のコンパレータはチップセレクト信号ＣＳＮが“Ｈ”に立ち上がったのち数百ｎｓ〜数μｓのタイミングのＳＤＡＴＡＯ（ＡＴＥＳＴ信号）を取り込んでその電圧の“Ｈ／Ｌ”を検出する。このときこの信号が“Ｌ”であれば、電子ボリュームのこのステップにおける動作は正常であると判断し、もしこの信号が“Ｈ”のままであればこの電子ボリュームは不良であると判定する。全てのステップで動作が正常であったとき、この電子ボリュームを良品と判定する。
【００３６】
図７、図８は上記アナログテスト回路の他の実施形態を示す図である。このアナログテスト回路２０′では、図３、図４に示したチョッパ型コンパレータのＰチャンネルＭＯＳトランジスタ３２に代えてＮチャンネルＭＯＳトランジスタ３２′を用いている。図１のアナログテスト回路２０では、ＰチャンネルＭＯＳトランジスタ３２のゲート配線パターンがローアクティブであるため寄生容量Ｃｓがインバータ３１の入力端子に正電荷を供給し、インバータ３１の入力電圧Ｖａを正側にオフセットさせるが、図７のチョッパ型コンパレータではＮチャンネルＭＯＳトランジスタ３２′のゲート配線パターンがハイアクティブであるため、寄生容量Ｃｓ′がインバータ３１の入力端子に負電荷を供給し、インバータ３１の入力電圧Ｖａを負側にオフセットさせる。そして、このアナログテスト回路のゲート信号形成回路２９′は、チップセレクト信号に同期してＮチャンネルゲート信号ＣＮＴＮを出力する。同図（Ａ）は、このＮチャンネル形式のチョッパ型コンパレータ３０′を１段のみ設けた例であり、同図（Ｂ）はＮチャンネル形式のチョッパ型コンパレータ３０′を２段設けた例である。
【００３７】
図８は、図７（Ｂ）のアナログテスト回路を内蔵する電子ボリュームのテスト時の同アナログテスト回路およびロジックテスタの各部の信号を示す図である。同図（Ｂ）において、チップセレクト信号ＣＳＮの区間およびチップセレクト信号の間隔は、図６（Ｂ）の場合と同様である。各チップセレクト信号に同期してボリューム制御データが入力される。このボリューム制御データは、順次１ステップずつボリュームを上げてゆくようなデータである。ロジックテスタ８のコンパレータはチップセレクト信号ＣＳＮが“Ｈ”に立ち上がったのち数百ｎｓ〜数μｓのタイミングのＳＤＡＴＡＯ（ＡＴＥＳＴ信号）を取り込んでその電圧の“Ｈ／Ｌ”を検出する。このときこの信号が“Ｈ”であれば、電子ボリュームのこのステップにおける動作は正常であると判断し、もしこの信号がロー”に落ちていればこの電子ボリュームは不良であると判定する。全てのステップで動作が正常であったとき、この電子ボリュームを良品と判定する。
【００３８】
また、図９は、インバータ３１にＰチャンネルＭＯＳトランジスタ３２およびＮチャンネルＭＯＳトランジスタ３２′の両方を接続したチョッパ型コンパレータ３０″を備えたアナログテスト回路の例を示す図である。このアナログテスト回路のゲート信号形成回路２９″は、Ｐチャンネルゲート信号ＣＮＴＰ、Ｎチャンネルゲート信号ＣＮＴＮの両方を出力することができ、テストモード選択信号ＴＥＳＴ＿ＭＯＤＥＰの“Ｈ／Ｌ”に応じていずれか一方を選択的に出力する。図１に示したＴＥＳＴ＿ＭＯＤＥＰはこの信号を示している。ＴＥＳＴ＿ＭＯＤＥＰは図１におけるデコーダ１７の入力ＴＥＳＴ＿ＭＯＤＥ、ＺＣＥＮ１、ＺＣＥＮ２の組み合わせによって外部から設定することができ、当該組み合わせの信号が入力されたとき制御部１０はＴＥＳＴ＿ＭＯＤＥＰをテスト回路に向けて出力する。また、ＴＥＳＴ＿ＭＯＤＥ端子を２つにしてもよい。
【００３９】
テストモード設定信号ＴＥが“Ｈ”になったとき、同時にテストモード選択信号ＴＥＳＴ＿ＭＯＤＥＰが“Ｈ”になれば、ゲート信号形成回路２９″は、Ｎチャンネルゲート信号ＣＮＴＮを“Ｌ”に固定してＰチャンネルゲート信号をチップセレクト信号に同期して出力する。これにより、図６に示したようなＶｏｕｔを１ステップずつ下降させるテストをすることができる。逆に、テストモード設定信号ＴＥが“Ｈ”になったとき、テストモード選択信号ＴＥＳＴ＿ＭＯＤＥＰが“Ｌ”であれば、ゲート信号形成回路２９″は、Ｐチャンネルゲート信号ＣＮＴＮを“Ｈ”に固定してＮチャンネルゲート信号をチップセレクト信号に同期して出力する。これにより、図８に示したようなＶｏｕｔを１ステップずつ上昇させるテストをすることができる。
【００４０】
この実施形態では、外部にテストモード設定端子ＴＥＳＴ＿ＭＯＤＥを設け、テストモード設定端子ＴＥＳＴ＿ＭＯＤＥが“Ｈ”に立ち上げられたときテストモードになるようにしているが、ＳＤＡＴＡＩに特別のシリアルデータを入力したとき、制御部１０がこれに対応して内部的にＴＥを“Ｈ”にするようにしてもよい。これにより、ＬＳＩの端子を節約することができる。なお、電子ボリュームの実装時には、テストモード設定端子ＴＥＳＴ＿ＭＯＤＥは接地して（“Ｌ”に固定して）用いる。
【００４１】
上記説明は、説明を簡略化するために、アナログ回路が１チャンネルの電子ボリュームについて説明したが、複数チャンネルのアナログ回路を内蔵する電子ボリュームについても同様にこの発明を適用することができる。この場合には、図１０に示すように複数チャンネルのアナログ回路９−１〜ｎのそれぞれにアナログテスト回路２０−１〜ｎを設け、各アナログテスト回路の出力ＡＴＥＳＴ１〜ｎをエンコーダ４０で１つの信号ＡＴＥＳＴに集約したのちセレクタ１９に出力すればよい。テストモードにおいてＶｏｕｔが正常に下降または上昇の変化をしたとき、アナログテスト回路２０が“Ｈ”を出力する場合には、全てのアナログテスト回路２０が“Ｈ”を出力したときのみ“Ｈ”を出力するようにエンコーダ４０をＡＮＤ回路とし、テストモードにおいてＶｏｕｔが正常に変化したときアナログテスト回路２０が“Ｌ”を出力する場合には、全てのアナログテスト回路が“Ｌ”を出力したときのみ“Ｌ”を出力するようにエンコーダ４０をＯＲ回路（ローアクティブのＡＮＤ回路）とする。上記ＴＥＳＴ＿ＭＯＤＥＰ信号に応じてエンコーダ４０をＡＮＤ回路またはＯＲ回路に切り換えられるようにすればよい。
【００４２】
このようにこの実施形態によれば、シリアルデータを出力するＳＤＡＴＡＯ端子を用いてアナログテスト回路２０の比較結果信号ＡＴＥＳＴを出力するようにしているため端子数を節約することができる。
また、この実施形態では、アナログテスト回路を電子ボリュームに内蔵し、ボリューム設定前後の電圧を比較するため、静定が迅速で且つ誤差の少ないテストをすることができる。また、Ｖｏｕｔの絶対値測定をボリューム設定の何点かで別途行えばさらにテスト精度を上げることができる。
【００４３】
【発明の効果】
以上のようにこの発明によれば、複数ステップにボリュームを制御できる電子ボリュームのテストを効率的に行うことができる。
【図面の簡単な説明】
【図１】この発明の実施形態である電子ボリュームのブロック図
【図２】同電子ボリュームが適用されるオーディオアンプのブロック図
【図３】同電子ボリュームのアナログテスト回路のブロック図
【図４】同電子ボリュームのアナログテスト回路のブロック図
【図５】同電子ボリュームとロジックテスタとの接続形態を示す図
【図６】同電子ボリュームのテスト時の各部の信号を示す図
【図７】アナログテスト回路の他の例を示す図
【図８】このアナログテスト回路によるテスト時の各部の信号を示す図
【図９】アナログテスト回路のさらに他の例を示す図
【図１０】マルチチャンネルの電子ボリュームのアナログテスト回路の接続形態を示す図
【図１１】一般的な電子ボリュームの内部構成を示す図
【図１２】従来の電子ボリュームのテストを説明する図
【符号の説明】
１…電子ボリューム、２…入力バッファ、３…パワーアンプ、４…スピーカ、５…マイクロコンピュータ、６…ロータリエンコーダ、７…表示部、８…ロジックテスタ、８ａ…ピンドライバ、８ｂ…コンパレータ、
９…アナログ回路、１０…制御部、１１、１２…可変抵抗器、１３…アンプ、１４…デコーダ、１５…ゼロクロス検知回路、１６…発振器、１７…デコーダ、１８…Ｓ／Ｐ変換部、１９…セレクタ、２０…アナログテスト回路、
２９、２９′、２９″…ゲート信号形成回路、３０、３０′、３０″…チョッパ型コンパレータ、３１…インバータ、３２…ＰチャンネルＭＯＳトランジスタ、３２′…ＮチャンネルＭＯＳトランジスタ、３３…コンデンサ、３４…インバータ、３５…バッファ、４０…エンコーダ
Claims (4)
- 外部から入力されたアナログ信号の信号レベルを複数ステップのボリューム設定値に基づいて制御して出力信号として出力するアナログ回路と、
外部から指示されたボリューム設定値を前記アナログ回路に入力する制御部と、
を備えた電子ボリュームにおいて、
前記出力信号を入力し、アナログ回路にボリューム設定値が入力されたとき該ボリューム設定値が入力される前後の前記出力信号の信号レベルの大小を比較し、その比較結果を２値の電圧値として出力するテスト回路を設けたことを特徴とする電子ボリューム。 - 外部から入力されたアナログ信号の信号レベルを複数ステップのボリューム設定値に基づいて制御して出力信号として出力するアナログ回路を複数チャンネル分備えるとともに、
外部から指示された各チャンネルのボリューム設定値を対応するチャンネルの前記アナログ回路に入力する制御部を備えた電子ボリュームにおいて、
前記出力信号を入力し、アナログ回路にボリューム設定値が入力されたとき該ボリューム設定値が入力される前後の前記出力信号の信号レベルの大小を比較し、その比較結果を出力するテスト回路を各チャンネルに対応して設けるとともに、各チャンネルの比較結果を論理積または論理和した結果を２値の電圧値として出力するエンコード回路を設けたことを特徴とする電子ボリューム。 - 前記テスト回路は、前記出力信号の信号レベルの大小の比較をチョッパ型コンパレータで行う請求項１または請求項２に記載の電子ボリューム。
- 請求項１、請求項２または請求項３に記載の電子ボリュームに対して、前記アナログ信号として所定電圧のＤＣ信号を入力しながら、１ステップずつ下降または上昇するボリューム設定値を順次入力し、
これに対応して出力される前記２値の電圧値を監視することにより、前記電子ボリュームの良、不良を判断する電子ボリュームのテスト方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173314A JP3882690B2 (ja) | 2002-06-13 | 2002-06-13 | 電子ボリュームおよび電子ボリュームのテスト方法 |
| TW92116125A TWI279979B (en) | 2002-06-13 | 2003-06-13 | Electronic sound volume device and testing method of electronic sound volume |
| CNB031427685A CN1312838C (zh) | 2002-06-13 | 2003-06-13 | 电子音量调节器及其测试方法 |
| HK04102733A HK1059991A1 (en) | 2002-06-13 | 2004-04-19 | Electronic volume and method for testing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173314A JP3882690B2 (ja) | 2002-06-13 | 2002-06-13 | 電子ボリュームおよび電子ボリュームのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023302A true JP2004023302A (ja) | 2004-01-22 |
| JP3882690B2 JP3882690B2 (ja) | 2007-02-21 |
Family
ID=30436992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002173314A Expired - Fee Related JP3882690B2 (ja) | 2002-06-13 | 2002-06-13 | 電子ボリュームおよび電子ボリュームのテスト方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3882690B2 (ja) |
| CN (1) | CN1312838C (ja) |
| HK (1) | HK1059991A1 (ja) |
| TW (1) | TWI279979B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194815A (ja) * | 2008-02-18 | 2009-08-27 | Onkyo Corp | 音量調整装置及び音量調整プログラム |
| JP2011130341A (ja) * | 2009-12-21 | 2011-06-30 | Oki Semiconductor Co Ltd | 信号処理装置及び信号処理方法 |
| TWI385885B (zh) * | 2008-12-04 | 2013-02-11 | Htc Corp | 多媒體裝置以及音量控制方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101009481B (zh) * | 2006-01-25 | 2011-10-26 | 迈米电子株式会社 | 用于助听器等的音调控制电路 |
| TWI408390B (zh) * | 2010-06-25 | 2013-09-11 | Princeton Technology Corp | 用於類比量測模組之控制電路與相關控制模組 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270962A (ja) * | 1997-03-27 | 1998-10-09 | Matsushita Electric Ind Co Ltd | 自動音声出力可変装置 |
| JPH11136059A (ja) * | 1997-10-28 | 1999-05-21 | Canon Inc | 自動音量制御装置 |
| JP2000261263A (ja) * | 1999-03-05 | 2000-09-22 | Matsushita Electric Ind Co Ltd | 音量調節器 |
| EP1137172A4 (en) * | 1999-08-10 | 2005-03-09 | Matsushita Electric Ind Co Ltd | VOLUME CONTROL FOR A TONE GENERATOR DEVICE |
-
2002
- 2002-06-13 JP JP2002173314A patent/JP3882690B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-13 CN CNB031427685A patent/CN1312838C/zh not_active Expired - Fee Related
- 2003-06-13 TW TW92116125A patent/TWI279979B/zh not_active IP Right Cessation
-
2004
- 2004-04-19 HK HK04102733A patent/HK1059991A1/xx not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194815A (ja) * | 2008-02-18 | 2009-08-27 | Onkyo Corp | 音量調整装置及び音量調整プログラム |
| JP4613966B2 (ja) * | 2008-02-18 | 2011-01-19 | オンキヨー株式会社 | 音量調整装置及び音量調整プログラム |
| US8036400B2 (en) | 2008-02-18 | 2011-10-11 | Onkyo Corporation | Volume control apparatus and volume control program |
| TWI385885B (zh) * | 2008-12-04 | 2013-02-11 | Htc Corp | 多媒體裝置以及音量控制方法 |
| JP2011130341A (ja) * | 2009-12-21 | 2011-06-30 | Oki Semiconductor Co Ltd | 信号処理装置及び信号処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI279979B (en) | 2007-04-21 |
| TW200405656A (en) | 2004-04-01 |
| CN1471228A (zh) | 2004-01-28 |
| JP3882690B2 (ja) | 2007-02-21 |
| HK1059991A1 (en) | 2004-07-23 |
| CN1312838C (zh) | 2007-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7432730B2 (en) | Time based driver output transition (slew) rate compensation | |
| US20060152236A1 (en) | On-chip self test circuit and self test method for signal distortion | |
| US7733164B2 (en) | Semiconductor device with decoupling capacitance controlled and control method for the same | |
| US20110050270A1 (en) | Circuit, system, and method for degradation detection | |
| SG188739A1 (en) | Low power high resolution sensor interface | |
| US7250807B1 (en) | Threshold scaling circuit that minimizes leakage current | |
| JP3882690B2 (ja) | 電子ボリュームおよび電子ボリュームのテスト方法 | |
| US7541845B2 (en) | Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same | |
| US7246284B2 (en) | Integration type input circuit and method of testing it | |
| US7545156B2 (en) | Test circuit and test method that includes supplying a current to a plurality of light-receiving elements | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JP2009521124A (ja) | 入力／出力回路の遅延を求める方法及び電子装置 | |
| JP3649082B2 (ja) | 演算増幅器の測定回路及びその測定方法 | |
| JP3153677B2 (ja) | パルス幅測定装置および時間差測定装置、並びにｉｃ試験装置 | |
| JP2991065B2 (ja) | 可変遅延回路および遅延時間検査方法 | |
| US7376531B1 (en) | Method and apparatus for detection of devices on a transmission link | |
| JP2930018B2 (ja) | 電圧変換回路 | |
| TW202322526A (zh) | 用於驅動負載之電路系統、積體電路、以及主機裝置 | |
| JPH09214296A (ja) | 半導体装置のシュミット入力バッファ回路とその検査方法 | |
| JP2001274670A (ja) | Ｌｓｉの出力回路 | |
| JPH0529938A (ja) | 制御装置 | |
| JP2000227448A (ja) | Ｄｃ測定装置 | |
| JP2014211360A (ja) | 半導体試験装置 | |
| JPH05297039A (ja) | コンピュータによるキャパシタンス変化の検知方法及び装置 | |
| JPH0720205A (ja) | 半導体集積回路の出力信号変化測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |