JP2004014807A - 電力増幅モジュール及び電力増幅モジュール用基板 - Google Patents
電力増幅モジュール及び電力増幅モジュール用基板 Download PDFInfo
- Publication number
- JP2004014807A JP2004014807A JP2002166295A JP2002166295A JP2004014807A JP 2004014807 A JP2004014807 A JP 2004014807A JP 2002166295 A JP2002166295 A JP 2002166295A JP 2002166295 A JP2002166295 A JP 2002166295A JP 2004014807 A JP2004014807 A JP 2004014807A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power amplification
- amplification module
- conductive film
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】基板平面積を縮小し得、かつ、放熱性に優れた電力増幅モジュールを提供する。
【解決手段】基板7は、取り付け面702に有底の凹部41を有する。熱伝導膜43は凹部41の底面411及び内壁面412、413に付着されている。半導体チップ20は、凹部41の内部に配置され、底面411において熱伝導膜43に熱結合されている。
【選択図】 図4
【解決手段】基板7は、取り付け面702に有底の凹部41を有する。熱伝導膜43は凹部41の底面411及び内壁面412、413に付着されている。半導体チップ20は、凹部41の内部に配置され、底面411において熱伝導膜43に熱結合されている。
【選択図】 図4
Description
【0001】
【発明の属する技術分野】
本発明は、例えばマイクロ波帯を利用した通信機器に用いられる電力増幅モジュール、及び、電力増幅モジュール用基板に関する。
【0002】
【従来の技術】
近年、携帯電話をはじめとする通信機器の普及により、マイクロ波帯の電力増幅モジュールの需要が高まっている。電力増幅モジュールは、基板に電力増幅用半導体チップ及び受動回路部品を搭載してモジュール化した構造となっている。基板の両主面のうち、一方の主面には各種チップ部品が実装され、他方の主面は取り付け面としてマザーボード等に取り付けられる。
【0003】
この種の電力増幅モジュールでは、通信機器の小型化に応じて、電力増幅モジュールの低背化が求められている。低背化手段としては、基板に備えられた凹部の内部に半導体チップを配置する構造が有効である。
【0004】
更に、電力増幅用モジュールは、通信機器に用いられる部品の中で、かなり電力消費量の大きい部品であり、放熱性が極めて重要な技術的改善項目となっている。具体的には、半導体チップには、数百mAから1.5A程度の電流が流れるため、発熱する。発生した熱を何らかの放熱手段によって放散しないと、半導体のチャネル温度の上昇につながり、オン抵抗が上昇し、熱暴走に至り、ひいては、半導体チップが破損する。放熱性を向上させる手段としては、凹部の周辺に基板厚み方向のサーマルビアを設け、このサーマルビアを通して半導体チップの熱を放熱させる構造が知られている。
【0005】
しかし、この放熱構造では、サーマルビアを形成するための領域が新たに必要となり、サーマルビア形成領域では回路素子の導体パターンを形成できない。このため、基板平面積の縮小化が妨げられてしまう。
【0006】
【発明が解決しようとする課題】
本発明の課題は、基板平面積を縮小し得る電力増幅モジュール及びそのための基板を提供することである。
【0007】
本発明のもう一つの課題は、放熱性に優れた電力増幅モジュール及びそのための基板を提供することである。
【0008】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る電力増幅モジュールは、基板と、熱伝導膜と、半導体チップとを含む。
【0009】
前記基板は、取り付け面に有底の凹部を有している。前記熱伝導膜は、少なくとも、前記凹部の底面及び内壁面に付着されている。
【0010】
前記半導体チップは、前記凹部の内部に配置され、前記底面において前記熱伝導膜に熱結合されている。
【0011】
上述した本発明に係る電力増幅モジュールでは、半導体チップが、基板に備えられた凹部の内部に配置されているから、半導体チップの配置による厚み増大が回避され、電力増幅モジュールの低背化が図られる。
【0012】
更に、上記凹部は基板の取り付け面に備えられているから、基板厚み方向でみて取り付け面とは反対側の面の全面を利用することが可能となる。このため、基板平面積の縮小化が図られる。
【0013】
しかも、半導体チップを配置するための上記凹部は基板の取り付け面に備えられているから、半導体チップに生じた熱を、基板の取り付け面側に容易に放熱することができる。
【0014】
更に本発明では、凹部の底面及び内壁面に熱伝導膜を設け、凹部の底面において熱伝導膜に半導体チップを熱結合してある。従って、本発明の電力増幅モジュールをマザーボードに実装した場合、半導体チップに生じた熱は、熱伝導膜を介して基板の取り付け面側に伝達され、マザーボードに放熱される。このため、放熱性に優れた電力増幅モジュールが得られる。半導体チップは、一般には、電力増幅素子を含む。
【0015】
しかも本発明では、半導体チップに生じた熱は上述の熱伝導膜を介して放熱されるから、放熱用のサーマルビアは不要となり、サーマルビアの形成による基板平面積の増大が回避される。従って、放熱性の向上と、基板平面積の縮小化とを両立させることができる。
【0016】
好ましい態様では、基板の取り付け面に導体膜が備えられ、導体膜が、凹部の開口部付近において熱伝導膜に熱結合されている。かかる態様の電力増幅モジュールをマザーボードに実装した場合、半導体チップに生じた熱は、熱伝導膜から、取り付け面上の導体膜を介してマザーボードに放熱される。このため、より優れた放熱性が得られる。導体膜は、通常は、接地導体として備えられる。
【0017】
本発明の他の目的、構成及び利点については、実施例である添付図面を参照して更に具体的に説明する。図は、単なる例示に過ぎない。
【0018】
【発明の実施の形態】
図1はデジタル移動体通信機器(W−CDMA対応)における高周波回路部の構成を示すブロック図である。受信アンテナANT2で受信された信号は、ローノイズアンプ部AMPへ伝達され、ミキサ部MIXRで変調され、更にIF部を経由してベースバンド部BSBへ送られる。
【0019】
また、ベースバンド部BSBで生成された送信信号は、ミキサ部MIXTで変調される。ミキサ部MIXTによる変調は、フェーズロックループPLLからミキサ部MIXTに供給される信号に基づいて行われる。送信信号は、ミキサ部MIXTで変調された後、電力増幅部PWAへ供給される。電力増幅部PWAは、送信用アンテナANT1から出力される送信信号を、受信者に届く電力になるまで増幅する役割を担う。電力増幅部PWAにて増幅された信号は、デュプレクサDUPを経て送信用アンテナANT1ヘ伝えられ、送信用アンテナANT1から空中に放射される。
【0020】
図2は電力増幅部PWAの詳細を示すブロック図である。図示された電力増幅部PWAは、バンドパスフィルタ1、電力増幅モジュール2、電力検出部31、ローパスフィルタ32、及び、非可逆回路部33を含んでいる。ミキサ部MIXTから電力増幅部PWAへ供給された変調信号は、バンドパスフィルタ1により、必要な周波数成分のみが抽出され、電力増幅モジュール2ヘ伝えられる。バンドパスフィルタ1を通過した信号は、電力増幅モジュール2に供給される。
【0021】
電力増幅モジュール2では、バンドパスフィルタ1を通過した信号を増幅する。電力増幅モジュール2から出力された信号は、電力検出部31に供給される。そして、電力検出部31を通過するとき、信号の電力レペルが検出される。電力検出信号は、電力制御部34に供給される。電力制御部34は電力検出部31から供給される電力検出信号に基づき、電力増幅モジュール2にAPC制御を加え、出力電力を一定化する。
【0022】
電力検出部31を通過した信号は、ローパスフィルタ32により、高次高調波成分が除去され、非可逆回路部33へ供給される。
【0023】
非可逆回路部33は、アイソレータを構成し、電力増幅モジュール2から供給された信号を送信用アンテナANT1側へは伝達するが、送信用アンテナANT1側から電力増幅モジュール2ヘ戻る信号をカットする。非可逆回路部33がないと、動作環境等に起因して出力側負荷インピーダンスが変化した場合、電力増幅モジュール2で増幅された電力が反射され、電力増幅モジュール2ヘ戻り、電力増幅モジュール2から出力される信号の品質劣化(ノイズレベルの増加)、効率劣化、電力増幅モジュール2の内部回路の破壊等を招く。非可逆回路部33は、このような反射による不具合を防止するために備えられている。
【0024】
非可逆回路部33を通過した信号は、デュプレクサDUPへ伝えられ、更に、送信用アンテナANT1に伝達される。そして、送信用アンテナANT1から、空中へ信号が放射される。
【0025】
図1、図2に示す例は、W−CDMA対応のものであり、電力増幅モジュール2に要求される主な特性は以下のとおりである。
【0026】
周波数(fin)=1920〜1980MHz
出力電力(Pout)=27dBm
電力付加効率(PAE)=40%以上
隣接チャンネル漏洩電力比(ACPR)
ACPR1=−38dBc以下(at 5MHz)
ACPR2=−48d8c以下(at 10MHz)
隣接チャンネル漏洩電力比(ACPR)とは、送信信号の中心周波数から5.0MHz、または、10.0MHz離れた周波数におけるノイズレベルを、中心周波数の電力レベルに対する相対比で表した値である。電力付加効率(PAE)とは、出力電力と消費電力との割合をパーセントで表示したもので、高いほど好ましい。
【0027】
電力増幅モジュール2は、その出力負荷インピーダンスZI0が50Ωの場合に、上記特性が得られるように設計される。実際には、50Ωの状態が定常的に持続することはなく、アンテナの角度や、温度条件などにより30〜70Ω程度は充分に変化しえる。電力増幅モジュール2は非可逆回路部を含むことができる。
【0028】
図3は電力増幅モジュール2の主要部をなす電力増幅回路部21の回路構成の一例を示している。図示実施例において、電力増幅回路部21は、入力インピーダンス整合回路211、前段の電力増幅用半導体素子212、後段の電力増幅用半導体素子214、インピーダンス整合回路215及び直流バイアス回路216を含んでいる。電力増幅モジュール2は電力増幅回路部21の他にも、追加的、または、付加的な回路部分を有する。
【0029】
電力増幅用半導体素子212、214は例えばHBT(ヘテロジャンクション・バイポーラ・トランジスタ)やFET(電界効果型トランジスタ)から構成される。
【0030】
直流バイアス回路216は、Vcc端子に供給される直流電圧Vcc、及び、Vreg端子に供給される信号Vregに基づき、電力増幅用半導体素子212に直流バイアスを印加する。
【0031】
バンドパスフィルタ1(図2参照)に接続されたPin端子から、入力インピーダンス整合回路211を経て、電力増幅用半導体素子212に供給された信号は、半導体素子212によって電力増幅される。半導体素子212によって電力増幅された信号は、電力増幅用半導体素子214に供給され、電力増幅作用を受ける。
【0032】
電力増幅用半導体素子214によって電力増幅を受けた信号は、インピーダンス整合回路215を経て、インピーダンス整合回路215に供給される。インピーダンス整合回路215は、半導体チップ20の出力インピーダンスを非可逆回路部33の入力インピーダンス(10〜30Ω)に変換する。
【0033】
図3に示された回路において、電力増幅用半導体素子212及び電力増幅用半導体素子214は、1パッケージ化された半導体チップ20を構成する。半導体チップ20は、MMIC(Microwave Monolithic IC)である。半導体チップ20の出力インピーダンスは、インピーダンス整合回路215及び非可逆回路部33によって、負荷インピーダンスである50Ωに変換される。
【0034】
入力インピーダンス整合回路211は、Pin端子からバンドパスフィルタ1(図2参照)の側を見たときのインピーダンス50Ωを、半導体チップ20の入力インピーダンスに整合させるもので、インダクタL1及びキャパシタC1、C2を含むLC回路より構成される。Pin端子に供給された信号は、理想的には、無反射にて半導体チップ20に入力される。
【0035】
半導体チップ20に入力された信号は、電力増幅用半導体素子212及び電力増幅用半導体素子214により、所望の電力まで増幅される。
【0036】
半導体チップ20の出力側に備えられたインピーダンス整合回路215は、インダクタL2及びキャパシタC3のL型回路と、キャパシタC4、インダクタL3及びキャパシタC5のπ型回路と、直流阻止用キャパシタC6とを含んでいる。
【0037】
直流バイアス回路216は、電力増幅用半導体素子212、214を動作させるための直流バイアスを印加し、かつ、増幅電力を外部に漏洩させるのを防ぐ役割をもつ。従って、直流バイアス回路216に含まれるインダクタL5、L6には、電力増幅用半導体素子212、214で増幅された信号をVcc端子へ漏洩させないよう、理想的にはインピーダンスを無限大にすることが求められる。このため、インダクタL5、L6は、波長λに関して、(λ/4)長パターン、または、(λ/4)長パターンに相当するインピーダンスを持つインダクタ素子により構成される。
【0038】
図4は本発明に係る電力増幅モジュールの構成を示す部分断面図、図5は図4に示した電力増幅モジュールにおいて、カバーを取り除いた平面図 図6は図4に示した電力増幅モジュールにおいて、基板の取り付け面を示す図、図7は図4の7−7線に沿った断面図である。図示された電力増幅モジュールは、基板7と、半導体チップ20を含んでいる。
【0039】
基板7では、厚み方向Tでみて互いに対向する2つの主面701、702のうち、一方の主面701には、抵抗チップやコンデンサチップ等のチップ部品61が実装される。更にこの主面701にはカバー63が取り付けられる。他方の主面702は取り付け面として用いられる。基板7の取り付け面702とは、マザーボード等に取り付けるための面である。取り付け面702は、基板7の長手方向L及び幅方向Wにほぼ平行となっている。基板7は、長手方向Lでみた長さがL11、幅方向Wでみた幅がW11、厚み方向Tでみた厚みがT11である。
【0040】
図4、図6、図7を参照すると、基板7は、取り付け面702に有底の凹部41を有する。この凹部41は、底面411と、内壁面412〜415とを有している。凹部41の底面411は、基板7の厚みT方向でみた底面であり、基板7の長手方向L及び幅方向Wにほぼ平行となっている。内壁面412〜415のち、内壁面412、413が基板7の長手L方向でみて互いに対向し、内壁面414、415が幅W方向でみて互いに対向している。凹部41は、基板7の長手方向Lでみた長さがL12、幅方向Wでみた幅がW12、厚み方向Tでみた深さがT12である。
【0041】
基板7は、上述した凹部41の底面411及び内壁面412、413に、熱伝導膜43を備えている。図示の熱伝導膜43は、底面411及び内壁面412、413上において一体的に構成されている。熱伝導膜43は、熱伝導性に優れた材料により構成される。更に熱伝導膜43は、優れた電気伝導性も兼ね備えていることが好ましい。熱伝導性及び電気伝導性を兼ね備えた材料としては、Cuが挙げられる。実施例の熱伝導膜43はCuめっき膜でなる。Cuめっき膜は、凹部41にCuめっき処理を施すことにより形成することができる。Cuめっき処理において底面411及び内壁面412、413のみにCuめっき膜を形成するには、マスクを利用すればよい。
【0042】
図示実施例では、基板7は凹部41の底面411にボンディングパッド45を備えている。図示の構成は、凹部41の内壁面412〜415のうち内壁414、415が熱伝導膜43を備えていない構成であるため、ボンディングパッド45が、底面411においてこれらの内壁414、415側の側端に備えられている。更にボンディングパッド45は、底面411において熱伝導膜43からギャップg5を隔てて配置されている。図示実施例と異なり、底面411にボンディングパッド45を設けない場合、全ての内壁面412〜415に熱伝導膜43を設けてもよい。
【0043】
次に図4、図6を参照すると、基板7は、取り付け面702に導体膜88を備えている。導体膜88は、一般には、接地導体として備えられる。この導体膜88も、熱伝導性に優れた材料により構成される。更に導体膜88は、優れた電気伝導性も兼ね備えていることが好ましい。実施例の導体膜88は、取り付け面702のCu箔上に、Cuめっき膜、フタめっき膜、Niめっき膜及びAuめっき膜を順次に積層したものであり、厚みが35μmとなっている。
【0044】
更に導体膜88は、凹部41の開口部付近において熱伝導膜43に熱結合されている。実施例では、熱伝導膜43と導体膜88とが、凹部41の開口部付近において接続されており、これにより、熱結合を生じている。
【0045】
更に基板7の取り付け面702には、端子Vcc、Pin、Vreg、Poutが設けられている。これらの端子Vcc、Pin、Vreg、Poutは、導体膜88からギャップg1〜g4を隔てて配置されている。
【0046】
次に図4、図7を参照すると、半導体チップ20は、上述した凹部41の内部に配置されている。詳しくは、半導体チップ20は凹部41の底面411に配置されている。
【0047】
更に半導体チップ20は、凹部41の底面411において熱伝導膜43に熱結合されている。実施例では、ハンダまたは接着剤等の接合手段を用いて熱伝導膜43に半導体チップ20を接合し、これにより、半導体チップ20と熱伝導膜43とを熱結合させてある。
【0048】
図示実施例では、半導体チップ20は、凹部41の底面411においてワイヤボンディングにより実装されている。詳しくは、半導体チップ20の端子が、ワイヤ28を介して底面411上のボンディングパッド45に接続されている。更に、半導体チップ20のワイヤボンディングを考慮し、凹部41の深さT12が、ワイヤ28のはみ出しを防止し得る深さに設定されている。図示実施例と異なり、半導体チップ20は、フリップチップの形態で直付けされてもよい。また、凹部41の内部に樹脂を充填してあってもよい。
【0049】
図示実施例の電力増幅モジュールでは、半導体チップ20が1つだけ備えられるため、凹部41も基板7に1つだけ備えられている。図示実施例と異なり、半導体チップが複数備えられる場合、凹部も複数備えられてもよい。
【0050】
次に図4を参照し、基板7について詳説する。基板7は7つの構成層71〜77を含む。これらの構成層71〜77は順次に積層されている。構成層71〜77は、それぞれに要求される特性に応じ、有機樹脂材料でなる有機樹脂層、または、有機樹脂材料と機能材料粉末との混合材料でなるハイブリッド層から選択すればよい。例えば、構成層71、72、76、77を有機樹脂層とし、構成層73〜75をハイブリッド層とする。
【0051】
有機樹脂材料は、特に限定されるものではなく、成形性、加工性、積層時の接着性、電気的特性に優れた有機樹脂材料の中から適宜選択して用いることができる。具体的には、熱硬化性有機樹脂材料、熱可塑性有機樹脂材料等が好ましい。
【0052】
熱硬化性有機樹脂材料としては、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエーテル(オキサイド)樹脂、ビスマレイミドトリアジン(シアネートエステル)樹脂、フマレート樹脂、ポリブタジエン樹脂またはビニルベンジル樹脂等が挙げられる。
【0053】
熱可塑性有機樹脂材料としては、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂、ポリアリレート樹脂等が挙げられる。
【0054】
これらの中でも、特にフェノール樹脂、エポキシ樹脂、低誘電率エポキシ樹脂、ポリブタジエン樹脂、BTレジン等が、ベースレジンとして好ましい。
【0055】
これらの有機樹脂材料は、単独で用いてもよいし、2種以上を混合して用いてもよい。2種以上を混合して用いる場合の混合比は、任意である。
【0056】
基板7は、構成層として、上記有機樹脂材料から形成され、比誘電率が2.4〜4.5、誘電正接が0.002〜0.03である有機樹脂材料を用い、少なくとも1層有することが好ましい。このような、有機樹脂材料は、分布容量を少なくすることができるため、特にコイル等のインダクタ素子の形成に適している。
【0057】
機能材料粉末の粒径は、有機樹脂材料との混練性等を考えると、平均粒径0.1〜100μm、特に0.2〜100μm程度が好ましい。粒径が小さくなると、粉末の表面積が増大し、分散、混合時の粘度、チクソ性が上昇し、高充填率化が困難となり、有機樹脂材料との混練が難しくなる。また、粒径が大きくなると、均一な分散・混合を行なうことが困難となり、沈降が激しくなって不均一となり、粉末の含有量が多い組成の成形の際に、加工性が悪くなる。
【0058】
一般に、上記機能材料粉末の含有量は、有機樹脂材料と機能材料粉末との合計量を100体積%としたとき、機能材料粉末の含有量は10体積%以上65体積%未満であり、好ましくは20体積%以上60体積%以下の範囲である。
【0059】
次に、機能材料粉末としては誘電体粉末及び磁性体粉末を用いることができる。
【0060】
基板7は、構成層として、上記有機樹脂材料中に誘電体粉末でなる機能材料粉末が分散されていて、前記誘電体粉末の比誘電率が5〜10000、誘電正接が0.01〜0.00002であり、含有量が10〜65体積%であり、全体の比誘電率が5〜20、誘電正接が0.0025〜0.0075である第1のハイブリッド材料を用い、少なくとも1層有することが好ましい。このような構成とすることにより、適度な誘電率と、高いQ値を得ることができ、伝達ロスが少なくなり、特にバルントランス、パワーアンプ等の電子回路の形成に適している。
【0061】
基板7は、上記有機樹脂材料中に誘電体粉末でなる機能材料粉末が分散されていて、前記誘電体粉末の比誘電率が20〜20000、誘電正接が0.05〜0.0001であり、含有量が10〜65体積%であり、全体の比誘電率が10〜40、誘電正接が0.0075〜0.025である第2のハイブリッド材料を用い、少なくとも1層有することが好ましい。このような構成とすることにより、適度なQ値と高い誘電率を得ることができ、特にコンデンサやパッチアンテナ、あるいはVCO(電圧制御発振器)、パワーアンプ等の電子回路の形成に適している。
【0062】
基板7は、構成層として、上記有機樹脂材料中に磁性体粉末でなる機能材料粉末が分散されていて、この磁性体粉末の含有量が10〜65体積%であり、全体の透磁率が3〜20であるハイブリッド材料を用い、少なくとも1層有することが好ましい。このような構成とすることにより、適度な透磁率を確保しつつ低誘電率となり、高周波領域(100MHz以上、特に100MHz以上10GHz以下の領域)での使用が可能となり、磁性体粉末の含有量を大きくできることから、磁気特性を利用した磁気シールドに適したものとなる。
【0063】
これらの構成層としてのハイブリッド材料は、少なくとも誘電率、Qもしくは透磁率のいずれかが異なる。特に上記いずれかの構成層が2種以上含まれていれば、目的とする積層モジュールの構成、機能等に応じた特性を得ることができる。
【0064】
誘電体粉末は、高周波帯域において、分散媒となる有機樹脂材料よりも大きい比誘電率と、Qとを持つものであればよく、2種類以上用いてもよい。誘電体粉末としては、比誘電率が10〜20000、誘電正接が0.05以下のものを使用することが好ましい。比較的高い誘電率を得るためには、特に以下の材料を得ることが好ましい。
【0065】
チタン−バリウム−ネオジウム系セラミックス、チタン−バリウム−スズ系セラミックス、鉛−カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、CaWO4系セラミックス、Ba(Mg,Nb)O3系セラミックス、Ba(Mg,Ta)O3系セラミックス、Ba(Co,Mg,Nb)O3系セラミックス、Ba(Co,Mg,Ta)O3系セラミックス。二酸化チタン系セラミックスとは、二酸化チタンのみを含有するもののほか、他の少量の添加物を含有するものを含み、二酸化チタンの結晶構造が保持されているものをいう。また、他のセラミックスも同様である。特に、二酸化チタン系セラミックスは、ルチル構造を有するものが好ましい。
【0066】
誘電率をあまり高くせずに高いQを得るためには、以下の材料を用いることが好ましい。
【0067】
シリカ、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸カルシウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチョップ、ガラスビーズ、カーボン繊維、酸化マグネシウム(タルク)。
【0068】
これらは単独で用いてもよいし、2種以上を混合して用いてもよい。2種以上を混合して用いる場合、その混合比は任意である。
【0069】
第1のハイブリッド材料に含有される誘電体粉末は、高いQと、ある程度の比誘電率を持つこととを必要とする。特に2GHzでの比誘電率が5〜10000、誘電正接が0.01〜0.00002であることが好ましい。このような構成により、高いQと比誘電率の誘電体粉末を含有するハイブリッド材料を得ることが可能である。第1のハイブリッド材料に用いる誘電体粉末は、第1のハイブリッド材料全体の比誘電率が5〜20、誘電正接が0.0025〜0.0075となるように含有されていればよい。
【0070】
誘電体粉末は、サファイヤなどの単結晶粉末や多結晶のアルミナ粉末でもよく、これらも含めて機能材料粉末の種類は、例えば、以下の組成を主成分とする誘電体の粉末であることが好ましい。併せて2GHzにおける比誘電率εおよびQ値を示す。
【0071】
Mg2SiO4[ε=7、Q=20000]、Al2O3[ε=9.8、Q=40000]、MgTiO3[ε=17、Q=22000]、ZnTiO3[ε=26、Q=800]、Zn2TiO4[ε=15、Q=700]、TiO2[ε=104、Q=15000]、CaTiO3[ε=170、Q=1800]、SrTiO3[ε=255、Q=700]、SrZrO3[ε=30、Q=1200]、BaTi2O5[ε=42、Q=5700]、BaTi4O9[ε=38、Q=9000]、Ba2Ti9O20[ε=39、Q=9000]、Ba2(Ti,Sn)9O20[ε=37、Q=5000]、ZrTiO4[ε=39、Q=7000]、(Zr,Sn)TiO4[ε=38、Q=7000]、BaNd2Ti5O14[ε=83、Q=2100]、BaSm2TiO14[ε=74、Q=2400]、Bi2O3−BaO−Nd2O3−TiO2系[ε=88、Q=2000]、PbO−BaO−Nd2O3−TiO2系[ε=90、Q=5200]、(Bi2O3、PbO)−BaO−Nd2O3−TiO2系[ε=105、Q=2500]、La2Ti2O7[ε=44、Q=4000]、Nd2Ti2O7[ε=37、Q=1100]、(Li,Sm)TiO3[ε=81、Q=2050]、Ba(Mg1/3Ta2/3)O3[ε=25、Q=35000]、Ba(Zn1/3Ta2/3)O3[ε=30、Q=14000]、Ba(Zn1/3Nb2/3)O3[ε=41、Q=9200]、Sr(Zn1/3Nb2/3)O3[ε=40、Q=4000]等。
【0072】
より好ましくは、以下の組成を主成分とするものである。
【0073】
TiO2、CaTiO3、SrTiO3、BaO−Nd2O3−TiO2系、Bi2O3−BaO−Nd2O3−TiO2系、BaTi4O9、Ba2Ti9O20、Ba2(Ti,Sn)9O20系、MgO−TiO2系、ZnO−TiO2系、MgO−SiO2系、Al2O3等。
【0074】
基板7を構成する第1のハイブリッド材料は、上記有機樹脂材料と上記誘電体粉末とを主成分とするものであるが、有機樹脂材料と誘電体粉末との合計量を100体積%としたとき、誘電体粉末の含有量は10体積%以上65体積%未満であり、好ましくは20体積%以上60体積%以下の範囲である。
【0075】
誘電体粉末が65体積%以上であると、加工性が悪くなる。一方、誘電体粉末が10体積%未満であると、誘電体粉末を含有する効果があまりみられない。
【0076】
第1のハイブリッド材料は、各成分を上記の範囲内で適宜設定することにより、有機樹脂材料単体から得られる誘電率よりも大きくすることができ、必要に応じた比誘電率と高いQを得ることが可能となる。
【0077】
第2のハイブリッド材料に含有される誘電体粉末は、特に高い比誘電率を持つことを必要とする。
【0078】
好ましくは比誘電率が20〜20000、誘電正接が0.5〜0.0001であることが好ましい。このような誘電体粉末を有機樹脂材料中に分散させることで、より高い比誘電率のハイブリッド材料を得ることが可能である。
【0079】
第2のハイブリッド材料に用いられる誘電体粉末は、高周波帯域、特に2GHzにおいて、第2のハイブリッド材料全体の比誘電率が10〜40、誘電正接が0.0075〜0.025とできる粉末であればよく、2種類以上用いてもよいが、以下の組成を主成分とする誘電体の粉末から選択されるものが好ましい。併せて2GHzにおける比誘電率εを示す。
【0080】
BaTiO3[ε=1500]、(Ba,Pb)TiO3系[ε=6000]、Ba(Ti,Zr)O3系[ε=9000]、(Ba,Sr)TiO3系[ε=7000]。
【0081】
より好ましくは、BaTiO3、Ba(Ti,Zr)O3系の組成を主成分とする誘電体の粉末から選択される。
【0082】
誘電体粉末は、単結晶や多結晶の粉末でもよい。誘電体粉末の粒径は、有機樹脂材料との混練性等を考えると、平均粒径0.2〜100μm程度が好ましく、粒径が小さくなると、有機樹脂材料との混練が難しくなる。また、粒径が大きくなると不均一となり、均一な分散を行なうことができず、粉末の含有量が多い組成の成形の際に加工性が悪くなる。
【0083】
基板7を構成するハイブリッド材料は、上記有機樹脂材料と、磁性体粉末でなる機能材料粉末を主成分とする。有機樹脂材料と機能材料粉末との合計量を100体積%としたとき、機能材料粉末の含有量は10体積%以上65体積%未満であり、好ましくは20体積%以上60体積%以下の範囲である。
【0084】
磁性体粉末としては、フェライト粉末及び金属磁性体粉末を用いることができる。フェライト粉末としては、Mn−Mg−Zn系、Ni−Zn系、Mn−Zn系などであり、Mn−Mg−Zn系、Ni−Zn系などが好ましい。
【0085】
金属磁性体粉末としては、カーボニル鉄、鉄−シリコン系合金、鉄−アルミ−珪素系合金(商標名:センダスト)、鉄−ニッケル系合金(商標名:パーマロイ)、アモルファス系(鉄系、コバルト系)などが好ましい。これらを粉末にするための手段は、粉砕、造粒など公知の方法に従えばよい。
【0086】
磁性体粉末の粒径は0.01〜100μm、特に0.01〜50μmであることが好ましく、平均粒径は1〜50μmであることが好ましい。このような粒径とすることによって、磁性体粉末の分散性が良好となる。これに対し、磁性体粉末の粒径がこれより小さいと、比表面積が大きくなり、高充填率化が困難になってくる。一方、これより大きくなるとペースト化した際に沈降し易くなり、均一に分散しにくくなってくる。また、肉薄の構成層、プリプレグを形成しようとした場合に、表面の平滑性を得ることが困難になってくる。粒径をあまり小さくすることは実際上困難であり、0.01μm程度が限度である。
【0087】
磁性体粉末の粒度は均一であることが好ましく、必要に応じ、ふるい分けなどにより粒度をそろえてもよい。磁性体粉末の形状は、球形、扁平、楕円形のいずれのものでもよく、その用途により使い分ければよい。また、必要に応じて表面に酸化、カップリング、絶縁材のコーティングなどの処理を施してもよい。
【0088】
さらに、種類、粒度分布の異なる2種以上用いてもよい。その際の混合比は任意であり、用途により用いる材料、粒度分布、混合比を調整すればよい。
【0089】
磁性体粉末の透磁率μは、10〜1000000であることが好ましい。また、バルクの絶縁性は、高い方が構成層としての絶縁性が向上して好ましい。
【0090】
有機樹脂材料と磁性体粉末との混合比としては、ハイブリッド材料全体の透磁率が3〜20となるように添加されていればよい。磁性体粉末の含有量は10〜65体積%、特に20〜60体積%であることが好ましい。このような磁性体粉末の含有量とすることで、ハイブリッド材料全体の透磁率が3〜20となる。これに対し、磁性体粉末の含有量が多くなると、スリラー化して塗工することが困難になり、構成層、プリプレグの作製が困難になる。一方、磁性体粉末の含有量が少なくなると透磁率を確保できなくなる場合があり、磁気特性が低下してしまう。
【0091】
有機樹脂材料及び機能材料粉末に、難燃剤を含ませることもできる。難燃剤としては、難燃化のために用いられている種々の難燃剤を用いることができる。具体的には、ハロゲン化リン酸エステル、ブロム化エポキシ樹脂等のハロゲン化物、また、リン酸エステルアミド系等の有機化合物や、三酸化アンチモン、水酸化アルミニウム等の無機材料を用いることができる。
【0092】
また、ガラスクロス等の強化繊維を用いてもよい。強化繊維は目的・用途に応じて種々のものであってよく、市販品をそのまま用いることができる。このときの強化繊維は、電気的な特性に応じてEガラスクロス(ε=7、tanδ=0.0013、1GHz)、Dガラスクロス(ε=4、tanδ=0.0013、1GHz)、Hガラスクロス(ε=11、tanδ=0.003、1GHz)等を使い分けてもよい。また、層間密着力向上のため、カップリング処理などを行なってもよい。その厚さは、100μm以下、特に20〜60μmであることが好ましい。布重量としては、120g/m2以下、特に20〜70g/m2が好ましい。
【0093】
また、有機樹脂材料とガラスクロスとの配合比は、重量比で、有機樹脂材料/ガラスクロスが4/1〜1/1であることが好ましい。これに対し、この比が小さくなって有機樹脂材料量が少なくなると、銅箔との密着力が低下し、構成層の平滑性に問題が生じる。逆にこの比が大きくなって有機樹脂材料量が多くなると、使用できるガラスクロスの選択が困難となり、薄肉での強度の確保が困難となる。
【0094】
基板7の構成層71〜77のうち、構成層74はガラスクロス等の強化繊維を含有し、コア層となっている。更に、この構成層74に隣接する構成層73、75も、強化繊維を含有している。構成層71、72、76、77はRCC(レジン・コーテド・カッパー)となっており、ガラスクロス等の強化繊維を含有していない。RCCとは、銅箔を支持体として樹脂層を形成したシート状物である。一例であるが、構成層71〜77の厚みは、それぞれ、40μm、40μm、140μm、155μm、140μm、40μm、40μmとなっている。
【0095】
実施例の基板7はハイブリッド基板であるが、図示実施例と異なり、他の種類の基板、例えば低温焼成セラミック基板であってもよい。
【0096】
基板7において、構成層71〜73の表面には、それぞれ、導体パターン81〜83が形成されている。導体パターン81は、構成層71の表面のCu箔上に、Cuめっき膜、フタめっき膜、Niめっき膜及びAuめっき膜を順次に積層したものであり、厚みが35μmとなっている。導体パターン82は、構成層72の表面のCu箔上に、Cuめっき膜及びフタめっき膜を順次に積層したものであり、厚みが30μmとなっている。導体パターン83はCu箔であり、厚みが18μmとなっている。
【0097】
構成層74の表面及び裏面には、それぞれ、導体パターン84、85が形成されている。導体パターン84、85は、Cu箔であり、厚みが何れも35μmとなっている。
【0098】
構成層75、76の裏面には、それぞれ、導体パターン86、87が形成されている。導体パターン86はCu箔であり、厚みが18μmとなっている。導体パターン87は、構成層76の裏面のCu箔上に、Cuめっき膜及びフタめっき膜を順次に積層したものであり、厚みが30μmとなっている。上述した寸法の何れも一例であり、厚みを限定するものではない。
【0099】
図3に示した入力インピーダンス整合回路211のキャパシタC1、及び、インピーダンス整合回路215のキャパシタC3〜C5は、構成層71、72、76、77の何れかを容量層として構成される。入力インピーダンス整合回路211のインダクタL1、インピーダンス整合回路215のインダクタL2、L3、及び、直流バイアス回路216のインダクタL4〜L6は、導体パターン84、85の何れかにより構成される。
【0100】
また、入力インピーダンス整合回路211のキャパシタC2、インピーダンス整合回路215のキャパシタC6、及び、直流バイアス回路216のキャパシタC7〜C9、抵抗R1、R2は、1005サイズの表面実装型チップ部品61により構成され、面701に形成された導体パターン81上に実装される。
【0101】
以上説明した図4の電力増幅モジュールについて、各部寸法は次の通りである。
【0102】
<図4に示した電力モジュールの各部寸法>
基板7の長さL11 :5.0mm
基板7の幅W11 :4.3mm
基板7の平面積S11 :21.5mm2
基板7の厚みT11 :0.85mm
製品高さT13 :1.6mm
凹部41の長さL12 :0.25mm
凹部41の幅W12 :0.25mm
凹部41の深さT12 :0.5mm
半導体チップ20の面積S12 :1.44mm2(1.2mm×1.2mm)
熱伝導膜43の膜厚d1 :50μm
図8は、図4に図示した電力増幅モジュールの使用状態を示す図である。図8の使用状態では、図4に示した電力増幅モジュールがマザーボード91に実装されている。具体的には、基板7の取り付け面702がマザーボード91に取り付けられている。詳しくは、取り付け面702に備えられた導体膜88が、マザーボード91に備えられた導体パターン93にはんだ付け95されている。図示はされていないが、基板7の取り付け面702に備えられた端子Vcc、Pin、Vreg、Pout(図6参照)は、マザーボード91に備えられた別の導体パターンにはんだ付けされる。
【0103】
図4〜図7を参照して説明したように、本発明に係る電力増幅モジュールでは、半導体チップ20が、基板7に備えられた凹部41の内部に配置されているから、半導体チップ20の配置による厚み増大が回避され、電力増幅モジュールの低背化が図られる。
【0104】
更に、凹部41は基板7の取り付け面702に備えられているから、基板厚み方向Tでみて取り付け面702とは反対側の面701の全面を利用することが可能となる。このため、基板平面積の縮小化が図られる。実施例では、面701に多数のチップ部品61を搭載している。
【0105】
しかも、半導体チップ20を配置するための凹部41は基板7の取り付け面702に備えられているから、半導体チップ20に生じた熱を、基板7の取り付け面702側に容易に放熱することができる。
【0106】
更に本発明では、凹部41の底面411及び内壁面412、413に熱伝導膜43を設け、凹部41の底面411において熱伝導膜43に半導体チップ20を熱結合してある。従って、図8に示すように本発明の電力増幅モジュールをマザーボード91に実装した場合、半導体チップ20に生じた熱は、熱伝導膜43を介して基板7の取り付け面702側に伝達され、マザーボード91に放熱される。このため、放熱性を向上させることができる。
【0107】
しかも、半導体チップ20に生じた熱は上述の熱伝導膜43を介して放熱されるから、放熱用のサーマルビアは不要となり、サーマルビアの形成による基板平面積の増大が回避される。従って、放熱性の向上と、基板平面積の縮小化とを両立させることができる。
【0108】
更に実施例では、基板7の取り付け面702に導体膜88が備えられ、導体膜88が、凹部41の開口部付近において熱伝導膜43に熱結合されている。従って、図8に示すようにこの電力増幅モジュールをマザーボード91に実装した場合、半導体チップ20に生じた熱は、熱伝導膜43から、取り付け面702上の導体膜88を介してマザーボード91に放熱される。このため、より優れた放熱性が得られる。
【0109】
実施例では、基板7が、有機樹脂材料とセラミック粉末との混合材料でなるハイブリッド層を含んでいる。このようなハイブリッド基板の熱伝導率を下記に示す。更に低温焼成セラミック基板の熱伝導率も示す。
ハイブリッド基板 : 0.5W/mK
低温焼成セラミック基板 : 5 W/mK
このように、ハイブリッド基板の熱伝導率は低温焼成セラミック基板の熱伝導率よりも低い。従って、上述の放熱性改善効果は、低温焼成セラミック基板よりもハイブリッド基板のほうがより有効に働く。
【0110】
実施例では、熱伝導膜43がCuめっき膜でなり、導体膜88がCuパターンでなる。Cuめっき膜、Cuパターンの熱伝導率を下記に示す。
Cuめっき膜、Cuパターン :400 W/mK
このように、Cuめっき膜、Cuパターンの熱伝導率は、ハイブリッド基板の熱伝導率よりも極めて優れているので、半導体チップ20に生じた熱は、熱伝導膜43及び導体膜88を介してマザーボード91に放熱されることとなる。低温焼成セラミック基板を用いた場合も、同様である。
【0111】
以下、本発明に係る図4の電力モジュールを、従来の電力増幅モジュールと対比して説明する。
【0112】
図14は、従来の電力増幅モジュールの一例を示す部分断面図、図15は図14の15−15線に沿った断面図である。図において、図4、図7に現れた構成部分と同一の構成部分については、同一の参照符号を付し、重複説明は省略する。図14及び図15に図示された電力増幅モジュールでは、凹部41の周辺に基板厚み方向Tのサーマルビア97を設けてある。半導体チップ20に生じた熱は、サーマルビア97を介して、基板7の実装面702側に伝達される。
【0113】
詳しくは、サーマルビア97の内面には熱伝導膜98が形成されており、熱伝導膜98によって囲まれたサーマルビア97の内部には充填材99が充填されている。サーマルビア97の孔径(キリ径)は0.15mmである。熱伝導膜98はCuめっき膜でなり、膜厚が0.02mmである。充填材99は導電性ペーストにより構成される。
【0114】
図14の電力増幅モジュールについて、各部寸法は次の通りである。
【0115】
<図14の電力増幅モジュールの各部寸法>
基板7の長さL21 :6.0mm
基板7の幅W21 :4.5mm
基板7の平面積S21 :27 mm2
基板7の厚みT21 :0.85mm
製品高さT23 :1.6mm
凹部41の長さL22 :0.25mm
凹部41の幅W22 :0.25mm
凹部41の深さT22 :0.5mm
半導体チップ20の面積S22 :1.44mm2(1.2mm×1.2mm)
サーマルビア97(1個あたり)の熱伝導材面積St :0.0085mm2
サーマルビア97の個数N :20個
但し、図14の電力増幅モジュールでは、基板厚みT21、製品高さT23、凹部41の長さL22、同幅W22、同深さT22、及び、半導体チップ面積S22を、図4の電力増幅モジュールにおける基板厚みT11、製品高さT13、凹部41の長さL12、同幅W12、同深さT12、及び、半導体チップ面積S12と同一としてある。
【0116】
また、サーマルビア97の熱伝導材面積Stとは、サーマルビア97の内面に形成された熱伝導膜98の断面積を意味する。
【0117】
図14の従来の電力増幅モジュールの場合、凹部41の周辺にサーマルビア97を設けなければならず、導体パターンの形成禁止領域A2が拡大する(図15参照)。この結果、基板7の平面積が増大してしまう。詳しくは、導体パターンの形成禁止領域A2は、長手方向Lでみた長さL22が2.9mm、幅方向Wでみた幅W22が2.9mmとなる。この結果、基板7の長さL21が6.0mm、幅W21が4.5mmとなり、基板平面積S21は27mm2となる。
【0118】
これに対し、本発明に含まれる図4の電力増幅モジュールの場合、放熱用のサーマルビアは不要となり、導体パターンの形成禁止領域が縮小される(図7参照)。この結果、基板7の平面積を縮小することができる。詳しくは、導体パターンの形成禁止領域は、凹部41の領域のみとなり、形成禁止領域の長さL12が2.5mm、幅W12が2.5mmとなる。この結果、基板7の長さL11を5.0mm、幅W11を4.3mmとすることができ、基板平面積S11を21.5mm2とすることができる。従って、図4の電力増幅モジュールの基板平面積S11が、図14の電力増幅モジュールの基板平面積S21よりも約20%縮小されることになる。
【0119】
図9は熱抵抗値特性を示すグラフである。横軸は、半導体チップ面積に対する熱伝導材面積の比率[%]を示しており、縦軸は熱抵抗値[℃/W]を示している。熱抵抗値特性U1に示すように、半導体チップ面積に対する熱伝導材面積の比率が増大するにつれて、熱抵抗値は減少していく。図示された熱抵抗値特性U1は、熱伝導材としてCuを用いたときの特性であるが、他の熱伝導材のときでも同様な特性となる。
【0120】
まず、図9の熱抵抗値特性U1を利用し、図14の電力増幅モジュール及び図4の電力増幅モジュールについて熱抵抗値を求めた。
【0121】
<図14の電力増幅モジュールの場合>
まず、サーマルビア97の熱伝導材面積St及び個数Nから熱伝導材の面積S22を求めると、
となった。
【0122】
次に、半導体チップ面積S22に対する熱伝導材面積S23の比率α2を求めると、
となった。
【0123】
次に、図9の熱抵抗値特性U1を参照し、面積比率α2から熱抵抗値β2を求めると、
β2=7.5℃/W
となった。
【0124】
<図4の電力増幅モジュールの場合>
まず、凹部41の幅W12及び熱伝導膜43の膜厚d1から熱伝導材の面積S11を求めると、
となった。
【0125】
次に、半導体チップ面積S12に対する熱伝導材面積S13の比率α1を求めると、
となった。
【0126】
次に、図9の熱抵抗値特性U1を参照し、面積比率α1から熱抵抗値β1を求めると、
β1=5.0℃/W
となった。
【0127】
<考察>
本発明に含まれない図14の電力増幅モジュールは、熱伝達手段として基板7にサーマルビア97を設ける構造である。このため、基板平面積の増大を回避しながら、半導体チップ面積に対する熱伝導材面積の比率α2を増大させることは困難であった。これにより、熱抵抗値β2が増大した。
【0128】
これに対し、図4の電力増幅モジュールは、熱伝達手段として凹部41の内面411及び内壁面412、413に熱伝導膜43を設ける構造である。このため、基板平面積の増大を回避しながら、半導体チップ面積に対する熱伝導材面積の比率α1を増大させることができ、これにより熱抵抗値β1を低減することができた。
【0129】
次に、それぞれの電力増幅モジュールについて、電力付加効率(PAE)を測定した。結果は次の通りである。
【0130】
<図14の電力増幅モジュールの場合>
周波数(fin)=1950MHz、出力電力(Pout)=27.0dBmとして電力付加効率(PAE)を測定すると、
電力付加効率(PAE)=40%
となった。
【0131】
<図4の電力増幅モジュールの場合>
周波数(fin)=1950MHz、出力電力(Pout)=27.0dBm(図14の電力モジュールの場合と同一条件)として、電力付加効率(PAE)を測定すると、
電力付加効率(PAE)=41%
となった。
【0132】
<考察>
図14の電力増幅モジュールでは、上述した熱抵抗値増大により、半導体チップ20に温度上昇が生じた。このため、出力電力(Pout)の出力に要する消費電流が増大し、電力付加効率(PAE)が40%となった。
【0133】
これに対し、図4の戦力増幅モジュールでは、上述した熱抵抗値低減効果により、半導体チップ20の温度上昇が低減された。このため、出力電力(Pout)の出力に要する消費電流を低減することができ、電力付加効率(PAE)を41%に向上させることができた。
【0134】
図10は本発明に係る電力増幅モジュール用基板の一例を示す平面図、図11は図10の11−11線に沿った部分拡大断面図である。図示された電力増幅モジュール用基板は、大判の基板700を共通にして、複数(16個)の電力増幅モジュール要素Q11〜Q44を集合した集合体となっている。電力増幅モジュール要素Q11〜Q44のそれぞれは、半導体チップ、及び各種チップ部品が実装されていない点を除く他、図4〜図7に示した構成と同じである。電力増幅モジュール要素数は任意である。
【0135】
図10、図11に示した集合体基板を用いて、電力増幅モジュールを製造するには、まず、図12、図13に示すように、電力増幅モジュール要素Q11〜Q44のそれぞれに、半導体チップ20及び必要なチップ部品61を実装する。具体的には、半導体チップ20を凹部41の内部に実装し、チップ部品61を面701に実装する。更に、面701にカバー63を取り付ける。
【0136】
次に、電力増幅モジュール要素(Q11〜Q41)〜(Q14〜Q44)の各群の間に設定された切断線X1−X1線で1次切断し、電力増幅モジュール要素(Q11〜Q41)〜(Q14〜Q44)の群毎のバー状の集合体を得る。
【0137】
次に、電力増幅モジュール要素(Q11〜Q41)〜(Q14〜Q44)の群のそれぞれにおいて、電力増幅モジュール要素間の切断線Y1ーY1線で切断することにより、図4〜図7に図示した電力増幅モジュールが得られる。切断には、ダイシングソーが用いられる。但し、X1若しくはY1の切断は逆の手順でもよい。
【0138】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
(a)基板平面積を縮小し得る電力増幅モジュール及びそのための基板を提供することができる。
(b)放熱性に優れた電力増幅モジュール及びそのための基板を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る電力増幅モジュールが用いられるデジタル移動体通信機器(W−CDMA対応)における高周波回路部の構成を示すブロック図である。
【図2】本発明に係る電力増幅モジュールが用いられる電力増幅部PWAの詳細を示すブロック図である。
【図3】本発明に係る電力増幅モジュールの具体的な回路構成を示す回路図である。
【図4】本発明に係る電力増幅モジュールの構成を示す部分断面図である。
【図5】図4に示した電力増幅モジュールにおいて、カバーを取り除いた平面図である。
【図6】図4に示した電力増幅モジュールにおいて、基板の取り付け面を示す図である。
【図7】図4の7−7線に沿った断面図である。
【図8】図4に図示した電力増幅モジュールの使用状態を示す図である。
【図9】熱抵抗値特性を示すグラフである。
【図10】本発明に係る電力増幅モジュール用基板の一例を示す平面図である。
【図11】図10の11−11線に沿った部分拡大断面図である。
【図12】本発明に係る電力増幅モジュール要素集合体の一例を示す平面図である。
【図13】図12の13−13線に沿った部分拡大断面図である。
【図14】従来の電力増幅モジュールの一例を示す部分断面図である。
【図15】図14の15−15線に沿った断面図である。
【符号の説明】
7 基板
20 半導体チップ
41 凹部
43 熱伝導膜
【発明の属する技術分野】
本発明は、例えばマイクロ波帯を利用した通信機器に用いられる電力増幅モジュール、及び、電力増幅モジュール用基板に関する。
【0002】
【従来の技術】
近年、携帯電話をはじめとする通信機器の普及により、マイクロ波帯の電力増幅モジュールの需要が高まっている。電力増幅モジュールは、基板に電力増幅用半導体チップ及び受動回路部品を搭載してモジュール化した構造となっている。基板の両主面のうち、一方の主面には各種チップ部品が実装され、他方の主面は取り付け面としてマザーボード等に取り付けられる。
【0003】
この種の電力増幅モジュールでは、通信機器の小型化に応じて、電力増幅モジュールの低背化が求められている。低背化手段としては、基板に備えられた凹部の内部に半導体チップを配置する構造が有効である。
【0004】
更に、電力増幅用モジュールは、通信機器に用いられる部品の中で、かなり電力消費量の大きい部品であり、放熱性が極めて重要な技術的改善項目となっている。具体的には、半導体チップには、数百mAから1.5A程度の電流が流れるため、発熱する。発生した熱を何らかの放熱手段によって放散しないと、半導体のチャネル温度の上昇につながり、オン抵抗が上昇し、熱暴走に至り、ひいては、半導体チップが破損する。放熱性を向上させる手段としては、凹部の周辺に基板厚み方向のサーマルビアを設け、このサーマルビアを通して半導体チップの熱を放熱させる構造が知られている。
【0005】
しかし、この放熱構造では、サーマルビアを形成するための領域が新たに必要となり、サーマルビア形成領域では回路素子の導体パターンを形成できない。このため、基板平面積の縮小化が妨げられてしまう。
【0006】
【発明が解決しようとする課題】
本発明の課題は、基板平面積を縮小し得る電力増幅モジュール及びそのための基板を提供することである。
【0007】
本発明のもう一つの課題は、放熱性に優れた電力増幅モジュール及びそのための基板を提供することである。
【0008】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る電力増幅モジュールは、基板と、熱伝導膜と、半導体チップとを含む。
【0009】
前記基板は、取り付け面に有底の凹部を有している。前記熱伝導膜は、少なくとも、前記凹部の底面及び内壁面に付着されている。
【0010】
前記半導体チップは、前記凹部の内部に配置され、前記底面において前記熱伝導膜に熱結合されている。
【0011】
上述した本発明に係る電力増幅モジュールでは、半導体チップが、基板に備えられた凹部の内部に配置されているから、半導体チップの配置による厚み増大が回避され、電力増幅モジュールの低背化が図られる。
【0012】
更に、上記凹部は基板の取り付け面に備えられているから、基板厚み方向でみて取り付け面とは反対側の面の全面を利用することが可能となる。このため、基板平面積の縮小化が図られる。
【0013】
しかも、半導体チップを配置するための上記凹部は基板の取り付け面に備えられているから、半導体チップに生じた熱を、基板の取り付け面側に容易に放熱することができる。
【0014】
更に本発明では、凹部の底面及び内壁面に熱伝導膜を設け、凹部の底面において熱伝導膜に半導体チップを熱結合してある。従って、本発明の電力増幅モジュールをマザーボードに実装した場合、半導体チップに生じた熱は、熱伝導膜を介して基板の取り付け面側に伝達され、マザーボードに放熱される。このため、放熱性に優れた電力増幅モジュールが得られる。半導体チップは、一般には、電力増幅素子を含む。
【0015】
しかも本発明では、半導体チップに生じた熱は上述の熱伝導膜を介して放熱されるから、放熱用のサーマルビアは不要となり、サーマルビアの形成による基板平面積の増大が回避される。従って、放熱性の向上と、基板平面積の縮小化とを両立させることができる。
【0016】
好ましい態様では、基板の取り付け面に導体膜が備えられ、導体膜が、凹部の開口部付近において熱伝導膜に熱結合されている。かかる態様の電力増幅モジュールをマザーボードに実装した場合、半導体チップに生じた熱は、熱伝導膜から、取り付け面上の導体膜を介してマザーボードに放熱される。このため、より優れた放熱性が得られる。導体膜は、通常は、接地導体として備えられる。
【0017】
本発明の他の目的、構成及び利点については、実施例である添付図面を参照して更に具体的に説明する。図は、単なる例示に過ぎない。
【0018】
【発明の実施の形態】
図1はデジタル移動体通信機器(W−CDMA対応)における高周波回路部の構成を示すブロック図である。受信アンテナANT2で受信された信号は、ローノイズアンプ部AMPへ伝達され、ミキサ部MIXRで変調され、更にIF部を経由してベースバンド部BSBへ送られる。
【0019】
また、ベースバンド部BSBで生成された送信信号は、ミキサ部MIXTで変調される。ミキサ部MIXTによる変調は、フェーズロックループPLLからミキサ部MIXTに供給される信号に基づいて行われる。送信信号は、ミキサ部MIXTで変調された後、電力増幅部PWAへ供給される。電力増幅部PWAは、送信用アンテナANT1から出力される送信信号を、受信者に届く電力になるまで増幅する役割を担う。電力増幅部PWAにて増幅された信号は、デュプレクサDUPを経て送信用アンテナANT1ヘ伝えられ、送信用アンテナANT1から空中に放射される。
【0020】
図2は電力増幅部PWAの詳細を示すブロック図である。図示された電力増幅部PWAは、バンドパスフィルタ1、電力増幅モジュール2、電力検出部31、ローパスフィルタ32、及び、非可逆回路部33を含んでいる。ミキサ部MIXTから電力増幅部PWAへ供給された変調信号は、バンドパスフィルタ1により、必要な周波数成分のみが抽出され、電力増幅モジュール2ヘ伝えられる。バンドパスフィルタ1を通過した信号は、電力増幅モジュール2に供給される。
【0021】
電力増幅モジュール2では、バンドパスフィルタ1を通過した信号を増幅する。電力増幅モジュール2から出力された信号は、電力検出部31に供給される。そして、電力検出部31を通過するとき、信号の電力レペルが検出される。電力検出信号は、電力制御部34に供給される。電力制御部34は電力検出部31から供給される電力検出信号に基づき、電力増幅モジュール2にAPC制御を加え、出力電力を一定化する。
【0022】
電力検出部31を通過した信号は、ローパスフィルタ32により、高次高調波成分が除去され、非可逆回路部33へ供給される。
【0023】
非可逆回路部33は、アイソレータを構成し、電力増幅モジュール2から供給された信号を送信用アンテナANT1側へは伝達するが、送信用アンテナANT1側から電力増幅モジュール2ヘ戻る信号をカットする。非可逆回路部33がないと、動作環境等に起因して出力側負荷インピーダンスが変化した場合、電力増幅モジュール2で増幅された電力が反射され、電力増幅モジュール2ヘ戻り、電力増幅モジュール2から出力される信号の品質劣化(ノイズレベルの増加)、効率劣化、電力増幅モジュール2の内部回路の破壊等を招く。非可逆回路部33は、このような反射による不具合を防止するために備えられている。
【0024】
非可逆回路部33を通過した信号は、デュプレクサDUPへ伝えられ、更に、送信用アンテナANT1に伝達される。そして、送信用アンテナANT1から、空中へ信号が放射される。
【0025】
図1、図2に示す例は、W−CDMA対応のものであり、電力増幅モジュール2に要求される主な特性は以下のとおりである。
【0026】
周波数(fin)=1920〜1980MHz
出力電力(Pout)=27dBm
電力付加効率(PAE)=40%以上
隣接チャンネル漏洩電力比(ACPR)
ACPR1=−38dBc以下(at 5MHz)
ACPR2=−48d8c以下(at 10MHz)
隣接チャンネル漏洩電力比(ACPR)とは、送信信号の中心周波数から5.0MHz、または、10.0MHz離れた周波数におけるノイズレベルを、中心周波数の電力レベルに対する相対比で表した値である。電力付加効率(PAE)とは、出力電力と消費電力との割合をパーセントで表示したもので、高いほど好ましい。
【0027】
電力増幅モジュール2は、その出力負荷インピーダンスZI0が50Ωの場合に、上記特性が得られるように設計される。実際には、50Ωの状態が定常的に持続することはなく、アンテナの角度や、温度条件などにより30〜70Ω程度は充分に変化しえる。電力増幅モジュール2は非可逆回路部を含むことができる。
【0028】
図3は電力増幅モジュール2の主要部をなす電力増幅回路部21の回路構成の一例を示している。図示実施例において、電力増幅回路部21は、入力インピーダンス整合回路211、前段の電力増幅用半導体素子212、後段の電力増幅用半導体素子214、インピーダンス整合回路215及び直流バイアス回路216を含んでいる。電力増幅モジュール2は電力増幅回路部21の他にも、追加的、または、付加的な回路部分を有する。
【0029】
電力増幅用半導体素子212、214は例えばHBT(ヘテロジャンクション・バイポーラ・トランジスタ)やFET(電界効果型トランジスタ)から構成される。
【0030】
直流バイアス回路216は、Vcc端子に供給される直流電圧Vcc、及び、Vreg端子に供給される信号Vregに基づき、電力増幅用半導体素子212に直流バイアスを印加する。
【0031】
バンドパスフィルタ1(図2参照)に接続されたPin端子から、入力インピーダンス整合回路211を経て、電力増幅用半導体素子212に供給された信号は、半導体素子212によって電力増幅される。半導体素子212によって電力増幅された信号は、電力増幅用半導体素子214に供給され、電力増幅作用を受ける。
【0032】
電力増幅用半導体素子214によって電力増幅を受けた信号は、インピーダンス整合回路215を経て、インピーダンス整合回路215に供給される。インピーダンス整合回路215は、半導体チップ20の出力インピーダンスを非可逆回路部33の入力インピーダンス(10〜30Ω)に変換する。
【0033】
図3に示された回路において、電力増幅用半導体素子212及び電力増幅用半導体素子214は、1パッケージ化された半導体チップ20を構成する。半導体チップ20は、MMIC(Microwave Monolithic IC)である。半導体チップ20の出力インピーダンスは、インピーダンス整合回路215及び非可逆回路部33によって、負荷インピーダンスである50Ωに変換される。
【0034】
入力インピーダンス整合回路211は、Pin端子からバンドパスフィルタ1(図2参照)の側を見たときのインピーダンス50Ωを、半導体チップ20の入力インピーダンスに整合させるもので、インダクタL1及びキャパシタC1、C2を含むLC回路より構成される。Pin端子に供給された信号は、理想的には、無反射にて半導体チップ20に入力される。
【0035】
半導体チップ20に入力された信号は、電力増幅用半導体素子212及び電力増幅用半導体素子214により、所望の電力まで増幅される。
【0036】
半導体チップ20の出力側に備えられたインピーダンス整合回路215は、インダクタL2及びキャパシタC3のL型回路と、キャパシタC4、インダクタL3及びキャパシタC5のπ型回路と、直流阻止用キャパシタC6とを含んでいる。
【0037】
直流バイアス回路216は、電力増幅用半導体素子212、214を動作させるための直流バイアスを印加し、かつ、増幅電力を外部に漏洩させるのを防ぐ役割をもつ。従って、直流バイアス回路216に含まれるインダクタL5、L6には、電力増幅用半導体素子212、214で増幅された信号をVcc端子へ漏洩させないよう、理想的にはインピーダンスを無限大にすることが求められる。このため、インダクタL5、L6は、波長λに関して、(λ/4)長パターン、または、(λ/4)長パターンに相当するインピーダンスを持つインダクタ素子により構成される。
【0038】
図4は本発明に係る電力増幅モジュールの構成を示す部分断面図、図5は図4に示した電力増幅モジュールにおいて、カバーを取り除いた平面図 図6は図4に示した電力増幅モジュールにおいて、基板の取り付け面を示す図、図7は図4の7−7線に沿った断面図である。図示された電力増幅モジュールは、基板7と、半導体チップ20を含んでいる。
【0039】
基板7では、厚み方向Tでみて互いに対向する2つの主面701、702のうち、一方の主面701には、抵抗チップやコンデンサチップ等のチップ部品61が実装される。更にこの主面701にはカバー63が取り付けられる。他方の主面702は取り付け面として用いられる。基板7の取り付け面702とは、マザーボード等に取り付けるための面である。取り付け面702は、基板7の長手方向L及び幅方向Wにほぼ平行となっている。基板7は、長手方向Lでみた長さがL11、幅方向Wでみた幅がW11、厚み方向Tでみた厚みがT11である。
【0040】
図4、図6、図7を参照すると、基板7は、取り付け面702に有底の凹部41を有する。この凹部41は、底面411と、内壁面412〜415とを有している。凹部41の底面411は、基板7の厚みT方向でみた底面であり、基板7の長手方向L及び幅方向Wにほぼ平行となっている。内壁面412〜415のち、内壁面412、413が基板7の長手L方向でみて互いに対向し、内壁面414、415が幅W方向でみて互いに対向している。凹部41は、基板7の長手方向Lでみた長さがL12、幅方向Wでみた幅がW12、厚み方向Tでみた深さがT12である。
【0041】
基板7は、上述した凹部41の底面411及び内壁面412、413に、熱伝導膜43を備えている。図示の熱伝導膜43は、底面411及び内壁面412、413上において一体的に構成されている。熱伝導膜43は、熱伝導性に優れた材料により構成される。更に熱伝導膜43は、優れた電気伝導性も兼ね備えていることが好ましい。熱伝導性及び電気伝導性を兼ね備えた材料としては、Cuが挙げられる。実施例の熱伝導膜43はCuめっき膜でなる。Cuめっき膜は、凹部41にCuめっき処理を施すことにより形成することができる。Cuめっき処理において底面411及び内壁面412、413のみにCuめっき膜を形成するには、マスクを利用すればよい。
【0042】
図示実施例では、基板7は凹部41の底面411にボンディングパッド45を備えている。図示の構成は、凹部41の内壁面412〜415のうち内壁414、415が熱伝導膜43を備えていない構成であるため、ボンディングパッド45が、底面411においてこれらの内壁414、415側の側端に備えられている。更にボンディングパッド45は、底面411において熱伝導膜43からギャップg5を隔てて配置されている。図示実施例と異なり、底面411にボンディングパッド45を設けない場合、全ての内壁面412〜415に熱伝導膜43を設けてもよい。
【0043】
次に図4、図6を参照すると、基板7は、取り付け面702に導体膜88を備えている。導体膜88は、一般には、接地導体として備えられる。この導体膜88も、熱伝導性に優れた材料により構成される。更に導体膜88は、優れた電気伝導性も兼ね備えていることが好ましい。実施例の導体膜88は、取り付け面702のCu箔上に、Cuめっき膜、フタめっき膜、Niめっき膜及びAuめっき膜を順次に積層したものであり、厚みが35μmとなっている。
【0044】
更に導体膜88は、凹部41の開口部付近において熱伝導膜43に熱結合されている。実施例では、熱伝導膜43と導体膜88とが、凹部41の開口部付近において接続されており、これにより、熱結合を生じている。
【0045】
更に基板7の取り付け面702には、端子Vcc、Pin、Vreg、Poutが設けられている。これらの端子Vcc、Pin、Vreg、Poutは、導体膜88からギャップg1〜g4を隔てて配置されている。
【0046】
次に図4、図7を参照すると、半導体チップ20は、上述した凹部41の内部に配置されている。詳しくは、半導体チップ20は凹部41の底面411に配置されている。
【0047】
更に半導体チップ20は、凹部41の底面411において熱伝導膜43に熱結合されている。実施例では、ハンダまたは接着剤等の接合手段を用いて熱伝導膜43に半導体チップ20を接合し、これにより、半導体チップ20と熱伝導膜43とを熱結合させてある。
【0048】
図示実施例では、半導体チップ20は、凹部41の底面411においてワイヤボンディングにより実装されている。詳しくは、半導体チップ20の端子が、ワイヤ28を介して底面411上のボンディングパッド45に接続されている。更に、半導体チップ20のワイヤボンディングを考慮し、凹部41の深さT12が、ワイヤ28のはみ出しを防止し得る深さに設定されている。図示実施例と異なり、半導体チップ20は、フリップチップの形態で直付けされてもよい。また、凹部41の内部に樹脂を充填してあってもよい。
【0049】
図示実施例の電力増幅モジュールでは、半導体チップ20が1つだけ備えられるため、凹部41も基板7に1つだけ備えられている。図示実施例と異なり、半導体チップが複数備えられる場合、凹部も複数備えられてもよい。
【0050】
次に図4を参照し、基板7について詳説する。基板7は7つの構成層71〜77を含む。これらの構成層71〜77は順次に積層されている。構成層71〜77は、それぞれに要求される特性に応じ、有機樹脂材料でなる有機樹脂層、または、有機樹脂材料と機能材料粉末との混合材料でなるハイブリッド層から選択すればよい。例えば、構成層71、72、76、77を有機樹脂層とし、構成層73〜75をハイブリッド層とする。
【0051】
有機樹脂材料は、特に限定されるものではなく、成形性、加工性、積層時の接着性、電気的特性に優れた有機樹脂材料の中から適宜選択して用いることができる。具体的には、熱硬化性有機樹脂材料、熱可塑性有機樹脂材料等が好ましい。
【0052】
熱硬化性有機樹脂材料としては、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエーテル(オキサイド)樹脂、ビスマレイミドトリアジン(シアネートエステル)樹脂、フマレート樹脂、ポリブタジエン樹脂またはビニルベンジル樹脂等が挙げられる。
【0053】
熱可塑性有機樹脂材料としては、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂、ポリアリレート樹脂等が挙げられる。
【0054】
これらの中でも、特にフェノール樹脂、エポキシ樹脂、低誘電率エポキシ樹脂、ポリブタジエン樹脂、BTレジン等が、ベースレジンとして好ましい。
【0055】
これらの有機樹脂材料は、単独で用いてもよいし、2種以上を混合して用いてもよい。2種以上を混合して用いる場合の混合比は、任意である。
【0056】
基板7は、構成層として、上記有機樹脂材料から形成され、比誘電率が2.4〜4.5、誘電正接が0.002〜0.03である有機樹脂材料を用い、少なくとも1層有することが好ましい。このような、有機樹脂材料は、分布容量を少なくすることができるため、特にコイル等のインダクタ素子の形成に適している。
【0057】
機能材料粉末の粒径は、有機樹脂材料との混練性等を考えると、平均粒径0.1〜100μm、特に0.2〜100μm程度が好ましい。粒径が小さくなると、粉末の表面積が増大し、分散、混合時の粘度、チクソ性が上昇し、高充填率化が困難となり、有機樹脂材料との混練が難しくなる。また、粒径が大きくなると、均一な分散・混合を行なうことが困難となり、沈降が激しくなって不均一となり、粉末の含有量が多い組成の成形の際に、加工性が悪くなる。
【0058】
一般に、上記機能材料粉末の含有量は、有機樹脂材料と機能材料粉末との合計量を100体積%としたとき、機能材料粉末の含有量は10体積%以上65体積%未満であり、好ましくは20体積%以上60体積%以下の範囲である。
【0059】
次に、機能材料粉末としては誘電体粉末及び磁性体粉末を用いることができる。
【0060】
基板7は、構成層として、上記有機樹脂材料中に誘電体粉末でなる機能材料粉末が分散されていて、前記誘電体粉末の比誘電率が5〜10000、誘電正接が0.01〜0.00002であり、含有量が10〜65体積%であり、全体の比誘電率が5〜20、誘電正接が0.0025〜0.0075である第1のハイブリッド材料を用い、少なくとも1層有することが好ましい。このような構成とすることにより、適度な誘電率と、高いQ値を得ることができ、伝達ロスが少なくなり、特にバルントランス、パワーアンプ等の電子回路の形成に適している。
【0061】
基板7は、上記有機樹脂材料中に誘電体粉末でなる機能材料粉末が分散されていて、前記誘電体粉末の比誘電率が20〜20000、誘電正接が0.05〜0.0001であり、含有量が10〜65体積%であり、全体の比誘電率が10〜40、誘電正接が0.0075〜0.025である第2のハイブリッド材料を用い、少なくとも1層有することが好ましい。このような構成とすることにより、適度なQ値と高い誘電率を得ることができ、特にコンデンサやパッチアンテナ、あるいはVCO(電圧制御発振器)、パワーアンプ等の電子回路の形成に適している。
【0062】
基板7は、構成層として、上記有機樹脂材料中に磁性体粉末でなる機能材料粉末が分散されていて、この磁性体粉末の含有量が10〜65体積%であり、全体の透磁率が3〜20であるハイブリッド材料を用い、少なくとも1層有することが好ましい。このような構成とすることにより、適度な透磁率を確保しつつ低誘電率となり、高周波領域(100MHz以上、特に100MHz以上10GHz以下の領域)での使用が可能となり、磁性体粉末の含有量を大きくできることから、磁気特性を利用した磁気シールドに適したものとなる。
【0063】
これらの構成層としてのハイブリッド材料は、少なくとも誘電率、Qもしくは透磁率のいずれかが異なる。特に上記いずれかの構成層が2種以上含まれていれば、目的とする積層モジュールの構成、機能等に応じた特性を得ることができる。
【0064】
誘電体粉末は、高周波帯域において、分散媒となる有機樹脂材料よりも大きい比誘電率と、Qとを持つものであればよく、2種類以上用いてもよい。誘電体粉末としては、比誘電率が10〜20000、誘電正接が0.05以下のものを使用することが好ましい。比較的高い誘電率を得るためには、特に以下の材料を得ることが好ましい。
【0065】
チタン−バリウム−ネオジウム系セラミックス、チタン−バリウム−スズ系セラミックス、鉛−カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、CaWO4系セラミックス、Ba(Mg,Nb)O3系セラミックス、Ba(Mg,Ta)O3系セラミックス、Ba(Co,Mg,Nb)O3系セラミックス、Ba(Co,Mg,Ta)O3系セラミックス。二酸化チタン系セラミックスとは、二酸化チタンのみを含有するもののほか、他の少量の添加物を含有するものを含み、二酸化チタンの結晶構造が保持されているものをいう。また、他のセラミックスも同様である。特に、二酸化チタン系セラミックスは、ルチル構造を有するものが好ましい。
【0066】
誘電率をあまり高くせずに高いQを得るためには、以下の材料を用いることが好ましい。
【0067】
シリカ、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸カルシウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチョップ、ガラスビーズ、カーボン繊維、酸化マグネシウム(タルク)。
【0068】
これらは単独で用いてもよいし、2種以上を混合して用いてもよい。2種以上を混合して用いる場合、その混合比は任意である。
【0069】
第1のハイブリッド材料に含有される誘電体粉末は、高いQと、ある程度の比誘電率を持つこととを必要とする。特に2GHzでの比誘電率が5〜10000、誘電正接が0.01〜0.00002であることが好ましい。このような構成により、高いQと比誘電率の誘電体粉末を含有するハイブリッド材料を得ることが可能である。第1のハイブリッド材料に用いる誘電体粉末は、第1のハイブリッド材料全体の比誘電率が5〜20、誘電正接が0.0025〜0.0075となるように含有されていればよい。
【0070】
誘電体粉末は、サファイヤなどの単結晶粉末や多結晶のアルミナ粉末でもよく、これらも含めて機能材料粉末の種類は、例えば、以下の組成を主成分とする誘電体の粉末であることが好ましい。併せて2GHzにおける比誘電率εおよびQ値を示す。
【0071】
Mg2SiO4[ε=7、Q=20000]、Al2O3[ε=9.8、Q=40000]、MgTiO3[ε=17、Q=22000]、ZnTiO3[ε=26、Q=800]、Zn2TiO4[ε=15、Q=700]、TiO2[ε=104、Q=15000]、CaTiO3[ε=170、Q=1800]、SrTiO3[ε=255、Q=700]、SrZrO3[ε=30、Q=1200]、BaTi2O5[ε=42、Q=5700]、BaTi4O9[ε=38、Q=9000]、Ba2Ti9O20[ε=39、Q=9000]、Ba2(Ti,Sn)9O20[ε=37、Q=5000]、ZrTiO4[ε=39、Q=7000]、(Zr,Sn)TiO4[ε=38、Q=7000]、BaNd2Ti5O14[ε=83、Q=2100]、BaSm2TiO14[ε=74、Q=2400]、Bi2O3−BaO−Nd2O3−TiO2系[ε=88、Q=2000]、PbO−BaO−Nd2O3−TiO2系[ε=90、Q=5200]、(Bi2O3、PbO)−BaO−Nd2O3−TiO2系[ε=105、Q=2500]、La2Ti2O7[ε=44、Q=4000]、Nd2Ti2O7[ε=37、Q=1100]、(Li,Sm)TiO3[ε=81、Q=2050]、Ba(Mg1/3Ta2/3)O3[ε=25、Q=35000]、Ba(Zn1/3Ta2/3)O3[ε=30、Q=14000]、Ba(Zn1/3Nb2/3)O3[ε=41、Q=9200]、Sr(Zn1/3Nb2/3)O3[ε=40、Q=4000]等。
【0072】
より好ましくは、以下の組成を主成分とするものである。
【0073】
TiO2、CaTiO3、SrTiO3、BaO−Nd2O3−TiO2系、Bi2O3−BaO−Nd2O3−TiO2系、BaTi4O9、Ba2Ti9O20、Ba2(Ti,Sn)9O20系、MgO−TiO2系、ZnO−TiO2系、MgO−SiO2系、Al2O3等。
【0074】
基板7を構成する第1のハイブリッド材料は、上記有機樹脂材料と上記誘電体粉末とを主成分とするものであるが、有機樹脂材料と誘電体粉末との合計量を100体積%としたとき、誘電体粉末の含有量は10体積%以上65体積%未満であり、好ましくは20体積%以上60体積%以下の範囲である。
【0075】
誘電体粉末が65体積%以上であると、加工性が悪くなる。一方、誘電体粉末が10体積%未満であると、誘電体粉末を含有する効果があまりみられない。
【0076】
第1のハイブリッド材料は、各成分を上記の範囲内で適宜設定することにより、有機樹脂材料単体から得られる誘電率よりも大きくすることができ、必要に応じた比誘電率と高いQを得ることが可能となる。
【0077】
第2のハイブリッド材料に含有される誘電体粉末は、特に高い比誘電率を持つことを必要とする。
【0078】
好ましくは比誘電率が20〜20000、誘電正接が0.5〜0.0001であることが好ましい。このような誘電体粉末を有機樹脂材料中に分散させることで、より高い比誘電率のハイブリッド材料を得ることが可能である。
【0079】
第2のハイブリッド材料に用いられる誘電体粉末は、高周波帯域、特に2GHzにおいて、第2のハイブリッド材料全体の比誘電率が10〜40、誘電正接が0.0075〜0.025とできる粉末であればよく、2種類以上用いてもよいが、以下の組成を主成分とする誘電体の粉末から選択されるものが好ましい。併せて2GHzにおける比誘電率εを示す。
【0080】
BaTiO3[ε=1500]、(Ba,Pb)TiO3系[ε=6000]、Ba(Ti,Zr)O3系[ε=9000]、(Ba,Sr)TiO3系[ε=7000]。
【0081】
より好ましくは、BaTiO3、Ba(Ti,Zr)O3系の組成を主成分とする誘電体の粉末から選択される。
【0082】
誘電体粉末は、単結晶や多結晶の粉末でもよい。誘電体粉末の粒径は、有機樹脂材料との混練性等を考えると、平均粒径0.2〜100μm程度が好ましく、粒径が小さくなると、有機樹脂材料との混練が難しくなる。また、粒径が大きくなると不均一となり、均一な分散を行なうことができず、粉末の含有量が多い組成の成形の際に加工性が悪くなる。
【0083】
基板7を構成するハイブリッド材料は、上記有機樹脂材料と、磁性体粉末でなる機能材料粉末を主成分とする。有機樹脂材料と機能材料粉末との合計量を100体積%としたとき、機能材料粉末の含有量は10体積%以上65体積%未満であり、好ましくは20体積%以上60体積%以下の範囲である。
【0084】
磁性体粉末としては、フェライト粉末及び金属磁性体粉末を用いることができる。フェライト粉末としては、Mn−Mg−Zn系、Ni−Zn系、Mn−Zn系などであり、Mn−Mg−Zn系、Ni−Zn系などが好ましい。
【0085】
金属磁性体粉末としては、カーボニル鉄、鉄−シリコン系合金、鉄−アルミ−珪素系合金(商標名:センダスト)、鉄−ニッケル系合金(商標名:パーマロイ)、アモルファス系(鉄系、コバルト系)などが好ましい。これらを粉末にするための手段は、粉砕、造粒など公知の方法に従えばよい。
【0086】
磁性体粉末の粒径は0.01〜100μm、特に0.01〜50μmであることが好ましく、平均粒径は1〜50μmであることが好ましい。このような粒径とすることによって、磁性体粉末の分散性が良好となる。これに対し、磁性体粉末の粒径がこれより小さいと、比表面積が大きくなり、高充填率化が困難になってくる。一方、これより大きくなるとペースト化した際に沈降し易くなり、均一に分散しにくくなってくる。また、肉薄の構成層、プリプレグを形成しようとした場合に、表面の平滑性を得ることが困難になってくる。粒径をあまり小さくすることは実際上困難であり、0.01μm程度が限度である。
【0087】
磁性体粉末の粒度は均一であることが好ましく、必要に応じ、ふるい分けなどにより粒度をそろえてもよい。磁性体粉末の形状は、球形、扁平、楕円形のいずれのものでもよく、その用途により使い分ければよい。また、必要に応じて表面に酸化、カップリング、絶縁材のコーティングなどの処理を施してもよい。
【0088】
さらに、種類、粒度分布の異なる2種以上用いてもよい。その際の混合比は任意であり、用途により用いる材料、粒度分布、混合比を調整すればよい。
【0089】
磁性体粉末の透磁率μは、10〜1000000であることが好ましい。また、バルクの絶縁性は、高い方が構成層としての絶縁性が向上して好ましい。
【0090】
有機樹脂材料と磁性体粉末との混合比としては、ハイブリッド材料全体の透磁率が3〜20となるように添加されていればよい。磁性体粉末の含有量は10〜65体積%、特に20〜60体積%であることが好ましい。このような磁性体粉末の含有量とすることで、ハイブリッド材料全体の透磁率が3〜20となる。これに対し、磁性体粉末の含有量が多くなると、スリラー化して塗工することが困難になり、構成層、プリプレグの作製が困難になる。一方、磁性体粉末の含有量が少なくなると透磁率を確保できなくなる場合があり、磁気特性が低下してしまう。
【0091】
有機樹脂材料及び機能材料粉末に、難燃剤を含ませることもできる。難燃剤としては、難燃化のために用いられている種々の難燃剤を用いることができる。具体的には、ハロゲン化リン酸エステル、ブロム化エポキシ樹脂等のハロゲン化物、また、リン酸エステルアミド系等の有機化合物や、三酸化アンチモン、水酸化アルミニウム等の無機材料を用いることができる。
【0092】
また、ガラスクロス等の強化繊維を用いてもよい。強化繊維は目的・用途に応じて種々のものであってよく、市販品をそのまま用いることができる。このときの強化繊維は、電気的な特性に応じてEガラスクロス(ε=7、tanδ=0.0013、1GHz)、Dガラスクロス(ε=4、tanδ=0.0013、1GHz)、Hガラスクロス(ε=11、tanδ=0.003、1GHz)等を使い分けてもよい。また、層間密着力向上のため、カップリング処理などを行なってもよい。その厚さは、100μm以下、特に20〜60μmであることが好ましい。布重量としては、120g/m2以下、特に20〜70g/m2が好ましい。
【0093】
また、有機樹脂材料とガラスクロスとの配合比は、重量比で、有機樹脂材料/ガラスクロスが4/1〜1/1であることが好ましい。これに対し、この比が小さくなって有機樹脂材料量が少なくなると、銅箔との密着力が低下し、構成層の平滑性に問題が生じる。逆にこの比が大きくなって有機樹脂材料量が多くなると、使用できるガラスクロスの選択が困難となり、薄肉での強度の確保が困難となる。
【0094】
基板7の構成層71〜77のうち、構成層74はガラスクロス等の強化繊維を含有し、コア層となっている。更に、この構成層74に隣接する構成層73、75も、強化繊維を含有している。構成層71、72、76、77はRCC(レジン・コーテド・カッパー)となっており、ガラスクロス等の強化繊維を含有していない。RCCとは、銅箔を支持体として樹脂層を形成したシート状物である。一例であるが、構成層71〜77の厚みは、それぞれ、40μm、40μm、140μm、155μm、140μm、40μm、40μmとなっている。
【0095】
実施例の基板7はハイブリッド基板であるが、図示実施例と異なり、他の種類の基板、例えば低温焼成セラミック基板であってもよい。
【0096】
基板7において、構成層71〜73の表面には、それぞれ、導体パターン81〜83が形成されている。導体パターン81は、構成層71の表面のCu箔上に、Cuめっき膜、フタめっき膜、Niめっき膜及びAuめっき膜を順次に積層したものであり、厚みが35μmとなっている。導体パターン82は、構成層72の表面のCu箔上に、Cuめっき膜及びフタめっき膜を順次に積層したものであり、厚みが30μmとなっている。導体パターン83はCu箔であり、厚みが18μmとなっている。
【0097】
構成層74の表面及び裏面には、それぞれ、導体パターン84、85が形成されている。導体パターン84、85は、Cu箔であり、厚みが何れも35μmとなっている。
【0098】
構成層75、76の裏面には、それぞれ、導体パターン86、87が形成されている。導体パターン86はCu箔であり、厚みが18μmとなっている。導体パターン87は、構成層76の裏面のCu箔上に、Cuめっき膜及びフタめっき膜を順次に積層したものであり、厚みが30μmとなっている。上述した寸法の何れも一例であり、厚みを限定するものではない。
【0099】
図3に示した入力インピーダンス整合回路211のキャパシタC1、及び、インピーダンス整合回路215のキャパシタC3〜C5は、構成層71、72、76、77の何れかを容量層として構成される。入力インピーダンス整合回路211のインダクタL1、インピーダンス整合回路215のインダクタL2、L3、及び、直流バイアス回路216のインダクタL4〜L6は、導体パターン84、85の何れかにより構成される。
【0100】
また、入力インピーダンス整合回路211のキャパシタC2、インピーダンス整合回路215のキャパシタC6、及び、直流バイアス回路216のキャパシタC7〜C9、抵抗R1、R2は、1005サイズの表面実装型チップ部品61により構成され、面701に形成された導体パターン81上に実装される。
【0101】
以上説明した図4の電力増幅モジュールについて、各部寸法は次の通りである。
【0102】
<図4に示した電力モジュールの各部寸法>
基板7の長さL11 :5.0mm
基板7の幅W11 :4.3mm
基板7の平面積S11 :21.5mm2
基板7の厚みT11 :0.85mm
製品高さT13 :1.6mm
凹部41の長さL12 :0.25mm
凹部41の幅W12 :0.25mm
凹部41の深さT12 :0.5mm
半導体チップ20の面積S12 :1.44mm2(1.2mm×1.2mm)
熱伝導膜43の膜厚d1 :50μm
図8は、図4に図示した電力増幅モジュールの使用状態を示す図である。図8の使用状態では、図4に示した電力増幅モジュールがマザーボード91に実装されている。具体的には、基板7の取り付け面702がマザーボード91に取り付けられている。詳しくは、取り付け面702に備えられた導体膜88が、マザーボード91に備えられた導体パターン93にはんだ付け95されている。図示はされていないが、基板7の取り付け面702に備えられた端子Vcc、Pin、Vreg、Pout(図6参照)は、マザーボード91に備えられた別の導体パターンにはんだ付けされる。
【0103】
図4〜図7を参照して説明したように、本発明に係る電力増幅モジュールでは、半導体チップ20が、基板7に備えられた凹部41の内部に配置されているから、半導体チップ20の配置による厚み増大が回避され、電力増幅モジュールの低背化が図られる。
【0104】
更に、凹部41は基板7の取り付け面702に備えられているから、基板厚み方向Tでみて取り付け面702とは反対側の面701の全面を利用することが可能となる。このため、基板平面積の縮小化が図られる。実施例では、面701に多数のチップ部品61を搭載している。
【0105】
しかも、半導体チップ20を配置するための凹部41は基板7の取り付け面702に備えられているから、半導体チップ20に生じた熱を、基板7の取り付け面702側に容易に放熱することができる。
【0106】
更に本発明では、凹部41の底面411及び内壁面412、413に熱伝導膜43を設け、凹部41の底面411において熱伝導膜43に半導体チップ20を熱結合してある。従って、図8に示すように本発明の電力増幅モジュールをマザーボード91に実装した場合、半導体チップ20に生じた熱は、熱伝導膜43を介して基板7の取り付け面702側に伝達され、マザーボード91に放熱される。このため、放熱性を向上させることができる。
【0107】
しかも、半導体チップ20に生じた熱は上述の熱伝導膜43を介して放熱されるから、放熱用のサーマルビアは不要となり、サーマルビアの形成による基板平面積の増大が回避される。従って、放熱性の向上と、基板平面積の縮小化とを両立させることができる。
【0108】
更に実施例では、基板7の取り付け面702に導体膜88が備えられ、導体膜88が、凹部41の開口部付近において熱伝導膜43に熱結合されている。従って、図8に示すようにこの電力増幅モジュールをマザーボード91に実装した場合、半導体チップ20に生じた熱は、熱伝導膜43から、取り付け面702上の導体膜88を介してマザーボード91に放熱される。このため、より優れた放熱性が得られる。
【0109】
実施例では、基板7が、有機樹脂材料とセラミック粉末との混合材料でなるハイブリッド層を含んでいる。このようなハイブリッド基板の熱伝導率を下記に示す。更に低温焼成セラミック基板の熱伝導率も示す。
ハイブリッド基板 : 0.5W/mK
低温焼成セラミック基板 : 5 W/mK
このように、ハイブリッド基板の熱伝導率は低温焼成セラミック基板の熱伝導率よりも低い。従って、上述の放熱性改善効果は、低温焼成セラミック基板よりもハイブリッド基板のほうがより有効に働く。
【0110】
実施例では、熱伝導膜43がCuめっき膜でなり、導体膜88がCuパターンでなる。Cuめっき膜、Cuパターンの熱伝導率を下記に示す。
Cuめっき膜、Cuパターン :400 W/mK
このように、Cuめっき膜、Cuパターンの熱伝導率は、ハイブリッド基板の熱伝導率よりも極めて優れているので、半導体チップ20に生じた熱は、熱伝導膜43及び導体膜88を介してマザーボード91に放熱されることとなる。低温焼成セラミック基板を用いた場合も、同様である。
【0111】
以下、本発明に係る図4の電力モジュールを、従来の電力増幅モジュールと対比して説明する。
【0112】
図14は、従来の電力増幅モジュールの一例を示す部分断面図、図15は図14の15−15線に沿った断面図である。図において、図4、図7に現れた構成部分と同一の構成部分については、同一の参照符号を付し、重複説明は省略する。図14及び図15に図示された電力増幅モジュールでは、凹部41の周辺に基板厚み方向Tのサーマルビア97を設けてある。半導体チップ20に生じた熱は、サーマルビア97を介して、基板7の実装面702側に伝達される。
【0113】
詳しくは、サーマルビア97の内面には熱伝導膜98が形成されており、熱伝導膜98によって囲まれたサーマルビア97の内部には充填材99が充填されている。サーマルビア97の孔径(キリ径)は0.15mmである。熱伝導膜98はCuめっき膜でなり、膜厚が0.02mmである。充填材99は導電性ペーストにより構成される。
【0114】
図14の電力増幅モジュールについて、各部寸法は次の通りである。
【0115】
<図14の電力増幅モジュールの各部寸法>
基板7の長さL21 :6.0mm
基板7の幅W21 :4.5mm
基板7の平面積S21 :27 mm2
基板7の厚みT21 :0.85mm
製品高さT23 :1.6mm
凹部41の長さL22 :0.25mm
凹部41の幅W22 :0.25mm
凹部41の深さT22 :0.5mm
半導体チップ20の面積S22 :1.44mm2(1.2mm×1.2mm)
サーマルビア97(1個あたり)の熱伝導材面積St :0.0085mm2
サーマルビア97の個数N :20個
但し、図14の電力増幅モジュールでは、基板厚みT21、製品高さT23、凹部41の長さL22、同幅W22、同深さT22、及び、半導体チップ面積S22を、図4の電力増幅モジュールにおける基板厚みT11、製品高さT13、凹部41の長さL12、同幅W12、同深さT12、及び、半導体チップ面積S12と同一としてある。
【0116】
また、サーマルビア97の熱伝導材面積Stとは、サーマルビア97の内面に形成された熱伝導膜98の断面積を意味する。
【0117】
図14の従来の電力増幅モジュールの場合、凹部41の周辺にサーマルビア97を設けなければならず、導体パターンの形成禁止領域A2が拡大する(図15参照)。この結果、基板7の平面積が増大してしまう。詳しくは、導体パターンの形成禁止領域A2は、長手方向Lでみた長さL22が2.9mm、幅方向Wでみた幅W22が2.9mmとなる。この結果、基板7の長さL21が6.0mm、幅W21が4.5mmとなり、基板平面積S21は27mm2となる。
【0118】
これに対し、本発明に含まれる図4の電力増幅モジュールの場合、放熱用のサーマルビアは不要となり、導体パターンの形成禁止領域が縮小される(図7参照)。この結果、基板7の平面積を縮小することができる。詳しくは、導体パターンの形成禁止領域は、凹部41の領域のみとなり、形成禁止領域の長さL12が2.5mm、幅W12が2.5mmとなる。この結果、基板7の長さL11を5.0mm、幅W11を4.3mmとすることができ、基板平面積S11を21.5mm2とすることができる。従って、図4の電力増幅モジュールの基板平面積S11が、図14の電力増幅モジュールの基板平面積S21よりも約20%縮小されることになる。
【0119】
図9は熱抵抗値特性を示すグラフである。横軸は、半導体チップ面積に対する熱伝導材面積の比率[%]を示しており、縦軸は熱抵抗値[℃/W]を示している。熱抵抗値特性U1に示すように、半導体チップ面積に対する熱伝導材面積の比率が増大するにつれて、熱抵抗値は減少していく。図示された熱抵抗値特性U1は、熱伝導材としてCuを用いたときの特性であるが、他の熱伝導材のときでも同様な特性となる。
【0120】
まず、図9の熱抵抗値特性U1を利用し、図14の電力増幅モジュール及び図4の電力増幅モジュールについて熱抵抗値を求めた。
【0121】
<図14の電力増幅モジュールの場合>
まず、サーマルビア97の熱伝導材面積St及び個数Nから熱伝導材の面積S22を求めると、
となった。
【0122】
次に、半導体チップ面積S22に対する熱伝導材面積S23の比率α2を求めると、
となった。
【0123】
次に、図9の熱抵抗値特性U1を参照し、面積比率α2から熱抵抗値β2を求めると、
β2=7.5℃/W
となった。
【0124】
<図4の電力増幅モジュールの場合>
まず、凹部41の幅W12及び熱伝導膜43の膜厚d1から熱伝導材の面積S11を求めると、
となった。
【0125】
次に、半導体チップ面積S12に対する熱伝導材面積S13の比率α1を求めると、
となった。
【0126】
次に、図9の熱抵抗値特性U1を参照し、面積比率α1から熱抵抗値β1を求めると、
β1=5.0℃/W
となった。
【0127】
<考察>
本発明に含まれない図14の電力増幅モジュールは、熱伝達手段として基板7にサーマルビア97を設ける構造である。このため、基板平面積の増大を回避しながら、半導体チップ面積に対する熱伝導材面積の比率α2を増大させることは困難であった。これにより、熱抵抗値β2が増大した。
【0128】
これに対し、図4の電力増幅モジュールは、熱伝達手段として凹部41の内面411及び内壁面412、413に熱伝導膜43を設ける構造である。このため、基板平面積の増大を回避しながら、半導体チップ面積に対する熱伝導材面積の比率α1を増大させることができ、これにより熱抵抗値β1を低減することができた。
【0129】
次に、それぞれの電力増幅モジュールについて、電力付加効率(PAE)を測定した。結果は次の通りである。
【0130】
<図14の電力増幅モジュールの場合>
周波数(fin)=1950MHz、出力電力(Pout)=27.0dBmとして電力付加効率(PAE)を測定すると、
電力付加効率(PAE)=40%
となった。
【0131】
<図4の電力増幅モジュールの場合>
周波数(fin)=1950MHz、出力電力(Pout)=27.0dBm(図14の電力モジュールの場合と同一条件)として、電力付加効率(PAE)を測定すると、
電力付加効率(PAE)=41%
となった。
【0132】
<考察>
図14の電力増幅モジュールでは、上述した熱抵抗値増大により、半導体チップ20に温度上昇が生じた。このため、出力電力(Pout)の出力に要する消費電流が増大し、電力付加効率(PAE)が40%となった。
【0133】
これに対し、図4の戦力増幅モジュールでは、上述した熱抵抗値低減効果により、半導体チップ20の温度上昇が低減された。このため、出力電力(Pout)の出力に要する消費電流を低減することができ、電力付加効率(PAE)を41%に向上させることができた。
【0134】
図10は本発明に係る電力増幅モジュール用基板の一例を示す平面図、図11は図10の11−11線に沿った部分拡大断面図である。図示された電力増幅モジュール用基板は、大判の基板700を共通にして、複数(16個)の電力増幅モジュール要素Q11〜Q44を集合した集合体となっている。電力増幅モジュール要素Q11〜Q44のそれぞれは、半導体チップ、及び各種チップ部品が実装されていない点を除く他、図4〜図7に示した構成と同じである。電力増幅モジュール要素数は任意である。
【0135】
図10、図11に示した集合体基板を用いて、電力増幅モジュールを製造するには、まず、図12、図13に示すように、電力増幅モジュール要素Q11〜Q44のそれぞれに、半導体チップ20及び必要なチップ部品61を実装する。具体的には、半導体チップ20を凹部41の内部に実装し、チップ部品61を面701に実装する。更に、面701にカバー63を取り付ける。
【0136】
次に、電力増幅モジュール要素(Q11〜Q41)〜(Q14〜Q44)の各群の間に設定された切断線X1−X1線で1次切断し、電力増幅モジュール要素(Q11〜Q41)〜(Q14〜Q44)の群毎のバー状の集合体を得る。
【0137】
次に、電力増幅モジュール要素(Q11〜Q41)〜(Q14〜Q44)の群のそれぞれにおいて、電力増幅モジュール要素間の切断線Y1ーY1線で切断することにより、図4〜図7に図示した電力増幅モジュールが得られる。切断には、ダイシングソーが用いられる。但し、X1若しくはY1の切断は逆の手順でもよい。
【0138】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
(a)基板平面積を縮小し得る電力増幅モジュール及びそのための基板を提供することができる。
(b)放熱性に優れた電力増幅モジュール及びそのための基板を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る電力増幅モジュールが用いられるデジタル移動体通信機器(W−CDMA対応)における高周波回路部の構成を示すブロック図である。
【図2】本発明に係る電力増幅モジュールが用いられる電力増幅部PWAの詳細を示すブロック図である。
【図3】本発明に係る電力増幅モジュールの具体的な回路構成を示す回路図である。
【図4】本発明に係る電力増幅モジュールの構成を示す部分断面図である。
【図5】図4に示した電力増幅モジュールにおいて、カバーを取り除いた平面図である。
【図6】図4に示した電力増幅モジュールにおいて、基板の取り付け面を示す図である。
【図7】図4の7−7線に沿った断面図である。
【図8】図4に図示した電力増幅モジュールの使用状態を示す図である。
【図9】熱抵抗値特性を示すグラフである。
【図10】本発明に係る電力増幅モジュール用基板の一例を示す平面図である。
【図11】図10の11−11線に沿った部分拡大断面図である。
【図12】本発明に係る電力増幅モジュール要素集合体の一例を示す平面図である。
【図13】図12の13−13線に沿った部分拡大断面図である。
【図14】従来の電力増幅モジュールの一例を示す部分断面図である。
【図15】図14の15−15線に沿った断面図である。
【符号の説明】
7 基板
20 半導体チップ
41 凹部
43 熱伝導膜
Claims (9)
- 基板と、熱伝導膜と、半導体チップとを含む電力増幅モジュールであって、
前記基板は、取り付け面に有底の凹部を有しており、
前記熱伝導膜は、少なくとも、前記凹部の底面及び内壁面に付着されており、
前記半導体チップは、前記凹部の内部に配置され、前記底面において前記熱伝導膜に熱結合されている
電力増幅モジュール。 - 請求項1に記載された電力増幅モジュールであって、
前記熱伝導膜は、Cu膜を含む
電力増幅モジュール。 - 請求項1または2の何れかに記載された電力増幅モジュールであって、
前記基板は、前記取り付け面に導体膜を備え、前記導体膜は前記凹部の開口部付近において前記熱伝導膜に熱結合されている
電力増幅モジュール。 - 請求項1乃至3の何れかに記載された電力増幅モジュールであって、
前記基板は、有機樹脂層、または、有機樹脂材料と機能材料粉末との混合材料でなるハイブリッド層を含む
電力増幅モジュール。 - 電力増幅モジュール用基板であって、
取り付け面に少なくとも1つの有底の凹部を有し、前記凹部の底面及び内壁面に熱伝導膜が付着されている
基板。 - 請求項5に記載された基板であって、前記熱伝導膜は、Cu膜を含む
基板。 - 請求項5または6の何れかに記載された基板であって、前記取り付け面に導体膜を備え、前記導体膜は前記凹部の開口部において前記熱伝導膜に熱結合されている
基板。 - 請求項5乃至7の何れかに記載された基板であって、有機樹脂層、または、有機樹脂材料と機能材料粉末との混合材料でなるハイブリッド層を含む
基板。 - 請求項5乃至8の何れかに記載された基板であって、
複数の電力増幅モジュール要素を整列した集合体の形態であり、
前記凹部は、前記電力増幅モジュール要素のそれぞれ毎に備えられている
基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166295A JP2004014807A (ja) | 2002-06-06 | 2002-06-06 | 電力増幅モジュール及び電力増幅モジュール用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166295A JP2004014807A (ja) | 2002-06-06 | 2002-06-06 | 電力増幅モジュール及び電力増幅モジュール用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004014807A true JP2004014807A (ja) | 2004-01-15 |
Family
ID=30433915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002166295A Withdrawn JP2004014807A (ja) | 2002-06-06 | 2002-06-06 | 電力増幅モジュール及び電力増幅モジュール用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004014807A (ja) |
-
2002
- 2002-06-06 JP JP2002166295A patent/JP2004014807A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6713162B2 (en) | Electronic parts | |
US6808642B2 (en) | Method for producing multilayer substrate and electronic part, and multilayer electronic part | |
US20030030994A1 (en) | Substrate for electronic part and electronic part | |
EP1113459A2 (en) | Composite dielectric material containing ceramic powders and substrate coated with this material | |
JP2005026368A (ja) | 放熱用ビアホールを備えた積層基板および該基板を用いたパワーアンプモジュール | |
JP2005191435A (ja) | 放熱ビア付き基板およびパワーアンプモジュール | |
JP2003273520A (ja) | 積層モジュール | |
JP2004221603A (ja) | カプラ | |
JP2004014807A (ja) | 電力増幅モジュール及び電力増幅モジュール用基板 | |
JP2005039263A (ja) | 回路モジュール用多層基板及び回路モジュール | |
JP2003332167A (ja) | 電子部品及びその製造方法 | |
JPS584483B2 (ja) | 高周波高出力トランジスタ増幅器 | |
JP2003188307A (ja) | 電力増幅モジュール及び電力増幅モジュール用基板 | |
JP2004201333A (ja) | バルントランス | |
JP2004111908A (ja) | 高周波電子部品 | |
JP2004304628A (ja) | パワーアンプモジュール用多層基板及びパワーアンプモジュール | |
JP2004207747A (ja) | キャパシタ | |
JP2004158879A (ja) | インダクタ | |
JP2001267466A (ja) | 電力増幅モジュール | |
CN108470729A (zh) | 混合印刷电路板 | |
JP2003309425A (ja) | パッチアンテナ | |
JP2004006897A (ja) | 積層電子部品 | |
JP2003318029A (ja) | 積層電子部品 | |
JP2003283221A (ja) | 電子部品 | |
JP2002141757A (ja) | パワーアンプモジュール、パワーアンプモジュール用誘電体基板及び通信端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061010 |