JP2003534691A - Ｐｗｍリミタ - Google Patents
ＰｗｍリミタInfo
- Publication number
- JP2003534691A JP2003534691A JP2001586769A JP2001586769A JP2003534691A JP 2003534691 A JP2003534691 A JP 2003534691A JP 2001586769 A JP2001586769 A JP 2001586769A JP 2001586769 A JP2001586769 A JP 2001586769A JP 2003534691 A JP2003534691 A JP 2003534691A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- push
- width modulator
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Error Detection And Correction (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
本発明は、変調の深さを制限するためのパルス幅変調器リミタを具える改善されたプッシュプル増幅器を提供する。これにより、ハイ側の出力スイッチがひずみをもたらす期間閉じられうる先行技術の不利益が克服される。
Description
【０００１】
本発明は、請求項１の序文に記載のプッシュプル増幅器に関する。本発明は更
に、このようなプッシュプル増幅器において用いられるパルス幅変調器に関する
。
に、このようなプッシュプル増幅器において用いられるパルス幅変調器に関する
。
【０００２】
ナショナル・セミコンダクター社アプリケーションノートＤＳ １０１２７７
から、上述したようなＤ級増幅器は既知である。かかるノートには、拡張された
期間にわたってスイッチの一方がアクティブなままであることを防ぐリミタが記
載されている。
から、上述したようなＤ級増幅器は既知である。かかるノートには、拡張された
期間にわたってスイッチの一方がアクティブなままであることを防ぐリミタが記
載されている。
【０００３】
このようなプッシュプル増幅器及びパルス幅変調器の不利な点は、この既知の
プッシュプル増幅器のクリップ挙動が出力信号のスペクトルを予測不可能なもの
にすることである。
プッシュプル増幅器のクリップ挙動が出力信号のスペクトルを予測不可能なもの
にすることである。
【０００４】
本発明の目的は、先行技術における不利益のないプッシュプル増幅器を提供す
ることである。本発明の別の目的は、プッシュプル増幅器を更に改善することで
ある。このために、本発明によるプッシュプル増幅器は請求項１の特徴を含む。
ることである。本発明の別の目的は、プッシュプル増幅器を更に改善することで
ある。このために、本発明によるプッシュプル増幅器は請求項１の特徴を含む。
【０００５】
ここで本出願人により同日出願された以下の係属中の出願と相互参照されたい
。 「カルーセルハンドシェーク」（出願人整理番号ID603908、欧州特許出願第0 20
1 818.2号）、 「レベルシフタ」（出願人整理番号ID604680、欧州特許出願第0 201 826.5号）
、 「サイレントスタート」（出願人整理番号ID604681、欧州特許出願第0 201 827.
3号）、 「復調フィルタ」（出願人整理番号ID604683、欧州特許出願第0 201 829.9号）
。
。 「カルーセルハンドシェーク」（出願人整理番号ID603908、欧州特許出願第0 20
1 818.2号）、 「レベルシフタ」（出願人整理番号ID604680、欧州特許出願第0 201 826.5号）
、 「サイレントスタート」（出願人整理番号ID604681、欧州特許出願第0 201 827.
3号）、 「復調フィルタ」（出願人整理番号ID604683、欧州特許出願第0 201 829.9号）
。
【０００６】
本発明の実施例は従属項に記載されている。
【０００７】
本発明のこれら及び他の側面は、以下に記載の例示から明らかになるであろう
。
。
【０００８】
図１は、本発明によるプッシュプル増幅器ＰＰＡの一例を示すブロック概略図
である。この増幅器は、入力ユニットＩＵを介して入力信号を受け取る。入力ユ
ニットは、パルス幅変調器ＰＷＭに結合されており、パルス幅変調器ＰＷＭはそ
の出力部が切替ユニットＳＵに結合されている。切替ユニットは、復調フィルタ
ＤＦを介して増幅器の出力部Ｏに出力信号を供給する。
である。この増幅器は、入力ユニットＩＵを介して入力信号を受け取る。入力ユ
ニットは、パルス幅変調器ＰＷＭに結合されており、パルス幅変調器ＰＷＭはそ
の出力部が切替ユニットＳＵに結合されている。切替ユニットは、復調フィルタ
ＤＦを介して増幅器の出力部Ｏに出力信号を供給する。
【０００９】
パルス幅変調器は、帰還ループにおいて帰還素子ＲＦに結合されている。帰還
素子ＲＦは、その一方の端子が切替ユニットＳＵの出力部に結合されており、他
方の端子がパルス幅変調器の入力部に結合されている。
素子ＲＦは、その一方の端子が切替ユニットＳＵの出力部に結合されており、他
方の端子がパルス幅変調器の入力部に結合されている。
【００１０】
パルス幅変調器は、第１の積分器ＦＩ及び第２の積分器ＳＩ並びに比較器ＣＯ
Ｍを更に有する。第１の積分器の入力部は、入力ユニットＩＵの出力部に結合さ
れており、第２の積分器の入力部は、第１の積分器ＦＩの出力部に結合されてお
り、発振器ＯＳＣにも結合されている。
Ｍを更に有する。第１の積分器の入力部は、入力ユニットＩＵの出力部に結合さ
れており、第２の積分器の入力部は、第１の積分器ＦＩの出力部に結合されてお
り、発振器ＯＳＣにも結合されている。
【００１１】
切替ユニットＳＵは、スイッチ制御ユニットＳＣＵ並びに第１及び第２のスイ
ッチＳＷ１、ＳＷ２をそれぞれ有する。復調フィルタはこの例ではインダクタン
スＬ及びキャパシタンスＣとして示されており、２次のローパス復調フィルタ又
はより高次の復調フィルタでありえる。
ッチＳＷ１、ＳＷ２をそれぞれ有する。復調フィルタはこの例ではインダクタン
スＬ及びキャパシタンスＣとして示されており、２次のローパス復調フィルタ又
はより高次の復調フィルタでありえる。
【００１２】
ループに供給される信号電流Ｉｓｉｇが帰還電流Ｉｆｂを超えない限り、パル
ス幅変調器ＰＷＭによる制御ループの安定性が保証されうる。信号電流が大きく
なりすぎる場合、内部三角波信号が逸れる又は発散する。入力信号が低下し、ル
ープが制御を再開するまで、出力信号は、ハイ（高い）側又はロウ（低い）側の
いずれかに永続的に切り替えられる。復調フィルタの後、これは出力信号のクリ
ッピングとして現れる。変調の深さが０−１００％の間に制限されるので、クリ
ッピングは実際にはパルス幅変調ドメインにおいて生じる。
ス幅変調器ＰＷＭによる制御ループの安定性が保証されうる。信号電流が大きく
なりすぎる場合、内部三角波信号が逸れる又は発散する。入力信号が低下し、ル
ープが制御を再開するまで、出力信号は、ハイ（高い）側又はロウ（低い）側の
いずれかに永続的に切り替えられる。復調フィルタの後、これは出力信号のクリ
ッピングとして現れる。変調の深さが０−１００％の間に制限されるので、クリ
ッピングは実際にはパルス幅変調ドメインにおいて生じる。
【００１３】
出力信号が持続的に一方の側に切り替えられることが望ましくない２つの理由
がある。
がある。
【００１４】
まず第１に、出力信号のスペクトルが予測不可能になることである。ＰＷＭ信
号及びスペクトルの解析において、変調は０−１００％の間に制限されるものと
仮定される。結果として、高周波スペクトルが搬送波周波数の倍数のところに集
中する。この影響は、ＰＷＭ信号が他の帯域の制限された高周波信号に干渉しな
いような方法で搬送波周波数を選ぶために利用することができる。しかしながら
、ＰＷＭ信号がクリッピングすると直ちに、搬送波はもはや存在しなくなり、い
かなる周波数にもスペクトル成分が現れて他の信号を乱すことがありうる。
号及びスペクトルの解析において、変調は０−１００％の間に制限されるものと
仮定される。結果として、高周波スペクトルが搬送波周波数の倍数のところに集
中する。この影響は、ＰＷＭ信号が他の帯域の制限された高周波信号に干渉しな
いような方法で搬送波周波数を選ぶために利用することができる。しかしながら
、ＰＷＭ信号がクリッピングすると直ちに、搬送波はもはや存在しなくなり、い
かなる周波数にもスペクトル成分が現れて他の信号を乱すことがありうる。
【００１５】
第２に、プッシュプル増幅器における切替ユニットは、ハイ側のドライバを供
給するためにいわゆるブートストラップキャパシタを使用することができる。出
力部がハイ側に切り替えられるとすぐに、ブートストラップキャパシタは、ハイ
側のドライバにより放電される。ブートストラップ電圧が特定の値以下に下がる
と、ハイ側のスイッチがオフに切り替えられ、切替ユニットの出力部が、高いオ
ーミックになる。これは、負荷（例えばスピーカ）において耳に聞こえる奇妙な
音をもたらすことがある。
給するためにいわゆるブートストラップキャパシタを使用することができる。出
力部がハイ側に切り替えられるとすぐに、ブートストラップキャパシタは、ハイ
側のドライバにより放電される。ブートストラップ電圧が特定の値以下に下がる
と、ハイ側のスイッチがオフに切り替えられ、切替ユニットの出力部が、高いオ
ーミックになる。これは、負荷（例えばスピーカ）において耳に聞こえる奇妙な
音をもたらすことがある。
【００１６】
上述した影響は両方とも回避することが可能であり、変調の深さが例えば５−
９５％に制限される。この方法では、搬送波周波数が常に出力スペクトルに存在
し、ブートストラップキャパシタがクロック周期毎に再度充電される。変調の深
さは、比較器ＣＯＭの出力信号をクロック信号と組み合わせることにより自動的
に制限することができる。
９５％に制限される。この方法では、搬送波周波数が常に出力スペクトルに存在
し、ブートストラップキャパシタがクロック周期毎に再度充電される。変調の深
さは、比較器ＣＯＭの出力信号をクロック信号と組み合わせることにより自動的
に制限することができる。
【００１７】
２つの積分器の代わりに、ただ１つの積分器を使用し、比較器の反転入力部に
おいて例えばのこぎり波信号を供給することも可能である。
おいて例えばのこぎり波信号を供給することも可能である。
【００１８】
図２には、変調の深さ５％、５０％及び９５％について、発振器と比較したｐ
ｗｍ信号のタイミングが示されている。
ｗｍ信号のタイミングが示されている。
【００１９】
図２において分かるように、ｐｗｍ信号の立ち上がり端は、常に発振器信号の
立ち上がり端に先行し、同じことが立ち下がり端にも当てはまる。従って、ｐｗ
ｍ信号が発振器の立ち上がり端の間ロウである場合、ループは、制御範囲外でな
ければならない。ここで、切替ユニットを切り替えるためにクロックの立ち上が
り端によって非常に短いパルスを生成することができ、これは、出力部において
最小幅のパルスを与える。反対のことが立ち下がり端に当てはまる。この方法で
は、変調の深さは自動的に制限される。最小出力パルスの長さは、パワー経路に
おいて使用することができるいわゆるハンドシェークシステムの速度により決定
される。この形態において、変調の深さの制限は、論理関数として実現されるこ
とができる。
立ち上がり端に先行し、同じことが立ち下がり端にも当てはまる。従って、ｐｗ
ｍ信号が発振器の立ち上がり端の間ロウである場合、ループは、制御範囲外でな
ければならない。ここで、切替ユニットを切り替えるためにクロックの立ち上が
り端によって非常に短いパルスを生成することができ、これは、出力部において
最小幅のパルスを与える。反対のことが立ち下がり端に当てはまる。この方法で
は、変調の深さは自動的に制限される。最小出力パルスの長さは、パワー経路に
おいて使用することができるいわゆるハンドシェークシステムの速度により決定
される。この形態において、変調の深さの制限は、論理関数として実現されるこ
とができる。
【００２０】
この論理関数の状態遷移図は、図３に示されている。状態遷移図から図４に示
すカルノー図が導き出される。カルノー図は、ビットＲ及びＳに関して複合論理
回路インプリメンテーションにおいて直接変換される。以下の状況について考え
る。制御ループが調整範囲から外れており、比較器の出力信号ｃｏｍｐが絶えず
ハイであるとする。ｏｓｃ信号もまたハイであるとき、ＰＷＭリミタ論理は状態
１１へジャンプし、出力ｐｗｍはハイである。ここで、ｏｓｃ信号がロウになる
と、論理は状態１０へジャンプし、ｐｗｍはハイのままである。そののち、ｏｓ
ｃ信号が再びハイになると、論理は状態００へジャンプし、これによりｐｗｍが
ロウになる。しかしながら、論理は直ちに状態１１へジャンプし、これによりｐ
ｗｍが再びハイになる。従って、ｐｗｍ信号は、非常に短いパルスを示し、それ
故切替ユニットの出力信号もまた（最小の）長さのパルスを示すことになる。ｐ
ｗｍパルスが切替ユニットにより検出されない場合、ＰＷＭリミタの目的は失わ
れる。ｐｗｍ信号の検出を保証するために、ハンドシェークを使用することがで
きる。ハンドシェークは、前の例において、ｐｗｍ信号の遷移が切替ユニットか
ら確かめられるまで、ＰＷＭリミタ論理が状態００のままであるようなやり方で
構成される。この確認は、リリース（release）信号から得られる。
すカルノー図が導き出される。カルノー図は、ビットＲ及びＳに関して複合論理
回路インプリメンテーションにおいて直接変換される。以下の状況について考え
る。制御ループが調整範囲から外れており、比較器の出力信号ｃｏｍｐが絶えず
ハイであるとする。ｏｓｃ信号もまたハイであるとき、ＰＷＭリミタ論理は状態
１１へジャンプし、出力ｐｗｍはハイである。ここで、ｏｓｃ信号がロウになる
と、論理は状態１０へジャンプし、ｐｗｍはハイのままである。そののち、ｏｓ
ｃ信号が再びハイになると、論理は状態００へジャンプし、これによりｐｗｍが
ロウになる。しかしながら、論理は直ちに状態１１へジャンプし、これによりｐ
ｗｍが再びハイになる。従って、ｐｗｍ信号は、非常に短いパルスを示し、それ
故切替ユニットの出力信号もまた（最小の）長さのパルスを示すことになる。ｐ
ｗｍパルスが切替ユニットにより検出されない場合、ＰＷＭリミタの目的は失わ
れる。ｐｗｍ信号の検出を保証するために、ハンドシェークを使用することがで
きる。ハンドシェークは、前の例において、ｐｗｍ信号の遷移が切替ユニットか
ら確かめられるまで、ＰＷＭリミタ論理が状態００のままであるようなやり方で
構成される。この確認は、リリース（release）信号から得られる。
【００２１】
ＰＷＭリミタの論理インプリメンテーションは図５に示されている。イネーブ
ルパワー（enablepower）がロウであり、切替ユニットが非アクティブであり、
リリース信号が絶えずハイであるとき、この例においてｐｗｍ信号が直接に帰還
され、切替ユニットによるハンドシェーキングは行われない。イネーブルパワー
がハイであるとき、切替ユニットはアクティブである。このときｐｗｍ信号の代
わりにリリース信号が帰還される。通常の環境において、リリース信号は小さい
遅延を伴ってｐｗｍ信号に続く。従って、ＰＷＭリミタ論理のタイミングはカル
ーセルと同期する。
ルパワー（enablepower）がロウであり、切替ユニットが非アクティブであり、
リリース信号が絶えずハイであるとき、この例においてｐｗｍ信号が直接に帰還
され、切替ユニットによるハンドシェーキングは行われない。イネーブルパワー
がハイであるとき、切替ユニットはアクティブである。このときｐｗｍ信号の代
わりにリリース信号が帰還される。通常の環境において、リリース信号は小さい
遅延を伴ってｐｗｍ信号に続く。従って、ＰＷＭリミタ論理のタイミングはカル
ーセルと同期する。
【００２２】
切替ユニットの出力部におけるパルスの最小長は、切替ユニット自体により制
御されることに注意されたい。ＰＷＭリミタは、出力パルスの最大長を発振器の
期間との比較により制限する。
御されることに注意されたい。ＰＷＭリミタは、出力パルスの最大長を発振器の
期間との比較により制限する。
【００２３】
図６において、プッシュプル増幅器（更に図１を参照）の一実施形態の一部が
示されている。入力ユニットＩＵ６は、入力信号を受け取る。パルス幅変調器Ｐ
ＷＭ６において、パルス幅変調された信号が得られる。先行技術のプッシュプル
増幅器の問題を克服するために、パルス幅変調器ＰＷＭ６と、切替ユニットＳＵ
６との間に、パルス幅変調器リミタＰＬＩＭ６が設けられる。これにより、上述
の論理が実現される。
示されている。入力ユニットＩＵ６は、入力信号を受け取る。パルス幅変調器Ｐ
ＷＭ６において、パルス幅変調された信号が得られる。先行技術のプッシュプル
増幅器の問題を克服するために、パルス幅変調器ＰＷＭ６と、切替ユニットＳＵ
６との間に、パルス幅変調器リミタＰＬＩＭ６が設けられる。これにより、上述
の論理が実現される。
【００２４】
各クロックサイクル毎ではなく、２クロックサイクル毎に出力部にパルスを生
成することも可能であることに注意すべきである。これにより、変調の深さは先
行技術の不利益をもつことなく改良されうる。
成することも可能であることに注意すべきである。これにより、変調の深さは先
行技術の不利益をもつことなく改良されうる。
【００２５】
図７は、発振器信号ｏｓｃからのｏｓｃロウ及びｏｓｃハイという２つの信号
に関する別の実施例の状態図を示している。図８は、対応するタイミング信号を
示している。これにより、クリッピングの間において、切り替えの数は２で割ら
れた数であり、従って増幅器の性能を更に改善し、ＥＭＣを低減する。
に関する別の実施例の状態図を示している。図８は、対応するタイミング信号を
示している。これにより、クリッピングの間において、切り替えの数は２で割ら
れた数であり、従って増幅器の性能を更に改善し、ＥＭＣを低減する。
【００２６】
本出願人による特許出願「カルーセルハンドシェーク」を再び参照されたい。
その中には、出力部におけるパルスの最小の長さがカルーセルにおいて決定され
ることが記述されている。
その中には、出力部におけるパルスの最小の長さがカルーセルにおいて決定され
ることが記述されている。
【図１】プッシュプル増幅器の一例のブロック概略図。
【図２】パルス幅変調器信号及び発振器信号のタイミング図。
【図３】パルス幅変調器リミタ論理の状態図。
【図４】パルス幅変調器リミタ論理のカルノー図。
【図５】パルス幅変調器リミタ論理のインプリメンテーションを示す図。
【図６】リミタをもつパルス幅変調器の一例を示す図。
【図７】別の実施例の状態図。
【図８】図７の実施例のタイミング信号を示す図。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J090 AA02 AA17 CA21 CA41 DN02
FA01 HA29 HA33 HA38 KA17
KA20 KA31 KA32 KA42 KA53
MA11 MN01 SA05 TA01 TA02
TA06
5J091 AA02 AA17 CA21 CA41 FA01
HA29 HA33 HA38 KA17 KA20
KA31 KA32 KA42 KA53 MA11
SA05 TA01 TA02 TA06 UW01
5J500 AA02 AA17 AC21 AC41 AF01
AH29 AH33 AH38 AK17 AK20
AK31 AK32 AK42 AK53 AM11
AS05 AT01 AT02 AT06 ND02
NM01 WU01
Claims (4)
- 【請求項１】入力信号を受け取る入力部と、出力信号を供給する出力部と、
を有するとともに、少なくとも２つの積分器、比較器及び帰還素子をもつパルス
幅変調器と、前記パルス幅変調器の出力部に結合された少なくとも２つのスイッ
チをもつ切替ユニットと、前記切替ユニットの出力部に結合された復調器フィル
タと、を備えるプッシュプル増幅器であって、 前記パルス幅変調器が、復調の深さを制限するパルス幅変調器リミタを有する
ことを特徴とする、プッシュプル増幅器。 - 【請求項２】前記パルス幅変調器リミタは、第１の入力部において比較器出
力信号を受け取り、第２の入力部において発振器信号を受け取る２つの入力部と
、前記プッシュプル増幅器の出力部に結合された出力部と、をもつ論理回路を有
することを特徴とする、請求項１に記載のプッシュプル増幅器。 - 【請求項３】前記プッシュプル増幅器がＤ級増幅器であることを特徴とする
、請求項１に記載のプッシュプル増幅器。 - 【請求項４】請求項１に記載のプッシュプル増幅器に用いられるパルス幅変
調器リミタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00201828 | 2000-05-25 | ||
| EP00201828.1 | 2000-05-25 | ||
| PCT/EP2001/004997 WO2001091284A1 (en) | 2000-05-25 | 2001-05-03 | Pwm limiter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003534691A true JP2003534691A (ja) | 2003-11-18 |
Family
ID=8171536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001586769A Withdrawn JP2003534691A (ja) | 2000-05-25 | 2001-05-03 | Ｐｗｍリミタ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6577186B2 (ja) |
| EP (1) | EP1293038B1 (ja) |
| JP (1) | JP2003534691A (ja) |
| KR (1) | KR100809241B1 (ja) |
| AT (1) | ATE429070T1 (ja) |
| DE (1) | DE60138382D1 (ja) |
| WO (1) | WO2001091284A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011097504A (ja) * | 2009-11-02 | 2011-05-12 | Hitachi Kokusai Electric Inc | 電源回路 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2812478B1 (fr) * | 2000-07-27 | 2003-01-10 | Rene Lambruschi | Circuit electronique de conversion d'un signal et amplificateur integrant ledit circuit |
| JP2002299968A (ja) * | 2001-03-30 | 2002-10-11 | Pioneer Electronic Corp | Ｄ級アンプ |
| AT411415B (de) * | 2001-12-11 | 2003-12-29 | Bier Guenther Ing | Verfahren und vorrichtung zur erzeugung einer einem eingangs-datenstrom folgenden wechselspannung |
| US7038535B2 (en) * | 2003-03-29 | 2006-05-02 | Wai Laing Lee | PWM digital amplifier with high-order loop filter |
| US7345533B2 (en) * | 2004-03-26 | 2008-03-18 | Asp Technologies | PWM digital amplifier with high-order loop filter |
| US7516114B2 (en) * | 2004-10-22 | 2009-04-07 | International Business Machines Corporation | Visual structuring of multivariable data |
| US7218173B2 (en) * | 2005-04-08 | 2007-05-15 | Maxim Integrated Products, Inc. | Minimum on time, dual supply class D amplifiers with ground speaker returns and methods of class D amplification |
| WO2006109235A1 (en) * | 2005-04-15 | 2006-10-19 | Koninklijke Philips Electronics N.V. | Class-d amplifier |
| JP2010504004A (ja) * | 2006-07-07 | 2010-02-04 | エヌエックスピー ビー ヴィ | Ｄ級音声増幅器 |
| US7518442B1 (en) * | 2006-10-10 | 2009-04-14 | National Semiconductor Corporation | Circuit and method for suppressing switching and supply-related errors in a PWM power stage by instantaneous per-pulse feedback |
| EP2127070B1 (en) * | 2007-03-14 | 2018-12-26 | Nxp B.V. | A data processing system for clipping correction |
| US8067980B2 (en) * | 2007-06-27 | 2011-11-29 | Nxp B.V. | Pulse width modulation circuit and class-D amplifier comprising the PWM circuit |
| KR101728185B1 (ko) * | 2009-10-28 | 2017-04-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｐｗｍ 리미터 회로 |
| EP2562933A1 (en) | 2011-08-25 | 2013-02-27 | Nxp B.V. | Class D amplifier and control method |
| EP3281293B1 (en) * | 2015-04-09 | 2019-02-13 | Icepower A/S | Duty cycle clipper |
| US11646707B2 (en) * | 2020-05-21 | 2023-05-09 | Novatek Microelectronics Corp. | Analog front end with pulse width modulation current compensation |
| US11463052B2 (en) | 2020-11-30 | 2022-10-04 | Stmicroelectronics S.R.L. | PWM driving circuit and method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389829A (en) * | 1991-09-27 | 1995-02-14 | Exar Corporation | Output limiter for class-D BICMOS hearing aid output amplifier |
| US5777512A (en) * | 1996-06-20 | 1998-07-07 | Tripath Technology, Inc. | Method and apparatus for oversampled, noise-shaping, mixed-signal processing |
| US5974089A (en) * | 1997-07-22 | 1999-10-26 | Tripath Technology, Inc. | Method and apparatus for performance improvement by qualifying pulses in an oversampled noise-shaping signal processor |
| WO1999038255A2 (en) | 1998-01-22 | 1999-07-29 | Koninklijke Philips Electronics N.V. | Pwm amplifier |
-
2001
- 2001-05-03 EP EP01940395A patent/EP1293038B1/en not_active Expired - Lifetime
- 2001-05-03 JP JP2001586769A patent/JP2003534691A/ja not_active Withdrawn
- 2001-05-03 AT AT01940395T patent/ATE429070T1/de not_active IP Right Cessation
- 2001-05-03 DE DE60138382T patent/DE60138382D1/de not_active Expired - Lifetime
- 2001-05-03 KR KR1020027000955A patent/KR100809241B1/ko active IP Right Grant
- 2001-05-03 WO PCT/EP2001/004997 patent/WO2001091284A1/en active Application Filing
- 2001-05-24 US US09/864,140 patent/US6577186B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011097504A (ja) * | 2009-11-02 | 2011-05-12 | Hitachi Kokusai Electric Inc | 電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020000877A1 (en) | 2002-01-03 |
| KR20020056874A (ko) | 2002-07-10 |
| DE60138382D1 (de) | 2009-05-28 |
| ATE429070T1 (de) | 2009-05-15 |
| US6577186B2 (en) | 2003-06-10 |
| EP1293038A1 (en) | 2003-03-19 |
| EP1293038B1 (en) | 2009-04-15 |
| WO2001091284A1 (en) | 2001-11-29 |
| KR100809241B1 (ko) | 2008-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003534691A (ja) | Ｐｗｍリミタ | |
| US7965141B2 (en) | Class D audio amplifier | |
| US20040232978A1 (en) | Filterless class D amplifiers using spread spectrum PWM modulation | |
| CN109687853B (zh) | 脉冲宽度调制电路、对应的设备和方法 | |
| EP2290812B1 (en) | Concept, method and apparatus of improved distortion switched-mode amplifier | |
| WO2000070746A8 (en) | Power modulation systems and methods that separately amplify low and high frequency portions of an amplitude waveform | |
| GB2425668A (en) | A class D amplifier with a guard band quantizer to prevent output of narrow pulses | |
| US20020070799A1 (en) | Class D digital amplifier | |
| US6586991B2 (en) | Digital power amplifier | |
| US6987418B2 (en) | Sound signal generating apparatus and method for reducing pop noise | |
| EP1184973B1 (en) | Power amplification equipment | |
| JP2004072707A (ja) | パワーアンプ装置 | |
| US6384678B2 (en) | Silent start | |
| US20030122605A1 (en) | Current limiting circuit | |
| JP2006050589A (ja) | パルス幅変調増幅器のクリップ抑止回路 | |
| EP0058724B1 (en) | Power amplifier | |
| JP2005269580A (ja) | 注入同期した自励発振型ｐｗｍモジュレータ方式 | |
| US6518837B2 (en) | Push-pull amplifier | |
| JP2004336765A (ja) | ポップノイズ減少のための音声信号発生装置及び音声信号発生方法 | |
| JP2843728B2 (ja) | パルス幅変調増幅回路 | |
| EP1447907B1 (en) | Pulse width modulation amplifier | |
| JPH0779266B2 (ja) | 送信出力制御回路 | |
| JP2000022594A (ja) | 周波数ホッピング送信機とその周波数切替方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080430 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090925 |