JP2003534690A - レベルシフタ - Google Patents

レベルシフタ

Info

Publication number
JP2003534690A
JP2003534690A JP2001586767A JP2001586767A JP2003534690A JP 2003534690 A JP2003534690 A JP 2003534690A JP 2001586767 A JP2001586767 A JP 2001586767A JP 2001586767 A JP2001586767 A JP 2001586767A JP 2003534690 A JP2003534690 A JP 2003534690A
Authority
JP
Japan
Prior art keywords
pull
push
signal
pull amplifier
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001586767A
Other languages
English (en)
Inventor
マルコ、バークホウト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003534690A publication Critical patent/JP2003534690A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Switches With Compound Operations (AREA)

Abstract

(57)【要約】 この発明は、スイッチのドライバに対して複数の異なる制御信号を生成するレベルシフト回路を有するプッシュ・プル増幅器に関する。この増幅器は、装置の電圧の限界に対応していなければならない。待機電力を低減させるために、レベルシフタが用いられる。この発明による解決は、遷移期間のみ電流が流れるであろうという大きな長所の１つを有している。

Description

【発明の詳細な説明】
【０００１】 この発明は、請求項１の前提部分（プリアンブル）に述べられているようなプ
ッシュ・プル増幅器に関する。
【０００２】 この発明はさらに、このようなプッシュ・プル増幅器に用いられるレベルシフ
ト回路に関する。
【０００３】 この発明はさらに、レベルシフティング信号方法に関する。
【０００４】 プッシュ・プル増幅器は“１９９５年５月１〜４日、ＩＥＥＥ，１９９５年カ
スタム集積回路会議の議事録”から公知である。Ｄ級増幅器の項目の１つは、Ｄ
級増幅器が装置の電圧の限界への対応策を有していることである。レベルシフタ
における待機電力の浪費を低減することが提案されている。
【０００５】 この公知のプッシュ・プル増幅器およびレベルシフト回路の短所は、ここで提
案されている解決が相補的な電力トランジスタについてのみ用いられ得ることで
ある。
【０００６】 この発明は、このような公知の短所を有していないプッシュ・プル増幅器およ
びレベルシフト回路を提案することを目的としている。この目的を達成するため
に、この発明に係るＤ級増幅器は請求項１の特徴を備えている。この発明に係る
プッシュ・プル増幅器の大きな長所の１つは、このプッシュ・プル増幅器が非常
に低い電流しか消費しないことである。これは、遷移の期間のみ電流が流れてい
るであろうからである。
【０００７】 この発明の実施の態様は、従属請求項に説明されている。
【０００８】 同一出願人により同日に出願された以下の同時係属出願は、この出願と相互参
照される： “回転トレーの初期手順（Carrousel handshake）”、出願人整理番号ＩＤ６
０３９０８、出願番号０２０１８１８．２、 “静穏起動（Silent start）”、出願人整理番号ＩＤ６０４６８１、出願番号
０２０１８２７．３、 “ＰＷＭリミッタ（PWM limiter）”、出願人整理番号ＩＤ６０４６８２、出
願番号０２０１８２８．１、 “復調フィルタ（Demodulation filter）”、出願人整理番号ＩＤ６０４６８
３、出願番号０２０１８２９．９。
【０００９】
【発明の実施の形態】
この発明のこれらおよび他のアスペクトは、以下に説明される実施例から視覚
的に明白になるであろうし、文章的にも説明されるであろう。
【００１０】 図１は、この発明に係るプッシュ・プル増幅器ＰＰＡの実施例を示すブロック
概略図である。増幅器は、入力ユニットＩＵを介して入力信号を受信する。入力
ユニットは、パルス幅変調器ＰＷＭに接続されており、この（ＰＷＭ）出力は切
換ユニットＳＵに接続されている。切換ユニットは、復調フィルタＤＦを介して
増幅器の出力Ｏに出力信号を供給している。パルス幅変調器は、フィードバック
要素ＲＦを備えるフィードバックループ内に接続されており、要素ＲＦは切換ユ
ニットＳＵの出力の一方側に接続されると共に、パルス幅変調器の入力の他方側
に接続されている。パルス幅変調器は、さらに、第１の積分器ＦＩと、第２の積
分器ＳＩと、比較器ＣＯＭとを備えており、第１の積分器の入力が入力ユニット
ＩＵの出力に接続されると共に、第２の積分器の入力が第１の積分器ＦＩの出力
に接続され、さらにこの第２の積分器の入力はまた発振器ＯＳＣにも接続されて
いる。
【００１１】 ２つの積分器の代わりに、１つの積分器のみを用いることもまた可能である。
例えば、比較器の入力を反転させる際に、鋸歯状信号を供給するようにしても良
い。
【００１２】 切換ユニットＳＵは、切換制御ユニットＳＣＵと、それぞれ第１および第２の
スイッチＳＷ１，ＳＷ２を有している。復調フィルタは、この実施例においては
インダクタンスＬとして示されており、キャパシタンスＣが第２順位の低域通過
復調フィルタ、またはより高順位の復調フィルタであっても良い。
【００１３】 プロセス変動および温度変化に対してロバスト（頑強）にするために、切換え
動作のタイミングをチップ上の時定数により決定させることは好ましいことでは
ない。それゆえに、切換タイミングを制御するためにハンドシェイク手順を用い
ることが決定されていた。もしも対応するスイッチがオフにされるならば、回路
はレディ（迅速な）信号を生成するために低部側および高部側の両方のスイッチ
を追加される。このスイッチの状態は、ＤＭＯＳトランジスタのゲート・ソース
電圧を測定することにより容易に検出することができる。もしもこれがしきい値
電圧よりも低ければスイッチはオフとなり、もしもこれがしきい値電圧よりも高
ければスイッチはオンとなる。実際には、正確な決定レベルは非常に重要である
というわけではない。ドライバ内でのラッチに依存して、ゲート・ソース電圧は
０Ｖかまたは１２Ｖの何れかであり、これら２つのレベル間の遷移は非常に高速
である。
【００１４】 ハンドシェイク手順は、セットおよびリセット信号が生成される特定のシーケ
ンス（手順）を強制する。これを表示するため、切換ユニットの出力が低い位置
にある状況、すなわち低い側のスイッチがオンで高い側のスイッチがオフの場合
について考察する。この状況の場合、レディロー信号、リセットロー信号、およ
びセットハイ信号がローレベルであり、これに対して、レディハイ信号およびリ
セットハイ信号がハイ（Ｉ）である。セットロー信号の値は、低い側のスイッチ
が既にセットされておりこれによりローであるものと仮定されるので、重要では
ない。この状況の場合、ハンドシェイク論理は、入力における入力の遷移を待っ
ている。ここで、イベント（事象・動作）の次の手順（シーケンス）が実行され
る。まず、リセットロー信号がハイとなり（ＩＩ）、リセットハイ信号がローと
なる（ＩＩＩ）。これらのイベントはまた、同時に動作を行なっても良いが、安
全のためにリセット信号の重複が好ましい。リセットロー信号に続いて、低い側
のスイッチがオフに切換わり、高い側のドライバは既にリセットされており、リ
セットハイ信号を除去することは高い側に対して影響を与えない。低い側のスイ
ッチがオフにされたときに、レディロー信号はハイとなるであろう。このことが
生じるや否や、セットハイ信号はハイとなる（ＩＶ）。セットハイ信号に引き続
いて、高い側のスイッチがオンされる。高い側のスイッチがオンに切換わる。高
い側のスイッチがオンになったときに、レディハイ信号がローとなるであろう。
このことが生じるや否や、セットハイ信号は再びローに設定可能である（Ｖ）。
ここで、切換ユニットの出力は、高い位置にある。低い位置へと復帰する遷移は
、同様のやり方により実行される。
【００１５】 一般的に、プル・ダウントランジスタは、より高いレベルにおけるノードをほ
とんど瞬間的に引き下げることができる。再びバックアップされるこのノードを
引き下げることは、図２に示された“プル・アップ”トランジスタを用いて間接
的に素早く行なうことのみが可能である。
【００１６】 これら２つの状況において、電流源は最初の状況へと正常に回復するように求
められている。
【００１７】 急速な回復は大きな電流を必要とする。連続する電流源の使用は好ましくはな
く、それはこれらの（大きな）電流が連続して設けられたプル・ダウントランジ
スタおよびシャッタトランジスタを流れるからである。回路を交差させて接続す
ることにより電流源を切換えることは、再生成ループを結果しており、これは上
述した好ましくない遅延を提示している。この再生成ループは、第３の信号を付
加することにより遮断することができる。図３に示された状況を考察する。３つ
の信号Φ１，Φ２，Φ３は連続的してハイである。もしもΦ１がハイならば、シ
ャッタＭ２を直接介してノードＮ１を引き下げ、プルアップＭ９を間接的に介し
てノードＮ３を引き上げる。これは、プルアップＭ６をオフに切り換えると共に
、ノードＮ２を浮遊（ハイ）させたままにする。次に、Φ２がハイになり、ノー
ドＮ２を引き下げ、ノードＮ１を引き上げ、プルアップＭ９をオフに切り換える
。次に、Φ３がハイになり、同様にして、この回路における各プル・アップトラ
ンジスタは、対応するプル・ダウントランジスタがオンに切り換えられる前にオ
フに切り換えられると共にその逆の動作も同様である。
【００１８】 図３の回路はまた、４位相バージョンによっても実現可能である。これは非実
用的なように見えるかも知れないが、ラッチ用のリセット信号が上述したカルー
セル（回転木馬状の接続）により生成されているもの考えられるときに、意味を
成し始める。
【００１９】 セットおよびリセット信号は、ステートマシーンにより予め定義されたシーケ
ンス内で生成される。図４の状態遷移図に示されたように、４位相のレベルシフ
トを駆動するために、幾つかの追加的信号を復号することを容易にしている。
【００２０】 これらの追加的信号は、セットまたはリセット信号のためのドライバラッチを
準備するための役目を本質的に果たしている。実際の事項は、プル・アップトラ
ンジスタを用いて行なうことができる。
【００２１】 上述したシステム（プッシュ・プル増幅器）を実施する際の主要な問題は、カ
ルーセルと高い側のドライバとの間の信号の転送である。カルーセル内のバイナ
リー（２値の）信号は、ＶｓｓレールとＶｓｔａｂｉレールとの間にあり、これ
に対して高い側のバイナリー信号は、ＶｏｕｔレールとＶｂｏｏｔレールとの間
にあり、ここでＶｏｕｔはＶｓｓまたはＶｄｄに等しいか、または、これら２つ
のレベルの間の急勾配の短い時間内にある。明らかに、カルーセルから高い側の
ドライバへのセットおよびリセット信号の転送および高い側のドライバからカル
ーセルへのレディ信号の転送は、切換ユニットの出力における電圧期間に対する
感度はむしろ鈍くするべきである。
【００２２】 連続的な電流源の使用は、これらの（大きな）電流がプルダウントランジスタ
およびシャッタトランジスタを介して連続的に流れるので、好ましくない。回路
を交差させて接続することによって電流源を切り換えることは、上述した好まし
くない遅延を提示する再生成ループを結果している。再生成ループは第３の信号
を付加することにより容易に遮断することができる。３つの信号Φ１，Φ２，Φ３ は連続的してハイである。もしもΦ１がハイならば、シャッタＭ２を直接介し
てノードＮ１を引き下げ、プルアップＭ９を間接的に介してノードＮ３を引き上
げる。これは、プルアップＭ６をオフに切り換えると共に、ノードＮ２を浮遊（
ハイ）させたままにする。次に、Φ２がハイになり、ノードＮ２を引き下げ、ノ
ードＮ１を引き上げ、プルアップＭ９をオフに切り換える。次に、Φ３がハイに
なり、同様にして、この回路における各プル・アップトランジスタは、対応する
プル・ダウントランジスタがオンに切り換えられる前にオフに切り換えられると
共にその逆の動作も同様である。
【００２３】 明らかに、図３に示される回路はまた、４位相バージョンでも実現することが
できる。これは非実用的に見えるかもしれないが、ラッチ用のセット信号および
リセット信号が従前の段落で説明したカルーセルにより生成されるものと考えら
れるときには意味を成し始める。このセット信号およびリセット信号は、従前の
段落で説明されたカルーセルにより生成されている。セット信号およびリセット
信号は、ステートマシーンにより予め定義されたシーケンス内で生成される。図
４の状態遷移図に示された４位相のレベルシフトを駆動するために、幾つかの追
加的信号を復号することは非常に容易である。
【００２４】 この結果としての回路は図５に示されており、４ストロークと呼ばれている。
この名称である４ストロークは、４ストロークの内燃機関の４つの位相の動作を
備える見かけ上の類似点から引き出されたものである。もしもセット信号がハイ
であるならば、プルアップトランジスタＭ５のゲートが引き下ろされると共に、
ラッチがセットされる。その後、放電信号がハイになって、トランジスタＭ５の
ゲートは間接的に再び引き上げられる。次にリセット信号がハイになり、ラッチ
をリセットするトランジスタＭ６のゲートを引き下ろす。最後に、プリチャージ
信号がトランジスタＭ６のゲートを再び引き上げる。
【００２５】 一般的には、もしも４つのストロークを駆動する信号のうちの１つがハイであ
るならば、対応するノードが引き下ろ（プルダウン）されると共に、隣接するノ
ードは引き上げら（プルアップさ）れるが、２つの残りのノードは浮遊状態とな
り容量結合または漏れ電流に対する影響を受け易くなる。これは一般的には好ま
しくないことであるにも拘らず、これは、２つの場合にそれぞれの問題を生じさ
せている。
【００２６】 第１に、スイッチングユニットが機能していない限り、高い側および低い側の
両方のドライバが無制限にリセットされたままとなる。この場合、トランジスタ
Ｍ９のゲートは浮遊状態となって何れかの電圧を引き受けることができる。した
がってトランジスタＭ９はオンされて、ＶｂｏｏｔとＶｓｓとの間の抵抗チャネ
ルを結果するようにしても良い。
【００２７】 第２に、以下の状況について考察する。カルーセルは、スイッチングユニット
の出力が低い側にある状態１１０である。カルーセルが状態１１１に進んだとき
に、リセットハイ信号は低い方に送られるが、プリチャージハイ信号は高い側に
送られて、トランジスタＭ９のゲートを引き下げて（プルダウンして）、これに
より間接的にトランジスタＭ６のゲートを引き上げて（プルアップして）いる。
次に、レディローの確認の後に、カルーセルは状態１０１に進む。したがって、
プリチャージハイ信号は低い側になるがセットハイ信号は高い側になってトラン
ジスタＭ５およびＭ８のゲートを引き下ろし、間接的にトランジスタＭ９のゲー
トを引き上げるがトランジスタＭ６のゲートは浮遊状態のままにする。ここでラ
ッチがセットされているので、スイッチングユニットの出力は高い側を高速で遷
移させるであろう。寄生容量があるので、トランジスタＭ６のゲートが引き下ろ
されて、Ｍ６の開放が引き下ろされて、Ｍ５の発効の設定の影響を弱めさせるＭ６ を開放させる。
【００２８】 両方の問題が図６に示された追加のトランジスタにより解決可能である。図中
に見出すことができるように、セットバンド信号、リセット信号の両方は、全て
の他のノードを引き上げ（プルアップ）させている。トランジスタＭ１４とＭ１ １ とがＭ７とＭ９の動作の影響をそれぞれ弱めていることは注目すべきである。
独自の問題を再生成させないために、トランジスタＭ１４とＭ１１とは、Ｍ７と
Ｍ９よりもずっと小さく形成されているべきである。トランジスタＭ１３とＭ１ ２ とは、それらが切換のために用いられずに現在の状態を維持するためのみであ
るので、切換速度に対して影響を与えることはない。
【図面の簡単な説明】
【図１】 プッシュプル増幅器を概略的に示すブロック図である。
【図２】 プル・ダウンおよびプル・アップトランジスタを備える回路を示す回路図であ
る。
【図３】 ３位相レベルシフト回路を示す回路図である。
【図４】 状態遷移を示す説明図である。
【図５】 基本的な４ストロークレベルシフトおよびレッジ（ledge ―横木掛け）回路を
示す回路図である。
【図６】 第２実施例による４ストロークレベルシフト回路を示す回路図である。
【符号の説明】
ＰＰＡ プッシュ・プル増幅器 ＦＩ，ＳＩ 積分器 ＣＯＭ 比較器 ＲＦ フィードバック要素 ＰＷＭ パルス幅変調器 ＳＵ 切換ユニット ＤＦ 復調器フィルタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J091 AA01 AA17 AA66 CA36 FA01 HA09 HA17 HA19 HA25 HA29 HA33 HA38 KA17 KA18 KA31 KA32 KA41 KA53 KA55 MA11 TA01 TA06 UW09 5J500 AA01 AA17 AA66 AC36 AF01 AH09 AH17 AH19 AH25 AH29 AH33 AH38 AK17 AK18 AK31 AK32 AK41 AK53 AK55 AM11 AT01 AT06 WU09

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 入力信号を受信するための入力と出力信号を供給するための出力とを有するプ
    ッシュ・プル増幅器であって、少なくとも２つの積分器，比較器，フィードバッ
    ク要素を備えるパルス幅変調器と、このパルス幅変調器の出力に接続された少な
    くとも２つのスイッチを有する切換ユニットと、この切換ユニットの出力に接続
    された復調器フィルタとを備えるプッシュ・プル増幅器において、 切換ユニットは、少なくとも１つのスイッチの少なくとも１つのドライバに対
    して４つの異なる制御信号を生成する４位相レベルシフト回路を備えることを特
    徴とするプッシュ・プル増幅器。
  2. 【請求項２】 前記プッシュ・プル増幅器はＤ級増幅器であることを特徴とする請求項１に記
    載のプッシュ・プル増幅器。
  3. 【請求項３】 請求項１に記載されたプッシュ・プル増幅器の内部で用いられるレベルシフト
    回路。
  4. 【請求項４】 スイッチのドライバに対して４つの異なる制御信号を生成するステップを備え
    るレベルシフティング方法。
JP2001586767A 2000-05-25 2001-05-03 レベルシフタ Withdrawn JP2003534690A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00201826.5 2000-05-25
EP00201826 2000-05-25
PCT/EP2001/004996 WO2001091281A2 (en) 2000-05-25 2001-05-03 Level shifter for switching power amplifier

Publications (1)

Publication Number Publication Date
JP2003534690A true JP2003534690A (ja) 2003-11-18

Family

ID=8171534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001586767A Withdrawn JP2003534690A (ja) 2000-05-25 2001-05-03 レベルシフタ

Country Status (8)

Country Link
US (1) US6476672B2 (ja)
EP (1) EP1293035B1 (ja)
JP (1) JP2003534690A (ja)
KR (1) KR100762533B1 (ja)
AT (1) ATE359617T1 (ja)
DE (1) DE60127835T2 (ja)
ES (1) ES2284656T3 (ja)
WO (1) WO2001091281A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005526440A (ja) 2002-05-16 2005-09-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電力増幅器最終段回路
TWI309504B (en) * 2005-10-17 2009-05-01 Realtek Semiconductor Corp Level shift circuit
US7312654B2 (en) * 2005-12-20 2007-12-25 Freescale Semiconductor, Inc. Quiet power up and power down of a digital audio amplifier
US9679602B2 (en) 2006-06-14 2017-06-13 Seagate Technology Llc Disc drive circuitry swap
WO2008101548A1 (en) * 2007-02-22 2008-08-28 Mueta B.V. Level shift circuit
EP1976124B1 (en) * 2007-03-28 2012-04-25 Infineon Technologies AG High speed level shifter
US9305590B2 (en) 2007-10-16 2016-04-05 Seagate Technology Llc Prevent data storage device circuitry swap
US7889001B2 (en) * 2009-07-15 2011-02-15 Texas Instruments Incorporated Systems and methods of reduced distortion in a class D amplifier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272878A (ja) * 1986-05-16 1987-11-27 Fuji Electric Co Ltd トランジスタ変換器のア−ム短絡防止回路
US4989127A (en) * 1989-05-09 1991-01-29 North American Philips Corporation Driver for high voltage half-bridge circuits
US5389829A (en) * 1991-09-27 1995-02-14 Exar Corporation Output limiter for class-D BICMOS hearing aid output amplifier
JP2763237B2 (ja) * 1992-11-02 1998-06-11 株式会社日立製作所 レベルシフト回路及びこれを用いたインバータ装置
US5777496A (en) * 1996-03-27 1998-07-07 Aeg Schneider Automation, Inc. Circuit for preventing more than one transistor from conducting

Also Published As

Publication number Publication date
WO2001091281A3 (en) 2002-06-06
ATE359617T1 (de) 2007-05-15
DE60127835T2 (de) 2007-12-27
WO2001091281A2 (en) 2001-11-29
KR100762533B1 (ko) 2007-10-01
KR20020056878A (ko) 2002-07-10
ES2284656T3 (es) 2007-11-16
EP1293035B1 (en) 2007-04-11
EP1293035A2 (en) 2003-03-19
US6476672B2 (en) 2002-11-05
DE60127835D1 (de) 2007-05-24
US20020000878A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
US5453708A (en) Clocking scheme for latching of a domino output
EP1537667B1 (en) Event driven dynamic logic for reducing power consumption
US4816700A (en) Two-phase non-overlapping clock generator
JP3692176B2 (ja) 低電力比較器のための方法および装置
US5440250A (en) Clock-generating circuit for clock-controlled logic circuits
US6137319A (en) Reference-free single ended clocked sense amplifier circuit
US5459414A (en) Adiabatic dynamic logic
JP2003534690A (ja) レベルシフタ
US4181862A (en) High speed resettable dynamic counter
US5532625A (en) Wave propagation logic
US5473270A (en) Adiabatic dynamic precharge boost circuitry
US5949266A (en) Enhanced flip-flop for dynamic circuits
US20050083082A1 (en) Retention device for a dynamic logic stage
JP2003249843A (ja) フリップフロップおよび動作方法
JP3248103B2 (ja) Ｍｏｓトランジスタ出力回路
US5477164A (en) Adiabatic dynamic noninverting circuitry
US6462582B1 (en) Clocked pass transistor and complementary pass transistor logic circuits
JPH07107122A (ja) デジタル信号伝送回路
KR20020056877A (ko) 로직 회로, 푸시 풀 증폭기, 로직 상태의 시퀀스 수행방법 및 핸드셰이킹 방법
US4851711A (en) Asymmetrical clock chopper delay circuit
JPH06152341A (ja) バッファリング回路
EP0215924B1 (en) Clock signal control circuit
US6239622B1 (en) Self-timed domino circuit
US4617476A (en) High speed clocked, latched, and bootstrapped buffer
JPH07254850A (ja) 同相信号出力回路、逆相信号出力回路及び二相信号出力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080612

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090915