JP2003532300A - 膨張特性が制御される回路カード組立体 - Google Patents

膨張特性が制御される回路カード組立体

Info

Publication number
JP2003532300A
JP2003532300A JP2001579977A JP2001579977A JP2003532300A JP 2003532300 A JP2003532300 A JP 2003532300A JP 2001579977 A JP2001579977 A JP 2001579977A JP 2001579977 A JP2001579977 A JP 2001579977A JP 2003532300 A JP2003532300 A JP 2003532300A
Authority
JP
Japan
Prior art keywords
circuit card
layers
piezoelectric
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001579977A
Other languages
English (en)
Other versions
JP4310064B2 (ja
Inventor
ディショング，テランス，ジェイ
シアルズ，ダミオン，ティー
ライアン，ビン
デュジャリ，プラティーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2003532300A publication Critical patent/JP2003532300A/ja
Application granted granted Critical
Publication of JP4310064B2 publication Critical patent/JP4310064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Credit Cards Or The Like (AREA)
  • Laminated Bodies (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 圧電材料（１２０）は、回路カード（１０２）のエポキシ層（２２０）に埋め込まれて、温度変化に対する熱膨張及び収縮を制御する。温度センサー（２１２）及びサーモスタット（２１４）は、温度の関数である制御電圧を発生し、その電圧を回路カードの圧電ブロック（１２０）に印加する。回路カードの局部的領域に、異なる量の圧電材料（１２０）または異なるサーモスタット（２１４）を配置することができる。圧電ブロック（１２０）は、規則的なパターンまたはランダム若しくは擬似的ランダムなパターンで配置することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の技術分野】
本発明は、一般的に、プリント回路カードに関し、さらに詳細には、膨張特性
が制御されるプリント回路カード組立体に関する。
【０００２】
【発明の背景】
技術の急速な進歩と消費者の要求の増大により、電子装置の製造者及び供給者
には、回路カードの密度の増大及びますます大型の回路デバイスの組込みが急務
となっている。典型的な現代の回路カードには、マイクロプロセッサーやそれを
サポートするチップセットのような大型で複雑な集積回路が高密度で組み込まれ
ている。
【０００３】 マイクロプロセッサーのような回路デバイスのサイズが増加するにつれて、か
かるデバイスとカードとの間の熱膨張係数のミスマッチによるはんだ接続の故障
可能性が増大する。例えば、大型のマイクロプロセッサーが表面実装された回路
カードには、マイクロプロセッサーの幅と長さ方向にわたってはんだ接続部が存
在する。マイクロプロセッサーの熱膨張係数がそれが実装される回路カードの熱
膨張係数と異なる場合、マイクロプロセッサーパッケージと回路カードとが温度
変化に応じて異なる態様で膨張し収縮する。その結果、はんだ接続部に接続不良
の故障が生じる可能性がある。
【０００４】 上記理由により、また本明細書を読めば当業者に明らかになる下記の理由によ
り、回路カード組立体の熱膨張特性を制御する方法及び装置が求められている。
【０００５】
【実施例の説明】
以下の詳細な説明において、本願の一部であり、本発明の特定の実施例を例示
する添付図面を参照する。図面において、同一の参照番号は幾つかの図を通して
実質的に同じコンポーネントを指すものである。これらの実施例は、当業者が本
発明を実施できるように十分に詳しく記載されており、他の実施例も可能であっ
て、本発明の範囲から逸脱することなく構造的、論理的及び電気的な変形又は設
計変更を行うことができることを理解されたい。さらに、本発明の種々の実施例
はそれぞれ異なるが、相互に排他的ではないことを理解されたい。例えば、１つ
の実施例に記載された特定の特徴、構造または特性は他の実施例にも含めること
ができる。従って、以下の詳細の説明は限定的な意味でとらえるべきではなく、
本発明の範囲は、頭書の特許請求の範囲と均等物の全範囲とによってのみ制限さ
れるものである。
【０００６】 本発明の方法及び装置は、回路カード及び回路カード組立体の機械的特性を変
更する機構を提供する。一部の実施例には、圧電ブロックが、温度変化に応じて
膨張及び収縮を制御するために回路カードに埋め込まれている。圧電ブロックに
は、膨張を制御するために電圧を印加できる。一部の実施例では、電圧の制御は
、温度センサーとサーモスタットとにより行われる。回路カードの熱膨張を制御
することにより、回路カードの実効熱膨張係数を、その回路カードにはんだ付け
されたデバイスの熱膨張係数に非常によくマッチするように調整することが可能
である。その結果、はんだ接続部の信頼性が高くなる。
【０００７】 図１は、回路カード組立体の断面図である。回路カード組立体１００は、回路
カード１０２と基板１０４とを有する。図示のように、集積回路１０６が固着さ
れた基板１０４は、はんだ接続部１０８で回路カード１０２に固着されている。
基板１０４は、はんだ接続部１０８により回路カード１０２に固着可能な任意タ
イプのデバイスでよい。例えば、基板１０４は、ドーターカード、ランドグリッ
ドアレイパッケージ、大型のフリップチップ実装半導体デバイスなどでよい。
【０００８】 基板１０４は、熱膨張係数を有する。この熱膨張係数は、温度変化に対する基
板１０４の熱膨張作用を記述するものである。回路カード１０２もまた、熱膨張
作用を記述する熱膨張係数を有する。基板１０４の熱膨張係数と回路カード１０
２の熱膨張係数とが実質的に同じである場合、基板１０４と回路カード１０２と
は、温度変化に対してほぼ同量膨張し収縮する。しかしながら、熱膨張係数が異
なる場合、基板１０４と回路カード１０２とは、温度変化に対して実質的に同量
膨張及び収縮しない。基板１０４と回路カード１０２とが実質的に同量膨張し収
縮しないと、はんだ接続部１０８に応力が発生する。基板１０４のサイズが増加
するにつれて、または熱膨張係数の差が増加するにつれて、はんだ接続部１０８
にかかる応力が増加し、はんだ接続部に故障が発生することがある。
【０００９】 回路カード１０２には、圧電ブロック１２０が埋め込まれている。圧電特性は
、ある種類の結晶材料が持つ特性である。分極圧電材料に電界が印加されると、
結晶構造の形状が変化して、その材料の特定の平面に、その分極により支配され
る寸法変化が生じる。逆に、これらの材料のうちの１つに機械的な圧力を加える
と、結晶構造がその圧力に比例する電圧を発生する。本発明の方法及び装置は、
圧電材料を回路カード１０２に埋め込むことにより、電気エネルギーから機械エ
ネルギーへの変換を可能にする。回路カード１０２に埋め込まれた圧電ブロック
上の２つの電極間に電位を印加すると、回路カード１０２の実効熱膨張係数が変
化する。図２は、ある特定の回路カード１０２の一部の断面２００を詳示する。
【００１０】 図２は、回路カードの断面図である。断面２００は、ビア２０４を有するコア
材料２０２と、コア材料２０２の両側に積層されたエポキシ層２２０とを有する
回路カード１０２（図１）の一部を示す。エポキシ層２２０内には、圧電ブロッ
ク１２０が埋め込まれている。圧電ブロック１２０は、回路カードの製造時に回
路カード１０２内に埋め込まれる。圧電ブロック１２０は、圧電特性を有する任
意タイプの材料でよい。かかる材料の一例は、Morgan Mitroc, Inc.により市販
されているPZT-5H Bimorphである。PZT-5Hは、高い誘電率と結合度、また高い圧
電定数を有する。圧電ブロック１０２は、制御された態様で変形する変形可能な
ブロックの例であり、回路カードを制御された態様で変形させる。任意タイプの
変形可能なブロックは、本発明の範囲から逸脱することなく使用可能である。
【００１１】 断面２００は、エポキシ層２２２がエポキシ層２２０の両側に積層された様子
を示す。２つのエポキシ層の間には、金属トレース２０８、２１０が位置し、圧
電ブロック１２０のうちの１つのブロックに結合されている。金属トレース２０
８、２１０は、圧電ブロック１２０上の電極に電圧を供給する。圧電ブロックに
電圧を供給する金属トレースは、金属トレース２０８、２１０のように層間に介
在させるか、または金属トレース２２４のように最も外側の層の上に配置するこ
とができる。さらに、圧電ブロックは任意の数のエポキシ層内に配置することが
できる。例えば、圧電ブロック１２０をエポキシ層２２０だけでなくエポキシ層
２２２内に、またはエポキシ層２２２内だけに配置することができる。
【００１２】 一部の実施例において、金属トレース２０８、２１０に加える電圧は、サーモ
スタット２１４により制御される。サーモスタット２１４は、温度センサー２１
２及び電圧源２１８に結合された状態で示す。温度センサー２１２は、熱電対の
ような任意タイプの温度センサーでよい。温度センサー２１２は、回路カードの
温度を検知して、サーモスタット２１４へ信号を送る。サーモスタット２１４は
、回路カード１０２のノード２１６に電圧を供給する。この電圧がトレース２０
８、２１０に結合され、これらのトレースがその電圧を圧電ブロックに供給する
ため、ブロックに制御された態様の引張り及び圧縮変形が生じる。
【００１３】 サーモスタット２１４と温度センサー２１２とは、圧電材料に印加される電圧
の振幅を自動的に制御することにより、「スマート」回路カード組立体を構築す
る。温度が上昇し始め、回路カードが膨張（正又は負）を開始して所望の限界点
を超えると、予め較正されたサーモスタットがオンになって、制御された電圧を
圧電ブロック１２０に印加し、回路カード１０２の変形を制御する。サーモスタ
ット２１４は、圧電ブロック１２０に供給される電圧を制御する電圧制御装置の
一例である。任意タイプの電圧制御装置を、本発明の範囲から逸脱することなし
に用いることができる。
【００１４】 説明を簡潔にするために、図２は、金属トレース２０８、２１０に結合された
１つの圧電ブロック１２０を示す。一部の実施例において、各圧電ブロック１２
０は、金属トレース２０８、２１０と同様な金属トレースに結合されているため
、各圧電ブロック１２０には同じ電圧が印加される。他の実施例では、一部の圧
電ブロック１２０が任意所与の金属トレースに結合されている。例えば、多量の
熱を放散する大型デバイスを備えた回路カード上に、その大型デバイス専用の別
個の温度センサー２１２とサーモスタット２１４とを設けて、大型デバイスに近
接する圧電ブロックを専用の温度センサーとサーモスタットとにより制御するこ
とができる。任意の数の局部的な領域を回路カードに画定し、任意の数の専用温
度センサー及びサーモスタットを本発明の範囲から逸脱することなしに設けても
よい。
【００１５】 図２において、温度センサー２１２は回路カードに結合された状態で示す。一
部の実施例において、温度センサー２１２は、基板１０４または集積回路１０６
（図１を参照）のような回路カード以外の物体に結合される。
【００１６】 任意の数のエポキシ層及び金属層を設け、任意の数のエポキシ層が圧電ブロッ
ク１２０を含むようにすることができる。図示の断面は、コア２０２の両側のエ
ポキシ層２２０の内部に圧電ブロック１２０が埋め込まれ、このエポキシ層２２
０の外側上にエポキシ層２２２がある様子を示す。一部の実施例では、コア２０
２の両側の多数のエポキシ層に圧電ブロックが埋め込まれている。例えば、一部
の実施例の圧電ブロック１２０は、コアの中心部から等距離離れた対を成す層に
埋め込まれている。他の実施例では、圧電ブロック１２０が回路カードの一方の
表面に近い単一の層だけに埋め込まれている。これらの実施例は、回路カードの
一方の側の単一領域が熱膨張係数の変化による利益を得る場合に有用である。
【００１７】 回路カード１０２（図１）は、回路カード１０２の各層を積層する前にエポキ
シ層に圧電ブロックを埋め込んで作製する。例えば、図２に示す構造の回路カー
ドの作製は、エポキシへの金属層の適用前にエポキシ層２２０へ圧電ブロック１
２０を埋め込むことにより行うことができる。別の実施例において、圧電ブロッ
ク１２０は、金属層上でエッチングを行った後にエポキシ層に埋め込まれる。こ
れらの実施例では、圧電ブロック１２０と金属トレース２０８、２１０とは同じ
層を共用可能である。
【００１８】 図３は、圧電ブロックが規則的なパターンで配置された回路カードの層を示す
上面図である。上面図３００は、ｘ方向とｙ方向とを有する回路カード３０２を
示す。圧電ブロック３１０は、正方形の形で規則的なパターンに配置されている
ため、ブロック間のｘ方向の距離がｙ方向の距離と実質的に同じである。圧電ブ
ロック３１０に電圧を印加すると、ｘ及びｙの両方向において実質的に同じ大き
さの膨張が発生する。一部の実施例において、膨張の大きさは、圧電ブロック３
１０間の距離により制御される。他の実施例において、膨張の大きさは圧電ブロ
ックのサイズにより制御される。
【００１９】 圧電ブロック３１０の規則的なパターンを、回路カード３０２の何れかの表面
の全体にわたって、または一部の領域だけに形成することができる。例えば、熱
膨張係数のミスマッチが大きい回路カード３０２の局部的領域は、図３に示すよ
うなパターンの方が大きい利点を得られる。
【００２０】 図４は、圧電ブロックを規則的でないパターンで配置した回路カードの層の上
面図である。この上面図４００は、ｘ及びｙの両方向における膨張が実質的に等
しくなるようなランダムなまたは擬似的ランダムなパターンで配置した圧電ブロ
ック４１０を示す。
【００２１】 上述の説明は、例示的であって限定的なものでないこと理解されたい。多数の
他の実施例は、上述の説明を読めば当業者にとって明らかになるであろう。従っ
て、本発明の範囲は、頭書の特許請求の範囲を、請求の範囲が享受する均等物の
全範囲と共に検討して決定しなければならない。
【図面の簡単な説明】
【図１】 図１は、回路カード組立体の断面図である。
【図２】 図２は、回路カードの断面図である。
【図３】 図３は、圧電ブロックが規則的なパターンで配置された回路カードの層を示す
上面図である。
【図４】 図４は、圧電ブロックが規則的でないパターンで配置された回路カードの層を
示す上面図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ， ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ライアン，ビン アメリカ合衆国 オレゴン州 97229 ポ ートランド バンス・ドライブ 14823 ノースウエスト (72)発明者 デュジャリ，プラティーク アメリカ合衆国 オレゴン州 97201 ポ ートランド パーク・アベニュー 1511 サウスウエスト アパートメント 217 Ｆターム(参考） 2F056 CL07 5E338 AA03 AA16 BB71 BB75 BB80 EE28

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 複数の層と、 複数の層のうち少なくとも１つの層に埋め込まれた少なくとも１つの変形可能
    なブロックとより成り、 少なくとも１つの変形可能なブロックが、印加される電圧に応じて制御された
    態様で変形するように構成されている回路カード。
  2. 【請求項２】 少なくとも１つの変形可能なブロックは、圧電特性を有する
    結晶材料より成る請求項１の回路カード。
  3. 【請求項３】 上面、底面、及び上面及び底面から等距離の中心部を有し、 少なくとも１つの変形可能なブロックが、複数の層のうち２つの層の上に配置
    された複数の変形可能なブロックを含み、その２つの層が中心部より実質的に等
    距離にある請求項２の回路カード。
  4. 【請求項４】 少なくとも１つの変形可能なブロックは、複数の層のうちの
    １つの層に規則的なパターンで配置された複数の変形可能なブロックより成る請
    求項１の回路カード。
  5. 【請求項５】 少なくとも１つの変形可能なブロックは、複数の層のうちの
    １つの層に規則的でないパターンで配置された複数の変形可能なブロックより成
    る請求項１の回路カード。
  6. 【請求項６】 複数の層は、複数のエポキシ層と、複数の金属層とを含み、
    少なくとも１つの変形可能なブロックが、複数のエポキシ層のうち少なくとも１
    つの層に埋め込まれている請求項１の回路カード。
  7. 【請求項７】 複数の金属層のうち少なくとも１つの金属層の上の金属トレ
    ースをさらに備え、金属トレースは電圧の印加が可能なように少なくとも１つの
    変形可能なブロックに結合されている請求項６の回路カード。
  8. 【請求項８】 回路カードに結合された温度センサーをさらに備えた請求項
    １の回路カード。
  9. 【請求項９】 温度センサーに応答するサーモスタットをさらに備え、サー
    モスタットが、少なくとも１つの変形可能なブロックに印加される電圧を制御す
    るように構成されている請求項８の回路カード。
  10. 【請求項１０】 複数の圧電ブロックが埋め込まれた回路カードと、回路カ
    ードに複数の接続部で結合された少なくとも１つの集積回路とより成る回路カー
    ド組立体。
  11. 【請求項１１】 少なくとも１つの集積回路が温度に応じて変形し、 圧電ブロックが電圧に応答するため、回路カードが集積回路の変形に実質的に
    マッチするように変形される請求項１０の回路カード組立体。
  12. 【請求項１２】 温度センサーと、 温度センサーに結合された電圧制御手段とをさらに備え、 電圧制御手段は、圧電ブロックが応答する電圧を制御するように構成されている
    請求項１１の回路カード組立体。
  13. 【請求項１３】 温度センサーが、回路カードの温度を感知するように回路
    カードに結合されている請求項１２の回路カード組立体。
  14. 【請求項１４】 温度センサーが、少なくとも１つの集積回路の温度を感知
    するように該集積回路に結合されている請求項１２の回路カード組立体。
  15. 【請求項１５】 回路カードの作製方法であって、 複数の圧電ブロックを回路カードの層に固着し、 回路カードの層を基板に固着し、 複数の圧電ブロックに、電圧を供給するように構成された金属トレースを形成
    するステップより成る回路カードの作製方法。
  16. 【請求項１６】 温度センサーを回路カードに結合するステップをさらに含
    む請求項１５の方法。
  17. 【請求項１７】 複数の圧電ブロックを固着するステップは、矩形の圧電ブ
    ロックを規則的なパターンに配置するステップを含む請求項１５の方法。
  18. 【請求項１８】 複数の圧電ブロックを固着するステップは、圧電ブロック
    を規則的でないパターンに配置するステップを含む請求項１６の方法。
JP2001579977A 2000-05-03 2001-04-03 膨張特性が制御される回路カード組立体 Expired - Fee Related JP4310064B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/564,144 2000-05-03
US09/564,144 US6359372B1 (en) 2000-05-03 2000-05-03 Circuit card assembly having controlled expansion properties
PCT/US2001/040448 WO2001084894A1 (en) 2000-05-03 2001-04-03 Circuit card assembly having controlled expansion properties

Publications (2)

Publication Number Publication Date
JP2003532300A true JP2003532300A (ja) 2003-10-28
JP4310064B2 JP4310064B2 (ja) 2009-08-05

Family

ID=24253326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001579977A Expired - Fee Related JP4310064B2 (ja) 2000-05-03 2001-04-03 膨張特性が制御される回路カード組立体

Country Status (11)

Country Link
US (1) US6359372B1 (ja)
EP (1) EP1281299B1 (ja)
JP (1) JP4310064B2 (ja)
KR (1) KR100517585B1 (ja)
CN (1) CN1203732C (ja)
AT (1) ATE373943T1 (ja)
AU (1) AU2001250063A1 (ja)
DE (1) DE60130549T2 (ja)
HK (1) HK1049427B (ja)
MY (1) MY127104A (ja)
WO (1) WO2001084894A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10052631C1 (de) * 2000-10-24 2002-04-04 Bosch Gmbh Robert Vorrichtung zur Prüfung von einem durch Anlegen eines elektrischen und/oder magnetischen Feldes formändernden Material
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
DE102004046150A1 (de) * 2004-09-23 2006-03-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur Schwingungsbeeinflussung eines Flächenelementes
WO2016182396A1 (ko) * 2015-05-13 2016-11-17 한양대학교 산학협력단 압전 소자를 이용한 전력 소자의 온도 계측 장치, 열응력 저감 장치 및 그 제조 방법
DE102017210706A1 (de) * 2017-06-26 2018-12-27 Siemens Aktiengesellschaft Elektrische Baugruppe und Verfahren zur Steuerung einer elektrischen Baugruppe
US20210305481A1 (en) * 2018-10-04 2021-09-30 Bae Systems Information And Electronic Systems Integration Inc. Piezoelectric resonant shunt damping for phase noise reduction

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711804A (en) 1986-07-02 1987-12-08 General Electric Company Circuit board construction
JPS63153148A (ja) * 1986-12-17 1988-06-25 Canon Inc 液体噴射記録方法
US4806859A (en) 1987-01-27 1989-02-21 Ford Motor Company Resonant vibrating structures with driving sensing means for noncontacting position and pick up sensing
US4849668A (en) 1987-05-19 1989-07-18 Massachusetts Institute Of Technology Embedded piezoelectric structure and control
JPH01135656A (ja) 1987-11-24 1989-05-29 Oki Electric Ind Co Ltd 電歪型印字ヘッドの駆動回路
JPH02166403A (ja) 1988-12-20 1990-06-27 Fujitsu Ltd 可変形鏡
US5387834A (en) * 1990-07-11 1995-02-07 Brother Kogyo Kabushiki Kaisha Piezoelectric element driving circuit
JPH04208584A (ja) 1990-11-30 1992-07-30 Nippon Dempa Kogyo Co Ltd レーザ装置
US5650685A (en) 1992-01-30 1997-07-22 The United States Of America As Represented By The Secretary Of The Army Microcircuit package with integrated acoustic isolator
JPH0621588A (ja) 1992-07-03 1994-01-28 Hitachi Ltd 回路基板
US5251863A (en) 1992-08-12 1993-10-12 Noise Cancellation Technologies, Inc. Active force cancellation system
US5424596A (en) * 1992-10-05 1995-06-13 Trw Inc. Activated structure
US5525853A (en) 1993-01-21 1996-06-11 Trw Inc. Smart structures for vibration suppression
US6252334B1 (en) 1993-01-21 2001-06-26 Trw Inc. Digital control of smart structures
US6420819B1 (en) * 1994-01-27 2002-07-16 Active Control Experts, Inc. Packaged strain actuator
US5458222A (en) 1994-12-05 1995-10-17 General Electric Company Active vibration control of structures undergoing bending vibrations
US5821666A (en) 1995-09-22 1998-10-13 Nippondenso Co., Ltd. United control system comprising a plurality of control units independently controllable
GB2312972B (en) 1996-05-11 2000-02-09 Marconi Gec Ltd Vibration control
US6102426A (en) 1997-02-07 2000-08-15 Active Control Experts, Inc. Adaptive sports implement with tuned damping
JPH10290589A (ja) * 1997-04-14 1998-10-27 Minolta Co Ltd 電気機械変換素子を使用した駆動装置
GB2324434B (en) 1997-04-18 2001-05-16 Marconi Gec Ltd Vibration control
US5996418A (en) 1997-12-23 1999-12-07 Caterpillar Inc. Laminated pressure sensing device

Also Published As

Publication number Publication date
US6359372B1 (en) 2002-03-19
HK1049427A1 (en) 2003-05-09
MY127104A (en) 2006-11-30
DE60130549D1 (de) 2007-10-31
CN1203732C (zh) 2005-05-25
EP1281299A1 (en) 2003-02-05
EP1281299B1 (en) 2007-09-19
DE60130549T2 (de) 2008-06-19
KR20020091263A (ko) 2002-12-05
HK1049427B (zh) 2007-12-07
AU2001250063A1 (en) 2001-11-12
CN1428067A (zh) 2003-07-02
JP4310064B2 (ja) 2009-08-05
WO2001084894A1 (en) 2001-11-08
ATE373943T1 (de) 2007-10-15
KR100517585B1 (ko) 2005-09-29

Similar Documents

Publication Publication Date Title
CN102090155B (zh) 用于将至少一个电子构件集成到印制线路板中的方法以及印制线路板
JP3359910B2 (ja) マイクロシステム及びマイクロシステムを製造する方法
US6140697A (en) Semiconductor device
TW552497B (en) Flexible electronic device
EP0852397A1 (en) Cantilevered ball connection for integrated circuit chip package
TW533568B (en) Ball grid array IC package and manufacturing method thereof
JP2003532300A (ja) 膨張特性が制御される回路カード組立体
JP2008177351A (ja) 電子装置および電子装置の製造方法
CN101238577B (zh) 减少包覆模制ic封装中的翘曲的方法
US20020171156A1 (en) Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
CN103872026B (zh) 用于实现超薄和其他低z产品的焊盘侧加强电容器
JP2881029B2 (ja) プリント配線板
US20030116350A1 (en) Flexible wiring boards and manufacturing processes thereof
US7675147B1 (en) Methods and apparatus for providing a power signal to an area array package
TWI324382B (en) Apparatus having reduced warpage in an over-molded ic package and method of reducing warpage in an over-molded ic package
JPH07302979A (ja) 多層配線基板
JP2003162701A (ja) 非接触ｉｃカードのアンテナ形成方法
CN114890370B (zh) 柔性电子器件异质混合集成用柔性基底和柔性电子器件
JPH02226736A (ja) 配線基板
JP2694880B2 (ja) Ｉｃカード
JP2002049899A (ja) コイル配線配設部材およびデータキャリア装置
JP2002279386A (ja) 携帯可能電子媒体
JP2003162703A (ja) Ｉｃカードとその製造方法
JP2000259805A (ja) Ｉｃカード
JP2000077796A (ja) フレキシブル両面プリント回路板および接続方法およびコンデンサ形成方法およびコンデンサを備えたフレキシブル両面プリント回路板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061213

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees