JP2003532279A - 統合されたオフセット制御を有するホール効果素子、およびゼロ・オフセットを低減するようにホール効果素子を動作する方法 - Google Patents
統合されたオフセット制御を有するホール効果素子、およびゼロ・オフセットを低減するようにホール効果素子を動作する方法Info
- Publication number
- JP2003532279A JP2003532279A JP2001571905A JP2001571905A JP2003532279A JP 2003532279 A JP2003532279 A JP 2003532279A JP 2001571905 A JP2001571905 A JP 2001571905A JP 2001571905 A JP2001571905 A JP 2001571905A JP 2003532279 A JP2003532279 A JP 2003532279A
- Authority
- JP
- Japan
- Prior art keywords
- hall effect
- layer
- active layer
- type
- effect device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
ホール効果素子は、分離層と、分離層上に配置された第1の電気導電型の活性層とを含み、活性層は表面を有する。第1組の接点は、第1の軸に沿って表面と接触して配置され、第2組の接点は、第1の軸を横切る第2の軸に沿って表面と接触して配置される。絶縁層が、表面上に配置される。金属制御フィールド・プレートが、絶縁層上に配置され、かつ活性層の表面で電荷キャリアの蓄積を制御して活性層の抵抗値を変えるために、電圧源に結合可能である。また、ホール効果素子におけるゼロ・オフセットを低減する方法が提供される。方法は、分離層を提供するステップと、分離層上に、表面を有する第1の電気導電型の活性層を配置するステップと、第1の軸に沿って表面上に第1組の接点を配置するステップと、第1の軸を横切る第2の軸に沿って表面上に第2組の接点を配置するステップと、表面上に絶縁層を配置するステップとを含む。電圧が、活性層の抵抗値を変化させるために、表面での電荷キャリアの蓄積を制御するように、絶縁層を横切って印加される。
Description
【0001】
発明の背景
本発明は、一般に、オフセット制御を有するホール効果素子、およびゼロ・オ
フセット(null offset)を低減するようにホール効果素子を動作す
る方法を対象とし、特に、統合されたオフセット制御を有するホール効果素子、
およびゼロ・オフセットを低減するように統合されたオフセット制御を有するホ
ール効果素子を動作する方法を対象とする。
フセット(null offset)を低減するようにホール効果素子を動作す
る方法を対象とし、特に、統合されたオフセット制御を有するホール効果素子、
およびゼロ・オフセットを低減するように統合されたオフセット制御を有するホ
ール効果素子を動作する方法を対象とする。
【0002】
ホール効果素子は、当技術分野で良く知られている。ホール効果素子は、第1
組の接点間を流れる電流と、直交して印加された磁界との間の反応に依存して第
2組の接点の両端間に電圧を生成する。
組の接点間を流れる電流と、直交して印加された磁界との間の反応に依存して第
2組の接点の両端間に電圧を生成する。
【0003】
理論では、ホール効果素子に印加される磁界が無ければ、電圧は、第2組の接
点の両端間に生成されないはずである。実際には、ホール効果素子に磁界が印加
されなくとも、一般に、第2組の接点の両端間に電圧が生成される。この電圧は
、ゼロ・オフセットと呼ばれる。
点の両端間に生成されないはずである。実際には、ホール効果素子に磁界が印加
されなくとも、一般に、第2組の接点の両端間に電圧が生成される。この電圧は
、ゼロ・オフセットと呼ばれる。
【0004】
理論と実際との間のずれには、いくつかの理由がある。例えば、ホール効果素
子の製造におけるプロセス変動は、抵抗の局所的な変動を引き起こす可能性があ
る。ウェハまたはパッケージされた形態における素子を横切る応力はまた、圧電
抵抗効果のために抵抗の局所的な変動を引き起こす可能性がある。さらに、ホー
ル効果素子で使用される後段の増幅器における不平衡は、ゼロ・オフセットに寄
与する可能性もある。
子の製造におけるプロセス変動は、抵抗の局所的な変動を引き起こす可能性があ
る。ウェハまたはパッケージされた形態における素子を横切る応力はまた、圧電
抵抗効果のために抵抗の局所的な変動を引き起こす可能性がある。さらに、ホー
ル効果素子で使用される後段の増幅器における不平衡は、ゼロ・オフセットに寄
与する可能性もある。
【0005】
通常はゼロ・オフセットは非常に小さいが、ホール効果素子の適切な動作に影
響を与えるのには依然として十分に大きいことがある。したがって、トリマ・ネ
ットワークが、抵抗変動の平衡をとるために設けられる。例えば、トリマ・ネッ
トワークは、トリマ可能なディジェネレーション抵抗器を有する電流ミラーを含
むことができる。
響を与えるのには依然として十分に大きいことがある。したがって、トリマ・ネ
ットワークが、抵抗変動の平衡をとるために設けられる。例えば、トリマ・ネッ
トワークは、トリマ可能なディジェネレーション抵抗器を有する電流ミラーを含
むことができる。
【0006】
トリマ・ネットワークは、それ自体の関連する1組の問題を有する。例えば、
ホール効果素子は、磁界強度の変動に対する感度を高めるために、一般に軽くド
ープされたn型層を用いて製造される。しかしながら、これは、素子が温度の変
動に対しても、特に敏感であることを意味する。したがって、トリマ・ネットワ
ークは、温度の変動に伴う抵抗変動に適応できなければならない。さらに、後段
の増幅器もまた、補償が必要な温度変動を有することがある。
ホール効果素子は、磁界強度の変動に対する感度を高めるために、一般に軽くド
ープされたn型層を用いて製造される。しかしながら、これは、素子が温度の変
動に対しても、特に敏感であることを意味する。したがって、トリマ・ネットワ
ークは、温度の変動に伴う抵抗変動に適応できなければならない。さらに、後段
の増幅器もまた、補償が必要な温度変動を有することがある。
【0007】
トリマ・ネットワークを、温度の変動に伴う抵抗変動に応答するようにする1
つの方法は、温度補償を必要とするデバイスに熱的に近接して大きな基準抵抗を
設けることである。例えば、基準抵抗は、ホール効果素子に近接して配置され、
かつ関連するトリマ・ネットワークに結合されることができる。動作時には、ト
リマ・ネットワークは、基準抵抗を介して流れる電流の一部を向けてホール効果
素子接点の1つを介して流し、抵抗値の温度に依存する変化を補償する。後段の
増幅器または比較器において変動が起きる場合、基準抵抗はまた、これらのデバ
イスに提供されなければならない。
つの方法は、温度補償を必要とするデバイスに熱的に近接して大きな基準抵抗を
設けることである。例えば、基準抵抗は、ホール効果素子に近接して配置され、
かつ関連するトリマ・ネットワークに結合されることができる。動作時には、ト
リマ・ネットワークは、基準抵抗を介して流れる電流の一部を向けてホール効果
素子接点の1つを介して流し、抵抗値の温度に依存する変化を補償する。後段の
増幅器または比較器において変動が起きる場合、基準抵抗はまた、これらのデバ
イスに提供されなければならない。
【0008】
温度補償を達成する他の方法は、ホール効果素子接点の別々の組に交互に電流
を向けるために、ホール効果素子と同じチップ上のスイッチを用いることを含む
。2つの接点間の出力電圧差は、ホール効果素子の後段の補償を可能にするため
にコンデンサに蓄積される。
を向けるために、ホール効果素子と同じチップ上のスイッチを用いることを含む
。2つの接点間の出力電圧差は、ホール効果素子の後段の補償を可能にするため
にコンデンサに蓄積される。
【0009】
関連する補償装置を有するこれらのトリマ・ネットワークは、製造と動作の両
面でホール効果素子のサイズおよび複雑性を増大することが不利である。 発明の概要 本発明の以下の概要は、本発明に独特ないくつかの革新的な特徴の理解を容易
にするために提供され、完全な説明とするものではない。明細書全体、特許請求
の範囲、図面、および概要を全体として考えることによって、本発明の様々な態
様を完全に理解することができる。
面でホール効果素子のサイズおよび複雑性を増大することが不利である。 発明の概要 本発明の以下の概要は、本発明に独特ないくつかの革新的な特徴の理解を容易
にするために提供され、完全な説明とするものではない。明細書全体、特許請求
の範囲、図面、および概要を全体として考えることによって、本発明の様々な態
様を完全に理解することができる。
【0010】
本発明の一態様によれば、ホール効果素子は、分離層と、分離層上に配置され
た第1の電気導電型の活性層とを含み、活性層は表面を有する。第1組の接点は
、第1の軸に沿って表面と接触して配置され、第2組の接点は、第1の軸を横切
る第2の軸に沿って表面と接触して配置される。絶縁層が、表面上に配置され、
金属制御フィールド・プレートが、絶縁層上に配置される。活性層上の表面で電
荷キャリアの蓄積を制御して活性層の抵抗値を変化させるために、電圧源が金属
制御フィールド・プレートに選択的に結合可能である。
た第1の電気導電型の活性層とを含み、活性層は表面を有する。第1組の接点は
、第1の軸に沿って表面と接触して配置され、第2組の接点は、第1の軸を横切
る第2の軸に沿って表面と接触して配置される。絶縁層が、表面上に配置され、
金属制御フィールド・プレートが、絶縁層上に配置される。活性層上の表面で電
荷キャリアの蓄積を制御して活性層の抵抗値を変化させるために、電圧源が金属
制御フィールド・プレートに選択的に結合可能である。
【0011】
本発明の他の態様によれば、ホール効果装置は、ホール効果構造と、第1の軸
に沿って構造上に配置された第1組の接点と、第1の軸を横切る第2の軸に沿っ
て構造上に配置された第2組の接点とを含む。金属制御フィールド・プレートは
、電圧が金属制御フィールド・プレートに選択的に結合されたとき、ホール効果
装置が、磁界が存在しないときにゼロ出力を有するように、構造に対して配置さ
れる。
に沿って構造上に配置された第1組の接点と、第1の軸を横切る第2の軸に沿っ
て構造上に配置された第2組の接点とを含む。金属制御フィールド・プレートは
、電圧が金属制御フィールド・プレートに選択的に結合されたとき、ホール効果
装置が、磁界が存在しないときにゼロ出力を有するように、構造に対して配置さ
れる。
【0012】
本発明のさらなる態様によれば、ホール効果素子におけるゼロ・オフセットを
低減する方法が提供される。方法は、分離層を提供するステップと、分離層上に
、表面を有する第1の電気導電型の活性層を配置するステップと、第1の軸に沿
って表面上に第1組の接点を配置するステップと、第1の軸を横切る第2の軸に
沿って表面上に第2組の接点を配置するステップと、活性層上に絶縁層を配置す
るステップとを含む。表面で電荷キャリアの蓄積を制御して活性層の抵抗値を変
化させるために、電圧が絶縁層を横切って印加される。
低減する方法が提供される。方法は、分離層を提供するステップと、分離層上に
、表面を有する第1の電気導電型の活性層を配置するステップと、第1の軸に沿
って表面上に第1組の接点を配置するステップと、第1の軸を横切る第2の軸に
沿って表面上に第2組の接点を配置するステップと、活性層上に絶縁層を配置す
るステップとを含む。表面で電荷キャリアの蓄積を制御して活性層の抵抗値を変
化させるために、電圧が絶縁層を横切って印加される。
【0013】
本発明の新規な特徴は、本発明の以下の詳細な説明を考察するときに、当業者
には明らかになり、本発明の実施によって理解されることができる。しかしなが
ら、本発明の範囲内の変更および修正は、本発明の詳細な説明および請求の範囲
から当業者には明らかになるので、本発明の詳細な説明、および本発明の特定の
実施形態を示しているが、提示された特定の例は、例示の目的のだけのために提
供されたものであることを理解されたい。
には明らかになり、本発明の実施によって理解されることができる。しかしなが
ら、本発明の範囲内の変更および修正は、本発明の詳細な説明および請求の範囲
から当業者には明らかになるので、本発明の詳細な説明、および本発明の特定の
実施形態を示しているが、提示された特定の例は、例示の目的のだけのために提
供されたものであることを理解されたい。
【0014】
同様の参照符号が、別々の図面を通して同一または機能が類似する要素を参照
し、本明細書に組み込まれおよび本明細書の一部を形成する添付の図面を、さら
に、本発明を示し、本発明の詳細な説明とともに、本発明の原理を説明するよう
に働く。
し、本明細書に組み込まれおよび本明細書の一部を形成する添付の図面を、さら
に、本発明を示し、本発明の詳細な説明とともに、本発明の原理を説明するよう
に働く。
【0015】
発明の詳細な説明
本発明によるホール効果素子20の一実施形態が、図1および2に示されてい
る。図2に示されるように、素子20は、分離層22と、分離層22上に配置さ
れた第1の導電型の活性層24とを含む。活性層24は表面26を有する。絶縁
層28が、表面26の実質的な部分を覆う活性層24上に配置される。
る。図2に示されるように、素子20は、分離層22と、分離層22上に配置さ
れた第1の導電型の活性層24とを含む。活性層24は表面26を有する。絶縁
層28が、表面26の実質的な部分を覆う活性層24上に配置される。
【0016】
図1に示されるように、第1組の接点30、32が、第1の軸34に沿って活
性層24の表面26と接触して配置され、第2組の接点36、38が、第1の軸
34を横切る第2の軸40に沿って活性層24の表面26と接触して配置される
。好ましくは、それぞれ電圧源50a、50b、50c、50dに選択的にかつ
個別に結合可能である、4つの金属制御フィールド・プレート42、44、46
、48が、絶縁層28上に配置される。電圧源50a、50b、50c、50d
は、所定の固定された電圧を有することができる。電圧源50a、50b、50
c、50dは、所定の、固定された電圧に設定することができ、代替的には電圧
源50a、50b、50c、50dは、可変電圧を有することができ、初期的に
は所定の電圧に設定され、そこから動作状態の変化に従って変化できる。
性層24の表面26と接触して配置され、第2組の接点36、38が、第1の軸
34を横切る第2の軸40に沿って活性層24の表面26と接触して配置される
。好ましくは、それぞれ電圧源50a、50b、50c、50dに選択的にかつ
個別に結合可能である、4つの金属制御フィールド・プレート42、44、46
、48が、絶縁層28上に配置される。電圧源50a、50b、50c、50d
は、所定の固定された電圧を有することができる。電圧源50a、50b、50
c、50dは、所定の、固定された電圧に設定することができ、代替的には電圧
源50a、50b、50c、50dは、可変電圧を有することができ、初期的に
は所定の電圧に設定され、そこから動作状態の変化に従って変化できる。
【0017】
動作時には、活性層24の表面26で電荷キャリアの蓄積を変化させるために
(すなわち、電荷キャリアを引き付けるまたは反発する)、制御フィールド・プ
レート42、44、46、48に電圧が印加される。表面26での電荷キャリア
の蓄積を変えることによって、活性層24の抵抗値を変えることができる。すな
わち、より多くの電荷キャリアが所定の領域で利用可能であれば、その領域にお
ける活性層24の抵抗値は減少し、反対に、より少ない電荷キャリアが利用可能
であれば、活性層24の抵抗値は増大する。活性層24の抵抗値を制御すること
によって、印加されたゼロ磁界での実質的にゼロが達成されることができる。
(すなわち、電荷キャリアを引き付けるまたは反発する)、制御フィールド・プ
レート42、44、46、48に電圧が印加される。表面26での電荷キャリア
の蓄積を変えることによって、活性層24の抵抗値を変えることができる。すな
わち、より多くの電荷キャリアが所定の領域で利用可能であれば、その領域にお
ける活性層24の抵抗値は減少し、反対に、より少ない電荷キャリアが利用可能
であれば、活性層24の抵抗値は増大する。活性層24の抵抗値を制御すること
によって、印加されたゼロ磁界での実質的にゼロが達成されることができる。
【0018】
多数の制御フィールド・プレート42、44、46、48は、活性層24の抵
抗値の制御におけるより大きな感度を可能とするために、本発明による素子20
の実施形態で使用される。制御フィールド・プレートの数は、局所的な抵抗値の
制御が望まれる程度に応じて変化することができる。
抗値の制御におけるより大きな感度を可能とするために、本発明による素子20
の実施形態で使用される。制御フィールド・プレートの数は、局所的な抵抗値の
制御が望まれる程度に応じて変化することができる。
【0019】
電圧補償が素子20において提供される方法および装置は、いつくかの利点を
有する。制御プレート42、44、46、48に印加される電圧の結果として、
層24の表面26に蓄積された電荷キャリアは、活性層24の他の領域における
電荷キャリアと同じ移動度を有さなければならず、それによって、固有の温度補
償を提供する。さらに補償回路のサイズおよび複雑性は、従来使用されたサイズ
および複雑性を超えて低減される。
有する。制御プレート42、44、46、48に印加される電圧の結果として、
層24の表面26に蓄積された電荷キャリアは、活性層24の他の領域における
電荷キャリアと同じ移動度を有さなければならず、それによって、固有の温度補
償を提供する。さらに補償回路のサイズおよび複雑性は、従来使用されたサイズ
および複雑性を超えて低減される。
【0020】
ホール効果素子20を、より詳細に記載する。分離層22は、好ましくはp型
シリコンであり、活性層24は、好ましくは分離層22上に成長されるn型エピ
タキシャル・シリコン層である。代替的には、層22は、二酸化珪素(SiO2
)であることもでき、活性層24は、p型シリコン、または砒化ガリウムなどの
任意の半導体材料であり得る。活性層24は、好ましくは、活性領域52の外側
端部56で、境界領域54へp型電荷キャリアを拡散することによって境界付け
られた活性領域52を有する。代替的には、境界領域54は、二酸化珪素(Si
O2)であることもできる。活性領域52は、側面58、60、62、64を有
する正方形形状を有するが、他の幾何形状(例えば、矩形、または切頭された正
方形または矩形)も可能である。絶縁層28(例えば、p型シリコン、または二
酸化珪素(SiO2)などの絶縁体)は、活性層24上に成長される。
シリコンであり、活性層24は、好ましくは分離層22上に成長されるn型エピ
タキシャル・シリコン層である。代替的には、層22は、二酸化珪素(SiO2
)であることもでき、活性層24は、p型シリコン、または砒化ガリウムなどの
任意の半導体材料であり得る。活性層24は、好ましくは、活性領域52の外側
端部56で、境界領域54へp型電荷キャリアを拡散することによって境界付け
られた活性領域52を有する。代替的には、境界領域54は、二酸化珪素(Si
O2)であることもできる。活性領域52は、側面58、60、62、64を有
する正方形形状を有するが、他の幾何形状(例えば、矩形、または切頭された正
方形または矩形)も可能である。絶縁層28(例えば、p型シリコン、または二
酸化珪素(SiO2)などの絶縁体)は、活性層24上に成長される。
【0021】
第1組の接点30、32は、層24と同じ型を有する、層24の高濃度ドープ
された領域66、68と接触する第1の軸34に沿って絶縁層28上に堆積され
、したがって、低抵抗接点を画定する。図2は、接点30とドープされた領域6
6との間の1つのオーミック接触領域70を示す。第2組の接点36、38は、
ドープされた領域72、74と接触する第2の軸40に沿って絶縁層28上に堆
積され、オーミック接触領域を画定し、その1つの領域が76として示されてい
る。正方形形状の活性領域52の対向するコーナに配置された、第1組の接点3
0、32および第2組の接点36、38の接点とともに、第1および第2の軸3
4、40は、正方形形状の活性領域52の対角線を画定し、このように互いに実
質的に直交する。
された領域66、68と接触する第1の軸34に沿って絶縁層28上に堆積され
、したがって、低抵抗接点を画定する。図2は、接点30とドープされた領域6
6との間の1つのオーミック接触領域70を示す。第2組の接点36、38は、
ドープされた領域72、74と接触する第2の軸40に沿って絶縁層28上に堆
積され、オーミック接触領域を画定し、その1つの領域が76として示されてい
る。正方形形状の活性領域52の対向するコーナに配置された、第1組の接点3
0、32および第2組の接点36、38の接点とともに、第1および第2の軸3
4、40は、正方形形状の活性領域52の対角線を画定し、このように互いに実
質的に直交する。
【0022】
4つの間隔をあけた金属(例えばアルミニウム)プレート78、80、82、
84がさらに、絶縁層28上に堆積される。金属プレート78、80、82、8
4は、表面電荷作用または電界から表面26を遮蔽するよう、実質的に活性領域
52を覆う。図1に示される幾何形状において、各遮蔽プレート78、80、8
2、84は、正方形形状の活性領域52の別々の4分の1を覆い、それぞれ、好
ましくは、例えば接地またはVCCに結合されることができる別々の端子に接続さ
れる。代わりに、他の構成および接続も可能であり、例えば、単一の遮蔽プレー
トを使用することもでき、または全てのプレートが単一の端子に接続されること
もできる。
84がさらに、絶縁層28上に堆積される。金属プレート78、80、82、8
4は、表面電荷作用または電界から表面26を遮蔽するよう、実質的に活性領域
52を覆う。図1に示される幾何形状において、各遮蔽プレート78、80、8
2、84は、正方形形状の活性領域52の別々の4分の1を覆い、それぞれ、好
ましくは、例えば接地またはVCCに結合されることができる別々の端子に接続さ
れる。代わりに、他の構成および接続も可能であり、例えば、単一の遮蔽プレー
トを使用することもでき、または全てのプレートが単一の端子に接続されること
もできる。
【0023】
さらに、制御フィールド・プレート42、44、46、48は、絶縁層28上
に堆積される。各プレートは、正方形形状の活性領域52の異なる側面58、6
0、62、64に沿っている。制御フィールド・プレート42、44、46、4
8は、互いから離間され、かつ遮蔽プレート78、80、82、84から離間さ
れている。制御フィールド・プレート42、44、46、48は、MOSコンデ
ンサ構造を形成し、制御フィールド・プレート42、44、46、48に印加さ
れた電圧は、絶縁層28の下の表面26での電荷キャリアの蓄積を制御する。一
般的なシリコン・デバイス処理に関して、正の表面状態電荷は、酸化物−層界面
26(図2)に形成される。制御フィールド・プレート42、44、46、48
に印加される正電圧は、表面26でのp型電荷キャリアの蓄積を増加し、それに
よって、制御フィールド・プレート42、44、46、48に近接する活性層2
4の対応する領域における局所的な抵抗値を減少し、負の電圧は、蓄積電荷キャ
リアを減少し、それによって抵抗値を増加させる。
に堆積される。各プレートは、正方形形状の活性領域52の異なる側面58、6
0、62、64に沿っている。制御フィールド・プレート42、44、46、4
8は、互いから離間され、かつ遮蔽プレート78、80、82、84から離間さ
れている。制御フィールド・プレート42、44、46、48は、MOSコンデ
ンサ構造を形成し、制御フィールド・プレート42、44、46、48に印加さ
れた電圧は、絶縁層28の下の表面26での電荷キャリアの蓄積を制御する。一
般的なシリコン・デバイス処理に関して、正の表面状態電荷は、酸化物−層界面
26(図2)に形成される。制御フィールド・プレート42、44、46、48
に印加される正電圧は、表面26でのp型電荷キャリアの蓄積を増加し、それに
よって、制御フィールド・プレート42、44、46、48に近接する活性層2
4の対応する領域における局所的な抵抗値を減少し、負の電圧は、蓄積電荷キャ
リアを減少し、それによって抵抗値を増加させる。
【0024】
動作において、第1組の接点30、32は、示されるように電圧源86に結合
される。磁界が、ホール効果素子20に垂直に印加されたとき、電荷キャリアの
流れは、層24の平面内で曲がり、第1組の接点30、32間の電流の流れに対
して垂直である。結果として生じる電界が、第2組の接点36、38間の出力電
圧を生成する。出力電圧は、第1組の接点30、32間に印加される電圧、およ
び磁界強度とともに直線状に増加し、磁界の極性に応じて正または負である。
される。磁界が、ホール効果素子20に垂直に印加されたとき、電荷キャリアの
流れは、層24の平面内で曲がり、第1組の接点30、32間の電流の流れに対
して垂直である。結果として生じる電界が、第2組の接点36、38間の出力電
圧を生成する。出力電圧は、第1組の接点30、32間に印加される電圧、およ
び磁界強度とともに直線状に増加し、磁界の極性に応じて正または負である。
【0025】
制御フィールド・プレート42、44、46、48に印加される電圧なしに、
第2組の接点36、38間の電圧は、オフセット電圧成分を含むことができる。
上述されたようにオフセット電圧は、例えば、製造欠陥および材料応力が原因の
局所的な抵抗値変動によって引き起こされる。局所的な抵抗値の平衡をとり、か
つオフセット電圧を制限するために、表面26での電荷キャリアの蓄積を変える
ことによって、対応する領域における局所的な抵抗値を帰るために、1つまたは
複数の制御フィールド・プレート42、44、46、48に電圧が印加される。
実際、プレート42、44、46、48の形状およびサイズは、局所的な抵抗値
の制御を促進するために選択されることができる。このように、オフセット電圧
が、実質的にゼロに低減されることができる。
第2組の接点36、38間の電圧は、オフセット電圧成分を含むことができる。
上述されたようにオフセット電圧は、例えば、製造欠陥および材料応力が原因の
局所的な抵抗値変動によって引き起こされる。局所的な抵抗値の平衡をとり、か
つオフセット電圧を制限するために、表面26での電荷キャリアの蓄積を変える
ことによって、対応する領域における局所的な抵抗値を帰るために、1つまたは
複数の制御フィールド・プレート42、44、46、48に電圧が印加される。
実際、プレート42、44、46、48の形状およびサイズは、局所的な抵抗値
の制御を促進するために選択されることができる。このように、オフセット電圧
が、実質的にゼロに低減されることができる。
【0026】
本発明によるホール効果素子20をさらに示すために、ホール効果素子20の
代替的な例示が図3に示されている。特に、ホール効果素子20のためのホイー
トストーン・ブリッジ等価回路88が示される。局所的な抵抗値R1、R2、R
3、R4が、完全に均一であり、かつ寸法が対称である理想的なホール効果素子
20に関して、ゼロ磁界に対する出力は、ゼロになる。R1、R2、R3、R4
が初期的に均一ではない、非理想的なホール効果素子20では、ゼロ磁界に対す
る出力が実質的にゼロにするように、制御フィールド・プレート42、44、4
6、48が局所的な抵抗値R1、R2、R3、R4を変えるために使用される(
すなわち、ブリッジが平衡にされる)。
代替的な例示が図3に示されている。特に、ホール効果素子20のためのホイー
トストーン・ブリッジ等価回路88が示される。局所的な抵抗値R1、R2、R
3、R4が、完全に均一であり、かつ寸法が対称である理想的なホール効果素子
20に関して、ゼロ磁界に対する出力は、ゼロになる。R1、R2、R3、R4
が初期的に均一ではない、非理想的なホール効果素子20では、ゼロ磁界に対す
る出力が実質的にゼロにするように、制御フィールド・プレート42、44、4
6、48が局所的な抵抗値R1、R2、R3、R4を変えるために使用される(
すなわち、ブリッジが平衡にされる)。
【0027】
本明細書に示された実施形態および例は、本発明およびその実際の応用例をよ
りよく説明するために示され、当業者が本発明を作成しかつ利用することを可能
にする。しかしながら、当業者は、前述の説明および例が、説明および例のため
に示されたものにすぎないことを理解できよう。本発明の他の変形および修正は
、当業者には明らかであり、そのような変形および修正をカバーすることが、特
許請求の範囲の意図である。示された説明は、全てを網羅するものではなく、ま
た本発明の範囲を限定するものでもない。多くの修正および変形は、特許請求の
範囲の精神および範囲を逸脱することなく、上述の教示から可能である。本発明
の使用は、異なる特徴を有する構成部品を含みえることが意図される。本発明の
範囲は、本明細書の請求の範囲によって規定され、全ての点で均等物に対する完
全な理解を与えるものとする。
りよく説明するために示され、当業者が本発明を作成しかつ利用することを可能
にする。しかしながら、当業者は、前述の説明および例が、説明および例のため
に示されたものにすぎないことを理解できよう。本発明の他の変形および修正は
、当業者には明らかであり、そのような変形および修正をカバーすることが、特
許請求の範囲の意図である。示された説明は、全てを網羅するものではなく、ま
た本発明の範囲を限定するものでもない。多くの修正および変形は、特許請求の
範囲の精神および範囲を逸脱することなく、上述の教示から可能である。本発明
の使用は、異なる特徴を有する構成部品を含みえることが意図される。本発明の
範囲は、本明細書の請求の範囲によって規定され、全ての点で均等物に対する完
全な理解を与えるものとする。
【図1】
本発明によるホール効果素子の概略図である。
【図2】
図1の線2−2に沿って取った断面図である。
【図3】
図1のホール効果素子のためのホイートストーン・ブリッジ等価回路の概略図
である。
である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ハジ−シェイク,マイケル・ジェイ
アメリカ合衆国テキサス州75081,リチャ
ードソン,ハーヴェスト・グレン・ドライ
ブ 645
Claims (19)
- 【請求項1】 分離層と、 前記分離層上に配置され、表面を有する第1の電気導電型の活性層と、 第1の軸に沿って前記表面と接触して配置される第1組の接点と、 前記第1の軸を横切る第2の軸に沿って前記表面と接触して配置される第2組
の接点と、 前記表面上に配置された絶縁層と、 前記絶縁層上に配置され、かつ前記活性層の前記表面で電荷キャリアの蓄積を
制御して前記活性層の抵抗値を変えるよう電圧源に結合可能な金属制御フィール
ド・プレートと、 を備えるホール効果素子。 - 【請求項2】 4つの金属制御フィールド・プレートをさらに備え、前記活
性層の前記表面で電荷キャリアの蓄積を制御して各プレートに近接する前記活性
層の局所的な抵抗値を変えるために、各プレートが電圧源に個別に結合可能であ
る、請求項1に記載のホール効果素子。 - 【請求項3】 第2の電気導電型の電荷キャリアが前記第1の電気導電型の
前記活性層内に拡散された境界領域をさらに備え、前記境界領域が、4つのコー
ナおよび4つの側面を有する仮想的な正方形形状の活性領域と、それぞれ前記正
方形形状の活性領域の対角線に沿って、前記正方形形状の活性領域の対向するコ
ーナに配置された前記第1および第2組の接点と、前記正方形形状の活性領域の
側面に沿って配置された4つの金属プレートとを画定する、請求項2に記載のホ
ール効果素子。 - 【請求項4】 前記絶縁層上に直接配置された4つの金属遮蔽プレートをさ
らに備え、前記金属遮蔽プレートは、互いから離間されかつ前記金属制御フィー
ルド・プレートから離間されている、請求項3に記載のホール効果素子。 - 【請求項5】 前記分離層がp型材料を含み、前記活性層がn型材料を含む
、請求項4に記載のホール効果素子。 - 【請求項6】 前記第1および第2の軸が直交する、請求項4に記載のホー
ル効果素子。 - 【請求項7】 前記境界領域における第1の電気導電型の前記活性層に拡散
された電荷キャリアが、p型電荷キャリアを含む、請求項4に記載のホール効果
素子。 - 【請求項8】 前記絶縁層が、二酸化珪素を含む、請求項4に記載のホール
効果素子。 - 【請求項9】 前記金属遮蔽プレートが、アルミニウム・プレートを含む、
請求項4に記載のホール効果素子。 - 【請求項10】 ホール効果構造と、 第1の軸に沿って前記構造上に配置される第1組の接点と、 前記第1の軸を横切る第2の軸に沿って前記構造上に配置される第2組の接点
と、 前記構造に対して配置された金属制御フィールド・プレートであって、電圧が
前記金属制御フィールド・プレートに選択的に結合されたとき、前記ホール効果
装置が、磁界が存在しないときにゼロ出力を有するようにする、金属制御フィー
ルド・プレートと、 を備えるホール効果装置。 - 【請求項11】 前記ホール効果構造が、 分離層と、 表面を有し、前記分離層上に配置された第1の電気導電型の活性層と、 前記表面上に配置された絶縁層と、 を備える、請求項10に記載のホール効果装置。
- 【請求項12】 前記分離層が、p型材料を含み、 前記活性層が、n型材料を含み、 電圧が、前記活性層の抵抗値を低減する正電圧である、請求項11に記載のホ
ール効果装置。 - 【請求項13】 前記分離層が、p型材料を含み、 前記活性層が、n型材料を含み、 電圧が、前記活性層の抵抗値を増加する負電圧である、請求項11に記載のホ
ール効果装置。 - 【請求項14】 複数の金属制御フィールド・プレートをさらに備え、前記
活性層の前記表面で電荷キャリアの蓄積を制御して各プレートに近接する前記活
性層の領域の局所的な抵抗値を変えるために、電圧を前記各制御フィールド・プ
レートに個別にかつ選択的に結合可能である、請求項11に記載のホール効果素
子。 - 【請求項15】 第2の電気導電型の電荷キャリアが前記第1の電気導電型
の前記活性層内に拡散され、4つの側面を有する仮想的な正方形形状の活性領域
を画定する境界領域と、 それぞれが前記正方形形状の活性領域の4つの側面のうち異なる1つに沿って
配置された、4つの金属制御フィールド・プレートとを備え、 前記活性層の前記表面で電荷キャリアの前記蓄積を制御して各プレートに近接
する前記活性層の領域の局所的な抵抗値を変えるよう電圧を前記各制御フィール
ド・プレートに個別にかつ選択的に結合可能である、請求項11に記載のホール
効果装置。 - 【請求項16】 ホール効果素子におけるゼロ・オフセットを低減する方法
であって、 分離層を提供するステップと、 前記分離層上に、表面を有する第1の電気導電型の活性層を配置するステップ
と、 第1の軸に沿って前記表面上に第1組の接点を配置するステップと、 前記第1の軸を横切る第2の軸に沿って前記表面上に第2組の接点を配置する
ステップと、 前記表面上に絶縁層を配置するステップと、 前記表面で電荷キャリアの蓄積を制御して前記活性層の抵抗値を変えるために
、前記分離層を横切って電圧を印加するステップとを含む方法。 - 【請求項17】 前記分離層を提供するステップが、p型層を提供するステ
ップを含み、 前記活性層を配置するステップが、前記p型層上にn型層を配置するステップ
を含み、 前記印加するステップが、前記活性層の抵抗値を減少するために、前記表面で
n型電荷キャリアの蓄積を増加するように、前記絶縁層を横切って正電圧を印加
するステップを含む、請求項16に記載の方法。 - 【請求項18】 前記分離層を提供するステップが、p型層を提供するステ
ップを含み、 前記活性層を配置するステップが、前記p型層上にn型層を配置するステップ
委を含み、 前記印加するステップが、前記活性層の抵抗値を増加するために、前記表面で
n型電荷キャリアの蓄積を減少するように、前記絶縁層を横切って負電圧を印加
するステップを含む、請求項16に記載の方法。 - 【請求項19】 前記印加するステップが、前記各異なる領域と結合される
表面で前記電荷キャリアの蓄積を制御して各異なる領域で局所的な抵抗値を変え
るために、前記絶縁層の異なる領域を横切る複数の電圧を印加するステップを含
む、請求項18に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/542,213 US6492697B1 (en) | 2000-04-04 | 2000-04-04 | Hall-effect element with integrated offset control and method for operating hall-effect element to reduce null offset |
US09/542,213 | 2000-04-04 | ||
PCT/US2001/010951 WO2001074139A2 (en) | 2000-04-04 | 2001-04-04 | Hall-effect element with integrated offset control and method for operating hall-effect element to reduce null offset |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003532279A true JP2003532279A (ja) | 2003-10-28 |
Family
ID=24162811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001571905A Withdrawn JP2003532279A (ja) | 2000-04-04 | 2001-04-04 | 統合されたオフセット制御を有するホール効果素子、およびゼロ・オフセットを低減するようにホール効果素子を動作する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6492697B1 (ja) |
EP (1) | EP1269552B1 (ja) |
JP (1) | JP2003532279A (ja) |
AT (1) | ATE401671T1 (ja) |
CA (1) | CA2405149A1 (ja) |
DE (1) | DE60134839D1 (ja) |
WO (1) | WO2001074139A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007502965A (ja) * | 2003-08-15 | 2007-02-15 | システマティック デザイン ホールディング ベー.フェー. | ホールセンサーを使用することによって磁場を測定するための方法および装置 |
JP2012199524A (ja) * | 2011-03-07 | 2012-10-18 | Sumitomo Chemical Co Ltd | 半導体基板、半導体装置および半導体基板の製造方法 |
WO2017051829A1 (ja) * | 2015-09-24 | 2017-03-30 | 旭化成エレクトロニクス株式会社 | ホール素子及びホールセンサ、レンズモジュール |
JP2017076749A (ja) * | 2015-10-16 | 2017-04-20 | 旭化成エレクトロニクス株式会社 | ホール素子及びホールセンサ、レンズモジュール |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004025742A1 (de) * | 2002-09-10 | 2004-03-25 | Sentron Ag | Magnetfeldsensor mit einem hallelement |
JP2004207477A (ja) * | 2002-12-25 | 2004-07-22 | Sanken Electric Co Ltd | ホール素子を有する半導体装置 |
US7015557B2 (en) * | 2004-04-16 | 2006-03-21 | Honeywell International Inc. | Hall element with segmented field plate |
US7002229B2 (en) * | 2004-06-16 | 2006-02-21 | Honeywell International Inc. | Self aligned Hall with field plate |
US7019517B2 (en) * | 2004-07-20 | 2006-03-28 | Honeywell International Inc. | Offset magnet rotary position sensor |
JP4039436B2 (ja) * | 2004-08-06 | 2008-01-30 | 株式会社デンソー | 回転角検出装置 |
US7019607B2 (en) * | 2004-08-09 | 2006-03-28 | Honeywell International Inc. | Precision non-contact digital switch |
US7173412B2 (en) * | 2004-11-30 | 2007-02-06 | Honeywell International Inc. | Quadrature sensor systems and methods |
US8240230B2 (en) | 2005-01-18 | 2012-08-14 | Kongsberg Automotive Holding Asa, Inc. | Pedal sensor and method |
US7205622B2 (en) * | 2005-01-20 | 2007-04-17 | Honeywell International Inc. | Vertical hall effect device |
US7271584B2 (en) * | 2005-07-09 | 2007-09-18 | Honeywell International Inc. | Magnetic sensing apparatus |
US7687882B2 (en) | 2006-04-14 | 2010-03-30 | Allegro Microsystems, Inc. | Methods and apparatus for integrated circuit having multiple dies with at least one on chip capacitor |
US7573112B2 (en) | 2006-04-14 | 2009-08-11 | Allegro Microsystems, Inc. | Methods and apparatus for sensor having capacitor on chip |
US7382120B2 (en) * | 2006-04-26 | 2008-06-03 | Honeywell International Inc. | Rotary position sensor with rectangular magnet and hall sensors placed in association with the surface of the magnet |
US7389685B2 (en) * | 2006-06-13 | 2008-06-24 | Honeywell International Inc. | Downhole pressure transmitter |
US20080013298A1 (en) | 2006-07-14 | 2008-01-17 | Nirmal Sharma | Methods and apparatus for passive attachment of components for integrated circuits |
GB0723973D0 (en) * | 2007-12-07 | 2008-01-16 | Melexis Nv | Hall sensor array |
US9823090B2 (en) | 2014-10-31 | 2017-11-21 | Allegro Microsystems, Llc | Magnetic field sensor for sensing a movement of a target object |
US7772661B2 (en) * | 2008-07-23 | 2010-08-10 | Honeywell International Inc. | Hall-effect magnetic sensors with improved magnetic responsivity and methods for manufacturing the same |
US8624588B2 (en) | 2008-07-31 | 2014-01-07 | Allegro Microsystems, Llc | Apparatus and method for providing an output signal indicative of a speed of rotation and a direction of rotation as a ferromagnetic object |
US8629539B2 (en) | 2012-01-16 | 2014-01-14 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
US9666788B2 (en) | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
US9817078B2 (en) | 2012-05-10 | 2017-11-14 | Allegro Microsystems Llc | Methods and apparatus for magnetic sensor having integrated coil |
US9484525B2 (en) * | 2012-05-15 | 2016-11-01 | Infineon Technologies Ag | Hall effect device |
US8754640B2 (en) | 2012-06-18 | 2014-06-17 | Allegro Microsystems, Llc | Magnetic field sensors and related techniques that can provide self-test information in a formatted output signal |
US9411025B2 (en) | 2013-04-26 | 2016-08-09 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame and a magnet |
KR102019514B1 (ko) * | 2013-06-28 | 2019-11-15 | 매그나칩 반도체 유한회사 | 반도체 기반의 홀 센서 |
US10145908B2 (en) | 2013-07-19 | 2018-12-04 | Allegro Microsystems, Llc | Method and apparatus for magnetic sensor producing a changing magnetic field |
US9810519B2 (en) | 2013-07-19 | 2017-11-07 | Allegro Microsystems, Llc | Arrangements for magnetic field sensors that act as tooth detectors |
US10495699B2 (en) | 2013-07-19 | 2019-12-03 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having an integrated coil or magnet to detect a non-ferromagnetic target |
US9720054B2 (en) | 2014-10-31 | 2017-08-01 | Allegro Microsystems, Llc | Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element |
US10712403B2 (en) | 2014-10-31 | 2020-07-14 | Allegro Microsystems, Llc | Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element |
US9719806B2 (en) | 2014-10-31 | 2017-08-01 | Allegro Microsystems, Llc | Magnetic field sensor for sensing a movement of a ferromagnetic target object |
US9823092B2 (en) | 2014-10-31 | 2017-11-21 | Allegro Microsystems, Llc | Magnetic field sensor providing a movement detector |
US10411498B2 (en) | 2015-10-21 | 2019-09-10 | Allegro Microsystems, Llc | Apparatus and methods for extending sensor integrated circuit operation through a power disturbance |
US10495700B2 (en) | 2016-01-29 | 2019-12-03 | Allegro Microsystems, Llc | Method and system for providing information about a target object in a formatted output signal |
US10495485B2 (en) | 2016-05-17 | 2019-12-03 | Allegro Microsystems, Llc | Magnetic field sensors and output signal formats for a magnetic field sensor |
US10041810B2 (en) | 2016-06-08 | 2018-08-07 | Allegro Microsystems, Llc | Arrangements for magnetic field sensors that act as movement detectors |
US10012518B2 (en) | 2016-06-08 | 2018-07-03 | Allegro Microsystems, Llc | Magnetic field sensor for sensing a proximity of an object |
US10260905B2 (en) | 2016-06-08 | 2019-04-16 | Allegro Microsystems, Llc | Arrangements for magnetic field sensors to cancel offset variations |
US11029372B2 (en) * | 2016-11-18 | 2021-06-08 | Asahi Kasei Microdevices Corporation | Hall element for mitigating current concentration and fabrication method thereof |
JP7015087B2 (ja) * | 2017-03-23 | 2022-02-02 | 旭化成エレクトロニクス株式会社 | ホール素子 |
US10641842B2 (en) | 2017-05-26 | 2020-05-05 | Allegro Microsystems, Llc | Targets for coil actuated position sensors |
US10837943B2 (en) | 2017-05-26 | 2020-11-17 | Allegro Microsystems, Llc | Magnetic field sensor with error calculation |
US10310028B2 (en) | 2017-05-26 | 2019-06-04 | Allegro Microsystems, Llc | Coil actuated pressure sensor |
US11428755B2 (en) | 2017-05-26 | 2022-08-30 | Allegro Microsystems, Llc | Coil actuated sensor with sensitivity detection |
US10324141B2 (en) | 2017-05-26 | 2019-06-18 | Allegro Microsystems, Llc | Packages for coil actuated position sensors |
US10996289B2 (en) | 2017-05-26 | 2021-05-04 | Allegro Microsystems, Llc | Coil actuated position sensor with reflected magnetic field |
US10866117B2 (en) | 2018-03-01 | 2020-12-15 | Allegro Microsystems, Llc | Magnetic field influence during rotation movement of magnetic target |
US10978897B2 (en) | 2018-04-02 | 2021-04-13 | Allegro Microsystems, Llc | Systems and methods for suppressing undesirable voltage supply artifacts |
US10656170B2 (en) | 2018-05-17 | 2020-05-19 | Allegro Microsystems, Llc | Magnetic field sensors and output signal formats for a magnetic field sensor |
US11255700B2 (en) | 2018-08-06 | 2022-02-22 | Allegro Microsystems, Llc | Magnetic field sensor |
US10823586B2 (en) | 2018-12-26 | 2020-11-03 | Allegro Microsystems, Llc | Magnetic field sensor having unequally spaced magnetic field sensing elements |
US11061084B2 (en) | 2019-03-07 | 2021-07-13 | Allegro Microsystems, Llc | Coil actuated pressure sensor and deflectable substrate |
US11588101B2 (en) * | 2019-03-30 | 2023-02-21 | Texas Instruments Incorporated | Hall sensor with performance control |
US10955306B2 (en) | 2019-04-22 | 2021-03-23 | Allegro Microsystems, Llc | Coil actuated pressure sensor and deformable substrate |
US10991644B2 (en) | 2019-08-22 | 2021-04-27 | Allegro Microsystems, Llc | Integrated circuit package having a low profile |
US11280637B2 (en) | 2019-11-14 | 2022-03-22 | Allegro Microsystems, Llc | High performance magnetic angle sensor |
US11237020B2 (en) | 2019-11-14 | 2022-02-01 | Allegro Microsystems, Llc | Magnetic field sensor having two rows of magnetic field sensing elements for measuring an angle of rotation of a magnet |
US11372061B2 (en) | 2020-03-13 | 2022-06-28 | Globalfoundries Singapore Pte. Ltd. | Hall effect sensor devices and methods of forming hall effect sensor devices |
US11262422B2 (en) | 2020-05-08 | 2022-03-01 | Allegro Microsystems, Llc | Stray-field-immune coil-activated position sensor |
US11493361B2 (en) | 2021-02-26 | 2022-11-08 | Allegro Microsystems, Llc | Stray field immune coil-activated sensor |
US11578997B1 (en) | 2021-08-24 | 2023-02-14 | Allegro Microsystems, Llc | Angle sensor using eddy currents |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3825777A (en) * | 1973-02-14 | 1974-07-23 | Ibm | Hall cell with offset voltage control |
US4660065A (en) * | 1983-06-10 | 1987-04-21 | Texas Instruments Incorporated | Hall effect device with surface potential shielding layer |
CH668146A5 (de) | 1985-05-22 | 1988-11-30 | Landis & Gyr Ag | Einrichtung mit einem hallelement in integrierter halbleitertechnologie. |
JPS6385487A (ja) * | 1986-09-30 | 1988-04-15 | Toshiba Corp | 放射線検出器 |
JPH01162386A (ja) * | 1987-12-18 | 1989-06-26 | Matsushita Electron Corp | ホール素子 |
JP3602611B2 (ja) | 1995-03-30 | 2004-12-15 | 株式会社東芝 | 横型ホール素子 |
JPH10270773A (ja) | 1997-03-26 | 1998-10-09 | Toshiba Corp | ホール素子 |
JP3592499B2 (ja) | 1997-09-09 | 2004-11-24 | 株式会社東芝 | ホール素子 |
-
2000
- 2000-04-04 US US09/542,213 patent/US6492697B1/en not_active Expired - Lifetime
-
2001
- 2001-04-04 CA CA002405149A patent/CA2405149A1/en not_active Abandoned
- 2001-04-04 WO PCT/US2001/010951 patent/WO2001074139A2/en active Application Filing
- 2001-04-04 JP JP2001571905A patent/JP2003532279A/ja not_active Withdrawn
- 2001-04-04 EP EP01924664A patent/EP1269552B1/en not_active Expired - Lifetime
- 2001-04-04 DE DE60134839T patent/DE60134839D1/de not_active Expired - Lifetime
- 2001-04-04 AT AT01924664T patent/ATE401671T1/de not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007502965A (ja) * | 2003-08-15 | 2007-02-15 | システマティック デザイン ホールディング ベー.フェー. | ホールセンサーを使用することによって磁場を測定するための方法および装置 |
JP4785743B2 (ja) * | 2003-08-15 | 2011-10-05 | システマティック デザイン ホールディング ベー.フェー. | ホールセンサーを使用することによって磁場を測定するための方法および装置 |
JP2012199524A (ja) * | 2011-03-07 | 2012-10-18 | Sumitomo Chemical Co Ltd | 半導体基板、半導体装置および半導体基板の製造方法 |
WO2017051829A1 (ja) * | 2015-09-24 | 2017-03-30 | 旭化成エレクトロニクス株式会社 | ホール素子及びホールセンサ、レンズモジュール |
JPWO2017051829A1 (ja) * | 2015-09-24 | 2018-05-24 | 旭化成エレクトロニクス株式会社 | ホール素子及びホールセンサ、レンズモジュール |
JP2017076749A (ja) * | 2015-10-16 | 2017-04-20 | 旭化成エレクトロニクス株式会社 | ホール素子及びホールセンサ、レンズモジュール |
Also Published As
Publication number | Publication date |
---|---|
US6492697B1 (en) | 2002-12-10 |
EP1269552A2 (en) | 2003-01-02 |
ATE401671T1 (de) | 2008-08-15 |
WO2001074139A2 (en) | 2001-10-11 |
DE60134839D1 (de) | 2008-08-28 |
CA2405149A1 (en) | 2001-10-11 |
WO2001074139A3 (en) | 2002-09-26 |
EP1269552B1 (en) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003532279A (ja) | 統合されたオフセット制御を有するホール効果素子、およびゼロ・オフセットを低減するようにホール効果素子を動作する方法 | |
KR940001298B1 (ko) | 집적회로에 집적가능한 홀소자를 구비한 장치 | |
US7626377B2 (en) | Hall-effect device with merged and/or non-merged complementary structure | |
US7772661B2 (en) | Hall-effect magnetic sensors with improved magnetic responsivity and methods for manufacturing the same | |
US5159427A (en) | Semiconductor substrate structure for use in power ic device | |
JP2003508934A (ja) | オフセット補償された磁界測定用ホールセンサアレー | |
TW201216537A (en) | Hall sensor | |
TW201216538A (en) | Hall sensor | |
US20020003274A1 (en) | Piezoresistive sensor with epi-pocket isolation | |
JPH02280621A (ja) | トランジスタ回路 | |
US4660065A (en) | Hall effect device with surface potential shielding layer | |
JPH05259463A (ja) | パワー半導体デバイス用温度センサとその製法 | |
US4686557A (en) | Semiconductor element and method for producing the same | |
CA1220874A (en) | Integrated circuit with stress isolated hall element | |
US3994010A (en) | Hall effect elements | |
JPS62260376A (ja) | 集積回路チツプ | |
GB2092825A (en) | Variable capacitor | |
JP3471986B2 (ja) | ホール素子及びそれを用いた電力量計 | |
CA2470792A1 (en) | Sensor formed on silicon on insulator structure and having reduced power up drift | |
JPH10270773A (ja) | ホール素子 | |
US4223335A (en) | Semiconductor device body having identical isolated composite resistor regions | |
JPH0396267A (ja) | 半導体集積回路装置 | |
US20210286025A1 (en) | Hall effect sensor devices and methods of forming hall effect sensor devices | |
JPH01268049A (ja) | 拡散抵抗素子 | |
JPS62234363A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081029 |