JP2003532168A - プログラムの容易な自動テスト機器 - Google Patents

プログラムの容易な自動テスト機器

Info

Publication number
JP2003532168A
JP2003532168A JP2001530604A JP2001530604A JP2003532168A JP 2003532168 A JP2003532168 A JP 2003532168A JP 2001530604 A JP2001530604 A JP 2001530604A JP 2001530604 A JP2001530604 A JP 2001530604A JP 2003532168 A JP2003532168 A JP 2003532168A
Authority
JP
Japan
Prior art keywords
test
procedure
instructions
processor
test procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001530604A
Other languages
English (en)
Other versions
JP4454198B2 (ja
Inventor
キトロス，アンドリュー・ダブリュー
ライアン，アラン・エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23652308&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2003532168(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of JP2003532168A publication Critical patent/JP2003532168A/ja
Application granted granted Critical
Publication of JP4454198B2 publication Critical patent/JP4454198B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Abstract

(57)【要約】 本発明は、自動テスト機器（ＡＴＥ）を使用して装置をテストするテスト手順を提供する技術を対象とする。ＡＴＥシステムは、テストアプリケーションが格納されたメモリと、装置に接続するテストインタフェースと、メモリおよびテストインタフェースに結合されるプロセッサと、を備える。プロセッサは、テストアプリケーションに従って動作して、（ｉ）装置テストタスクを定義するテスト手順に基づいて一連の命令を提供し、（ｉｉ）装置をテストするために、提供された一連の命令に基づいてテストインタフェースを制御するように構成される。テスト手順は、複数のテスト要素を含む。各テスト要素は、プロセッサに装置テストタスクの特定のテスト動作を実行するように指示する命令およびプログラマブル入力変数を定義する。ＡＴＥシステムのユーザは、テスト手順を作成する場合、初めからコードを書いたり、予め書き込まれたテンプレートのコードを変更するのではなく、テスト要素を組み合わせる。したがって、ユーザは、プログラミング言語または下位レベルのＡＴＥコンポーネント詳細についての知識を保有する必要がない。

Description

【発明の詳細な説明】
【０００１】発明の分野 本発明は、概括的には自動テスト機器に関し、特にかかる機器を制御する技術
に関する。発明の背景 一般に、自動テスト機器（ＡＴＥ：automatic test equipment）は、自動的に
デバイス（または完全なシステム）をテストするための機器である。ＡＴＥシス
テムによっては、集積回路（ＩＣ）または回路基板等の電子回路をテストするも
のがある。典型的なＡＴＥシステムがかかる装置（一般に試験中の装置またはＤ
ＵＴと呼ぶ）をテストする場合、ＡＴＥシステムは、刺激（たとえば、電気信号
）を装置に与えて、装置の応答（たとえば、電流および電圧）をチェックする。
通常、テストの最終結果は、装置が首尾良く特定の予想される応答を予め確立さ
れた許容差内で提供する場合には「合格」、または装置が予想される応答を予め
確立された許容差内で提供しない場合には「不合格」である。より高度なＡＴＥ
システムは、不合格の装置を評価して、不合格の１つまたは複数の原因を潜在的
に決定することが可能である。
【０００２】 ＡＴＥシステムは、ＡＴＥシステムの動作を指示するコンピュータを備えるこ
とが一般的である。通常、コンピュータは、１つまたは複数の専用ソフトウェア
プログラムを実行して、（ｉ）テスト開発環境、および（ｉｉ）装置試験環境を
提供する。テスト開発環境では、通常、ユーザがテストプログラムを作成する、
すなわち、ＡＴＥシステムの各種部分を制御する１つまたは複数のファイルをソ
フトウェアベースでの構築を行う。装置試験環境では、通常、ユーザは試験用の
１つまたは複数の装置を有するＡＴＥシステムを提供し、テストプログラムに従
って各装置をテストするようＡＴＥシステムに指示する。ユーザは、単に追加の
装置をＡＴＥシステムに提供し、テストプログラムに従って追加の装置をテスト
するようＡＴＥシステムに指示することにより、追加の装置をテストすることが
できる。したがって、ＡＴＥシステムでは、ユーザが、テストプログラムに基づ
き一貫して、かつ自動的に多くの装置をテストすることが可能である。
【０００３】 一般に、ＡＴＥシステムのテスト開発環境を使用してテストプログラムを作成
するには、コードべースのアプローチおよびテンプレートベースのアプローチと
いう２つの従来のアプローチがある。コードベースのアプローチでは、ユーザが
、拡張およびライブラリを用いて、プログラミング言語（たとえば、ＣまたはＣ
＋＋プログラミング言語）でコードを書く。一般に、コードは、電圧源、電流源
、測定装置、およびデータ記憶資源等、ＡＴＥシステム内の各種コンポーネント
の下位レベルの動作を制御する。さらに、複数の装置を並列にテストすべき場合
には、通常、追加の装置のテストに必要な追加のＡＴＥシステムコンポーネント
を制御するために、特定のコードを追加しなければならず、プログラムの複雑性
が大幅に増大する。したがって、コードベースのアプローチでは一般に、ユーザ
がプログラミング言語およびＡＴＥシステムの各種コンポーネントについて幅広
い知識を保有する必要がある。通常、開発されるコードは数千行の長さであり、
正式な装置テストを開始することができるようになるまでに、テストおよびデバ
ッグに相当な時間および努力がしばしば必要である。
【０００４】 コードベースのアプローチは、ユーザがＡＴＥシステムの資源を最大限に利用
可能であることから、強力かつ柔軟である。ユーザは、本質的に、コードを書く
ことによってテストプログラムを初めから開発するため、ＡＴＥシステムを完全
に利用するようにテストプログラムをカスタマイズし調整することができる。た
とえば、ユーザは、特定の最適化をテストプログラムに含めて、達成可能な限り
最速のテスト時間を提供し、したがってＡＴＥシステムの処理能力を最大化する
様式でＡＴＥシステムを動作することができる。さらに、ユーザは、業界のテス
ト方法や標準に縛られない。むしろ、ユーザは、ある点に関しては業界の規範よ
りも優れたものでありうる、ユーザ特定のテスト方法および標準を確立し実施す
る能力を有する。さらに、ユーザは、ＡＴＥシステムの能力に適した多くの異な
るタイプの装置をテストすることが可能である。これは、アナログ信号およびデ
ジタル信号の双方を利用し、装置が、刺激信号を受け入れて応答信号を提供する
準備ができる前に、装置特定の構成が通常求められる混合信号装置のテストに対
して特に重要である。
【０００５】 コードベースのアプローチとは対照的に、テンプレートベースのアプローチは
、ユーザに対する負担がより少ない。テンプレートベースのアプローチでは、Ａ
ＴＥシステム製造業者が、ユーザにテストプログラムテンプレートの選択を供給
する。各テンプレートは、通常、ＡＴＥ製造業者によって予め定められたコード
を含むため、ユーザが初めからコードを書く必要性を軽減する。さらに、かかる
テンプレートは一般に、ある程度カスタマイズ可能である。たとえば、特定のテ
ストプログラムテンプレートでは、ユーザが、装置テスト時にＡＴＥシステムに
よって実行される特定のアクションを制御する特定の動作パラメータを入力する
ことができる。また、テストプログラムテンプレートは、カスタマイズされた動
作パラメータを複数の装置に並列に与え、複数の装置から並列に測定を行うこと
も典型的である。より幅広い変更には通常、ＡＴＥがこの基礎をなすコードをユ
ーザに対してアクセス可能にする場合、ユーザが予め書き込まれたコードを調べ
編集する必要がある。したがって、テンプレートベースのアプローチでは、ユー
ザのタスクは、意図する特定のテストに適切なテンプレートを選択し、意図する
テストを適宜実行するようにＡＴＥシステムに指示するために、適した動作パラ
メータを選択されたテンプレートに提供することである。
【０００６】 一般に、ユーザの観点から、テンプレートベースのアプローチは、コードベー
スのアプローチよりも比較的使用しやすい。テンプレートベースのアプローチで
は、ユーザが、予め定められたテストプログラムを利用するため、初めからコー
ドを書く必要性が回避される。したがって、プログラミング言語またはＡＴＥシ
ステムの下位レベルの詳細について幅広い知識がユーザに求められない。むしろ
、ユーザは、単に予め定められたテンプレートを選択し、特定の動作パラメータ
を選択されたテンプレートにセットして、ＡＴＥシステムの動作をカスタマイズ
するだけである。そのように、ユーザは、本質的にテストプログラム開発者では
なくむしろＡＴＥ操作者の役割を果たす。発明の概要 不都合なことに、テストプログラムを作成するコードベースアプローチおよび
テンプレートベースアプローチは、特定の欠点を有する。特に、ユーザが初めか
らテストプログラムを書くコードベースアプローチでは、ユーザがプログラミン
グ言語およびＡＴＥシステムの各種コンポーネントの下位レベルの詳細について
幅広い知識を保有する必要がある。かかる知識なしでは、ユーザは、装置をテス
トするためにＡＴＥシステムの各種部分を適宜動作するテストプログラムを作成
することができない。さらに、かかる知識があっても、テストプログラムを作成
するタスクは複雑かつ間違い易い。通常、ユーザは、テストプログラムが装置テ
ストでの正規の使用に対する準備が整うようになるまでに、相当量の時間をテス
トプログラムの開発およびデバッグに費やすことになる。
【０００７】 ユーザが、ＡＴＥ製造業者によって提供される予め定められたテストプログラ
ムテンプレートを利用するテンプレートベースのアプローチも同様に、特定の欠
点を有する。第１に、ユーザは、ＡＴＥ製造業者が予め考えたテストプログラム
テンプレートから選択することしかできないため、このアプローチには比較的柔
軟性がない。かかるテンプレートは、混合信号装置等の複雑な装置特定構成要件
を有する装置のテストに必要な程度に、カスタマイズすることができないことが
多い。
【０００８】 第２に、ＡＴＥユーザによっては、ＡＴＥ製造業者によって提供されるものに
頼るのではなく、むしろ各自ユーザ特有の方法および標準を確立し実施する方を
望む場合がある。状況によっては、このようなテンプレートは通常、動作パラメ
ータ変更のみを許容するため、かかるユーザが、予め定められたテンプレートを
変更することで各自の方法および標準を実施することは困難であるか、または不
可能である。より幅広い変更には、通常、基本をなすテンプレート命令を検索し
編集することにより、より下位のレベルで作業すると共に、望ましくない変更が
行われていないことを確認する必要がある。かかるコードの変更およびデバッグ
は、時としては、初めからコードを書くよりも困難なタスクである可能性がある
。
【０００９】 第３に、ＡＴＥ製造業者は各自のテンプレートの柔軟性およびカスタマイズ可
能性を増大しようとするため、テンプレートは、ユーザの観点からより複雑にな
る傾向がある。状況によっては、予め定められたテンプレートに熟練してから、
そのテンプレートを変更することによってテストプログラムを作成することは、
初めからテストプログラムをただ書くよりも、ＡＴＥユーザに対して大きな負担
でありうる。特に、ユーザは、プログラミング言語およびＡＴＥシステムのコン
ポーネントについていくらかの知識をすでに保有している場合がある。かかるユ
ーザは、ここでは、製造業者のテストプログラムテンプレートの詳細をさらに学
習してから、それをどのように変更するかを決定する必要があるという負担がか
かる。
【００１０】 テストプログラムテンプレートを複雑にしすぎることを回避するために、ＡＴ
Ｅ製造業者は、テストプログラムテンプレートのより広い選択を提供しようとす
ることができる。不都合なことに、これはＡＴＥ製造業者に対して極端に負担に
なり、製造業者が、テストプログラムテンプレートに伴うＡＴＥシステムユーザ
のあらゆるニーズを予期してそれを満足させることは、不可能なことが多い。た
とえば、ＡＴＥ製造業者が、多数の異なる信号の組み合わせにより、考えられる
あらゆる混合信号テスト装置（アナログ信号およびデジタル信号の双方を含む装
置テスト）について別個のテンプレートを提供することは、非現実的である。製
造業者は、かかる業務を適時に完了することができない可能性が高い。さらに、
ＡＴＥシステムユーザは、テストプログラムテンプレートの選択に窮する可能性
が高く、おそらく、特定の状況に最も適したテストプログラムテンプレートを選
ぶことができない。それにもかかわらず、ＡＴＥ製造業者が、所望の装置テスト
（たとえば、試験中の意図する装置の正しい数のアナログ信号およびデジタル信
号を処理可能なもの）に適切なテンプレートを提供しない場合、ＡＴＥユーザは
、適切性がより低いテンプレートを変更しない限り、有効に装置をテストするこ
とが不可能となる可能性が高い。かかる変更には、幅広いコードの変更が必要な
ことが多い。
【００１１】 テストプログラムを作成する上記従来のコードベースアプローチおよびテンプ
レートベースアプローチとは対照的に、本発明は、複数のテスト要素からテスト
手順を提供する技術を対象とする。各テスト要素は、特定のテスト動作について
の命令およびプログラマブル（プログラム可能）入力変数を定義する。好ましく
は、各テスト要素は、ＡＴＥシステムの機器または性能の一つの基本機能を具現
する。テスト手順は、装置テストタスクを定義し、テストプログラムとして動作
することも、また他のテスト手順（または同じテスト手順の１つもしくは複数の
インスタンス）と組み合わせて、より大きなテストプログラムを形成することも
できる。したがって、従来のコードベースアプローチのように、テストプログラ
ムコードを初めから書く必要がない。さらに、テスト要素からテスト手順を提供
することにより一般に、テスト要素によって定義される個々のテスト動作をカス
タマイズ式に組み合わせて、ＡＴＥユーザの特定のニーズに合わせるため、予め
定められたテストプログラムテンプレートを変更するよりも高い柔軟性を提供す
る。
【００１２】 一構成では、ＡＴＥユーザは、テスト要素データベースから複数のテスト要素
を組み合わせて、装置テストタスクを定義するテスト手順を形成する。各テスト
要素は、プロセッサに装置テストタスクのうちの特定のテスト動作を実行するよ
う指示する命令およびプログラマブル入力変数を定義する。ＡＴＥユーザは、テ
スト手順を形成する各テスト要素のプログラム入力変数の少なくとも一部を初期
値にセットする。さらに、ＡＴＥユーザは、テスト手順を形成するテスト要素の
動作順を示す。さらに、ＡＴＥユーザは、テスト手順をメモリ内に記憶する。し
たがって、ＡＴＥユーザは、ＩＣまたは回路基板等の特定のデバイスのテストに
適したカスタマイズされたテストプログラムを作成することができる。さらに、
ＡＴＥユーザには初めからコードを書く負担がなく、コードベースのアプローチ
で必要なように、プログラミング言語またはＡＴＥコンポーネントの下位レベル
の詳細について幅広い知識を保有する必要がない。
【００１３】 さらに、ＡＴＥユーザは、テスト手順を別のテスト手順内にネストする性能を
有する。かかるネスト機能は、ＡＴＥユーザがモジュール化を通してテストプロ
グラムをより良好に編成できるようにする。さらに、ＡＴＥユーザは、特定のテ
スト手順をテスト手順が当初作成された装置と同様の他のタイプの装置で再び使
用可能になる。
【００１４】 好ましくは、テスト要素データベースは、アナログ信号テスト動作を実行する
ようにプロセッサに指示する命令を定義するアナログ信号テスト要素、デジタル
信号テスト動作を実行するようにプロセッサに指示する命令を定義するデジタル
信号テスト要素、および刺激信号および応答信号を送受信するようにＤＵＴを構
成する命令を定義する他のテスト要素を含む。これらアナログ信号テスト要素、
デジタル信号テスト要素、およびＤＵＴ構成テスト要素を組み合わせて混合信号
テスト手順またはテストプログラムにするタスクは、多くの点に関して、従来の
テンプレートベースアプローチにおいて、混合信号装置を有効にテストするため
に時に必要なように、特定の信号セットおよびＤＵＴ構成要件を処理するように
設計された混合信号テンプレートを変換しようとするよりも容易である。
【００１５】 ＡＴＥユーザがテスト要素からテスト手順を作成した後、ＡＴＥシステムは、
そのテスト手順を用いて装置をテストすることができる。特に、ユーザが正式な
装置のテストを開始すると、ユーザは、コマンドをＡＴＥシステムの入出力（Ｉ
／Ｏ）装置に入力して、テストを開始する。これに応答して、ＡＴＥシステムの
プロセッサは、メモリからテスト手順を取得し、テスト手順に基づいて一連の命
令を提供する。これに応答して、プロセッサは、装置をテストするために、提供
された一連の命令に基づいて、テスト中の装置に接続される（たとえば、電気的
にまたは機械的に）テストインタフェースを制御する。
【００１６】 好ましくは、ＡＴＥシステムは、Ｉ／Ｏ装置を通してグラフィカルユーザイン
タフェース（ＧＵＩ）を提供する。ユーザは、ＧＵＩを操作して、テスト要素デ
ータベースのテスト要素からテスト手順を作成する。特に、ユーザは、好ましく
は、各テスト要素に対応するグラフィカルアイコンを選択し、ＧＵＩの編集ウィ
ンドウ中のアイコンを構成して、テスト要素の動作順序を提供する。さらに、ユ
ーザは、テスト要素によって定義される動作に応じて様々なダイアログボックス
を使用して、テスト要素のプログラマブル入力変数を初期値にセットする。テス
ト要素を定義するテスト動作についての基本となる命令は、ユーザが単にアイコ
ンを操作して、パラメータ値を入力することができるように、ＡＴＥ製造業者に
より予め定められていることが好ましい。したがって、ユーザは、テストプログ
ラム（またはテスト手順）を初めから作成するが、初めからコードラインを書か
ないことから、プログラミング言語またはＡＴＥコンポーネントの下位レベルの
詳細についての幅広い知識を必要としないため、コードベースアプローチの効果
および柔軟性を有する。
【００１７】 テスト手順のテスト要素は、好ましくは、テスト手順のうちの１つのテスト要
素から得られる情報を別のテスト要素が使用可能なように構成されることを理解
すべきである。すなわち、ＡＴＥシステムが装置テスト中にテスト手順に従って
動作する場合、あるテスト要素からのテスト動作結果が、他のテスト要素によっ
て使用される。たとえば、１つのテスト要素は、テスト中の装置から測定値をと
るようにＡＴＥに指示することができる。後続するテスト要素は、このような測
定値を処理して、装置が適宜動作するかどうかを決定することが可能である。
【００１８】 また、プロセッサは、好ましくは、複数の装置それぞれに関連する複数の処理
ユニットを含むことを理解するであろう。この構成では、テストインタフェース
の制御は、提供された一連の命令に基づいて複数の各処理ユニットそれぞれを動
作させて、複数の各装置それぞれを並列にテストすることを含む。この構成では
、プロセッサ内の処理ユニットおよびその数を増大させることにより、ＡＴＥシ
ステムをスケーリングすることができる。好ましくは、テスト手順およびそのテ
スト要素は、異なる数の装置を並列にテストするためには、通常相当な変更が必
要な従来のコードベースのテストプログラムとは対照的に、テストインタフェー
スに提示されたものと同数の多くの装置を並列に自動的にテストすることをさら
に理解されたい。
【００１９】 本発明の別の構成は、上記テスト手順を実行するための命令が記憶されたコン
ピュータ読み取り可能媒体を含むコンピュータプログラム製品を対象とする。命
令は、データ処理装置によって処理されると、データ処理装置に、テスト手順が
（ｉ）装置テストタスクを定義し、（ｉｉ）複数のテスト要素を含むように、ユ
ーザコマンドに応答して、テスト要素データベースからのテスト要素を組み合わ
せてテスト手順を形成させる。命令はさらに、データ処理装置に、さらなるユー
ザコマンドに応答して、（ｉ）テスト手順を形成する各テスト要素のプログラマ
ブル入力変数の少なくとも一部を初期値にセットさせ、（ｉｉ）テスト手順を形
成するテスト要素の動作順序を示させ、（ｉｉｉ）テスト手順をメモリ内に記憶
させる。
【００２０】 本発明の別の構成は、装置をテストするための命令が記憶されたコンピュータ
読み取り可能媒体を含むコンピュータプログラム製品を対象とする。命令は、デ
ータ処理装置によって処理されると、データ処理装置に、装置テストタスクを定
義するテスト手順を取得させる。テスト手順は、プロセッサに装置テストタスク
の特定のテスト動作を実行するように指示する命令およびプログラマブル入力変
数を定義する複数のテスト要素を含む。命令はさらに、データ処理装置にテスト
手順に基づいて一連の命令を提供させ、装置をテストするために、提供された一
連の命令に基づいてテストインタフェースを制御させる。
【００２１】 本発明の上記特徴は、自動テストシステムおよびマサチューセッツ州ボストン
に所在のＴｅｒａｄｙｎｅ，Ｉｎｃ．によって製造されるもの等の他の関連装置
に採用することができる。好ましい実施形態の詳細な説明 本発明の上記および他の目的、特徴、および利点は、添付図面に示される本発
明の好ましい実施形態の以下のより具体的な説明から明らかになろう。それぞれ
の図面で、同じ参照符号は同じ構成要素を示す。それらの図面は必ずしも一定の
比率で拡大縮小したものではなく、本発明の原理を説明することに重点がおかれ
ている。
【００２２】 本発明は、自動テスト機器（ＡＴＥ）において使用するために複数のテスト要
素からテスト処理手順（手順）を提供する技術を対象とする。テスト手順は、デ
バイス（装置）テストタスクを定義し、各テスト要素は、装置テストタスクの特
定のテスト動作についての命令およびプログラマブル入力変数を定義する。各テ
スト要素は、好ましくは、ＡＴＥシステムの命令または性能のうちの一つの基本
機能を具現する。テスト手順は、ＡＴＥテストプログラムとして使用してもよく
、また他のテスト手順（または同じテスト手順のインスタンス）と組み合わせて
より大きなＡＴＥテストプログラムを形成してもよい。したがって、かかる技術
により、従来のコードベースアプローチのように初めからコードを書くことによ
って、または従来のテンプレートベースアプローチのようにテンプレートを変更
することによって、ＡＴＥテストプログラムを作成する必要性が軽減される。か
かる技術は、ＡＴＥシステムおよびマサチューセッツ州ボストンに所在のＴｅｒ
ａｄｙｎｅ，Ｉｎｃ．によって製造されるもの等の他の関連装置において採用す
ることができる。
【００２３】 図１は、本発明による使用に適したＡＴＥシステム２０を示す。ＡＴＥシステ
ム２０は、メモリ２２、入出力（Ｉ／Ｏ）装置２４、複数の処理ユニット２７を
有するプロセッサ２６、およびテストインタフェース２８を含む。図１の矢印３
０は、メモリ２２、Ｉ／Ｏ装置２４、プロセッサ２６、およびテストインタフェ
ース２８の間で交換される情報（すなわち信号）を表す。本発明による使用に適
し、図１のＡＴＥシステム２０と同様の別のＡＴＥシステムは、米国特許第５，
９１０，８９５号（Ｐｒｏｓｋａｕｅｒ他）に記載されており、その教示全体を
参照により本発明に援用する。
【００２４】 図１に示すように、メモリ２２は、とりわけ、オペレーティングシステム３２
、テストアプリケーション３４、テスト要素データベース３６、およびテストプ
ログラム３８を含む各種構成体を格納（記憶）する。テストプログラム３８は、
テスト手順４０−１、．．．、４０−Ｍ（集合的にテスト手順４０）を含む。各
テスト手順４０は、複数のテスト要素４２を含む。たとえば、手順４０−１は、
テスト要素４２−１、．．．、４２−Ｎを含む。
【００２５】 １つまたは複数の上記列挙したメモリ２２内の構造は、コンピュータプログラ
ムプロダクト（製品）４４（たとえば、１つまたは複数のディスクまたはテープ
）を通してメモリ２２に提供することができる。好ましくは、テストアプリケー
ション３４およびテスト要素データベース３６は、コンピュータプログラム製品
４４等を介してＡＴＥシステム２０の製造業者によってＡＴＥエンドユーザに提
供される。代替として、他の機構（たとえば、図示していないネットワークイン
タフェースを通してダウンロードされる）を介してこれら構造をメモリ２２に提
供しても、またＡＴＥシステム２０を動作させるＡＴＥユーザによって作成して
もよい。
【００２６】 ＡＴＥシステム２０は、オペレーティングシステム３２およびテストアプリケ
ーション３４（すなわち、オペレーティングシステム３２によって調整される１
つまたは複数のソフトウェアプログラム）に従って動作して、ユーザにテスト開
発環境および装置テスト環境を提供する。テストアプリケーション３４は、Ｉ／
Ｏ装置２４上のグラフィカルユーザインタフェース（ＧＵＩ）を提供し、ユーザ
が、（ｉ）テスト開発環境内で動作する場合にテストプログラム３８（たとえば
、１つまたは複数のテスト手順４０）を作成し、（ｉｉ）装置テスト環境内で動
作する場合にテストプログラム３８に従って装置４６−１、．．．、４６−Ｘ（
集合的に装置４６）をテストすることができるようにする。
【００２７】 上述したように、各テスト手順４０は、複数のテスト要素４２を含む。好まし
くは、各テスト要素４２は、すなわちＡＴＥシステム２０の製造業者によって提
供される命令および変数、モジュール化され、予め定められたグループ化された
ものである。まず、このようなグループは、テスト要素データベース３６に集中
して記憶される。
【００２８】 一構成では、ユーザは、複数のテスト要素４２からテスト手順４０を作成する
と、複数のテスト要素４２についての命令および変数の実際のグループをテスト
要素データベース３６からテスト手順４０を記憶するように指定されるメモリ２
２のあるロケーションにコピーする。この構成では、テスト手順４０は、各テス
ト要素４２が、特定の装置テストタスクを実行するようにＡＴＥシステム２０を
指示するために必要なすべての命令および変数を含むという点において、本質的
に自立型である。
【００２９】 別の構成では、ユーザは、複数のテスト要素からテスト手順４０を作成すると
、テスト要素リファレンスおよび変数値（図１に示されるテスト要素４２として
表される）をテスト手順４０に追加する。テスト要素リファレンスは、本質的に
、テスト要素データベース３６に中央的に記憶されたままのテスト要素命令およ
び変数に対するポインタである。この構成では、装置テスト時に、ＡＴＥシステ
ム２０が、テスト要素リファレンスに基づいてテスト要素４２についての命令お
よび変数を検索し、初期に提供される変数の値を変数の初期値として用いる。こ
の構成は、先に述べた自立型構成よりも少ない記憶空間を使用する。さらに、改
訂および改良が特定のテスト要素４２に対して行われると、すなわち変更が特定
のテスト要素４２の変数の命令に対して行われると、そのテスト４２を参照する
各テスト手順４０が自動的に変更にアクセス可能である。
【００３０】 自立型構成またはテスト要素リファレンス構成のいずれにおいても、各テスト
要素４２の命令および変数のグループは、両方の構成におけるいくつかの点で、
テスト要素データベース３６から検索されるため、テスト手順４０はテスト要素
４２を含むと考えられることを理解すべきである。自立型構成では、グループは
テスト手順作成時間で検索される。テスト要素リファレンス構成では、グループ
はデバイステスト時間で検索される。
【００３１】 本発明は、テストプログラムを作成する従来のコードベースアプローチおよび
テンプレートベースアプローチの欠点を克服することがさらに理解されるであろ
う。特に、コードベースアプローチのユーザは、テストプログラムを作成するた
めに初めからコードを書く必要がある。かかるコード書きは、本発明では不必要
である。むしろ、本発明のユーザは、テスト要素（すなわち、命令および変数の
予め定められたグループ）を組み合わせてテストプログラム３８を作成する。本
発明のユーザは、特定のテスト動作の実行に最も適したテスト要素４２を選択し
て、特定の装置テストタスクを実行するための特別な注文に従って製作されたテ
スト手順４０を形成するため、テストプログラム３８は、コードベースアプロー
チを用いて作成したテストプログラムとまさに同じ程度効果的であり、かつ柔軟
性を有することができる。さらに、複数のテスト手順４０を組み合わせて、装置
テストのための複数の装置テストタスクを実行することが可能である。
【００３２】 テンプレートベースアプローチのユーザは、効果的な装置テストのためにテン
プレートをカスタマイズするために、基本をなす予め定められたコードを編集す
る必要があることが多いことをさらに理解されたい。かかる業務は、ユーザがテ
ンプレートのプログラミング言語に精通していない場合困難なことが多い。かか
る変更は、本発明では不必要である。むしろ、本発明のユーザは、適したテスト
要素４２を組み合わせ（好ましくは、後で説明するように、ＧＵＩ上のグラフィ
カルアイコンを構成することにより）、変数値を提供して、テストプログラム３
８を作成することができる。これらテスト要素４２はそれぞれ、変更なしで異な
る数の装置を並列にテストすることが可能である。したがって、ユーザは、任意
の基本をなすコードに取り組む必要がない。
【００３３】 図２は、ユーザの観点からの、本発明のテストプログラム３８、従来のコード
ベースアプローチを使用して作成された典型的なテストプログラム５０、および
従来のテンプレートベースアプローチを使用して作成された典型的なテストプロ
グラム５２の一般的な比較を示す。図２に示すように、本発明のテストプログラ
ム３８は、一般に、テンプレートベースのテストプログラム５４よりも柔軟であ
る。特に、本発明のＡＴＥシステム２０を使用する場合、ユーザは、ＡＴＥシス
テムの性能に適切な多くの異なるタイプの装置をテストすることができる。ユー
ザは、テンプレートベースアプローチでのようにＡＴＥ製造業者によって提供さ
れる予め定められたテンプレート選択に限定されない。
【００３４】 さらに、本発明のテストプログラム３８を作成するユーザは、テスト要素デー
タベース３６からテスト要素４２を単に組み合わせるだけである。テストプログ
ラム３８の作成に、コード変更は必要ない。対照的に、テンプレートベースアプ
ローチでは、適したテンプレートがＡＴＥ製造業者によって提供されない場合、
効果的な装置テストのためにコード変更がしばしば必要である。不都合なことに
、ユーザは、他の関連するまたは隣接するテンプレート部分の動作を壊すことな
く、テンプレートの部分を見つけて再度書く必要があるため、幅広いコード変更
は一般に難しく、正規のテストを開始できるようになる前に、相当なテストおよ
びデバッグが必要である。
【００３５】 さらに、図２に示すように、ユーザの観点から、本発明のテストプログラム３
８は、一般に、コードベーステストプログラム５０よりも作成の複雑性が低い。
本発明のテストプログラム３８を作成するには、ユーザは、実際のコードよりも
上のレベルで作業し、テスト要素４２（命令および変数の予め定められたグルー
プ）を組み合わせ、初期値を提供して、テストプログラム３８のための１つのテ
スト手順４０または複数のテスト手順４０を形成する。プログラミング言語およ
びＡＴＥコンポーネントの下位レベルの詳細についての知識は、テストプログラ
ム３８の作成に必要ない。一方、コードベースアプローチでは、ユーザは、プロ
グラミング言語およびＡＴＥシステムの各種コンポーネントの下位レベルの詳細
についての知識を保有しなければならない。さらに、ユーザは、コードベースア
プローチを使用してテストプログラム５０を作成すると、一般に、テストプログ
ラム５０内のコード文のテストおよびデバッグにかなりの時間および努力を費や
さなければならない。
【００３６】 さらに、ユーザによって書かれたテストプログラムに対する任意の編成制御は
、自ら課した制御から生じるため、コードベースのテストプログラム５０は、本
発明のテストプログラム３８程良好に編成されない可能性が高い。すなわち、コ
ードベースのテストプログラム５０が、モジュール化される、良好に編成される
、またはデバッグしやすいという保証はない。他方、本発明のテストプログラム
３８は、テスト手順４０を形成するテスト要素４２およびテストプログラム３８
を形成する１つまたは複数のテスト手順４０の構成により自然にモジュール構造
をとる。さらに、テストプログラム３８が、テスト要素データベース３６内のテ
スト要素４２へのリファレンスを使用し、かつ改訂または改良が特定のテスト要
素４２に行われる場合、ＡＴＥシステム２０は、本発明のテストプログラム３８
、そのテスト要素４２を使用する他のあらゆるテストプログラム３８およびテス
ト手順４０にその変更を伝える。したがって、一般に、本発明のテストプログラ
ム３８は、ユーザの観点から、コードベーステストプログラム５０よりも複雑性
が低い。
【００３７】 図２を再び参照すると、ユーザの観点から、本発明のテストプログラム３８は
、概して、コードベースのテストプログラム５０よりも使用しやすい。本発明の
テストプログラム３８は、特定の装置テストにかかわらず、標準化インタフェー
ス（たとえば、ＧＵＩ）を利用する。さらに、一構成では、テストプログラム３
８は、共通の標準スプレッドシートプログラムから制御され、起動される。かか
る使用に適した１つのスプレッドシートプログラムは、ワシントン州レッドモン
ドに所在のマイクロソフト社によって製造されるＭｉｃｒｏｓｏｆｔ Ｅｘｃｅ
ｌである。ＡＴＥシステム２０のオペレータは、異なる装置テストごとに新しい
インタフェースを学習する必要がない。
【００３８】 他方、コードベースのテストプログラム５０は通常、特定の装置をテストする
ために排他的に手書きのため、独自のユーザインタフェースを使用する。したが
って、ＡＴＥテストオペレータは、新しいコードベースのテストプログラム５０
それぞれについて新しいインタフェースを学習しなければならない。したがって
、コードベースのテストプログラム５０は、概して、本発明のテストプログラム
３８よりも使いにくい。
【００３９】 次に、図３を参照して本発明のさらなる詳細を提供する。テストアプリケーシ
ョン３４は、とりわけ、グラフィカルユーザインタフェース（ＧＵＩ）６０、テ
ストプログラムビルダ６２、およびテストプログラムインタプリタ６４を含む多
数のコンポーネントを有する。テストプログラムインタプリタ６４は、とりわけ
、プログラムマネージャ６６およびランタイムデバッガ７２を含む。
【００４０】 以下のテストアプリケーションコンポーネントの詳細は、簡略化のために特定
の動作を実行するコンポーネントを説明しうるが、プロセッサ２６は実際に、こ
れら動作をコンポーネントの指示の下で実行することを理解されたい。すなわち
、各テストアプリケーションコンポーネントは、おそらく１つまたは複数の他の
部分のＡＴＥシステム２０と共にプロセッサ２６に、かかる動作を実行するよう
に指示する。
【００４１】 ＧＵＩ６０は、テストアプリケーション３４のフロントエンドとして動作する
（Ｉ／Ｏ装置２４を通して）。すなわち、ＧＵＩ６０は、ＡＴＥ２０のユーザに
コマンドおよびデータについてプロンプトし、コマンドおよびデータをテストプ
ログラムビルダ６２およびテストプログラムインタプリタ６４に提供する。さら
に、ＧＵＩ６０は、ユーザコマンドに対する応答およびデータをテストプログラ
ムビルダ６２およびテストプログラムインタプリタ６４から受信し、ユーザに対
して応答をフィードバックとしてＩ／Ｏ装置２４上に表示する。
【００４２】 テストプログラムビルダ６２は、テスト開発環境におけるテストプログラム３
８を構築する責任を担う。図３に示すように、テストプログラムビルダ６２は、
テスト要素データベース３６にアクセスして、テストプログラム３８を構築する
。特に、ＧＵＩ６０を通してユーザによって提供されるコマンドは、テストプロ
グラムビルダ６２に、テスト要素を組み合わせて構成し、１つまたは複数のテス
ト手順４０を作成するよう指示する。各テスト手順４０のインスタンスは、テス
トプログラム３８自体として動作することも、また他のテスト手順４０または同
じテスト手順４０のインスタンスと組み合わされて、より大きなテストプログラ
ム３８を形成することも可能である。
【００４３】 テストプログラムインタプリタ６４は、装置テスト環境においてテストプログ
ラム３８に基づいて装置をテストする責任を担う。特に、プログラムマネージャ
６６は、テストプログラム３８のテスト手順４０を形成するテスト要素のテスト
要素命令を解釈し、装置テストの実行に必要な下位レベルの動作を実行する。特
に、テストプログラムインタプリタ６４は、テスト要素パラメータを小さなテス
トアクションシーケンスに変形して、処理ユニット２７の動作を統合する。ユー
ザは、これら下位レベルの詳細を知らないままでいることができる。各種テスト
アプリケーションコンポーネントの動作についてのさらなる詳細を以下に説明す
る。
【００４４】 図４は、ＡＴＥシステム２０による使用に適したテスト開発環境のウィンドウ
８０を例として示す。ウィンドウ８０は、従来通りに動作して、特定のタスク（
たとえば、テスト手順の作成または記憶）を実行するために、ユーザがコマンド
を入力できるようにするメニュー８２およびツールバー８４を含む。
【００４５】 ウィンドウ８０は、多数のサブウィンドウをさらに有する。特に、ウィンドウ
８０は、現在のテスト手順４０の複数のテスト要素４２についての配置順序をグ
ラフィック的に（たとえば、トップダウンアイコンフォーマットで）表示するテ
スト手順エディタサブウィンドウ８６を含む。例では、現在のテスト手順４０は
、「Ｐａｔｔｅｒｎ」アイコンで示される「Ｐａｔｔｅｒｎ」テスト要素で始ま
り、その後に「ＰＰＭＵ」アイコンとして示される「ＰＰＭＵ」テスト要素が続
き、以下同様である。テスト要素順序は、テスト要素アイコンを追加、挿入、ま
たは削除することによって変更することができる。さらに、テスト要素順序は、
テスト要素アイコンを結び付ける矢印を変更して、フロー内でループまたは分岐
を提供することによって変更することができる。したがって、ユーザは、複雑で
条件付きの手順フローを構築して、複雑なテストタスクを達成することができる
。
【００４６】 ウィンドウ８０は、ユーザに特定のテスト要素４２に必要な値および／または
変数名を入力するようにプロンプトする入力値サブウィンドウ８８をさらに含む
。図４に例として示すように、「ＰＰＭＵ」テスト要素が、「ＰＰＭＵ」アイコ
ンの周りのボックス化アウトラインに示されるようにテスト手順エディタサブウ
ィンドウ８６において選択され、サブウィンドウ８８が、「ＰＰＭＵ」テスト要
素に必要な値を入力するようにユーザをプロンプトする。例としてのみ示すが、
ユーザは、「ＰＰＭＵ」テスト要素の「Ｍａｘ Ｅｘｐｅｃｔｅｄ Ｃｕｒｒｅ
ｎｔ（最大予想電流）」変数に対応する値「０．００００１」をフィールド９０
に入力している（たとえば、キーボードまたはマウスを介して）。
【００４７】 ウィンドウ８０は、テスト手順４０によって使用される変数およびそれらの属
性の概観をユーザに提供する変数表サブウィンドウ９２をさらに含む。ユーザは
、単に変数表サブウィンドウ９２のフィールドを選択し（たとえば、Ｉ／Ｏ装置
２２のマウスを使用して）、新しい属性値をそのフィールドに入力するだけで、
テスト手順４０によって使用される特定属性値を変更することができる。
【００４８】 図５は、ユーザからの入力に基づいて、テスト開発環境のウィンドウ８０をど
のように変更することができるかを例としてのみ示す。特に、ユーザが、ウィン
ドウ８０（図４も参照）のテスト手順エディタサブウィンドウ８６内のフローの
うちの別のテスト要素を選択するものと想定する。これに応答して、ユーザは、
図５に示すように、Ｉ／Ｏ装置２２上にウィンドウ９４を見ることになる。ウィ
ンドウ９４は、ウィンドウ９４が、先に選択されたアイコンではなく、新しく選
択されたテスト要素のアイコン（すなわち「Ｌｉｍｉｔｓ ＆ Ｄａｔａｌｏｇ
」アイコン）をハイライトすなわちボックス化して示す、変更されたテスト手順
エディタサブウィンドウ８６’を含むことを除き、ウィンドウ８０と同様である
。さらに、ウィンドウ８０のサブウィンドウ８８は、新しく選択されたテスト要
素に対応する新しいサブウィンドウ９６で置換される。
【００４９】 上記ウィンドウベースの提示構成により、テスト要素の使用が汎用プログラミ
ングツールよりも優れたものになる。たとえば、テスト要素特定ウィンドウ８８
および９６は、ユーザに、どんな情報が必要なのかを示す。したがって、ユーザ
は、リファレンス材料を調べる、またはＡＴＥシステム２０について幅広い経験
を保有する必要がない。
【００５０】 ユーザは、テスト手順４０にテスト要素４２を追加し終えると、特定の変数を
初期値にセットすることを望むことがある。たとえば、ユーザは、３．５ボルト
の電圧源を使用して装置を１度テストしてから、５．０ボルトの電圧源を使用し
て同じ装置に対してテストを繰り返したい場合がある。ユーザに適応するため、
ＡＴＥシステム２０は、ユーザがテスト手順４０の複数のインスタンス（各テス
トについて１つ）を作成できるようにする。このために、ユーザはコマンドをＧ
ＵＩ６０に入力し、ＡＴＥシステム２０が、テスト手順４０の複数のインスタン
スを作成し、一意の識別子（たとえば、インスタンス名または番号）によって各
インスタンスを区別するようユーザにプロンプトする。図６は、例としてのみ、
テスト手順４０の特定のインスタンスについて値を入力するようにユーザをプロ
ンプトするインスタンスエディタウィンドウ１００を示す。したがって、ユーザ
は、同じテスト手順４０の複数のインスタンスを使用して、同じ装置に対して同
じテストの変形を実行するように、テストプログラム３８を開発することができ
る。
【００５１】 ユーザは単にテスト要素（すなわち、所望のテスト要素を表すテスト要素アイ
コン）をテスト要素データベース３６から検索し、それらを配置し、それらの入
力変数を初期化するだけであるため、本発明のＡＴＥシステム２０は、テスト手
順４０を作成するときに使用が容易であることが理解される。ユーザは、テスト
プログラムを作成する従来のアプローチのように任意のコードを書いたり変更し
たりする必要がない。それにもかかわらず、ＡＴＥシステム２０は、テスト要素
４２によって定義された命令および変数を、ユーザが見たいと望む場合に示す性
能を有する。たとえば、ユーザは、メニュー８２またはツールバー８４を使用し
て、ＡＴＥシステム２０に命令および変数を表示するように指示することができ
る。図７に示すように、ＡＴＥシステム２０は、選択されたテスト要素４２によ
り定義される命令および変数１０８を有するウィンドウ１０６をユーザに示すこ
とによって応答する。
【００５２】 次に、図８および図９を参照して、ＡＴＥシステム２０の動作のさらなる詳細
について説明する。図８は、ＡＴＥシステム２０によって実行される処理（手順
）１１０の流れ図を示す。手順は、ＡＴＥシステム２０がテスト開発環境におい
て動作するときに実行される設計時間ステップ１１２、およびＡＴＥシステムが
装置テスト環境において動作するときに実行されるランタイム（実行時）ステッ
プ１１４を含む。
【００５３】 ステップ１１６において、テスト手順（処理）４０を作成するために、ＡＴＥ
システム２０がテスト要素データベース３６にアクセスする。特に、図４〜図６
に示すように、ＧＵＩ６０およびテスト手順ビルダ６２により、ユーザは、テス
ト要素データベース３６からのテスト要素４２を組み合わせ、それらの変数に値
をセットし、互いに関してテスト要素を並べて、テスト手順４０を作成すること
ができる。オプションとして、ユーザは、１つまたは複数の先に作成されたテス
ト手順４０を、目下作成中のテスト手順４０に含めることができる。
【００５４】 ステップ１１８において、ＡＴＥシステム２０（すなわち、ＧＵＩ６０および
テスト手順ビルダ６２）が、追加のテスト手順作成の選択肢をユーザに提供する
。ユーザがＡＴＥシステム２０に別のテスト手順４０を作成するように指示する
場合、ステップ１１８はステップ１１６に戻る。その他の場合、ステップ１１８
はステップ１２０に進む。
【００５５】 ステップ１２０において、ＡＴＥシステム２０は、先に作成されたテスト手順
４０のインスタンスを形成する。ユーザは、入力をインスタンスエディタウィン
ドウ１００（図６参照）に提供して、装置テスト中に使用するための初期値をセ
ットする。
【００５６】 ステップ１２２において、ＡＴＥシステム２０は、メモリ２２に、テスト手順
インスタンス４０を記憶させる。以下、テスト手順インスタンス４０を簡略化の
ためにテスト手順４０と呼ぶ。ＡＴＥシステム２０は、テスト手順４０の複数の
インスタンスを処理可能なことを理解されたい。次に、ステップ１２２はステッ
プ１２４に進む（装置テスト環境の始め）。
【００５７】 ステップ１２４において、ＡＴＥシステム２０は、テスト手順４０に基づいて
一連の命令を提供する。テスト手順４０が、テスト要素データベース３６内に記
憶されるテスト要素命令に対するリファレンスを含む一構成では、テスト手順イ
ンタプリタ６４のプログラムマネージャ６６は、テスト要素データベース３６か
ら命令を検索する。テスト手順４０が、テスト手順４０を形成する各テスト要素
４２についての実際の命令および変数を含む別の構成では、プログラムマネージ
ャ６６が、単にメモリ２２からテスト手順４０の部分を読み出すことによって、
命令を得る。双方の構成では、プログラムマネージャ６６が、一連の命令をプロ
セッサ２６の各処理ユニット２７によって実行される動作シーケンスに変形する
。
【００５８】 ステップ１２６において、プロセッサの各処理ユニット２７が、テストインタ
フェース２８を制御して各装置４６をテストする。たとえば、処理ユニット２７
は、装置４６に信号４８を加え、または装置４６の信号４８を測定することがで
きる。処理ユニット２７の同時動作により、ＡＴＥシステム２０は複数の装置を
自動的に並列にテストすることができる。
【００５９】 次に、図９を参照して、テスト手順４０を作成するとき、ユーザのアクティビ
ティのさらなる詳細を説明する。ユーザは、ＡＴＥシステム２０を操作してテス
ト手順４０を作成する場合、ＧＵＩ６０およびテストアプリケーション３４のテ
ストプログラムビルダ６２を使用して手順１３０を実行する。
【００６０】 ステップ１３２において、ユーザが、テスト要素データベース３６からテスト
要素を検索する。たとえば、混合信号装置の場合、ユーザは、アナログソーステ
スト要素、デジタルソーステスト要素、アナログサンプルテスト要素、デジタル
サンプルテスト要素等のうちの１つを選択することができる。
【００６１】 ステップ１３４において、ユーザは、テスト手順４０に追加された他のあらゆ
るテスト要素に対する、検索されたテスト要素の動作順序についての情報を提供
する。好ましくは、ユーザは、ＧＵＩ６０（たとえば、図４のサブウィンドウ６
を参照）のテスト手順エディタウィンドウ内でテスト要素アイコンを配置する。
たとえば、ユーザは、最も最近に検索したテスト要素を先に検索したテスト要素
の後に並べることができる。
【００６２】 ステップ１３６において、ユーザは、テスト手順４０の任意のテスト要素４２
についてプログラマブル入力変数をセットする。たとえば、ユーザは、ＧＵＩ６
０のサブウィンドウ（たとえば、図４のサブウィンドウ８８を参照）を使用して
、最も最近検索されたテスト要素４２について変数名を入力することができる。
さらに、ユーザは、たとえば、変数表サブウィンドウ９２において定義される手
順変数を用いることにより、結果を最も最近検索されたテスト要素４２に提供す
るように、先に検索されたテスト要素４２を構成することができる。これは、テ
スト要素４２間で情報を自動的に渡すようにテスト要素４２を構成する。好まし
くは、これは、並列にテストする各ＤＵＴごとに１つずつ、複数の値を保持する
手順変数を用いて行われる。
【００６３】 ステップ１３８において、ユーザは、別のテスト要素４２をテスト手順４０に
追加するかどうかを決定する。ユーザは、別のテスト要素４２の追加を望む場合
、ステップ１３２〜１３６を繰り返す。その他の場合、ユーザはステップ１４０
に進む。
【００６４】 ステップ１４０において、ユーザは、各テスト手順４０についてインスタンス
エディタを作成する。特に、ＧＵＩ６０を通してのユーザ入力に応答して、テス
トプログラムビルダ６２がテスト手順４０を解析して、装置テスト前に、テスト
要素４２のどのプログラマブル入力変数に初期値が必要かを決定する。一構成で
は、テストプログラムビルダ６２は、変数表サブウィンドウ９２（図４および図
５参照）内で使用される情報を検査して、初期値が必要なプログラマブル入力変
数を識別する。次に、ＡＴＥシステム２０は、インスタンスエディタウィンドウ
１００を作成し、必要な初期値を提供するようユーザにプロンプトする（図６参
照）。次に、ユーザは、装置テストのため、テスト手順４０の１つまたは複数の
インスタンスを作成する（図８におけるステップ１２０を参照）。インスタンス
エディタは、装置テストのためにテスト手順４０が必要とする初期値を提供する
ようにユーザにプロンプトするため、ユーザは、かかる要件を手動で調べる必要
がなく、またテスト手順４０を使用した先の経験に頼る必要がない。
【００６５】 上記説明から、本発明の技術により、ユーザは、テストプログラムを作成する
従来のアプローチの欠点なく、テストプログラム３８自体として使用するため、
または他のテスト手順４０（または同じテスト手順の複数のインスタンス）と組
み合わせて使用してより大きなテストプログラム３８を形成するために、テスト
手順４０を作成することが可能なことが理解される。特に、ユーザは、命令およ
び変数のグループを定義するテスト要素を、１つまたは複数の装置４６に対して
装置テストを実行するようにＡＴＥシステム２０に指示する順序付き配置に組み
合わせる。ＡＴＥシステム２０は、使用しやすく、下位レベルＡＴＥ機器および
コンポーネント、およびプログラミング言語についての専門知識が必要なく、ユ
ーザが、ＡＴＥシステムの資源をどのように使用したいかを指示することができ
るように柔軟である。本発明の特徴は、マサチューセッツ州ボストンに所在のＴ
ｅｒａｄｙｎｅ，Ｉｎｃ．によって製造されるコンピュータ化された装置におい
て特に有用である。同等物 本発明について、好ましい実施形態を参照して特に示し説明したが、特許請求
の範囲によって定義される本発明の精神および範囲から逸脱せずに、形態および
詳細の各種変更を行いうることが当業者により理解されるであろう。
【００６６】 たとえば、Ｉ／Ｏ装置２２、メモリ２２、およびプロセッサ２４は、汎用コン
ピュータの部分を形成することも（たとえば、メインフレーム、ワークステーシ
ョン、分散計算システム等）、また専用ＡＴＥ装置を形成することもできる。メ
モリ２２は、主記憶装置（たとえば、半導体メモリ）、補助記憶装置（たとえば
、ディスクまたはテープメモリ）、他の記憶媒体（たとえば、ＣＤ−ＲＯＭ、ネ
ットワークサーバ等）、または異なるメモリタイプの組み合わせを含むことがで
きる。さらに、Ｉ／Ｏ装置２４は、１つまたは複数のディスプレイ、キーボード
、プリンタ、マウス等の複数の入力装置および出力装置を含むことができる。
【００６７】 さらに、プロセッサ２６は、複数の処理ユニット２７を含めて示されるが、時
間を多重化して、任意所与の時間にテストインタフェース２８に接続された各装
置４６をテストする単一プロセッサとして実施してもよい。代替として、プロセ
ッサ２６は、マルチプロセッサ構成を有しても、また複数の装置４６にそれぞれ
関連付けされた複数の処理ユニット２７を制御する分散処理構成を有しても良い
。様々な相互接続機構（たとえば、コンピュータバス、バックプレーン等）が、
ＡＴＥシステム２０の各種コンポーネント間での情報交換３０の処理に適してい
る。
【００６８】 ＩＣまたは回路基板をテストする環境において、テストインタフェース２８は
、装置４６と電気的に接触するプローブまたはピンを含むことができる。他の環
境において、テストインタフェース２８は、このような環境に特定の様々な装置
を含むことができる。たとえば、装置を機械的にテストするために、テストイン
タフェースは、加力および測定装置を含むことができる。
【００６９】 さらに、ＡＴＥシステム２０は、必ずしも各テスト手順４０が複数のテスト要
素４２を含む必要がないことを理解されたい。むしろ、テスト手順４０は、単一
のテスト要素４２を含むことができる。しかし、本質的に提供される編成利点（
すなわち、命令および変数を、特定のテスト動作を実行するグループにモジュー
ル化すること）により、テスト手順４０が複数のテスト要素４２を含むことが好
ましい。
【００７０】 さらに、ユーザは、ＡＴＥシステム２０が全容量未満で動作する場合、プロセ
ッサの１つまたは複数の処理ユニット２７をディセーブル（動作不能化）可能な
ことを理解されたい。たとえば、ユーザが単一装置４６をテストしたいと望む場
合、ユーザは、１つのみの処理ユニット２７を動作して、その装置４６をテスト
するようにＡＴＥシステム２０を構成することができる。
【図面の簡単な説明】
【図１】 本発明による使用に適した自動テスト機器システムのブロック図を示す。
【図２】 ユーザの観点から柔軟性、複雑性、および使用容易性について、本発明のテス
トプログラムと従来のアプローチとの比較について示す図である。
【図３】 自動テストシステム内で動作する場合の図１のテストアプリケーションおよび
各種コンポーネントとのインタラクションの詳細なブロック図を示す。
【図４】 図３のグラフィカルユーザインタフェースのテストプログラム開発ウィンドウ
を例として示す。
【図５】 図３のグラフィカルユーザインタフェースの別のテストプログラム開発ウィン
ドウを例として示す。
【図６】 図３のグラフィカルユーザインタフェースのさらに別のテストプログラム開発
ウィンドウを例として示す。
【図７】 図３のグラフィカルユーザインタフェースのさらに別のテストプログラム開発
ウィンドウを例として示す。
【図８】 本発明により動作する場合、図１の自動テストシステムによって実行される手
順の流れ図を示す。
【図９】 図１の自動テスト機器システムのユーザによって実行される手順の流れ図を示
す。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G132 AA01 AA20 AB01 AD01 AE16 AE18 AE23 AG02 AH07 AL09 5B048 CC07 DD03 FF05 【要約の続き】 い。

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 テストアプリケーションを記憶したメモリと、 装置に接続されるテストインタフェースと、 前記メモリおよび前記テストインタフェースに結合されるプロセッサであって
    、前記テストアプリケーションに従って動作して、 ｉ）装置テストタスクの特定のテスト動作を実行するように前記プロセッサ
    に指示する命令およびプログラマブル入力変数をそれぞれ定義する複数のテスト
    要素を含む、装置テストタスクを定義するテスト手順に基づいて一連の命令を提
    供し、 ｉｉ）前記装置をテストするために、前記提供された一連の命令に基づいて
    、前記テストインタフェースを制御する、ように構成されるプロセッサと、 を備える、装置をテストするシステム。
  2. 【請求項２】 請求項１記載のシステムにおいて、さらに前記プロセッサに
    結合された入出力装置を備え、前記プロセッサは、前記テストアプリケーション
    に従って動作して、前記入出力装置にグラフィカルユーザインタフェースを提供
    するように構成され、ユーザが前記入出力装置により前記プロセッサに、 （ｉ）テスト要素データベースからのテスト要素を組み合わせて、前記テスト
    手順を形成し、 （ｉｉ）前記テスト手順を形成する各テスト要素のプログラマブル入力変数の
    少なくとも一部を初期値にセットし、 （ｉｉｉ）前記テスト手順を形成するテスト要素の動作順序を示し、 （ｉｖ）前記テスト手順を前記メモリ内に格納する、 ように指示する、システム。
  3. 【請求項３】 請求項１記載のシステムにおいて、前記テスト手順は、 第１の結果を提供する第１のテスト動作を実行するように前記プロセッサに指
    示する命令を定義する第１のテスト要素と、 前記第１の結果に基づく第２の結果を提供する第２のテスト動作を実行するよ
    うに前記プロセッサに指示する第２の命令セットを定義する第２のテスト要素と
    、 を含むシステム。
  4. 【請求項４】 請求項１記載のシステムにおいて、前記テスト手順は、前記
    プロセッサが、他のテスト手順に基づいて命令を提供するとき、装置テストタス
    クを実行する命令を提供するように、別のテスト手順内にネストされたネストテ
    スト手順である、システム。
  5. 【請求項５】 請求項１記載のシステムにおいて、前記プロセッサは、複数
    の装置それぞれに関連する複数の処理ユニットを含み、前記複数の処理ユニット
    の各々は、前記提供された一連の命令に基づいて、前記テストインタフェースの
    各部分を制御して、前記複数の装置をそれぞれ並列にテストするように構成され
    る、システム。
  6. 【請求項６】 請求項１記載のシステムにおいて、前記プロセッサは、複数
    の装置それぞれに関連する複数の処理ユニットを含み、前記複数の処理ユニット
    は、前記テスト手順の単一インスタンスによって定義される命令に基づいて、前
    記テストインタフェースの各部分を制御して、前記複数の装置をそれぞれ並列に
    テストするように構成される、システム。
  7. 【請求項７】 請求項１記載のシステムにおいて、前記装置は、混合信号装
    置であり、前記テスト手順は、 アナログ信号テスト動作を実行するように前記プロセッサに指示する命令を定
    義する第１のテスト要素と、 デジタル信号テスト動作を実行するように前記プロセッサに指示する命令を定
    義する第２のテスト要素と、 を含む、システム。
  8. 【請求項８】 請求項１記載のシステムにおいて、前記プロセッサは、さら
    に、 前記テスト手順を解析して、前記テスト手順の前記テスト要素のどのプログラ
    マブル入力変数が初期値を必要とするかを識別し、 前記必要とされる初期値を提供して、識別されたプログラマブル入力変数を初
    期化するようにユーザにプロンプトするグラフィカルユーザインタフェースコン
    ポーネントを生成する、 ように構成される、システム。
  9. 【請求項９】 装置テストタスクを定義するテスト手順を得るステップであ
    って、前記テスト手順は、前記装置テストタスクの特定のテスト動作を実行する
    ようにプロセッサに指示する命令およびプログラマブル入力変数をそれぞれ定義
    する複数のテスト要素を含む、ステップと、 前記テスト手順に基づいて一連の命令を提供するステップと、 装置をテストするために、前記提供された一連の命令に基づいてテストインタ
    フェースを制御するステップと、 を含む、装置をテストする方法。
  10. 【請求項１０】 請求項９記載の方法において、入出力装置にグラフィカル
    ユーザインタフェースを提供するステップをさらに含み、ユーザが入出力装置に
    より前記プロセッサに、 （ｉ）テスト要素データベースからのテスト要素を組み合わせて、前記テスト
    手順を形成し、 （ｉｉ）前記テスト手順を形成する各テスト要素のプログラマブル入力変数の
    少なくとも一部を初期値にセットし、 （ｉｉｉ）前記テスト手順を形成するテスト要素の動作順序を示し、 （ｉｖ）前記テスト手順を前記メモリ内に格納する、 ように指示する、方法。
  11. 【請求項１１】 請求項９記載の方法において、前記提供するステップは、 前記テスト手順の第１のテスト要素に基づいて、第１の結果を提供する第１の
    テスト動作を実行するように前記プロセッサに指示する命令を提供するステップ
    と、 前記テスト手順の第２のテスト要素に基づいて、第２の結果を提供する第２の
    テスト動作を実行するように前記プロセッサに指示する命令を提供するステップ
    であって、前記第２の結果は前記第１の結果に基づく、ステップと、 を含む方法。
  12. 【請求項１２】 請求項９記載の方法において、前記テスト手順は、別のテ
    スト手順内にネストされたネストテスト手順であり、前記提供するステップは、 前記他のテスト手順に基づいて命令を提供するとき、前記装置テストタスクを
    実行するように前記プロセッサに指示する命令を提供するステップを含む、方法
    。
  13. 【請求項１３】 請求項９記載の方法において、前記テストインタフェース
    は、複数の装置それぞれに関連する複数の処理ユニットを含み、該テストインタ
    フェースを制御するステップは、 前記提供された一連の命令に基づいて、前記テストインタフェースの複数の処
    理ユニットの各々を動作させて、前記複数の各装置をそれぞれ並列にテストする
    ステップを含む、方法。
  14. 【請求項１４】 請求項９記載の方法において、前記テストインタフェース
    は、複数の装置それぞれに関連する複数の処理ユニットを含み、前記テストイン
    タフェースを制御するステップは、 前記テスト手順の単一インスタンスによって定義される命令に基づいて、前記
    テストインタフェースの前記複数の処理ユニットを動作させて、前記複数の各装
    置をそれぞれ並列にテストするステップを含む、方法。
  15. 【請求項１５】 請求項９記載の方法において、前記装置は混合信号装置で
    あり、前記提供するステップは、 前記テスト手順の第１のテスト要素に基づいて、アナログ信号テスト動作を実
    行するように前記プロセッサに指示する命令を提供するステップと、 前記テスト手順の第２のテスト要素に基づいて、デジタル信号テスト動作を実
    行するように前記プロセッサに指示する命令を提供するステップと、 を含む、方法。
  16. 【請求項１６】 請求項９記載の方法において、さらに、 前記テスト手順を解析して、前記テスト手順の前記テスト要素のどのプログラ
    マブル入力変数が初期値を必要とするかを識別するステップと、 前記必要とされる初期値を提供して、識別されたプログラマブル入力変数を初
    期化するようにユーザにプロンプトするグラフィカルユーザインタフェースコン
    ポーネントを生成するステップと、 を含む方法。
  17. 【請求項１７】 装置をテストするためのテスト手順を提供する方法であっ
    て、 （ｉ）前記テスト手順が装置テストタスクを定義し、（ｉｉ）前記テスト手順
    が複数のテスト要素を含み、（ｉｉｉ）各テスト要素が、プロセッサに装置テス
    トタスクの特定のテスト動作を実行させるように指示する命令およびプログラマ
    ブル入力変数を定義するように、テスト要素データベースからのテスト要素を組
    み合わせて、前記テスト手順を形成するステップと、 前記テスト手順を形成する各テスト要素のプログラマブル入力変数の少なくと
    も一部を初期値にセットするステップと、 前記テスト手順を形成する前記テスト要素についての動作順序を示すステップ
    と、 前記テスト手順を前記メモリ内に格納するステップと、 を含む、方法。
  18. 【請求項１８】 請求項１３記載の方法において、前記テスト手順を別のテ
    スト手順内にネストするステップをさらに含む方法。
  19. 【請求項１９】 請求項１３記載の方法において、前記装置は混合信号装置
    であり、前記組み合わせるステップは、 第１のテスト要素を前記テスト手順に組み込むステップであって、前記第１の
    テスト要素は、前記プロセッサにアナログ信号テスト動作を実行するように指示
    する命令を定義する、ステップと、 第２のテスト要素を前記テスト手順に組み込むステップであって、前記第２の
    テスト要素は、前記プロセッサにデジタル信号テスト動作を実行するように指示
    する命令を定義する、ステップと、 を含む、方法。
  20. 【請求項２０】 装置をテストするための命令を格納したコンピュータ読み
    取り可能媒体を含むコンピュータプログラムプロダクトであって、前記命令は、
    データ処理装置によって処理されるとき、前記データ処理装置に、 装置テストタスクを定義するテスト手順を得るステップであって、前記テスト
    手順は複数のテスト要素を含み、各テスト要素は、プロセッサに前記装置テスト
    タスクの特定のテスト動作を実行させるように指示する命令およびプログラマブ
    ル入力変数を定義する、ステップと、 前記テスト手順に基づいて、一連の命令を提供するステップと、 前記装置をテストするために、前記提供された一連の命令に基づいて、前記テ
    ストインタフェースを制御するステップと、 を実行させる、コンピュータプログラムプロダクト。
  21. 【請求項２１】 装置をテストするためのテスト手順を提供するための命令
    を格納したコンピュータ読み取り可能媒体を含むコンピュータプログラムプロダ
    クトであって、前記命令は、データ処理装置によって処理されるとき、前記デー
    タ処理装置に、 （ｉ）前記テスト手順が装置テストタスクを定義し、（ｉｉ）前記テスト手順
    が複数のテスト要素を含み、（ｉｉｉ）各テスト要素が、プロセッサに装置テス
    トタスクの特定のテスト動作を実行させるように指示する命令およびプログラマ
    ブル入力変数を定義するように、テスト要素データベースからのテスト要素を組
    み合わせて、前記テスト手順を形成するステップと、 前記テスト手順を形成する各テスト要素のプログラマブル入力変数の少なくと
    も一部を初期値にセットするステップと、 前記テスト手順を形成する前記テスト要素についての動作順序を示すステップ
    と、 前記テスト手順を前記メモリ内に格納するステップと、 を実行させる、コンピュータプログラムプロダクト。
  22. 【請求項２２】 コンピュータ読み取り可能メモリを有する自動テストシス
    テムであって、前記コンピュータ読み取り可能メモリは、 ａ）複数のテスト要素であって、各テスト要素はユーザプログラマブル入力変
    数を有し、前記自動テストシステムにテスト方法のステップの一部を実行するこ
    とを指示するように構成される、複数のテスト要素と、 ｂ）テスト方法を実行することを前記自動テストシステムに指示するようにそ
    れぞれ構成される複数のテスト手順であって、 ｉ）複数のテスト要素、 ｉｉ）前記テスト要素の実行順序を示す情報、および ｉｉｉ）前記テスト要素の少なくとも一部について、ユーザがプログラムし
    た入力値を示す情報、を含む、複数のテスト手順と、 を含むコンピュータプログラムを格納している、自動テストシステム。
  23. 【請求項２３】 自動テストシステムをプログラムする方法であって、 ａ）テスト要素セットからテスト要素を選択するためのユーザ起動ツール、お
    よび選択されたテスト要素についてのデータ入力フィールドを表示するテスト要
    素データ入力エリアを有するテスト手順開発環境を提供するステップと、 ｂ）前記テスト要素セットから第１のテスト要素を選択するステップと、 ｃ）前記選択されたテスト要素についてデータ入力エリアにデータを入力する
    ステップと、 ｄ）前記テスト要素セットから少なくとも１つの追加テスト要素を選択するス
    テップと、 ｅ）各追加テスト要素について、前記データエントリエリアにデータを入力す
    るステップと、 を含む、方法。
JP2001530604A 1999-10-12 2000-10-12 プログラムの容易な自動テスト機器 Expired - Lifetime JP4454198B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/417,034 US6681351B1 (en) 1999-10-12 1999-10-12 Easy to program automatic test equipment
US09/417,034 1999-10-12
PCT/US2000/028424 WO2001027645A1 (en) 1999-10-12 2000-10-12 Easy to program automatic test equipment

Publications (2)

Publication Number Publication Date
JP2003532168A true JP2003532168A (ja) 2003-10-28
JP4454198B2 JP4454198B2 (ja) 2010-04-21

Family

ID=23652308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001530604A Expired - Lifetime JP4454198B2 (ja) 1999-10-12 2000-10-12 プログラムの容易な自動テスト機器

Country Status (5)

Country Link
US (1) US6681351B1 (ja)
EP (1) EP1222475A1 (ja)
JP (1) JP4454198B2 (ja)
KR (1) KR100808504B1 (ja)
WO (1) WO2001027645A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006112852A (ja) * 2004-10-13 2006-04-27 Yokogawa Electric Corp テストシナリオ作成方法、テストシナリオ作成装置およびテストシナリオ作成のためのプログラム
JP2014085180A (ja) * 2012-10-22 2014-05-12 Murata Mfg Co Ltd 電子部品の検査装置、検査方法、及び検査プログラム
JP2014146758A (ja) * 2013-01-30 2014-08-14 Canon Machinery Inc 処理プロセスのサイクル化方法
JP2018189641A (ja) * 2017-04-28 2018-11-29 株式会社アドバンテスト ソフトウェアアプリケーションプログラミングインタフェース（ａｐｉ）を用いた自動テスト機能のユーザによる制御
JP7325566B1 (ja) 2022-03-24 2023-08-14 アンリツ株式会社 測定装置および測定方法
JP7433553B1 (ja) 2023-03-13 2024-02-19 三菱電機株式会社 検証プログラム、検証装置、検証システム、及び検証方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016811B2 (en) * 2001-08-15 2006-03-21 National Instruments Corporation Network-based system for configuring a programmable hardware element in a measurement system using hardware configuration programs generated based on a user specification
US6973564B2 (en) * 2001-01-26 2005-12-06 Dell Products L.P. Automatically initiating a manufacturing mode of a system firmware
US20020107653A1 (en) * 2001-02-02 2002-08-08 Kraffert Mark J. Sharing data files in a test environment
US20020170000A1 (en) * 2001-05-09 2002-11-14 Emanuel Gorodetsky Test and on-board programming station
US6889172B2 (en) * 2001-08-15 2005-05-03 National Instruments Corporation Network-based system for configuring a measurement system using software programs generated based on a user specification
US7539591B2 (en) * 2001-08-24 2009-05-26 Vi Technology, Inc. Enterprise test data management system utilizing hierarchical test data models and related methods
US7113883B1 (en) * 2001-08-24 2006-09-26 Vi Technology, Inc. Test configuration and data management system and associated method for enterprise test operations
JP3751576B2 (ja) * 2002-05-28 2006-03-01 沖電気工業株式会社 半導体装置及びそのテスト方法
US6898545B2 (en) * 2002-06-28 2005-05-24 Agilent Technologies Inc Semiconductor test data analysis system
US7181660B2 (en) * 2002-07-26 2007-02-20 Verigy Pte. Ltd. Reconstruction of non-deterministic algorithmic tester stimulus used as input to a device under test
US7240258B1 (en) * 2002-09-27 2007-07-03 Keithley Instruments, Inc. Parallel test system and method
US7171587B2 (en) * 2003-04-28 2007-01-30 Teradyne, Inc. Automatic test system with easily modified software
US6975954B2 (en) * 2003-06-24 2005-12-13 Intel Corporation Functional testing of logic circuits that use high-speed links
US7587642B2 (en) * 2003-07-08 2009-09-08 Texas Instruments Incorporated System and method for performing concurrent mixed signal testing on a single processor
CN1567223A (zh) * 2003-07-09 2005-01-19 松下电器产业株式会社 程序生成装置、方法及程序
US7376917B1 (en) * 2003-08-25 2008-05-20 Xilinx, Inc. Client-server semiconductor verification system
US20050097548A1 (en) * 2003-10-31 2005-05-05 Dillenburg Brian J. Systems and methods for developing and distributing software components
US20050114066A1 (en) * 2003-11-24 2005-05-26 Kolman Robert S. Method and apparatus for detecting and correcting invalid test definition data
US7117274B2 (en) * 2004-03-05 2006-10-03 Koninklijke Philips Electronics N.V. Graphical user interface and approach therefor
JP4140917B2 (ja) * 2005-12-26 2008-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 検証作業支援システム及びその方法
KR100831945B1 (ko) * 2007-01-17 2008-05-26 삼성중공업 주식회사 전자회로보드 검사 방법 및 시스템
US8201150B2 (en) * 2007-03-20 2012-06-12 International Business Machines Corporation Evaluating software test coverage
US20090013218A1 (en) * 2007-07-02 2009-01-08 Optimal Test Ltd. Datalog management in semiconductor testing
US9477585B2 (en) * 2012-11-09 2016-10-25 Coherent Logix, Incorporated Real time analysis and control for a multiprocessor system
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US9952276B2 (en) 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US20140237292A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Gui implementations on central controller computer system for supporting protocol independent device testing
US11009550B2 (en) 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
US10162007B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US10161993B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US9810729B2 (en) 2013-02-28 2017-11-07 Advantest Corporation Tester with acceleration for packet building within a FPGA block
US9310427B2 (en) 2013-07-24 2016-04-12 Advantest Corporation High speed tester communication interface between test slice and trays
CN104375907A (zh) * 2013-08-13 2015-02-25 神讯电脑(昆山)有限公司 笔记本电脑配置信息自动测试方法
US9606178B2 (en) 2014-03-06 2017-03-28 Texas Instruments Incorporated Parametric test program generator
US9989584B2 (en) * 2014-07-11 2018-06-05 Teradyne, Inc. Controlling signal path inductance in automatic test equipment
CN105653414A (zh) * 2016-04-01 2016-06-08 浪潮电子信息产业股份有限公司 一种实现dos与其他测试平台自动切换的方法
US10436838B2 (en) * 2017-03-23 2019-10-08 Intel Corporation Automated semiconductor platform testing
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
CN109783287B (zh) * 2018-12-28 2022-09-13 北京五维星宇科技有限公司 基于配置文件的测试指令生成方法、系统、终端及介质
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing
KR102274664B1 (ko) * 2020-02-06 2021-07-08 한화시스템 주식회사 동적 연동 메시지 구성을 통한 범용 qar 시험 제어 장치 및 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4100899A1 (de) 1990-01-17 1991-07-18 Schlumberger Technologies Inc System fuer die steuerung des ablaufs von testsequenzen in einer informationsverarbeitungsvorrichtung
US5913022A (en) * 1995-08-31 1999-06-15 Schlumberger Technologies, Inc. Loading hardware pattern memory in automatic test equipment for testing circuits
US5668745A (en) * 1995-10-20 1997-09-16 Lsi Logic Corporation Method and apparatus for testing of semiconductor devices
US5794007A (en) * 1995-11-03 1998-08-11 Intel Corporation System and method for programming programmable electronic components using board-level automated test equipment
US5892949A (en) * 1996-08-30 1999-04-06 Schlumberger Technologies, Inc. ATE test programming architecture
DE19713932A1 (de) 1997-04-04 1998-10-08 Omicron Electronics Gmbh Testsystem und Testverfahren
US5968192A (en) * 1997-05-09 1999-10-19 Artisan Components, Inc. Programmable universal test interface and method for making the same
US5910895A (en) 1997-06-13 1999-06-08 Teradyne, Inc. Low cost, easy to use automatic test system software
US5828674A (en) * 1997-09-16 1998-10-27 Teradyne, Inc. Production interface for integrated circuit test system
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US6205407B1 (en) * 1998-02-26 2001-03-20 Integrated Measurement Systems, Inc. System and method for generating test program code simultaneously with data produced by ATPG or simulation pattern capture program
US6128759A (en) * 1998-03-20 2000-10-03 Teradyne, Inc. Flexible test environment for automatic test equipment
US6249893B1 (en) * 1998-10-30 2001-06-19 Advantest Corp. Method and structure for testing embedded cores based system-on-a-chip
US6353904B1 (en) * 1998-12-17 2002-03-05 Vlsi Technology, Inc. Method of automatically generating new test programs for mixed-signal integrated circuit based on reusable test-block templates according to user-provided driver file
US6408412B1 (en) * 1999-09-03 2002-06-18 Advantest Corp. Method and structure for testing embedded analog/mixed-signal cores in system-on-a-chip

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006112852A (ja) * 2004-10-13 2006-04-27 Yokogawa Electric Corp テストシナリオ作成方法、テストシナリオ作成装置およびテストシナリオ作成のためのプログラム
JP4591030B2 (ja) * 2004-10-13 2010-12-01 横河電機株式会社 テストシナリオ作成方法、テストシナリオ作成装置およびテストシナリオ作成のためのプログラム
JP2014085180A (ja) * 2012-10-22 2014-05-12 Murata Mfg Co Ltd 電子部品の検査装置、検査方法、及び検査プログラム
JP2014146758A (ja) * 2013-01-30 2014-08-14 Canon Machinery Inc 処理プロセスのサイクル化方法
JP2018189641A (ja) * 2017-04-28 2018-11-29 株式会社アドバンテスト ソフトウェアアプリケーションプログラミングインタフェース（ａｐｉ）を用いた自動テスト機能のユーザによる制御
JP7325566B1 (ja) 2022-03-24 2023-08-14 アンリツ株式会社 測定装置および測定方法
JP7433553B1 (ja) 2023-03-13 2024-02-19 三菱電機株式会社 検証プログラム、検証装置、検証システム、及び検証方法

Also Published As

Publication number Publication date
KR20020060710A (ko) 2002-07-18
EP1222475A1 (en) 2002-07-17
JP4454198B2 (ja) 2010-04-21
US6681351B1 (en) 2004-01-20
WO2001027645A1 (en) 2001-04-19
KR100808504B1 (ko) 2008-02-29

Similar Documents

Publication Publication Date Title
JP4454198B2 (ja) プログラムの容易な自動テスト機器
JP4972244B2 (ja) 低コストで使用が容易な自動テスト・システム用ソフトウェア
US6449744B1 (en) Flexible test environment for automatic test equipment
US6239800B1 (en) Method and apparatus for leading a user through a software installation procedure via interaction with displayed graphs
JP4934482B2 (ja) プロセス制御のための環境の構成を補助するためのシステム
US7302675B2 (en) System and method for analyzing a graphical program using debugging graphical programs
US6971084B2 (en) System and method for synchronizing execution of a batch of threads
US7552024B2 (en) Circuit board diagnostic operating center
US8356282B1 (en) Integrated development environment for the development of electronic signal testing strategies
US6177942B1 (en) Part development system
JP3448106B2 (ja) 高スループット検査装置
JP6761441B2 (ja) ソフトウェアアプリケーションプログラミングインタフェース（ａｐｉ）を用いた自動テスト機能のユーザによる制御
KR100339697B1 (ko) 반도체 시험장치의 프로그램 작성 시스템
KR20030087977A (ko) 테스트 실행 시스템의 동작 방법 및 피시험 장치 테스트용테스트 실행 시스템 및 테스트 실행 시스템 제공 제품
US20020145629A1 (en) System and method for creating a graphical program including a plurality of portions to be executed sequentially
KR20070001832A (ko) 자동 테스트 장비에 대한 테스트를 실시하는 방법 및컴퓨터 프로그램
US20140006868A1 (en) Test Executive System With Offline Results Processing
US7286951B2 (en) Externally controllable electronic test program
US20040032412A1 (en) Generating a graphical program based on a timing diagram
JP2006053924A (ja) シーケンス項目の管理と実行のためのテストシーケンサと方法
CN106093897A (zh) 一种雷达系统的测试系统及测试方法
US7191361B2 (en) System and method enabling asynchronous execution of a test executive subsequence
JPH1185835A (ja) 作図装置
Apfelbaum et al. Reducing the Time to Thoroughly Test a GUI
Tondre et al. VLSTA: virtual instrument standard test architecture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090619

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090918

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091016

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4454198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250