JP4454198B2 - プログラムの容易な自動テスト機器 - Google Patents

プログラムの容易な自動テスト機器 Download PDF

Info

Publication number
JP4454198B2
JP4454198B2 JP2001530604A JP2001530604A JP4454198B2 JP 4454198 B2 JP4454198 B2 JP 4454198B2 JP 2001530604 A JP2001530604 A JP 2001530604A JP 2001530604 A JP2001530604 A JP 2001530604A JP 4454198 B2 JP4454198 B2 JP 4454198B2
Authority
JP
Japan
Prior art keywords
test
procedure
processor
instructions
perform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001530604A
Other languages
English (en)
Other versions
JP2003532168A (ja
Inventor
キトロス,アンドリュー・ダブリュー
ライアン,アラン・エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23652308&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4454198(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of JP2003532168A publication Critical patent/JP2003532168A/ja
Application granted granted Critical
Publication of JP4454198B2 publication Critical patent/JP4454198B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【0001】
発明の分野
本発明は、概括的には自動テスト機器に関し、特にかかる機器を制御する技術に関する。
発明の背景
一般に、自動テスト機器(ATE:automatic test equipment)は、自動的にデバイス(または完全なシステム)をテストするための機器である。ATEシステムによっては、集積回路(IC)または回路基板等の電子回路をテストするものがある。典型的なATEシステムがかかる装置(一般に試験中の装置またはDUTと呼ぶ)をテストする場合、ATEシステムは、刺激(たとえば、電気信号)を装置に与えて、装置の応答(たとえば、電流および電圧)をチェックする。通常、テストの最終結果は、装置が首尾良く特定の予想される応答を予め確立された許容差内で提供する場合には「合格」、または装置が予想される応答を予め確立された許容差内で提供しない場合には「不合格」である。より高度なATEシステムは、不合格の装置を評価して、不合格の1つまたは複数の原因を潜在的に決定することが可能である。
【0002】
ATEシステムは、ATEシステムの動作を指示するコンピュータを備えることが一般的である。通常、コンピュータは、1つまたは複数の専用ソフトウェアプログラムを実行して、(i)テスト開発環境、および(ii)装置試験環境を提供する。テスト開発環境では、通常、ユーザがテストプログラムを作成する、すなわち、ATEシステムの各種部分を制御する1つまたは複数のファイルをソフトウェアベースでの構築を行う。装置試験環境では、通常、ユーザは試験用の1つまたは複数の装置を有するATEシステムを提供し、テストプログラムに従って各装置をテストするようATEシステムに指示する。ユーザは、単に追加の装置をATEシステムに提供し、テストプログラムに従って追加の装置をテストするようATEシステムに指示することにより、追加の装置をテストすることができる。したがって、ATEシステムでは、ユーザが、テストプログラムに基づき一貫して、かつ自動的に多くの装置をテストすることが可能である。
【0003】
一般に、ATEシステムのテスト開発環境を使用してテストプログラムを作成するには、コードべースのアプローチおよびテンプレートベースのアプローチという2つの従来のアプローチがある。コードベースのアプローチでは、ユーザが、拡張およびライブラリを用いて、プログラミング言語(たとえば、CまたはC++プログラミング言語)でコードを書く。一般に、コードは、電圧源、電流源、測定装置、およびデータ記憶資源等、ATEシステム内の各種コンポーネントの下位レベルの動作を制御する。さらに、複数の装置を並列にテストすべき場合には、通常、追加の装置のテストに必要な追加のATEシステムコンポーネントを制御するために、特定のコードを追加しなければならず、プログラムの複雑性が大幅に増大する。したがって、コードベースのアプローチでは一般に、ユーザがプログラミング言語およびATEシステムの各種コンポーネントについて幅広い知識を保有する必要がある。通常、開発されるコードは数千行の長さであり、正式な装置テストを開始することができるようになるまでに、テストおよびデバッグに相当な時間および努力がしばしば必要である。
【0004】
コードベースのアプローチは、ユーザがATEシステムの資源を最大限に利用可能であることから、強力かつ柔軟である。ユーザは、本質的に、コードを書くことによってテストプログラムを初めから開発するため、ATEシステムを完全に利用するようにテストプログラムをカスタマイズし調整することができる。たとえば、ユーザは、特定の最適化をテストプログラムに含めて、達成可能な限り最速のテスト時間を提供し、したがってATEシステムの処理能力を最大化する様式でATEシステムを動作することができる。さらに、ユーザは、業界のテスト方法や標準に縛られない。むしろ、ユーザは、ある点に関しては業界の規範よりも優れたものでありうる、ユーザ特定のテスト方法および標準を確立し実施する能力を有する。さらに、ユーザは、ATEシステムの能力に適した多くの異なるタイプの装置をテストすることが可能である。これは、アナログ信号およびデジタル信号の双方を利用し、装置が、刺激信号を受け入れて応答信号を提供する準備ができる前に、装置特定の構成が通常求められる混合信号装置のテストに対して特に重要である。
【0005】
コードベースのアプローチとは対照的に、テンプレートベースのアプローチは、ユーザに対する負担がより少ない。テンプレートベースのアプローチでは、ATEシステム製造業者が、ユーザにテストプログラムテンプレートの選択を供給する。各テンプレートは、通常、ATE製造業者によって予め定められたコードを含むため、ユーザが初めからコードを書く必要性を軽減する。さらに、かかるテンプレートは一般に、ある程度カスタマイズ可能である。たとえば、特定のテストプログラムテンプレートでは、ユーザが、装置テスト時にATEシステムによって実行される特定のアクションを制御する特定の動作パラメータを入力することができる。また、テストプログラムテンプレートは、カスタマイズされた動作パラメータを複数の装置に並列に与え、複数の装置から並列に測定を行うことも典型的である。より幅広い変更には通常、ATEがこの基礎をなすコードをユーザに対してアクセス可能にする場合、ユーザが予め書き込まれたコードを調べ編集する必要がある。したがって、テンプレートベースのアプローチでは、ユーザのタスクは、意図する特定のテストに適切なテンプレートを選択し、意図するテストを適宜実行するようにATEシステムに指示するために、適した動作パラメータを選択されたテンプレートに提供することである。
【0006】
一般に、ユーザの観点から、テンプレートベースのアプローチは、コードベースのアプローチよりも比較的使用しやすい。テンプレートベースのアプローチでは、ユーザが、予め定められたテストプログラムを利用するため、初めからコードを書く必要性が回避される。したがって、プログラミング言語またはATEシステムの下位レベルの詳細について幅広い知識がユーザに求められない。むしろ、ユーザは、単に予め定められたテンプレートを選択し、特定の動作パラメータを選択されたテンプレートにセットして、ATEシステムの動作をカスタマイズするだけである。そのように、ユーザは、本質的にテストプログラム開発者ではなくむしろATE操作者の役割を果たす。
発明の概要
不都合なことに、テストプログラムを作成するコードベースアプローチおよびテンプレートベースアプローチは、特定の欠点を有する。特に、ユーザが初めからテストプログラムを書くコードベースアプローチでは、ユーザがプログラミング言語およびATEシステムの各種コンポーネントの下位レベルの詳細について幅広い知識を保有する必要がある。かかる知識なしでは、ユーザは、装置をテストするためにATEシステムの各種部分を適宜動作するテストプログラムを作成することができない。さらに、かかる知識があっても、テストプログラムを作成するタスクは複雑かつ間違い易い。通常、ユーザは、テストプログラムが装置テストでの正規の使用に対する準備が整うようになるまでに、相当量の時間をテストプログラムの開発およびデバッグに費やすことになる。
【0007】
ユーザが、ATE製造業者によって提供される予め定められたテストプログラムテンプレートを利用するテンプレートベースのアプローチも同様に、特定の欠点を有する。第1に、ユーザは、ATE製造業者が予め考えたテストプログラムテンプレートから選択することしかできないため、このアプローチには比較的柔軟性がない。かかるテンプレートは、混合信号装置等の複雑な装置特定構成要件を有する装置のテストに必要な程度に、カスタマイズすることができないことが多い。
【0008】
第2に、ATEユーザによっては、ATE製造業者によって提供されるものに頼るのではなく、むしろ各自ユーザ特有の方法および標準を確立し実施する方を望む場合がある。状況によっては、このようなテンプレートは通常、動作パラメータ変更のみを許容するため、かかるユーザが、予め定められたテンプレートを変更することで各自の方法および標準を実施することは困難であるか、または不可能である。より幅広い変更には、通常、基本をなすテンプレート命令を検索し編集することにより、より下位のレベルで作業すると共に、望ましくない変更が行われていないことを確認する必要がある。かかるコードの変更およびデバッグは、時としては、初めからコードを書くよりも困難なタスクである可能性がある。
【0009】
第3に、ATE製造業者は各自のテンプレートの柔軟性およびカスタマイズ可能性を増大しようとするため、テンプレートは、ユーザの観点からより複雑になる傾向がある。状況によっては、予め定められたテンプレートに熟練してから、そのテンプレートを変更することによってテストプログラムを作成することは、初めからテストプログラムをただ書くよりも、ATEユーザに対して大きな負担でありうる。特に、ユーザは、プログラミング言語およびATEシステムのコンポーネントについていくらかの知識をすでに保有している場合がある。かかるユーザは、ここでは、製造業者のテストプログラムテンプレートの詳細をさらに学習してから、それをどのように変更するかを決定する必要があるという負担がかかる。
【0010】
テストプログラムテンプレートを複雑にしすぎることを回避するために、ATE製造業者は、テストプログラムテンプレートのより広い選択を提供しようとすることができる。不都合なことに、これはATE製造業者に対して極端に負担になり、製造業者が、テストプログラムテンプレートに伴うATEシステムユーザのあらゆるニーズを予期してそれを満足させることは、不可能なことが多い。たとえば、ATE製造業者が、多数の異なる信号の組み合わせにより、考えられるあらゆる混合信号テスト装置(アナログ信号およびデジタル信号の双方を含む装置テスト)について別個のテンプレートを提供することは、非現実的である。製造業者は、かかる業務を適時に完了することができない可能性が高い。さらに、ATEシステムユーザは、テストプログラムテンプレートの選択に窮する可能性が高く、おそらく、特定の状況に最も適したテストプログラムテンプレートを選ぶことができない。それにもかかわらず、ATE製造業者が、所望の装置テスト(たとえば、試験中の意図する装置の正しい数のアナログ信号およびデジタル信号を処理可能なもの)に適切なテンプレートを提供しない場合、ATEユーザは、適切性がより低いテンプレートを変更しない限り、有効に装置をテストすることが不可能となる可能性が高い。かかる変更には、幅広いコードの変更が必要なことが多い。
【0011】
テストプログラムを作成する上記従来のコードベースアプローチおよびテンプレートベースアプローチとは対照的に、本発明は、複数のテスト要素からテスト手順を提供する技術を対象とする。各テスト要素は、特定のテスト動作についての命令およびプログラマブル(プログラム可能)入力変数を定義する。好ましくは、各テスト要素は、ATEシステムの機器または性能の一つの基本機能を具現する。テスト手順は、装置テストタスクを定義し、テストプログラムとして動作することも、また他のテスト手順(または同じテスト手順の1つもしくは複数のインスタンス)と組み合わせて、より大きなテストプログラムを形成することもできる。したがって、従来のコードベースアプローチのように、テストプログラムコードを初めから書く必要がない。さらに、テスト要素からテスト手順を提供することにより一般に、テスト要素によって定義される個々のテスト動作をカスタマイズ式に組み合わせて、ATEユーザの特定のニーズに合わせるため、予め定められたテストプログラムテンプレートを変更するよりも高い柔軟性を提供する。
【0012】
一構成では、ATEユーザは、テスト要素データベースから複数のテスト要素を組み合わせて、装置テストタスクを定義するテスト手順を形成する。各テスト要素は、プロセッサに装置テストタスクのうちの特定のテスト動作を実行するよう指示する命令およびプログラマブル入力変数を定義する。ATEユーザは、テスト手順を形成する各テスト要素のプログラム入力変数の少なくとも一部を初期値にセットする。さらに、ATEユーザは、テスト手順を形成するテスト要素の動作順を示す。さらに、ATEユーザは、テスト手順をメモリ内に記憶する。したがって、ATEユーザは、ICまたは回路基板等の特定のデバイスのテストに適したカスタマイズされたテストプログラムを作成することができる。さらに、ATEユーザには初めからコードを書く負担がなく、コードベースのアプローチで必要なように、プログラミング言語またはATEコンポーネントの下位レベルの詳細について幅広い知識を保有する必要がない。
【0013】
さらに、ATEユーザは、テスト手順を別のテスト手順内にネストする性能を有する。かかるネスト機能は、ATEユーザがモジュール化を通してテストプログラムをより良好に編成できるようにする。さらに、ATEユーザは、特定のテスト手順をテスト手順が当初作成された装置と同様の他のタイプの装置で再び使用可能になる。
【0014】
好ましくは、テスト要素データベースは、アナログ信号テスト動作を実行するようにプロセッサに指示する命令を定義するアナログ信号テスト要素、デジタル信号テスト動作を実行するようにプロセッサに指示する命令を定義するデジタル信号テスト要素、および刺激信号および応答信号を送受信するようにDUTを構成する命令を定義する他のテスト要素を含む。これらアナログ信号テスト要素、デジタル信号テスト要素、およびDUT構成テスト要素を組み合わせて混合信号テスト手順またはテストプログラムにするタスクは、多くの点に関して、従来のテンプレートベースアプローチにおいて、混合信号装置を有効にテストするために時に必要なように、特定の信号セットおよびDUT構成要件を処理するように設計された混合信号テンプレートを変換しようとするよりも容易である。
【0015】
ATEユーザがテスト要素からテスト手順を作成した後、ATEシステムは、そのテスト手順を用いて装置をテストすることができる。特に、ユーザが正式な装置のテストを開始すると、ユーザは、コマンドをATEシステムの入出力(I/O)装置に入力して、テストを開始する。これに応答して、ATEシステムのプロセッサは、メモリからテスト手順を取得し、テスト手順に基づいて一連の命令を提供する。これに応答して、プロセッサは、装置をテストするために、提供された一連の命令に基づいて、テスト中の装置に接続される(たとえば、電気的にまたは機械的に)テストインタフェースを制御する。
【0016】
好ましくは、ATEシステムは、I/O装置を通してグラフィカルユーザインタフェース(GUI)を提供する。ユーザは、GUIを操作して、テスト要素データベースのテスト要素からテスト手順を作成する。特に、ユーザは、好ましくは、各テスト要素に対応するグラフィカルアイコンを選択し、GUIの編集ウィンドウ中のアイコンを構成して、テスト要素の動作順序を提供する。さらに、ユーザは、テスト要素によって定義される動作に応じて様々なダイアログボックスを使用して、テスト要素のプログラマブル入力変数を初期値にセットする。テスト要素を定義するテスト動作についての基本となる命令は、ユーザが単にアイコンを操作して、パラメータ値を入力することができるように、ATE製造業者により予め定められていることが好ましい。したがって、ユーザは、テストプログラム(またはテスト手順)を初めから作成するが、初めからコードラインを書かないことから、プログラミング言語またはATEコンポーネントの下位レベルの詳細についての幅広い知識を必要としないため、コードベースアプローチの効果および柔軟性を有する。
【0017】
テスト手順のテスト要素は、好ましくは、テスト手順のうちの1つのテスト要素から得られる情報を別のテスト要素が使用可能なように構成されることを理解すべきである。すなわち、ATEシステムが装置テスト中にテスト手順に従って動作する場合、あるテスト要素からのテスト動作結果が、他のテスト要素によって使用される。たとえば、1つのテスト要素は、テスト中の装置から測定値をとるようにATEに指示することができる。後続するテスト要素は、このような測定値を処理して、装置が適宜動作するかどうかを決定することが可能である。
【0018】
また、プロセッサは、好ましくは、複数の装置それぞれに関連する複数の処理ユニットを含むことを理解するであろう。この構成では、テストインタフェースの制御は、提供された一連の命令に基づいて複数の各処理ユニットそれぞれを動作させて、複数の各装置それぞれを並列にテストすることを含む。この構成では、プロセッサ内の処理ユニットおよびその数を増大させることにより、ATEシステムをスケーリングすることができる。好ましくは、テスト手順およびそのテスト要素は、異なる数の装置を並列にテストするためには、通常相当な変更が必要な従来のコードベースのテストプログラムとは対照的に、テストインタフェースに提示されたものと同数の多くの装置を並列に自動的にテストすることをさらに理解されたい。
【0019】
本発明の別の構成は、上記テスト手順を実行するための命令が記憶されたコンピュータ読み取り可能媒体を含むコンピュータプログラム製品を対象とする。命令は、データ処理装置によって処理されると、データ処理装置に、テスト手順が(i)装置テストタスクを定義し、(ii)複数のテスト要素を含むように、ユーザコマンドに応答して、テスト要素データベースからのテスト要素を組み合わせてテスト手順を形成させる。命令はさらに、データ処理装置に、さらなるユーザコマンドに応答して、(i)テスト手順を形成する各テスト要素のプログラマブル入力変数の少なくとも一部を初期値にセットさせ、(ii)テスト手順を形成するテスト要素の動作順序を示させ、(iii)テスト手順をメモリ内に記憶させる。
【0020】
本発明の別の構成は、装置をテストするための命令が記憶されたコンピュータ読み取り可能媒体を含むコンピュータプログラム製品を対象とする。命令は、データ処理装置によって処理されると、データ処理装置に、装置テストタスクを定義するテスト手順を取得させる。テスト手順は、プロセッサに装置テストタスクの特定のテスト動作を実行するように指示する命令およびプログラマブル入力変数を定義する複数のテスト要素を含む。命令はさらに、データ処理装置にテスト手順に基づいて一連の命令を提供させ、装置をテストするために、提供された一連の命令に基づいてテストインタフェースを制御させる。
【0021】
本発明の上記特徴は、自動テストシステムおよびマサチューセッツ州ボストンに所在のTeradyne,Inc.によって製造されるもの等の他の関連装置に採用することができる。
好ましい実施形態の詳細な説明
本発明の上記および他の目的、特徴、および利点は、添付図面に示される本発明の好ましい実施形態の以下のより具体的な説明から明らかになろう。それぞれの図面で、同じ参照符号は同じ構成要素を示す。それらの図面は必ずしも一定の比率で拡大縮小したものではなく、本発明の原理を説明することに重点がおかれている。
【0022】
本発明は、自動テスト機器(ATE)において使用するために複数のテスト要素からテスト処理手順(手順)を提供する技術を対象とする。テスト手順は、デバイス(装置)テストタスクを定義し、各テスト要素は、装置テストタスクの特定のテスト動作についての命令およびプログラマブル入力変数を定義する。各テスト要素は、好ましくは、ATEシステムの命令または性能のうちの一つの基本機能を具現する。テスト手順は、ATEテストプログラムとして使用してもよく、また他のテスト手順(または同じテスト手順のインスタンス)と組み合わせてより大きなATEテストプログラムを形成してもよい。したがって、かかる技術により、従来のコードベースアプローチのように初めからコードを書くことによって、または従来のテンプレートベースアプローチのようにテンプレートを変更することによって、ATEテストプログラムを作成する必要性が軽減される。かかる技術は、ATEシステムおよびマサチューセッツ州ボストンに所在のTeradyne,Inc.によって製造されるもの等の他の関連装置において採用することができる。
【0023】
図1は、本発明による使用に適したATEシステム20を示す。ATEシステム20は、メモリ22、入出力(I/O)装置24、複数の処理ユニット27を有するプロセッサ26、およびテストインタフェース28を含む。図1の矢印30は、メモリ22、I/O装置24、プロセッサ26、およびテストインタフェース28の間で交換される情報(すなわち信号)を表す。本発明による使用に適し、図1のATEシステム20と同様の別のATEシステムは、米国特許第5,910,895号(Proskauer他)に記載されており、その教示全体を参照により本発明に援用する。
【0024】
図1に示すように、メモリ22は、とりわけ、オペレーティングシステム32、テストアプリケーション34、テスト要素データベース36、およびテストプログラム38を含む各種構成体を格納(記憶)する。テストプログラム38は、テスト手順40−1、...、40−M(集合的にテスト手順40)を含む。各テスト手順40は、複数のテスト要素42を含む。たとえば、手順40−1は、テスト要素42−1、...、42−Nを含む。
【0025】
1つまたは複数の上記列挙したメモリ22内の構造は、コンピュータプログラムプロダクト(製品)44(たとえば、1つまたは複数のディスクまたはテープ)を通してメモリ22に提供することができる。好ましくは、テストアプリケーション34およびテスト要素データベース36は、コンピュータプログラム製品44等を介してATEシステム20の製造業者によってATEエンドユーザに提供される。代替として、他の機構(たとえば、図示していないネットワークインタフェースを通してダウンロードされる)を介してこれら構造をメモリ22に提供しても、またATEシステム20を動作させるATEユーザによって作成してもよい。
【0026】
ATEシステム20は、オペレーティングシステム32およびテストアプリケーション34(すなわち、オペレーティングシステム32によって調整される1つまたは複数のソフトウェアプログラム)に従って動作して、ユーザにテスト開発環境および装置テスト環境を提供する。テストアプリケーション34は、I/O装置24上のグラフィカルユーザインタフェース(GUI)を提供し、ユーザが、(i)テスト開発環境内で動作する場合にテストプログラム38(たとえば、1つまたは複数のテスト手順40)を作成し、(ii)装置テスト環境内で動作する場合にテストプログラム38に従って装置46−1、...、46−X(集合的に装置46)をテストすることができるようにする。
【0027】
上述したように、各テスト手順40は、複数のテスト要素42を含む。好ましくは、各テスト要素42は、すなわちATEシステム20の製造業者によって提供される命令および変数、モジュール化され、予め定められたグループ化されたものである。まず、このようなグループは、テスト要素データベース36に集中して記憶される。
【0028】
一構成では、ユーザは、複数のテスト要素42からテスト手順40を作成すると、複数のテスト要素42についての命令および変数の実際のグループをテスト要素データベース36からテスト手順40を記憶するように指定されるメモリ22のあるロケーションにコピーする。この構成では、テスト手順40は、各テスト要素42が、特定の装置テストタスクを実行するようにATEシステム20を指示するために必要なすべての命令および変数を含むという点において、本質的に自立型である。
【0029】
別の構成では、ユーザは、複数のテスト要素からテスト手順40を作成すると、テスト要素リファレンスおよび変数値(図1に示されるテスト要素42として表される)をテスト手順40に追加する。テスト要素リファレンスは、本質的に、テスト要素データベース36に中央的に記憶されたままのテスト要素命令および変数に対するポインタである。この構成では、装置テスト時に、ATEシステム20が、テスト要素リファレンスに基づいてテスト要素42についての命令および変数を検索し、初期に提供される変数の値を変数の初期値として用いる。この構成は、先に述べた自立型構成よりも少ない記憶空間を使用する。さらに、改訂および改良が特定のテスト要素42に対して行われると、すなわち変更が特定のテスト要素42の変数の命令に対して行われると、そのテスト42を参照する各テスト手順40が自動的に変更にアクセス可能である。
【0030】
自立型構成またはテスト要素リファレンス構成のいずれにおいても、各テスト要素42の命令および変数のグループは、両方の構成におけるいくつかの点で、テスト要素データベース36から検索されるため、テスト手順40はテスト要素42を含むと考えられることを理解すべきである。自立型構成では、グループはテスト手順作成時間で検索される。テスト要素リファレンス構成では、グループはデバイステスト時間で検索される。
【0031】
本発明は、テストプログラムを作成する従来のコードベースアプローチおよびテンプレートベースアプローチの欠点を克服することがさらに理解されるであろう。特に、コードベースアプローチのユーザは、テストプログラムを作成するために初めからコードを書く必要がある。かかるコード書きは、本発明では不必要である。むしろ、本発明のユーザは、テスト要素(すなわち、命令および変数の予め定められたグループ)を組み合わせてテストプログラム38を作成する。本発明のユーザは、特定のテスト動作の実行に最も適したテスト要素42を選択して、特定の装置テストタスクを実行するための特別な注文に従って製作されたテスト手順40を形成するため、テストプログラム38は、コードベースアプローチを用いて作成したテストプログラムとまさに同じ程度効果的であり、かつ柔軟性を有することができる。さらに、複数のテスト手順40を組み合わせて、装置テストのための複数の装置テストタスクを実行することが可能である。
【0032】
テンプレートベースアプローチのユーザは、効果的な装置テストのためにテンプレートをカスタマイズするために、基本をなす予め定められたコードを編集する必要があることが多いことをさらに理解されたい。かかる業務は、ユーザがテンプレートのプログラミング言語に精通していない場合困難なことが多い。かかる変更は、本発明では不必要である。むしろ、本発明のユーザは、適したテスト要素42を組み合わせ(好ましくは、後で説明するように、GUI上のグラフィカルアイコンを構成することにより)、変数値を提供して、テストプログラム38を作成することができる。これらテスト要素42はそれぞれ、変更なしで異なる数の装置を並列にテストすることが可能である。したがって、ユーザは、任意の基本をなすコードに取り組む必要がない。
【0033】
図2は、ユーザの観点からの、本発明のテストプログラム38、従来のコードベースアプローチを使用して作成された典型的なテストプログラム50、および従来のテンプレートベースアプローチを使用して作成された典型的なテストプログラム52の一般的な比較を示す。図2に示すように、本発明のテストプログラム38は、一般に、テンプレートベースのテストプログラム54よりも柔軟である。特に、本発明のATEシステム20を使用する場合、ユーザは、ATEシステムの性能に適切な多くの異なるタイプの装置をテストすることができる。ユーザは、テンプレートベースアプローチでのようにATE製造業者によって提供される予め定められたテンプレート選択に限定されない。
【0034】
さらに、本発明のテストプログラム38を作成するユーザは、テスト要素データベース36からテスト要素42を単に組み合わせるだけである。テストプログラム38の作成に、コード変更は必要ない。対照的に、テンプレートベースアプローチでは、適したテンプレートがATE製造業者によって提供されない場合、効果的な装置テストのためにコード変更がしばしば必要である。不都合なことに、ユーザは、他の関連するまたは隣接するテンプレート部分の動作を壊すことなく、テンプレートの部分を見つけて再度書く必要があるため、幅広いコード変更は一般に難しく、正規のテストを開始できるようになる前に、相当なテストおよびデバッグが必要である。
【0035】
さらに、図2に示すように、ユーザの観点から、本発明のテストプログラム38は、一般に、コードベーステストプログラム50よりも作成の複雑性が低い。本発明のテストプログラム38を作成するには、ユーザは、実際のコードよりも上のレベルで作業し、テスト要素42(命令および変数の予め定められたグループ)を組み合わせ、初期値を提供して、テストプログラム38のための1つのテスト手順40または複数のテスト手順40を形成する。プログラミング言語およびATEコンポーネントの下位レベルの詳細についての知識は、テストプログラム38の作成に必要ない。一方、コードベースアプローチでは、ユーザは、プログラミング言語およびATEシステムの各種コンポーネントの下位レベルの詳細についての知識を保有しなければならない。さらに、ユーザは、コードベースアプローチを使用してテストプログラム50を作成すると、一般に、テストプログラム50内のコード文のテストおよびデバッグにかなりの時間および努力を費やさなければならない。
【0036】
さらに、ユーザによって書かれたテストプログラムに対する任意の編成制御は、自ら課した制御から生じるため、コードベースのテストプログラム50は、本発明のテストプログラム38程良好に編成されない可能性が高い。すなわち、コードベースのテストプログラム50が、モジュール化される、良好に編成される、またはデバッグしやすいという保証はない。他方、本発明のテストプログラム38は、テスト手順40を形成するテスト要素42およびテストプログラム38を形成する1つまたは複数のテスト手順40の構成により自然にモジュール構造をとる。さらに、テストプログラム38が、テスト要素データベース36内のテスト要素42へのリファレンスを使用し、かつ改訂または改良が特定のテスト要素42に行われる場合、ATEシステム20は、本発明のテストプログラム38、そのテスト要素42を使用する他のあらゆるテストプログラム38およびテスト手順40にその変更を伝える。したがって、一般に、本発明のテストプログラム38は、ユーザの観点から、コードベーステストプログラム50よりも複雑性が低い。
【0037】
図2を再び参照すると、ユーザの観点から、本発明のテストプログラム38は、概して、コードベースのテストプログラム50よりも使用しやすい。本発明のテストプログラム38は、特定の装置テストにかかわらず、標準化インタフェース(たとえば、GUI)を利用する。さらに、一構成では、テストプログラム38は、共通の標準スプレッドシートプログラムから制御され、起動される。かかる使用に適した1つのスプレッドシートプログラムは、ワシントン州レッドモンドに所在のマイクロソフト社によって製造されるMicrosoft Excelである。ATEシステム20のオペレータは、異なる装置テストごとに新しいインタフェースを学習する必要がない。
【0038】
他方、コードベースのテストプログラム50は通常、特定の装置をテストするために排他的に手書きのため、独自のユーザインタフェースを使用する。したがって、ATEテストオペレータは、新しいコードベースのテストプログラム50それぞれについて新しいインタフェースを学習しなければならない。したがって、コードベースのテストプログラム50は、概して、本発明のテストプログラム38よりも使いにくい。
【0039】
次に、図3を参照して本発明のさらなる詳細を提供する。テストアプリケーション34は、とりわけ、グラフィカルユーザインタフェース(GUI)60、テストプログラムビルダ62、およびテストプログラムインタプリタ64を含む多数のコンポーネントを有する。テストプログラムインタプリタ64は、とりわけ、プログラムマネージャ66およびランタイムデバッガ72を含む。
【0040】
以下のテストアプリケーションコンポーネントの詳細は、簡略化のために特定の動作を実行するコンポーネントを説明しうるが、プロセッサ26は実際に、これら動作をコンポーネントの指示の下で実行することを理解されたい。すなわち、各テストアプリケーションコンポーネントは、おそらく1つまたは複数の他の部分のATEシステム20と共にプロセッサ26に、かかる動作を実行するように指示する。
【0041】
GUI60は、テストアプリケーション34のフロントエンドとして動作する(I/O装置24を通して)。すなわち、GUI60は、ATE20のユーザにコマンドおよびデータについてプロンプトし、コマンドおよびデータをテストプログラムビルダ62およびテストプログラムインタプリタ64に提供する。さらに、GUI60は、ユーザコマンドに対する応答およびデータをテストプログラムビルダ62およびテストプログラムインタプリタ64から受信し、ユーザに対して応答をフィードバックとしてI/O装置24上に表示する。
【0042】
テストプログラムビルダ62は、テスト開発環境におけるテストプログラム38を構築する責任を担う。図3に示すように、テストプログラムビルダ62は、テスト要素データベース36にアクセスして、テストプログラム38を構築する。特に、GUI60を通してユーザによって提供されるコマンドは、テストプログラムビルダ62に、テスト要素を組み合わせて構成し、1つまたは複数のテスト手順40を作成するよう指示する。各テスト手順40のインスタンスは、テストプログラム38自体として動作することも、また他のテスト手順40または同じテスト手順40のインスタンスと組み合わされて、より大きなテストプログラム38を形成することも可能である。
【0043】
テストプログラムインタプリタ64は、装置テスト環境においてテストプログラム38に基づいて装置をテストする責任を担う。特に、プログラムマネージャ66は、テストプログラム38のテスト手順40を形成するテスト要素のテスト要素命令を解釈し、装置テストの実行に必要な下位レベルの動作を実行する。特に、テストプログラムインタプリタ64は、テスト要素パラメータを小さなテストアクションシーケンスに変形して、処理ユニット27の動作を統合する。ユーザは、これら下位レベルの詳細を知らないままでいることができる。各種テストアプリケーションコンポーネントの動作についてのさらなる詳細を以下に説明する。
【0044】
図4は、ATEシステム20による使用に適したテスト開発環境のウィンドウ80を例として示す。ウィンドウ80は、従来通りに動作して、特定のタスク(たとえば、テスト手順の作成または記憶)を実行するために、ユーザがコマンドを入力できるようにするメニュー82およびツールバー84を含む。
【0045】
ウィンドウ80は、多数のサブウィンドウをさらに有する。特に、ウィンドウ80は、現在のテスト手順40の複数のテスト要素42についての配置順序をグラフィック的に(たとえば、トップダウンアイコンフォーマットで)表示するテスト手順エディタサブウィンドウ86を含む。例では、現在のテスト手順40は、「Pattern」アイコンで示される「Pattern」テスト要素で始まり、その後に「PPMU」アイコンとして示される「PPMU」テスト要素が続き、以下同様である。テスト要素順序は、テスト要素アイコンを追加、挿入、または削除することによって変更することができる。さらに、テスト要素順序は、テスト要素アイコンを結び付ける矢印を変更して、フロー内でループまたは分岐を提供することによって変更することができる。したがって、ユーザは、複雑で条件付きの手順フローを構築して、複雑なテストタスクを達成することができる。
【0046】
ウィンドウ80は、ユーザに特定のテスト要素42に必要な値および/または変数名を入力するようにプロンプトする入力値サブウィンドウ88をさらに含む。図4に例として示すように、「PPMU」テスト要素が、「PPMU」アイコンの周りのボックス化アウトラインに示されるようにテスト手順エディタサブウィンドウ86において選択され、サブウィンドウ88が、「PPMU」テスト要素に必要な値を入力するようにユーザをプロンプトする。例としてのみ示すが、ユーザは、「PPMU」テスト要素の「Max Expected Current(最大予想電流)」変数に対応する値「0.00001」をフィールド90に入力している(たとえば、キーボードまたはマウスを介して)。
【0047】
ウィンドウ80は、テスト手順40によって使用される変数およびそれらの属性の概観をユーザに提供する変数表サブウィンドウ92をさらに含む。ユーザは、単に変数表サブウィンドウ92のフィールドを選択し(たとえば、I/O装置22のマウスを使用して)、新しい属性値をそのフィールドに入力するだけで、テスト手順40によって使用される特定属性値を変更することができる。
【0048】
図5は、ユーザからの入力に基づいて、テスト開発環境のウィンドウ80をどのように変更することができるかを例としてのみ示す。特に、ユーザが、ウィンドウ80(図4も参照)のテスト手順エディタサブウィンドウ86内のフローのうちの別のテスト要素を選択するものと想定する。これに応答して、ユーザは、図5に示すように、I/O装置22上にウィンドウ94を見ることになる。ウィンドウ94は、ウィンドウ94が、先に選択されたアイコンではなく、新しく選択されたテスト要素のアイコン(すなわち「Limits & Datalog」アイコン)をハイライトすなわちボックス化して示す、変更されたテスト手順エディタサブウィンドウ86’を含むことを除き、ウィンドウ80と同様である。さらに、ウィンドウ80のサブウィンドウ88は、新しく選択されたテスト要素に対応する新しいサブウィンドウ96で置換される。
【0049】
上記ウィンドウベースの提示構成により、テスト要素の使用が汎用プログラミングツールよりも優れたものになる。たとえば、テスト要素特定ウィンドウ88および96は、ユーザに、どんな情報が必要なのかを示す。したがって、ユーザは、リファレンス材料を調べる、またはATEシステム20について幅広い経験を保有する必要がない。
【0050】
ユーザは、テスト手順40にテスト要素42を追加し終えると、特定の変数を初期値にセットすることを望むことがある。たとえば、ユーザは、3.5ボルトの電圧源を使用して装置を1度テストしてから、5.0ボルトの電圧源を使用して同じ装置に対してテストを繰り返したい場合がある。ユーザに適応するため、ATEシステム20は、ユーザがテスト手順40の複数のインスタンス(各テストについて1つ)を作成できるようにする。このために、ユーザはコマンドをGUI60に入力し、ATEシステム20が、テスト手順40の複数のインスタンスを作成し、一意の識別子(たとえば、インスタンス名または番号)によって各インスタンスを区別するようユーザにプロンプトする。図6は、例としてのみ、テスト手順40の特定のインスタンスについて値を入力するようにユーザをプロンプトするインスタンスエディタウィンドウ100を示す。したがって、ユーザは、同じテスト手順40の複数のインスタンスを使用して、同じ装置に対して同じテストの変形を実行するように、テストプログラム38を開発することができる。
【0051】
ユーザは単にテスト要素(すなわち、所望のテスト要素を表すテスト要素アイコン)をテスト要素データベース36から検索し、それらを配置し、それらの入力変数を初期化するだけであるため、本発明のATEシステム20は、テスト手順40を作成するときに使用が容易であることが理解される。ユーザは、テストプログラムを作成する従来のアプローチのように任意のコードを書いたり変更したりする必要がない。それにもかかわらず、ATEシステム20は、テスト要素42によって定義された命令および変数を、ユーザが見たいと望む場合に示す性能を有する。たとえば、ユーザは、メニュー82またはツールバー84を使用して、ATEシステム20に命令および変数を表示するように指示することができる。図7に示すように、ATEシステム20は、選択されたテスト要素42により定義される命令および変数108を有するウィンドウ106をユーザに示すことによって応答する。
【0052】
次に、図8および図9を参照して、ATEシステム20の動作のさらなる詳細について説明する。図8は、ATEシステム20によって実行される処理(手順)110の流れ図を示す。手順は、ATEシステム20がテスト開発環境において動作するときに実行される設計時間ステップ112、およびATEシステムが装置テスト環境において動作するときに実行されるランタイム(実行時)ステップ114を含む。
【0053】
ステップ116において、テスト手順(処理)40を作成するために、ATEシステム20がテスト要素データベース36にアクセスする。特に、図4〜図6に示すように、GUI60およびテスト手順ビルダ62により、ユーザは、テスト要素データベース36からのテスト要素42を組み合わせ、それらの変数に値をセットし、互いに関してテスト要素を並べて、テスト手順40を作成することができる。オプションとして、ユーザは、1つまたは複数の先に作成されたテスト手順40を、目下作成中のテスト手順40に含めることができる。
【0054】
ステップ118において、ATEシステム20(すなわち、GUI60およびテスト手順ビルダ62)が、追加のテスト手順作成の選択肢をユーザに提供する。ユーザがATEシステム20に別のテスト手順40を作成するように指示する場合、ステップ118はステップ116に戻る。その他の場合、ステップ118はステップ120に進む。
【0055】
ステップ120において、ATEシステム20は、先に作成されたテスト手順40のインスタンスを形成する。ユーザは、入力をインスタンスエディタウィンドウ100(図6参照)に提供して、装置テスト中に使用するための初期値をセットする。
【0056】
ステップ122において、ATEシステム20は、メモリ22に、テスト手順インスタンス40を記憶させる。以下、テスト手順インスタンス40を簡略化のためにテスト手順40と呼ぶ。ATEシステム20は、テスト手順40の複数のインスタンスを処理可能なことを理解されたい。次に、ステップ122はステップ124に進む(装置テスト環境の始め)。
【0057】
ステップ124において、ATEシステム20は、テスト手順40に基づいて一連の命令を提供する。テスト手順40が、テスト要素データベース36内に記憶されるテスト要素命令に対するリファレンスを含む一構成では、テスト手順インタプリタ64のプログラムマネージャ66は、テスト要素データベース36から命令を検索する。テスト手順40が、テスト手順40を形成する各テスト要素42についての実際の命令および変数を含む別の構成では、プログラムマネージャ66が、単にメモリ22からテスト手順40の部分を読み出すことによって、命令を得る。双方の構成では、プログラムマネージャ66が、一連の命令をプロセッサ26の各処理ユニット27によって実行される動作シーケンスに変形する。
【0058】
ステップ126において、プロセッサの各処理ユニット27が、テストインタフェース28を制御して各装置46をテストする。たとえば、処理ユニット27は、装置46に信号48を加え、または装置46の信号48を測定することができる。処理ユニット27の同時動作により、ATEシステム20は複数の装置を自動的に並列にテストすることができる。
【0059】
次に、図9を参照して、テスト手順40を作成するとき、ユーザのアクティビティのさらなる詳細を説明する。ユーザは、ATEシステム20を操作してテスト手順40を作成する場合、GUI60およびテストアプリケーション34のテストプログラムビルダ62を使用して手順130を実行する。
【0060】
ステップ132において、ユーザが、テスト要素データベース36からテスト要素を検索する。たとえば、混合信号装置の場合、ユーザは、アナログソーステスト要素、デジタルソーステスト要素、アナログサンプルテスト要素、デジタルサンプルテスト要素等のうちの1つを選択することができる。
【0061】
ステップ134において、ユーザは、テスト手順40に追加された他のあらゆるテスト要素に対する、検索されたテスト要素の動作順序についての情報を提供する。好ましくは、ユーザは、GUI60(たとえば、図4のサブウィンドウ6を参照)のテスト手順エディタウィンドウ内でテスト要素アイコンを配置する。たとえば、ユーザは、最も最近に検索したテスト要素を先に検索したテスト要素の後に並べることができる。
【0062】
ステップ136において、ユーザは、テスト手順40の任意のテスト要素42についてプログラマブル入力変数をセットする。たとえば、ユーザは、GUI60のサブウィンドウ(たとえば、図4のサブウィンドウ88を参照)を使用して、最も最近検索されたテスト要素42について変数名を入力することができる。さらに、ユーザは、たとえば、変数表サブウィンドウ92において定義される手順変数を用いることにより、結果を最も最近検索されたテスト要素42に提供するように、先に検索されたテスト要素42を構成することができる。これは、テスト要素42間で情報を自動的に渡すようにテスト要素42を構成する。好ましくは、これは、並列にテストする各DUTごとに1つずつ、複数の値を保持する手順変数を用いて行われる。
【0063】
ステップ138において、ユーザは、別のテスト要素42をテスト手順40に追加するかどうかを決定する。ユーザは、別のテスト要素42の追加を望む場合、ステップ132〜136を繰り返す。その他の場合、ユーザはステップ140に進む。
【0064】
ステップ140において、ユーザは、各テスト手順40についてインスタンスエディタを作成する。特に、GUI60を通してのユーザ入力に応答して、テストプログラムビルダ62がテスト手順40を解析して、装置テスト前に、テスト要素42のどのプログラマブル入力変数に初期値が必要かを決定する。一構成では、テストプログラムビルダ62は、変数表サブウィンドウ92(図4および図5参照)内で使用される情報を検査して、初期値が必要なプログラマブル入力変数を識別する。次に、ATEシステム20は、インスタンスエディタウィンドウ100を作成し、必要な初期値を提供するようユーザにプロンプトする(図6参照)。次に、ユーザは、装置テストのため、テスト手順40の1つまたは複数のインスタンスを作成する(図8におけるステップ120を参照)。インスタンスエディタは、装置テストのためにテスト手順40が必要とする初期値を提供するようにユーザにプロンプトするため、ユーザは、かかる要件を手動で調べる必要がなく、またテスト手順40を使用した先の経験に頼る必要がない。
【0065】
上記説明から、本発明の技術により、ユーザは、テストプログラムを作成する従来のアプローチの欠点なく、テストプログラム38自体として使用するため、または他のテスト手順40(または同じテスト手順の複数のインスタンス)と組み合わせて使用してより大きなテストプログラム38を形成するために、テスト手順40を作成することが可能なことが理解される。特に、ユーザは、命令および変数のグループを定義するテスト要素を、1つまたは複数の装置46に対して装置テストを実行するようにATEシステム20に指示する順序付き配置に組み合わせる。ATEシステム20は、使用しやすく、下位レベルATE機器およびコンポーネント、およびプログラミング言語についての専門知識が必要なく、ユーザが、ATEシステムの資源をどのように使用したいかを指示することができるように柔軟である。本発明の特徴は、マサチューセッツ州ボストンに所在のTeradyne,Inc.によって製造されるコンピュータ化された装置において特に有用である。
同等物
本発明について、好ましい実施形態を参照して特に示し説明したが、特許請求の範囲によって定義される本発明の精神および範囲から逸脱せずに、形態および詳細の各種変更を行いうることが当業者により理解されるであろう。
【0066】
たとえば、I/O装置22、メモリ22、およびプロセッサ24は、汎用コンピュータの部分を形成することも(たとえば、メインフレーム、ワークステーション、分散計算システム等)、また専用ATE装置を形成することもできる。メモリ22は、主記憶装置(たとえば、半導体メモリ)、補助記憶装置(たとえば、ディスクまたはテープメモリ)、他の記憶媒体(たとえば、CD−ROM、ネットワークサーバ等)、または異なるメモリタイプの組み合わせを含むことができる。さらに、I/O装置24は、1つまたは複数のディスプレイ、キーボード、プリンタ、マウス等の複数の入力装置および出力装置を含むことができる。
【0067】
さらに、プロセッサ26は、複数の処理ユニット27を含めて示されるが、時間を多重化して、任意所与の時間にテストインタフェース28に接続された各装置46をテストする単一プロセッサとして実施してもよい。代替として、プロセッサ26は、マルチプロセッサ構成を有しても、また複数の装置46にそれぞれ関連付けされた複数の処理ユニット27を制御する分散処理構成を有しても良い。様々な相互接続機構(たとえば、コンピュータバス、バックプレーン等)が、ATEシステム20の各種コンポーネント間での情報交換30の処理に適している。
【0068】
ICまたは回路基板をテストする環境において、テストインタフェース28は、装置46と電気的に接触するプローブまたはピンを含むことができる。他の環境において、テストインタフェース28は、このような環境に特定の様々な装置を含むことができる。たとえば、装置を機械的にテストするために、テストインタフェースは、加力および測定装置を含むことができる。
【0069】
さらに、ATEシステム20は、必ずしも各テスト手順40が複数のテスト要素42を含む必要がないことを理解されたい。むしろ、テスト手順40は、単一のテスト要素42を含むことができる。しかし、本質的に提供される編成利点(すなわち、命令および変数を、特定のテスト動作を実行するグループにモジュール化すること)により、テスト手順40が複数のテスト要素42を含むことが好ましい。
【0070】
さらに、ユーザは、ATEシステム20が全容量未満で動作する場合、プロセッサの1つまたは複数の処理ユニット27をディセーブル(動作不能化)可能なことを理解されたい。たとえば、ユーザが単一装置46をテストしたいと望む場合、ユーザは、1つのみの処理ユニット27を動作して、その装置46をテストするようにATEシステム20を構成することができる。
【図面の簡単な説明】
【図1】 本発明による使用に適した自動テスト機器システムのブロック図を示す。
【図2】 ユーザの観点から柔軟性、複雑性、および使用容易性について、本発明のテストプログラムと従来のアプローチとの比較について示す図である。
【図3】 自動テストシステム内で動作する場合の図1のテストアプリケーションおよび各種コンポーネントとのインタラクションの詳細なブロック図を示す。
【図4】 図3のグラフィカルユーザインタフェースのテストプログラム開発ウィンドウを例として示す。
【図5】 図3のグラフィカルユーザインタフェースの別のテストプログラム開発ウィンドウを例として示す。
【図6】 図3のグラフィカルユーザインタフェースのさらに別のテストプログラム開発ウィンドウを例として示す。
【図7】 図3のグラフィカルユーザインタフェースのさらに別のテストプログラム開発ウィンドウを例として示す。
【図8】 本発明により動作する場合、図1の自動テストシステムによって実行される手順の流れ図を示す。
【図9】 図1の自動テスト機器システムのユーザによって実行される手順の流れ図を示す。

Claims (22)

  1. 装置をテストするシステムにおいて、
    テストアプリケーションを記憶したメモリと、
    装置に接続されるテストインタフェースと、
    前記メモリおよび前記テストインタフェースに結合されたプロセッサであって、前記テストアプリケーションに従って動作して、
    i)装置テストタスクを定義するテスト手順であって、装置テストタスクの特定のテスト動作を実行するように前記プロセッサに指示する命令およびプログラマブル入力変数をそれぞれ定義する複数のテスト要素を含むテスト手順に基づいて一連の命令を提供し、
    ii)前記装置をテストするために、前記提供された一連の命令に基づいて、前記テストインタフェースを制御する、
    ように構成されるプロセッサと、を備え、
    前記テスト要素は、それぞれ前記装置テストタスクの一部のみに対する命令を定義し、前記複数のテスト要素が、全体として、前記装置をテストするための完全な装置テストタスクを形成する
    装置をテストするシステム。
  2. 請求項1記載のシステムにおいて、さらに前記プロセッサに結合された入出力装置を備え、前記プロセッサは、前記テストアプリケーションに従って動作して、前記入出力装置にグラフィカルユーザインタフェースを提供するように構成され、前記プロセッサは前記入出力装置により
    (i)テスト要素データベースからのテスト要素を組み合わせて、前記テスト手順を形成し、
    (ii)前記テスト手順を形成する各テスト要素のプログラマブル入力変数の少なくとも一部を初期値にセットし、
    (iii)前記テスト手順を形成するテスト要素の動作順序を示し、
    (iv)前記テスト手順を前記メモリ内に格納する、
    ように指示される、システム。
  3. 装置をテストするシステムにおいて、
    テストアプリケーションを記憶したメモリと、
    装置に接続されるテストインタフェースと、
    前記テストアプリケーションに従って動作するプロセッサであって、
    i)装置テストタスクを定義するテスト手順であって、装置テストタスクの特定のテスト動作を実行するように前記プロセッサに指示する命令およびプログラマブル入力変数をそれぞれ定義する複数のテスト要素を含むテスト手順に基づいて一連の命令を提供し、
    ii)前記提供された一連の命令に基づいて、前記テストインタフェースを制御するように構成されたプロセッサと、
    を備え、前記テスト手順は、
    第1の結果を提供する第1のテスト動作を実行するように前記プロセッサに指示する命令を定義する第1のテスト要素と、
    前記第1の結果に基づく第2の結果を提供する第2のテスト動作を実行するように前記プロセッサに指示する第2の命令セットを定義する第2のテスト要素と、
    を含む、
    システム。
  4. 請求項1記載のシステムにおいて、前記テスト手順は、前記プロセッサが、他のテスト手順に基づいて命令を提供するとき、装置テストタスクを実行する命令を提供するように、別のテスト手順内にネストされたネストテスト手順である、システム。
  5. 請求項1記載のシステムにおいて、前記プロセッサは、複数の装置それぞれに関連する複数の処理ユニットを含み、前記複数の処理ユニットの各々は、前記提供された一連の命令に基づいて、前記テストインタフェースの各部分を制御して、前記複数の装置をそれぞれ並列にテストするように構成される、システム。
  6. 請求項1記載のシステムにおいて、前記プロセッサは、複数の装置それぞれに関連する複数の処理ユニットを含み、前記複数の処理ユニットは、前記テスト手順の単一インスタンスによって定義される命令に基づいて、前記テストインタフェースの各部分を制御して、前記複数の装置をそれぞれ並列にテストするように構成される、システム。
  7. 請求項1記載のシステムにおいて、前記装置は、混合信号装置であり、前記テスト手順は、
    アナログ信号テスト動作を実行するように前記プロセッサに指示する命令を定義する第1のテスト要素と、
    デジタル信号テスト動作を実行するように前記プロセッサに指示する命令を定義する第2のテスト要素と、
    を含む、システム。
  8. 請求項1記載のシステムにおいて、前記プロセッサは、さらに、
    前記テスト手順を解析して、前記テスト手順の前記テスト要素のどのプログラマブル入力変数が初期値を必要とするかを識別し、
    前記必要とされる初期値を提供して、識別されたプログラマブル入力変数を初期化するようにユーザにプロンプトするグラフィカルユーザインタフェースコンポーネントを生成する、
    ように構成される、システム。
  9. 装置をテストする方法において、
    装置テストタスクを定義するテスト手順であって、前記装置テストタスクの特定のテスト動作を実行するようにプロセッサに指示する命令およびプログラマブル入力変数をそれぞれ定義する複数のテスト要素を含むテスト手順を取得するステップと、
    前記テスト手順に基づいて一連の命令を提供するステップと、
    装置をテストするために、前記提供された一連の命令に基づいてテストインタフェースを制御するステップと、を含み、
    前記テストインタフェースを制御するステップが、
    第1テスト要素に基づいて、第1テスト結果を生成する第1テスト動作を実行するステップと、
    第2テスト要素に基づいて、(i)前記第1テスト要素の指示の下、前記プロセッサによって実行される前記第1テスト動作により生成される前記第1テスト結果を得て、(ii)前記第1テスト結果に基づいて第2テスト結果を生成する第2テスト動作を実行するステップと、
    含む方法。
  10. 請求項9記載の方法において、入出力装置にグラフィカルユーザインタフェースを提供するステップをさらに含み、前記プロセッサが入出力装置により
    (i)テスト要素データベースからのテスト要素を組み合わせて、前記テスト手順を形成し、
    (ii)前記テスト手順を形成する各テスト要素のプログラマブル入力変数の少なくとも一部を初期値にセットし、
    (iii)前記テスト手順を形成するテスト要素の動作順序を示し、
    (iv)前記テスト手順を前記メモリ内に格納する、
    ように指示される、方法。
  11. 請求項9記載の方法において、前記提供するステップは、
    前記テスト手順の第1テスト要素に基づいて、第1テスト結果を生成する第1テスト動作を実行するように前記プロセッサに指示する命令を提供するステップと、
    前記テスト手順の第2テスト要素に基づいて、第2テスト結果を生成する第2テスト動作を実行するように前記プロセッサに指示する命令を提供するステップであって、前記第2テスト結果は前記第1テスト結果に基づく、ステップと、
    を含む方法。
  12. 請求項9記載の方法において、前記テスト手順は、別のテスト手順内にネストされたネストテスト手順であり、前記提供するステップは、
    他のテスト手順に基づいて命令を提供するとき、前記装置テストタスクを実行するように前記プロセッサに指示する命令を提供するステップを含む、方法。
  13. 請求項9記載の方法において、前記テストインタフェースは、複数の装置それぞれに関連する複数の処理ユニットを含み、該テストインタフェースを制御するステップは、
    前記提供された一連の命令に基づいて、前記テストインタフェースの複数の処理ユニットの各々を動作させて、前記複数の各装置をそれぞれ並列にテストするステップを含む、方法。
  14. 請求項9記載の方法において、前記テストインタフェースは、複数の装置それぞれに関連する複数の処理ユニットを含み、前記テストインタフェースを制御するステップは、
    前記テスト手順の単一インスタンスによって定義される命令に基づいて、前記テストインタフェースの前記複数の処理ユニットを動作させて、前記複数の各装置をそれぞれ並列にテストするステップを含む、方法。
  15. 請求項9記載の方法において、前記装置は混合信号装置であり、前記提供するステップは、
    前記テスト手順の第1および第2テスト要素の1つの要素に基づいて、アナログ信号テスト動作を実行するように前記プロセッサに指示する命令を提供するステップと、
    前記テスト手順の前記第1および第2テスト要素の別の要素に基づいて、デジタル信号テスト動作を実行するように前記プロセッサに指示する命令を提供するステップと、
    を含む、方法。
  16. 請求項9記載の方法において、さらに、
    前記テスト手順を解析して、前記テスト手順の前記テスト要素のどのプログラマブル入力変数が初期値を必要とするかを識別するステップと、
    前記必要とされる初期値を提供して、識別されたプログラマブル入力変数を初期化するようにユーザにプロンプトするグラフィカルユーザインタフェースコンポーネントを生成するステップと、
    を含む方法。
  17. 装置をテストするためのテスト手順を提供する方法において、
    (i)前記テスト手順が装置テストタスクを定義し、(ii)前記テスト手順が複数のテスト要素を含み、(iii)各テスト要素が、プロセッサに装置テストタスクの特定のテスト動作を実行させるように指示する命令およびプログラマブル入力変数を定義するように、テスト要素データベースからのテスト要素を組み合わせて、前記テスト手順を形成するステップと、
    前記テスト手順を形成する各テスト要素のプログラマブル入力変数の少なくとも一部を初期値にセットするステップと、
    前記テスト手順を形成する前記テスト要素についての動作順序を示すステップと、
    前記テスト手順を前記メモリ内に格納するステップと、
    を含み、前記動作順序を示すステップが、
    前記プロセッサに第2動作を実行するように指示する第2テスト要素より先に、第1テスト結果を生成する第1テスト動作を実行するように前記プロセッサに指示する第1テスト要素を指定するステップであって、前記第2動作は、(i)前記第1テスト要素の指示の下、前記プロセッサによって実行される前記第1テスト動作により生成される前記第1テスト結果を得て、(ii)前記第1テスト結果に基づいて第2テスト結果を生成する、ステップを含む
    方法。
  18. 請求項17記載の方法において、前記テスト手順を別のテスト手順内にネストするステップをさらに含む方法。
  19. 請求項17記載の方法において、前記装置は混合信号装置であり、前記組み合わせるステップは、
    前記第1および第2テスト要素の1つを前記テスト手順に組み込むステップであって、前記第1および第2テスト要素の1つは、前記プロセッサにアナログ信号テスト動作を実行するように指示する命令を定義する、ステップと、
    前記第1および第2テスト要素の他方を前記テスト手順に組み込むステップであって、前記第1および第2テスト要素の他方は、前記プロセッサにデジタル信号テスト動作を実行するように指示する命令を定義する、ステップと、
    を含む、方法。
  20. 請求項1記載のシステムにおいて、前記テスト手順内のテスト要素セットの各テスト要素は前記装置によって使用される特定の信号に対応する、システム。
  21. 装置をテストするシステムにおいて、
    テストアプリケーションを記憶したメモリと、
    装置に接続されるテストインタフェースと、
    前記メモリおよび前記テストインタフェースに結合されたプロセッサであって、前記テストアプリケーションに従って動作して、
    i)装置テストタスクを定義するテスト手順であって、装置テストタスクの特定のテスト動作を実行するように前記プロセッサに指示する命令およびプログラマブル入力変数をそれぞれ定義する複数のテスト要素を含むテスト手順に基づいて一連の命令を提供し、
    ii)前記装置をテストするために、前記提供された一連の命令に基づいて、前記テストインタフェースを制御する、
    ように構成されるプロセッサと、を備え、前記テスト手順は、
    第1テスト結果を生成する第1テスト動作を実行するように前記プロセッサに指示する第1テスト要素と、
    (i)前記第1テスト要素の指示の下、前記プロセッサによって実行される前記第1テスト動作により生成される前記第1テスト結果を得て、(ii)前記第1テスト結果に基づいて第2テスト結果を生成する、第2テスト要素と、
    含むシステム
  22. 装置をテストするシステムにおいて、
    テストアプリケーションを記憶したメモリと、
    装置に接続されるテストインタフェースと、
    前記メモリおよび前記テストインタフェースに結合されるプロセッサであって、前記テストアプリケーションに従って動作して、
    i)装置テストタスクを定義するテスト手順であって、装置テストタスクの特定のテスト動作を実行するように前記プロセッサに指示する命令およびプログラマブル入力変数をそれぞれ定義する複数のテスト要素を含むテスト手順に基づいて一連の命令を提供し、
    ii)前記装置をテストするために、前記提供された一連の命令に基づいて、前記テストインタフェースを制御する、ように構成されるプロセッサと、
    前記プロセッサにアナログ信号動作を実行するように指示する命令を有する第1テスト要素と、前記プロセッサにデジタル信号動作を実行するように指示する命令を有する第2テスト要素と、を記憶するテスト要素データベースであって、前記テスト手順は、前記プロセッサに、前記第1および第2テスト要素に基づく混合信号テストを実行するよう指示するように構成される、テスト要素データベースと、
    を備えたシステム
JP2001530604A 1999-10-12 2000-10-12 プログラムの容易な自動テスト機器 Expired - Lifetime JP4454198B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/417,034 1999-10-12
US09/417,034 US6681351B1 (en) 1999-10-12 1999-10-12 Easy to program automatic test equipment
PCT/US2000/028424 WO2001027645A1 (en) 1999-10-12 2000-10-12 Easy to program automatic test equipment

Publications (2)

Publication Number Publication Date
JP2003532168A JP2003532168A (ja) 2003-10-28
JP4454198B2 true JP4454198B2 (ja) 2010-04-21

Family

ID=23652308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001530604A Expired - Lifetime JP4454198B2 (ja) 1999-10-12 2000-10-12 プログラムの容易な自動テスト機器

Country Status (5)

Country Link
US (1) US6681351B1 (ja)
EP (1) EP1222475A1 (ja)
JP (1) JP4454198B2 (ja)
KR (1) KR100808504B1 (ja)
WO (1) WO2001027645A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016811B2 (en) * 2001-08-15 2006-03-21 National Instruments Corporation Network-based system for configuring a programmable hardware element in a measurement system using hardware configuration programs generated based on a user specification
US6973564B2 (en) * 2001-01-26 2005-12-06 Dell Products L.P. Automatically initiating a manufacturing mode of a system firmware
US20020107653A1 (en) * 2001-02-02 2002-08-08 Kraffert Mark J. Sharing data files in a test environment
US20020170000A1 (en) * 2001-05-09 2002-11-14 Emanuel Gorodetsky Test and on-board programming station
US6889172B2 (en) * 2001-08-15 2005-05-03 National Instruments Corporation Network-based system for configuring a measurement system using software programs generated based on a user specification
US7539591B2 (en) * 2001-08-24 2009-05-26 Vi Technology, Inc. Enterprise test data management system utilizing hierarchical test data models and related methods
US7113883B1 (en) * 2001-08-24 2006-09-26 Vi Technology, Inc. Test configuration and data management system and associated method for enterprise test operations
JP3751576B2 (ja) * 2002-05-28 2006-03-01 沖電気工業株式会社 半導体装置及びそのテスト方法
US6898545B2 (en) * 2002-06-28 2005-05-24 Agilent Technologies Inc Semiconductor test data analysis system
US7181660B2 (en) * 2002-07-26 2007-02-20 Verigy Pte. Ltd. Reconstruction of non-deterministic algorithmic tester stimulus used as input to a device under test
US7240258B1 (en) * 2002-09-27 2007-07-03 Keithley Instruments, Inc. Parallel test system and method
US7171587B2 (en) * 2003-04-28 2007-01-30 Teradyne, Inc. Automatic test system with easily modified software
US6975954B2 (en) * 2003-06-24 2005-12-13 Intel Corporation Functional testing of logic circuits that use high-speed links
US7587642B2 (en) * 2003-07-08 2009-09-08 Texas Instruments Incorporated System and method for performing concurrent mixed signal testing on a single processor
CN1567223A (zh) * 2003-07-09 2005-01-19 松下电器产业株式会社 程序生成装置、方法及程序
US7376917B1 (en) * 2003-08-25 2008-05-20 Xilinx, Inc. Client-server semiconductor verification system
US20050097548A1 (en) * 2003-10-31 2005-05-05 Dillenburg Brian J. Systems and methods for developing and distributing software components
US20050114066A1 (en) * 2003-11-24 2005-05-26 Kolman Robert S. Method and apparatus for detecting and correcting invalid test definition data
US7117274B2 (en) * 2004-03-05 2006-10-03 Koninklijke Philips Electronics N.V. Graphical user interface and approach therefor
JP4591030B2 (ja) * 2004-10-13 2010-12-01 横河電機株式会社 テストシナリオ作成方法、テストシナリオ作成装置およびテストシナリオ作成のためのプログラム
JP4140917B2 (ja) * 2005-12-26 2008-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 検証作業支援システム及びその方法
KR100831945B1 (ko) * 2007-01-17 2008-05-26 삼성중공업 주식회사 전자회로보드 검사 방법 및 시스템
US8201150B2 (en) * 2007-03-20 2012-06-12 International Business Machines Corporation Evaluating software test coverage
US20090013218A1 (en) * 2007-07-02 2009-01-08 Optimal Test Ltd. Datalog management in semiconductor testing
JP2014085180A (ja) * 2012-10-22 2014-05-12 Murata Mfg Co Ltd 電子部品の検査装置、検査方法、及び検査プログラム
CN108717387B (zh) 2012-11-09 2021-09-07 相干逻辑公司 对于多处理器系统的实时分析和控制
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
JP2014146758A (ja) * 2013-01-30 2014-08-14 Canon Machinery Inc 処理プロセスのサイクル化方法
US10161993B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US9952276B2 (en) 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US10162007B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US11009550B2 (en) 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
US20140237292A1 (en) * 2013-02-21 2014-08-21 Advantest Corporation Gui implementations on central controller computer system for supporting protocol independent device testing
US9810729B2 (en) 2013-02-28 2017-11-07 Advantest Corporation Tester with acceleration for packet building within a FPGA block
US9310427B2 (en) 2013-07-24 2016-04-12 Advantest Corporation High speed tester communication interface between test slice and trays
CN104375907A (zh) * 2013-08-13 2015-02-25 神讯电脑(昆山)有限公司 笔记本电脑配置信息自动测试方法
US9606178B2 (en) 2014-03-06 2017-03-28 Texas Instruments Incorporated Parametric test program generator
US9989584B2 (en) * 2014-07-11 2018-06-05 Teradyne, Inc. Controlling signal path inductance in automatic test equipment
CN105653414A (zh) * 2016-04-01 2016-06-08 浪潮电子信息产业股份有限公司 一种实现dos与其他测试平台自动切换的方法
US10436838B2 (en) * 2017-03-23 2019-10-08 Intel Corporation Automated semiconductor platform testing
US10592370B2 (en) * 2017-04-28 2020-03-17 Advantest Corporation User control of automated test features with software application programming interface (API)
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
CN109783287B (zh) * 2018-12-28 2022-09-13 北京五维星宇科技有限公司 基于配置文件的测试指令生成方法、系统、终端及介质
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing
KR102274664B1 (ko) * 2020-02-06 2021-07-08 한화시스템 주식회사 동적 연동 메시지 구성을 통한 범용 qar 시험 제어 장치 및 방법
JP7325566B1 (ja) 2022-03-24 2023-08-14 アンリツ株式会社 測定装置および測定方法
JP7433553B1 (ja) 2023-03-13 2024-02-19 三菱電機株式会社 検証プログラム、検証装置、検証システム、及び検証方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4100899A1 (de) 1990-01-17 1991-07-18 Schlumberger Technologies Inc System fuer die steuerung des ablaufs von testsequenzen in einer informationsverarbeitungsvorrichtung
US5913022A (en) * 1995-08-31 1999-06-15 Schlumberger Technologies, Inc. Loading hardware pattern memory in automatic test equipment for testing circuits
US5668745A (en) * 1995-10-20 1997-09-16 Lsi Logic Corporation Method and apparatus for testing of semiconductor devices
US5794007A (en) * 1995-11-03 1998-08-11 Intel Corporation System and method for programming programmable electronic components using board-level automated test equipment
US5892949A (en) * 1996-08-30 1999-04-06 Schlumberger Technologies, Inc. ATE test programming architecture
DE19713932A1 (de) 1997-04-04 1998-10-08 Omicron Electronics Gmbh Testsystem und Testverfahren
US5968192A (en) * 1997-05-09 1999-10-19 Artisan Components, Inc. Programmable universal test interface and method for making the same
US5910895A (en) 1997-06-13 1999-06-08 Teradyne, Inc. Low cost, easy to use automatic test system software
US5828674A (en) * 1997-09-16 1998-10-27 Teradyne, Inc. Production interface for integrated circuit test system
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US6205407B1 (en) * 1998-02-26 2001-03-20 Integrated Measurement Systems, Inc. System and method for generating test program code simultaneously with data produced by ATPG or simulation pattern capture program
US6128759A (en) * 1998-03-20 2000-10-03 Teradyne, Inc. Flexible test environment for automatic test equipment
US6249893B1 (en) * 1998-10-30 2001-06-19 Advantest Corp. Method and structure for testing embedded cores based system-on-a-chip
US6353904B1 (en) * 1998-12-17 2002-03-05 Vlsi Technology, Inc. Method of automatically generating new test programs for mixed-signal integrated circuit based on reusable test-block templates according to user-provided driver file
US6408412B1 (en) * 1999-09-03 2002-06-18 Advantest Corp. Method and structure for testing embedded analog/mixed-signal cores in system-on-a-chip

Also Published As

Publication number Publication date
WO2001027645A1 (en) 2001-04-19
KR20020060710A (ko) 2002-07-18
KR100808504B1 (ko) 2008-02-29
JP2003532168A (ja) 2003-10-28
US6681351B1 (en) 2004-01-20
EP1222475A1 (en) 2002-07-17

Similar Documents

Publication Publication Date Title
JP4454198B2 (ja) プログラムの容易な自動テスト機器
US6449744B1 (en) Flexible test environment for automatic test equipment
JP4972244B2 (ja) 低コストで使用が容易な自動テスト・システム用ソフトウェア
US8281242B2 (en) Editable data tooltips
US6239800B1 (en) Method and apparatus for leading a user through a software installation procedure via interaction with displayed graphs
US6948152B2 (en) Data structures for use with environment based data driven automated test engine for GUI applications
US7552024B2 (en) Circuit board diagnostic operating center
US5377122A (en) Logic compiler for design of circuit models
US6724409B1 (en) Tree-based graphical user interface for creating and editing machine control sequences
US6177942B1 (en) Part development system
JP3448106B2 (ja) 高スループット検査装置
KR100339697B1 (ko) 반도체 시험장치의 프로그램 작성 시스템
JPH0642210B2 (ja) 電子機器制御方法
JPH02272645A (ja) プログラム・デバツグ支援方法
JP6761441B2 (ja) ソフトウェアアプリケーションプログラミングインタフェース(api)を用いた自動テスト機能のユーザによる制御
KR20030087977A (ko) 테스트 실행 시스템의 동작 방법 및 피시험 장치 테스트용테스트 실행 시스템 및 테스트 실행 시스템 제공 제품
CN106093897A (zh) 一种雷达系统的测试系统及测试方法
US20040032412A1 (en) Generating a graphical program based on a timing diagram
JP2003330750A (ja) 外部から制御可能な電子テストシステム
US6016143A (en) Multi-device direct I/O object that generates transactions capable of controlling multiple instruments and transaction dialog boxes having device and address fields
JP7208441B1 (ja) Fa制御テスト支援プログラム、fa制御テスト支援装置、fa制御テスト支援方法及びfa制御テスト支援システム
JPH10247142A (ja) プロセス制御プログラムのプログラミングシステムおよびプログラミング方法
Meunier et al. DTULive: functional digital programming environment
Rathburn Managing automatic test systems in the 1990s
Rathburn Managing automatic test systems in the 90's

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090619

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090918

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091016

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4454198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250