JP2003526900A - ウェハ・エッジ・エンジニアリング方法および装置 - Google Patents

ウェハ・エッジ・エンジニアリング方法および装置

Info

Publication number
JP2003526900A
JP2003526900A JP2000596588A JP2000596588A JP2003526900A JP 2003526900 A JP2003526900 A JP 2003526900A JP 2000596588 A JP2000596588 A JP 2000596588A JP 2000596588 A JP2000596588 A JP 2000596588A JP 2003526900 A JP2003526900 A JP 2003526900A
Authority
JP
Japan
Prior art keywords
substrate
wafer
fluid
silicon
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000596588A
Other languages
English (en)
Inventor
ヘンリー・フランソワ・ジェイ
チュン・ネーサン・ダヴリュ
エン・ウィリアム・ジー
マリク・イゴー・ジェイ
Original Assignee
シリコン ジェネシス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン ジェネシス コーポレイション filed Critical シリコン ジェネシス コーポレイション
Publication of JP2003526900A publication Critical patent/JP2003526900A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 本発明は、基板、例えばＳＯＩからエッジ材を削摩するための装置（４００、５００）を提供する。装置は特に筐体および筐体に連結された回転可能な部材（４０１）を含む。回転可能な部材はサセプタであり、これは、基板を固定するために比較的平坦である。可動分配ヘッド（４２１）が筐体に連結され、回転可能な部材の上に載っている。可動分配ヘッド（４２１）は、方向付けられた流体の流れをサセプタの１つまたはそれ以上の位置に放出するように操作可能である。装置はまた可動分配ヘッドに連結された流体源をも含む。流体源は材料を基板から削摩するための流体を提供する。

Description

【発明の詳細な説明】
【０００１】 （関連出願の相互参照） 本願は、１９９９年１月２８日出願の米国特許出願第０９／２３９，４７７号
に対する優先権を主張し、それを全ての目的のために参照によってここに組み込
む。
【０００２】 （発明の背景） 本発明は集積回路の製作に関する。さらに詳しくは、本発明は、新規のエッジ
・エンジニアリング技術を使用して基板を形成するための技術を提供する。本発
明は、例えば絶縁体上シリコン（「ＳＯＩ」）ウェハを使用して説明するが、バ
ルク基板、パターン形成基板、多層基板、その他のような他の種類の基板に適用
することができる。
【０００３】 集積回路は半導体材料のチップ上に形成される。これらの集積回路はしばしば
数千個あるいは数百万個ものトランジスタおよび他のデバイスを含む。特に、ト
ランジスタが多いほど高い機能性が一般的に得られ、小さいチップはウェハ当た
りのチップが多く、コストが低いことを意味するので、所定の面積の半導体材料
内にできるだけ多くのトランジスタを置くことが望ましい。テキサス・インスツ
ルメント（Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ）のロバート・ノイス（Ｒｏｂ
ｅｒｔ Ｎｏｙｃｅ）およびジャック・キルビー（Ｊａｃｋ Ｋｉｌｂｙ）によ
るフェアチャイルド・セミコンダクタにおける集積回路の開発以来、業界は常に
所定の面積のシリコン上にどんどん多くのデバイスを製作しようと努めてきた。
【０００４】 幾つかの集積回路は、一般的に「バルク」シリコン・ウェハと呼ばれる単結晶
（モノクリスタル）シリコンのスライスまたはウェハ上に製作される。そのよう
な「バルク」シリコン・ウェハ上のデバイスは一般的に相互に分離される。バル
ク・シリコン・ウェハ上でこれらのデバイスを相互に分離するために、シリコン
の局所酸化（「ＬＯＣＯＳ」）プロセス、トレンチ分離、その他のような種々の
技術が提案あるいは使用されてきた。しかし、これらの技術には限界がある。例
えば、従来の分離技術はチップ上の貴重なウェハ表面積のかなりの量を消費し、
かつ分離プロセスの人工産物としてしばしば非平面的表面を生じる。これらの考
慮すべき事項の一方または両方とも、所定のチップで達成可能な集積度を一般的
に制限する。さらに、トレンチ分離は反応性イオン・エッチングのプロセスをし
ばしば必要とし、これはきわめて時間がかかり、かつ正確に達成することが困難
になり得る。
【０００５】 超大規模集積（「ＶＬＳＩ」）または超々大規模集積（「ＵＬＳＩ」）を達成
する１つの方法は、半導体ウェハまたは絶縁体上シリコン（「ＳＯＩ」）ウェハ
を使用する。ＳＯＩウェハは一般的に１層の絶縁体材料の上に１層のシリコンを
有する。ＳＯＩウェハを製作するために種々の技術が提案あるいは使用されてき
た。これらの技術は、特にサファイア基板上にシリコンの薄い層を成長したり、
絶縁基板に１層のシリコンを接着したり、一般的にＳＩＭＯＸと呼ばれるバルク
・シリコン・ウェハ内のシリコン層の下に絶縁層を形成することを含む。ＳＯＩ
集積回路では、デバイスの底を含めて各デバイスを絶縁体で取り囲むことによっ
て、従来のデバイス加工法を使用して、基本的に完全なデバイス分離がしばしば
達成される。バルク・シリコン・ウェハにまさるＳＯＩウェハの利点は、ＳＯＩ
ウェハ上のデバイス間の分離に要求される面積が、バルク・シリコン・ウェハ上
の分離に一般的に要求される面積より少ないことである。
【０００６】 ＳＯＩは、バルク・シリコン技術にまさる他の利点をも提供する。例えば、Ｓ
ＯＩはバルク・シリコン・ウェハに比べてより簡単な製作シーケンスを提供する
。ＳＯＩウェハ上に製作されるデバイスはまた、バルク・シリコン・ウェハ上に
製作されたデバイスより優れた放射抵抗、少ない光誘導電流、少ないクロストー
クをも持つことができる。しかし、バルク・シリコン・ウェハ上のデバイスの製
作に関してすでに解決した多くの問題が、ＳＯＩウェハ上のデバイスの製作につ
いては未解決のままである。
【０００７】 すなわち、ＳＯＩウェハの製造には多くの制限が存在する。一般的に、ＳＯＩ
を製作するための幾つかの技術は、比較的低い厚さ変動を有する実質的に無欠陥
の層を持つＳＯＩウェハを生産できるが、これらの技術はしばしば、バルク・ウ
ェハに比べて、比較的低い歩留まりおよび高いコストでＳＯＩウェハを生産する
。他の技術は高い歩留まりを出すことができる。しかし、これらの技術はしばし
ば低品質の膜を生成する。
【０００８】 以上のことから、例えばＳＯＩウェハおよびその他などの基板を製造するため
の改善された技術が非常に望ましいことが分かる。
【０００９】 （発明の概要） 本発明によると、排除領域を製作および成形するため、または基板上の層を除
去するための方法および装置を含む技術を提供する。例示的な実施形態では、本
発明は流体の流れを使用して、基板上の材料（例えばシリコン、エピタキシャル
・シリコン、ゲルマニウム、シリコンゲルマニウム）の膜の一部分を選択的に除
去または「削摩（ａｂｌａｔｅ）」する。他の実施形態では、本発明はプラズマ
の方向性ビームまたはプラズマの「プラグ」を使用して、基板上の材料の膜の一
部分を削摩することができる。これらの実施形態の幾つかでは、基板の外周部の
位置を削摩目的のために流体の流れまたはプラズマのプラグにさらすために、基
板を回転させる（または流れを回転させる）。
【００１０】 特定の実施形態では、本発明は基板、例えばＳＯＩを製作するための新規な方
法を提供する。この方法は、基板上に材料（例えばＳｉＯ２、シリコン、ゲルマ
ニウム）の重なり厚さを有する基板を提供するステップを含む。材料の厚さはそ
の上の表面を有し、それは実質的に平面である。前記厚さの材料はまた基板の外
周にも伸長する。この方法はまた、表面が固定平面に対して平行な整合状態で動
くように、基板の中心領域（例えば幾何学的中心点）を中心にして基板を回転す
るステップをも含む。基板が回転するときに、前記厚さの材料の外側部分に材料
（例えば酸、塩基、研磨材）の流れが施用され、材料の流れと接触する前記厚さ
の材料の外周部分が削摩される。
【００１１】 代りの実施形態では、本発明は基板例えばＳＯＩからエッジ材を削摩（ａｂｌ
ａｔｅ）するための装置を提供する。この装置は、特に筐体および筐体に連結さ
れた回転可能な部材を含む。回転可能な部材はサセプタまたはプラテンであり、
これは基板を固定するために比較的平坦な表面を有する。可動分配ヘッドが筐体
に連結され、ワークピース（例えば基板ＳＯＩ）を上に載せた回転可能な部材の
上に載っている。可動分配ヘッドは、方向付けられた流体の流れをサセプタの１
つまたはそれ以上の位置に放出するように操作可能である。装置はまた、可動分
配ヘッドに連結された流体源をも含む。流体源は、基板から材料を削摩するため
に流体を提供する。特定の実施形態では、流体は、回転する基板の一部分をエッ
チまたは削摩する酸性流体を形成する化合物の組合せとすることができる。
【００１２】 従来の技術にまさる多くの利点が本発明によって達成される。幾つかの実施形
態では、本発明は、実質的にマスキング層またはフォトマスキング層を使用しな
い技術を提供する。実質的にフォトマスキングをしないため、本発明は、フォト
マスクの使用が必須である従来の技術より清浄でありかつ費用効果が高い。それ
はまた、フォトレジスト除去後に炭化水素残留物が残る可能性も排除する。本発
明はまた、多数のプロセス・ステップ中および後に適用することができる。した
がって本発明は先に存在する技術より柔軟かつ清浄である。他の実施形態では、
本発明は、排除領域を形成および成形するために削摩領域の正確な制御に備える
。これらおよび他の利点または利益について、本明細書全体を通して、さらに詳
しくは以下で説明する。
【００１３】 他の利点および特徴のみならず、本発明のこれらおよび他の実施形態について
も、以下の本文および添付の図面に関連してより詳しく述べる。
【００１４】 （特定の実施形態の説明） 本発明によって、排除領域を製作するかまたは基板上の層を除去するための方
法および装置を含む技術を提供する。例示的な実施形態では、本発明は流体の流
れを使用して、基板上の材料の膜の一部分を選択的に除去または「削摩」する。
他の実施形態では、プラズマ加工、湿式加工、または類似物を使用することがで
きる。本発明はまた、流体の流れを使用して基板の一部分を削摩するための新規
のシステムをも提供する。流体の流れは材料部分を化学的または物理的に除去ま
たは削摩することができる。 絶縁体上シリコン基板 図１は、本発明による部分的に完成したＳＯＩウェハ１０の簡略断面図である
。この図は単なる例証であり、本願の請求の範囲を限定するものではない。当該
技術分野の通常の熟練者は、他の変形例、代替例、変化例を認識するであろう。
ＳＯＩウェハ１０はバルク基板１２を含み、これはシリコン、ガラス、その他の
ような様々な材料から作成することができる。バルク基板はまた、ハンドル・ウ
ェハ、ターゲット基板などと呼ぶこともできる。バルク基板１２の上に重なって
いるのは絶縁層１６であり、これはしばしば酸化物から作成されるが、窒化シリ
コン、多層材など他の材料から作成することもできる。半導体材料（例えば単結
晶シリコン）の膜１４が絶縁層１８の上に重なっている。ＳＯＩウェハは、Ｓｍ
ａｒｔ ＣｕｔＴＭなどの「ブリスタ」プロセスまたは好ましくは制御された劈
開プロセスを含め、様々な技術により作成することができる。
【００１５】 材料の膜をドナー基板から除去するためのブリスタ技術の一例が、１９９４年
１２月２０日に発行されたマイケル・ブルエル（Ｍｉｃｈｅｌ Ｂｒｕｅｌ）に
よる「Ｐｒｏｃｅｓｓ Ｆｏｒ Ｔｈｅ Ｐｒｏｄｕｃｔｉｏｎ Ｏｆ Ｔｈｉ
ｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｔｅｒｉａｌ Ｆｉｌｍｓ」と称する米
国特許第５，３７４，５６４号に記載されている（「ブルエル（Ｂｒｕｅｌ）」
特許）。ブルエル特許は一般的に、注入後のウェハの温度を全体的に上昇して、
マイクロバブル（ｍｉｃｒｏｂｕｂｂｌｅ）の膨張によりウェハから膜を隆起さ
せるプロセスを記載する。この技術はしばしば不均一性または粗面およびウェハ
表面の欠陥を形成する可能性があり、これは除去しなければならない。
【００１６】 制御された劈開プロセスは、全ての目的のために参照によってここに組み込む
１９９７年５月１２日出願の「Ａ Ｃｏｎｔｒｏｌｌｅｄ Ｃｌｅａｖａｇｅ
Ｐｒｏｃｅｓｓ Ａｎｄ Ｒｅｓｕｌｔｉｎｇ Ｄｅｖｉｃｅ」と称するヘンリ
ー（Ｈｅｎｌｅｙ）らの特許出願に記載されている（「ヘンリー（Ｈｅｎｌｅｙ
）」）（弁護士ドケット番号第１８４１９−０００１００号）。制御された劈開
プロセスは、上述したブルエルによって記載されたブリスタ法に比べてより均一
な表面を膜上に提供する。さらに、制御された劈開プロセスは、横方向の粗さが
限定された均一な層を生成する。ＳＯＩウェハ１０は比較的平滑な仕上げ２０を
有する。
【００１７】 ＳＯＩウェハを加工する前に、ウェハ１０のエッジ領域を除去または一掃する
必要がある。一掃されたエッジ領域または「排除された」エッジ領域または「排
除」領域の一例を、例えば図１Ａに示す。図１Ａは、ＳＯＩウェハの排除領域２
２の簡略断面図である。排除領域２２は、層１４の一部分の下に絶縁層１８まで
伸長する。つまり、層１４の一部分が除去されて、排除領域２２が形成される。
【００１８】 ８インチのＳＯＩ基板の実施形態では、排除領域は大きさおよび形状を変える
ことができる。例えば約１０００オングストロームの層の厚さを使用すると、排
除領域は長さβを約０ｍｍから約５ｍｍの範囲とすることができるが、この範囲
に限定されない。排除領域２２の形状２４もまた、ウェハの外周に向かって正方
向に傾斜したエッジからウェハの周辺に向かって負方向に傾斜したエッジまで変
化することができる。代替的に、エッジは実質的に垂直であるか、負方向または
正方向のいずれかにわずかに傾斜することができる。いうまでもなく、排除領域
の特定の大きさおよび形状は、適用例によって異なる。本発明による排除領域２
２は、様々な技術を使用して形成することができる。これらの技術を、残りの図
を参照しながら以下で示す。 エッジ・エンジニアリング実施形態 図２〜３は本発明の実施形態によるマスキング法の簡略断面図である。これら
の図は単なる例証であり、本願の請求の範囲を限定するものではない。当該技術
分野の通常の熟練者は、他の変形例、代替例、変化例を認識するであろう。単な
る１つの例として、本発明はＳＯＩウェハ２００の製造に適用されるが、様々な
他のウェハまたは基板にも適用することができる。容易に相互参照できるように
、提示する図では類似の参照番号を使用する。ＳＯＩウェハ２００はバルク基板
１２を含み、これはシリコン、ガラス、およびその他など様々な材料から作成す
ることができる。バルク基板はまた、ハンドル・ウェハ、ターゲット基板などと
呼ぶこともできる。バルク基板１２の上に重なっているのは絶縁層１６であり、
これはしばしば酸化物から作成されるが、窒化シリコン、多層材など他の材料か
ら作成することもできる。半導体材料（例えば単結晶シリコン）の膜１４が絶縁
層１８の上に重なっている。ＳＯＩウェハは、Ｓｍａｒｔ ＣｕｔＴＭなどの「
ブリスタ」プロセスまたは好ましくは制御された劈開プロセスを含め、様々な技
術により作成することができる。
【００１９】 排除領域を形成するために、ＳＯＩウェハ２００上でフォトマスキング・プロ
セスが行われる。フォトマスキング・プロセスは一般的に、材料１４上にフォト
レジストをスピン・コートするステップを使用する。ベーキング、露光、現像、
およびその他のステップを使用して、フォトレジストのパターン形成が行われる
。パターン形成されたフォトレジストは開口２０３を含み、これが材料の部分１
４を露出させる。パターン形成プロセスは排除領域に対応する領域だけを露出さ
せるが、一部の実施形態では、これらの領域に限定されない。
【００２０】 開口２０３を通して材料１４をエッチするステップを使用して、選択された部
分１４の材料を除去する。エッチングは、様々な技術を使用して行うことができ
る。例えば、エッチングは、例えば選択的エッチング剤を使用して湿式加工技術
によって行うことができる。これらのエッチング剤は材料１４を選択的に除去す
ることができるが、絶縁層１８は除去しない。代替的にエッチング剤は、材料１
４および絶縁層１８の両方を除去することができ、バルク基板１２の部分にも食
い込むことができる。代りに、エッチングは乾式技術を用いて行うことができる
。これらの乾式技術は、反応性イオン・エッチング、プラズマ・エッチング、そ
の他を含む。湿式エッチング技術と同様に、乾式エッチングは材料１４と絶縁層
１８との間で選択的であることができる。代りに、乾式エッチングは単一ステッ
プまたは複数ステップで使用することができる。シリコン材１４の場合の実施形
態では、選択的エッチング剤が使用される。単なる例として、選択的エッチング
剤はフッ化水素酸、酢酸、および硝酸の組合せを含む。
【００２１】 図３は、例えば図２の基板から誘導されたエッチ領域または排除領域３０１を
示す。本発明による多数のエッジ輪郭形状の１つを提供するために、エッチング
が行われる。これらの輪郭形状は外側に傾斜するエッジ輪郭形状３０５を含み、
これは幾つかの実施形態ではより小さい傾斜３０７を持つことさえもできる。代
りに、エッチングは実質的に垂直なエッジ輪郭形状３０３を生成することができ
、これは他の実施形態では変動が５度未満の角度を有する。さらになお、エッチ
ングは負方向に傾斜したエッジ輪郭形状を生成することができる。しかし、使用
する輪郭形状の種類は適用例によって異なる。これらの実施形態の変形例で、エ
ッジ輪郭形状の縁部に側壁を形成することができる。これらの側壁は、シリコン
材用の酸素含有化合物に暴露したエッジの領域を酸化することによって形成する
ことができる。代りに、側壁は溶着技術およびエッチング技術の組み合わせを使
用してエッジ上に溶着される。８インチのＳＯＩ基板の場合の実施形態では、排
除領域はサイズおよび形状を変えることができる。例えば約１０００オングスト
ロームの厚さの材料１４を使用すると、排除領域は長さβが約０ｍｍから約５ｍ
ｍまでの範囲とすることができるが、この範囲に限定されない。
【００２２】 図４は、本発明の実施形態による削摩装置４００を使用する非マスキング方法
の簡略断面図である。この図は単なる例証であって、本願の請求の範囲を限定す
るものではない。当該技術分野の通常の熟練者は、他の変形例、代替例、変化例
を認識するであろう。削摩装置４００は、サセプタ４０３上に配置されたウェハ
（例えばＳＯＩ）など、様々な要素を含む。サセプタ４０３は、固定軸ｚを中心
にして、およびウェハの上面と平行な固定面の周りを可動でありあるいは回転す
る。
【００２３】 サセプタは、サセプタを環状に回転させるモータまたはドライブに連結される
。サセプタは低速から高速までの範囲の速度で回転することができる。サセプタ
はまた直線的に、指数関数的に、または段階的に定常速度まで加速する。サセプ
タはまた、直線的に、指数関数的に、または段階的に定常速度まで減速すること
もできる。
【００２４】 サセプタはまた、回転中にウェハがサセプタから振り飛ばされないように、適
切な技術を使用してウェハ４０１を保持する。回転中にウェハは半径方向および
ｚ方向に実質的に静止していることが好ましい。さらに、サセプタは全速時にｚ
方向に高い精度を持つ。サセプタはまた、全速時に半径方向にも高い精度を持つ
。したがって、サセプタは低回転速度のみならず、高回転速度中にも実質的に静
止し安定している。一部の実施形態では、サセプタは静電チャック、真空チャッ
ク、または機械的チャックである。
【００２５】 ウェハ４０１は、シリコン、ガラスなど様々な材料から形成することができる
バルク基板４０６を含む。バルク基板はまた、ハンドル・ウェハ、ターゲット基
板などと呼ぶこともできる。バルク基板４０６の上に重なっているのは絶縁層４
０７であり、これはしばしば酸化物から作成されるが、窒化シリコン、多層材な
ど他の材料から作成することもできる。半導体材料（例えば単結晶シリコン）の
膜４１１が絶縁層４１３の上に重なっている。ＳＯＩウェハは、Ｓｍａｒｔ Ｃ
ｕｔＴＭなどの「ブリスタ（ｂｌｉｓｔｅｒ）」プロセスまたは好ましくは制御
された劈開プロセスを含め、様々な技術により作成することができる。
【００２６】 ウェハ４０１の上に流体分配器４１５が配置される。流体分配器は可動である
が、図示するようにウェハ４０１の中心領域の上にあることが好ましい。流体分
配器は半径方向、斜め、およびｚ方向に可動である。流体分配器はノズル４１７
を通して流体４１９を供給する。流体４１７は、ウェハ４０１の頂面に付着する
液体とすることができる。流体は層流状、または乱流状、もしくは層流状と乱流
状とを組み合わせて施用することができる。代替的に、流体の噴霧を施用するこ
ともできる。流体分配器は、保護材、リンス材（例えば水、ＤＩ水）、乾燥材な
ど、様々な材料を施用することができる。
【００２７】 削摩ツール４２１は、回転ウェハの選択されたエッジ部分の上に配置される。
削摩ツール４２１は内部流動領域またはオリフィスなど様々な要素を含み、これ
は流体源に連結される。このツールはまた外部領域４２５をも含む。流体４２７
はオリフィス４２３から回転するウェハのエッジ部分に噴出または排出される。
液体などの流体は、層流状または乱流状に、もしくは層流と乱流を組み合わせて
施用することができる。代りに、流体の噴霧を施用することもできる。
【００２８】 エッジ排除領域を形成するために、流体４２７は半導体材料４１１の一部分を
削摩する。削摩は、回転するウェハ４０１に様々な角度に流体４２７を方向付け
るステップにより、ウェハ４０１の選択された空間領域をエッチングすることに
よって生じる。大部分の実施形態では、削摩は、回転動作によって半導体材料の
実質的に全外周部分に生じ、これにより半導体材料の外側部分が流体に暴露され
る。半導体材料がシリコン材である適用例では、流体は、フッ化水素酸、酢酸、
および硝酸の組合せなどの選択的エッチング剤とすることができる。
【００２９】 代りに、特定の実施形態では、回転するウェハの裏面４５１に削摩ツールを向
けることができる。裏面削摩ツールは、流体の流れを様々な角度でウェハの裏面
に方向付ける。流体の流れは裏面の外周部を覆い、エッジに沿って流れ、正面側
の外周の選択された領域に折り返す。ウェハ・エッジから所望の量の材料を選択
的に除去するように、流体の流れは調整される。裏面削摩ツールはそれだけで単
独に使用することができる。代りに、裏面削摩ツールは、保護流体を提供する流
体分配器４１５と組み合わせて使用することができる。さらに、裏面削摩ツール
は、上述した例のように、正面側削摩ツールと組み合わせて使用することができ
る。これらのツールの組合せは、他のツールと同様に、分配ツール４１５と共に
使用することができる。
【００３０】 代りに、他の実施形態では、削摩ツールは、エッジ領域を削摩するために、強
いまたは集束したビームもしくはプラズマの「パック（ｐｕｃｋ）」を回転する
ウェハのエッジ領域に方向付けることができる。これらの実施形態では、削摩装
置は真空内に密閉される。つまり、サセプタおよび様々なツールは、真空状態に
維持されるチャンバ内にある。削摩ツールは、回転するウェハのエッジ領域を削
摩するために、材料の集束ビームまたはプラズマを提供する。シリコン加工の場
合、プラズマは、塩素含有化合物またはフッ素含有化合物など様々な化合物を使
用して形成することができる。
【００３１】 代りに、削摩ツールは、回転するウェハのエッジ領域の一部分を物理的に除去
する流体の高速の流れを送る。流体の高速の流れは例えば、水または脱イオン水
とすることができる。一部の実施形態では、水は、削摩プロセスを増進する研磨
剤と混合することができる。さらに、水および研磨剤は、材料の除去をさらに増
進するために、酸性または塩基性の溶液と混合することができる。流体の高速の
流れは流体源圧力を有する。
【００３２】 図４Ａは、材料４１１の一部分４３１をエッチングする流体４２７を示す。図
示する通り、流体は選択的にオリフィスから領域４３１に流出して、半導体材料
４１１と接触する。つまり、シート状の流体が領域４３１に接触するようになり
、領域４３１は化学的および物理的メカニズム（例えば浸食）によって除去され
る。大部分の場合、シート状の流体は実質的の層流であるが、多少の乱流の特徴
を含むことがある。領域４３１の外部の材料を保護するために、流体４１９を使
用して外部領域をマスクする。特定の実施形態では、流体４１９は実質的に非反
応性流体であり、削摩流体によって除去すべきでない領域をマスクする。単なる
例として、この非反応性流体は特に水、ＤＩ水、および類似物を含むことができ
る。
【００３３】 領域４３１から材料を除去する際に、多数のエッジ輪郭形状の１つを提供する
ことができる。これらの輪郭形状は、外側に向かって傾斜するエッジ輪郭形状を
含み、これは一部の実施形態ではより小さい傾斜を持つことさえもできる。代替
的に、別の実施形態では、角度の変動が５度未満である実質的に垂直なエッジの
輪郭形状をエッチングで生成することができる。さらになお、エッチングで負方
向に傾斜したエッジ輪郭形状を生成することができる。しかし、使用する輪郭形
状の種類は適用例によって異なる。本方法は、図５に示すようなシステムで実行
することができる。
【００３４】 図５は、本発明の実施形態によるシステム５００の平面図である。この図は単
なる例証であって、本願の請求の範囲を限定するものではない。当該技術分野の
通常の熟練者は、他の変形例、代替例、および変化例を認識するであろう。この
図では、前の図と同様の参照番号を使用する。システム５００は、入力装置５０
１および出力装置５０３を含むオートローダにより半自動または全自動である。
入力装置は、ウェハ用のカセットを含む。入力装置にあるウェハは加工されてい
ない。出力装置にあるウェハは加工済みである。システム５００はまた削摩装置
４００またはサブシステム４００をも含む。削摩装置４００は、回転可能なサセ
プタ４０１および流体分配器４１５を含む。削摩ツール４２１も含まれる。シス
テム５００はまた、装置４００の動作をそれぞれ入力および出力装置５０１、５
０３に連結する制御装置５０７をも含む。
【００３５】 制御装置５０７は、いずれかの適切な制御ユニットとすることができる。単な
る例として、制御ユニットはマイクロプロセッサをベースとし、コンピュータ・
プログラムまたはコードの形で多数のプロセス・レシピを格納するための十分な
メモリを持たなければならない。メモリは、ダイナミック・ランダム・アクセス
・メモリ、フラッシュ・メモリと同様、ハード・ディスク記憶装置、および光記
憶装置をも含む。制御装置はまた、システム５００を監視し、プログラムし、か
つ制御するために、グラフィック・ユーザ・インタフェース（「ＧＵＩ」）をも
含む。キーボードまたはマウスなどの入力装置も含まれる。
【００３６】 本発明による方法は、次のように実行することができる。 （１）未加工および未完成の縁体上シリコン・ウェハを提供する。ここで、各々
のウェハは酸化物層の上に重なっており画定される材料の厚さを有する。 （２）カセットを入力装置に装填する。 （３）加工すべきウェハを取り出す。 （４）そのウェハを削摩装置のサセプタ上に載置する。 （５）ウェハをサセプタ上に固定する。 （６）ウェハを所望の速度値に回転させる。 （７）ウェハの中心領域に水を施用する。 （８）削摩ツールをウェハのエッジ領域の方向に向ける。 （９）削摩流体の流れをエッジ領域の方向に排出して、材料の厚さの一部分を削
摩し、酸化物層を露出させる（ウェハの外周領域の周りに排除領域を画定するた
め）。 （１０）エッジ領域の除去後、削摩流体の流れを停止する。 （１１）続いてウェハ上に水を施用してウェハをリンスする。 （１２）ウェハへの水の施用を停止する。 （１３）削摩流体の流れを露出した酸化物のエッジの方向に排出して、ウェハか
ら酸化物を選択的に除去する。 （１４）露出した酸化物の除去後、削摩流体の流れを停止する。 （１５）ウェハをリンスして削摩流体を洗い流す。 （１６）ウェハを回転し続けてウェハを乾燥させる。 （１７）ウェハの乾燥後、ウェハを停止する。 （１８）ウェハをサセプタから取り出す。 （１９）ウェハを出力装置に移送する。 （２０）ウェハをカセット内に挿入する。 （２１）次のウェハのステップを繰り返す。 上のステップのシーケンスを使用して、エッジ・エンジニアリングを実行あるい
はウェハのエッジ領域の選択された部分を削摩する。これらのステップは、フォ
トマスキング・ステップを使用することなく実行することができ、時間が節約さ
れ、フォトレジストによる粒子汚染の量が減少する。さらに、本発明のステップ
は、比較的小さい占有面積を持ちかつ大量のウェハを処理できる新規の削摩装置
で実行することができる。削摩装置はまた、一部の適用例では３００ｍｍの基板
およびそれ以上のような大きい基板に対してもスケーラブルである。本システム
を使用する本発明の方法の詳細を図６に示す。
【００３７】 図６は、本発明の実施形態による非マスキング法の簡略流れ図である。この図
は単なる例証であって、本願の請求の範囲を限定するものではない。当該技術分
野の通常の熟練者は、他の変形例、代替例、変化例を認識するであろう。このプ
ロセスは開始ステップ６０１から始まり、これは上述したシステムと同様、他の
システムでも実行することができる。１バッチの未加工ウェハつまり削摩すべき
ウェハをロード・ステーションにロードする（ステップ６０７）。特定の実施形
態では、ウェハは、エッジ・エンジニアリングを必要とするＳＯＩウェハである
。つまり、ウェハの外周部に排除領域を形成しなければならない。代替的に、適
用例に応じて様々な他のウェハを使用することができる。ハンドリング・アーム
がカセットからウェハを取り出し、削摩装置上にロードする（ステップ６０５）
。つまり、ハンドリング・アームはウェハを取り上げ、ウェハをサセプタ上に載
置する。ハンドリング・アームはホーム・ポジションに戻り、ウェハはサセプタ
上に固定される。
【００３８】 ステップの組合せを使用して、ウェハのエッジ領域を成形または加工（ｅｎｇ
ｉｎｅｅｒ）する（ステップ６０７）。これらのステップは一般的にウェハを回
転し、保護流体をウェハ上に排出し、削摩流体の流れを選択されたエッジ領域に
排出し、ウェハをリンスし、ウェハを乾燥すること、必要ならばその他を含む。
【００３９】 サセプタは、ウェハを環状に回転させるモータまたはドライブに連結される。
サセプタは低速から高速までの範囲の速度で回転することができる。サセプタは
また直線的に、指数関数的に、または段階的に定常速度まで加速する。サセプタ
はまた、直線的に、指数関数的に、または段階的に定常速度まで減速することも
できる。
【００４０】 回転中にウェハは半径方向およびｚ方向に実質的に静止していることが好まし
い。さらに、サセプタは全速時にｚ方向に高い精度を持つ。サセプタはまた、全
速時に半径方向にも高い精度を持つ。したがって、サセプタは低回転速度のみな
らず、高回転速度中にも実質的に静止し安定している。
【００４１】 保護液体は、ウェハが回転中にウェハの中心領域に排出される。ウェハの上に
配置される流体分配器は流体を排出することができる。流体分配器は可動である
が、ウェハの中心領域の上に置くことが好ましい。流体分配器は半径方向、斜め
方向、およびｚ方向に可動である。流体分配器はノズルを通して流体を供給する
。流体は、ウェハの頂面に付着する液体とすることができる。流体は層流状、ま
たは乱流状、もしくは層流状と乱流状とを組み合わせて施用することができる。
代替的に、流体の噴霧を施用することもできる。流体は、削摩を受けるべきでは
ないウェハの領域を保護する。
【００４２】 削摩ツールは、削摩のためにウェハのエッジ領域に方向付けられる。エッジ領
域を削摩してウェハのエッジ排除領域を形成するために、削摩流体が削摩ツール
のオリフィスから流出する。エッジ領域は、フォトマスキングまたはマスキング
・ステップを使用することなく除去することが望ましい。特定の実施形態では、
削摩ツールは、回転するウェハの選択されたエッジ部分の上に配置される。削摩
ツールは内部流動領域またはオリフィスなど様々な要素を含み、これは流体源に
連結される。ツールはまた外部領域をも含む。流体はオリフィスから回転するウ
ェハのエッジ部分に噴出または排出される。流体は、層流状または乱流状に、も
しくは層流と乱流を組み合わせて施用することができる。代替的に、流体の噴霧
を施用することもできるが、噴霧は低い削摩精度を生じることがある。半導体材
料がシリコン材である適用例では、流体は、フッ化水素酸、酢酸、および硝酸の
組合せなどの選択的エッチング剤とすることができる。
【００４３】 ひとたびウェハから所望の量の材料が除去されると、削摩流体の流れが停止す
る。集束レーザ・ビームを使用して、終点検知として排除領域の反射率を監視す
ることができる。保護流体は流れ続けて、ウェハが回転してウェハをリンスする
（ステップ６０９）ときに、保護流体は流れ続ける。大部分の実施形態で、実質
的に全ての削摩流体がウェハから除去されるまで、ウェハはリンスされる。
【００４４】 任意選択的に、酸化物の薄膜をウェハ・エッジで露出させることができる。削
摩のため、削摩ツールはウェハの露出した酸化物領域に方向付けられる。削摩流
体が削摩ツールのオリフィスから流出して、露出した酸化物領域を削摩し、ウェ
ハのエッジ排除領域が形成される。エッジ領域は、フォトマスキングまたはマス
キング・ステップを使用することなく除去することが好ましい。特定の実施形態
では、削摩ツールは、回転するウェハの選択されたエッジ部分の上に配置される
。削摩ツールは、内部流動領域またはオリフィスなど様々な要素を含み、これは
流体源に連結される。ツールはまた外部領域をも含む。流体はオリフィスから回
転するウェハのエッジ部分に噴出または排出される。流体は、層流状または乱流
状に、もしくは層流と乱流を組み合わせて施用することができる。代替的に、流
体の噴霧を施用することもできるが、噴霧は低い削摩精度を生じることがある。
酸化物層を削摩する適用例では、流体は、フッ化水素酸および類似物などの選択
的エッチング剤とすることができる。
【００４５】 この方法は乾燥ステップを実行する（ステップ６１１）。乾燥は、液体を液体
上に排出することなく、ウェハを回転することによって行われる。大部分の実施
形態では、清浄な乾燥空気などの乾燥流体をウェハ上に供給することによって、
乾燥を増進することができる。代替的に、清浄な乾燥窒素ガスをウェハに供給す
ることができる。ウェハから残留流体が蒸発するのを助けるために、高温窒素ガ
スをウェハに向けることもできる。高温窒素ガスは、約２０℃から約１５０℃の
温度範囲とすることができる。場合によっては、ウェハは、マランゴニ乾燥（Ｍ
ａｒａｎｇｏｎｉ ｄｒｙｉｎｇ）と呼ばれるプロセスによって乾燥することも
できる。マランゴニ乾燥は、ウェハが回転するときにウェハの上の領域にあるキ
ャリア・ガスにアルコール（例えばＩＰＡ）など少量の溶剤を添加することによ
って行われる。溶剤は、ウェハからの流体または液体の除去を増進する。
【００４６】 ウェハが乾燥した後、サセプタは回転を停止する。ハンドリング・アームがウ
ェハをサセプタから取り上げ（ステップ６１３）、ウェハを出力装置にあるカセ
ット内に移送する（ステップ６１５）。これらの場合、サセプタは、ウェハのフ
ラット（ｗａｆｅｒ ｆｌａｔ）を参照することによってウェハと整列すること
ができる。代替的に、整列ステーションがウェハを整列させることができる。次
いで再びステップ６０５からプロセスが開始される。カセット内の全てのウェハ
が加工されると、プロセスは停止する（ステップ６１７）。
【００４７】 任意選択的に、本方法は、裏面の削摩にも使用することができる。単なる例と
して、特定の実施形態では、回転するウェハの裏面の外周部に削摩ツールを方向
付けることができる。裏面削摩ツールは、流体の流れをウェハの裏面の外周部に
向ける。流体の流れは裏面の外周部を覆い、エッジに沿って流れ、正面側の外周
の選択された領域に折り返す。ウェハ・エッジから所望の量の材料を選択的に除
去するように、流体の流れは調整される。つまり、流体の流れは層流状、乱流状
、またはそれらの組合せとすることができる。裏面削摩ツールは、それだけで単
独に使用することができる。代りに、裏面削摩ツールは、保護流体を提供する流
体分配器と組み合わせて使用することができる。さらに、裏面削摩ツールは、上
述した例のように、正面側削摩ツールと組み合わせて使用することができる。こ
れらのツールの組合せは、他のツールと同様に、分配ツールと共に使用すること
ができる。
【００４８】 上では一般的にＳＯＩウェハに関して説明したが、本発明は様々な他のウェハ
に適用することができる。例えば本発明は、パターン形成ウェハ、バルク・ウェ
ハ、サファイア上シリコン・ウェハ、ガラス上シリコン、ならびに多層集積回路
デバイス、集積半導体デバイスの３次元パッケージング、フォトニック・デバイ
ス、圧電素子、マイクロエレクトロメカニカル・システム（「ＭＥＭＳ」）、セ
ンサ、アクチュエータ、太陽電池、フラット・パネル・ディスプレイ（例えばＬ
ＣＤ、ＡＭＬＣＤ）、生物学的および生物医学的装置、および類似物用の他の多
層構造または基板に適用することができる。
【００４９】 以上は特定の実施形態の充分な説明であるが、様々な変形、代替構成、および
等価物を使用することができる。したがって、上記の説明および図は、請求の範
囲で定義する本発明の範囲を限定するものと受け取るべきではない。
【図面の簡単な説明】
【図１】 本発明の実施形態によるＳＯＩウェハの簡略断面図である。
【図２】 本発明の実施形態によるマスキング法の簡略断面図である。
【図３】 本発明の実施形態によるマスキング法の簡略断面図である。
【図４】 本発明の実施形態による削摩法の簡略断面図である。
【図５】 本発明の実施形態によるシステムの平面図である。
【図６】 本発明の実施形態による削摩法の簡略流れ図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エン・ウィリアム・ジー アメリカ合衆国 カリフォルニア 95035 ミルピタス アレグザンダー ウェイ 495 (72)発明者 マリク・イゴー・ジェイ アメリカ合衆国 カリフォルニア 94303 パロアルト ケネス ドライヴ 3310 Ｆターム(参考） 5F004 AA09 BA17 BB18 BB32 DB03 EA40 EB08 5F043 AA31 BB22 EE08 GG10

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 絶縁材の上に重なっているある厚さの材料を提供するステッ
    プであって、 前記厚さの材料がその上に表面を有し、前記厚さの材料が前記基板の外周まで
    伸長するようにしたステップと、 前記表面が固定平面を中心に動くように前記基板の中心領域を中心として前記
    基板を回転させるステップと、 前記基板が回転するときに前記厚さの材料の外側部分に材料の流れを施用して
    、前記材料の流れと接触する前記厚さの材料の外周部分を削摩するステップと を含む、多層基板を製造する方法。
  2. 【請求項２】 前記材料の流れがノズルから放出される、請求項１に記載の
    方法。
  3. 【請求項３】 前記材料の流れが層流状に流れる、請求項１に記載の方法。
  4. 【請求項４】 前記材料のステップが乱流状に流れる、請求項１に記載の方
    法。
  5. 【請求項５】 前記材料の流れが実質的に液滴または噴霧を含まない、請求
    項１に記載の方法。
  6. 【請求項６】 前記材料の流れが液体を含む、請求項１に記載の方法。
  7. 【請求項７】 前記材料の流れがフッ化水素酸、酢酸、および硝酸を含む、
    請求項１に記載の方法。
  8. 【請求項８】 前記フッ化水素酸、前記酢酸、および前記硝酸が選択された
    比率である、請求項７に記載の方法。
  9. 【請求項９】 前記基板がシリコンを含み、前記絶縁材が二酸化シリコンを
    含む、請求項１に記載の方法。
  10. 【請求項１０】 前記材料の膜がシリコンを含む、請求項１に記載の方法。
  11. 【請求項１１】 前記施用ステップが、絶縁材を損傷することなく、前記材
    料の膜の前記部分を選択的に除去する、請求項１に記載の方法。
  12. 【請求項１２】 前記選択的除去が湿式エッチング・プロセスである、請求
    項１１に記載の方法。
  13. 【請求項１３】 前記中心領域を損傷から守るために、前記基板が前記中心
    領域を中心にして回転するときに、前記材料の膜の前記中心に液体の流れを施用
    するステップをさらに含む、請求項１に記載の方法。
  14. 【請求項１４】 前記厚さの材料が前記基板上に配置された絶縁層の上に重
    なる、請求項１に記載の方法。
  15. 【請求項１５】 前記回転ステップが選択された速度で行われる、請求項１
    に記載の方法。
  16. 【請求項１６】 前記外周部が約２ｍｍ未満である、請求項１に記載の方法
    。
  17. 【請求項１７】 前記削摩部分が酸化される、請求項１に記載の方法。
  18. 【請求項１８】 筐体と、 前記筐体に連結された回転可能な部材であって、サセプタである前記回転可能
    な部材と、 前記筐体に連結され、前記回転可能な部材の上に載っている可動分配ヘッドで
    あって、方向付けられた流体の流れを前記サセプタに放出するように操作可能で
    ある前記可動分配ヘッドと、 前記可動分配ヘッドに連結された流体源であって、基板から材料を削摩するた
    めに流体を提供する前記流体源と を含む、材料を削摩するための装置。
  19. 【請求項１９】 前記基板がシリコン・ウェハおよびガラス・プレートから
    選択される、請求項１８に記載の装置。
  20. 【請求項２０】 絶縁材の上に重なっているある厚さのシリコン材を含む多
    層基板を提供するステップであって、 前記絶縁材がハンドル基板の上に重なっており、前記厚さのシリコン材がその
    上に表面を有し、前記厚さのシリコン材が前記多層基板の外周まで伸長し、前記
    絶縁材もまた前記多層基板の外周まで伸長するようにしたステップと、 前記多層基板が材料の流れに対して固定平面を中心にして回転するときに、前
    記厚さのシリコン材の外側部分に材料の流れを施用して、前記材料の流れと接触
    する前記厚さのシリコン材の外周部分を削摩して前記絶縁材の一部分を露出させ
    るステップと を含み、 前記厚さのシリコン材の前記外側部分を前記多層基板の外周の近傍内に定義し
    てシリコン材の排除領域を形成するようにした 多層基板の製造方法。
  21. 【請求項２１】 前記絶縁材の露出部分に材料の流れを施用して前記絶縁材
    の露出部を削摩することをさらに含む、請求項２０に記載の方法。
JP2000596588A 1999-01-28 2000-01-27 ウェハ・エッジ・エンジニアリング方法および装置 Pending JP2003526900A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/239,477 1999-01-28
US09/239,477 US6265328B1 (en) 1998-01-30 1999-01-28 Wafer edge engineering method and device
PCT/US2000/002360 WO2000045421A2 (en) 1999-01-28 2000-01-27 Wafer edge engineering method and device

Publications (1)

Publication Number Publication Date
JP2003526900A true JP2003526900A (ja) 2003-09-09

Family

ID=22902316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000596588A Pending JP2003526900A (ja) 1999-01-28 2000-01-27 ウェハ・エッジ・エンジニアリング方法および装置

Country Status (4)

Country Link
US (1) US6265328B1 (ja)
JP (1) JP2003526900A (ja)
GB (1) GB2362995A (ja)
WO (1) WO2000045421A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109467A (ja) * 2006-09-29 2015-06-11 株式会社半導体エネルギー研究所 装置の作製方法及びｅｌモジュールの作製方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
US6423642B1 (en) * 1998-03-13 2002-07-23 Semitool, Inc. Reactor for processing a semiconductor wafer
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
US20050020001A1 (en) * 1998-03-13 2005-01-27 Brian Aegerter Selective treatment of the surface of a microelectronic workpiece
JP2000331975A (ja) * 1999-05-19 2000-11-30 Ebara Corp ウエハ洗浄装置
JP4277469B2 (ja) * 1999-10-14 2009-06-10 信越半導体株式会社 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US7294563B2 (en) * 2000-08-10 2007-11-13 Applied Materials, Inc. Semiconductor on insulator vertical transistor fabrication and doping process
US20070042580A1 (en) * 2000-08-10 2007-02-22 Amir Al-Bayati Ion implanted insulator material with reduced dielectric constant
US6893907B2 (en) 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
US7223676B2 (en) * 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
US7094316B1 (en) 2000-08-11 2006-08-22 Applied Materials, Inc. Externally excited torroidal plasma source
US7037813B2 (en) * 2000-08-11 2006-05-02 Applied Materials, Inc. Plasma immersion ion implantation process using a capacitively coupled plasma source having low dissociation and low minimum plasma voltage
US7320734B2 (en) * 2000-08-11 2008-01-22 Applied Materials, Inc. Plasma immersion ion implantation system including a plasma source having low dissociation and low minimum plasma voltage
US20050230047A1 (en) * 2000-08-11 2005-10-20 Applied Materials, Inc. Plasma immersion ion implantation apparatus
US7137354B2 (en) * 2000-08-11 2006-11-21 Applied Materials, Inc. Plasma immersion ion implantation apparatus including a plasma source having low dissociation and low minimum plasma voltage
US7479456B2 (en) * 2004-08-26 2009-01-20 Applied Materials, Inc. Gasless high voltage high contact force wafer contact-cooling electrostatic chuck
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
US7430984B2 (en) * 2000-08-11 2008-10-07 Applied Materials, Inc. Method to drive spatially separate resonant structure with spatially distinct plasma secondaries using a single generator and switching elements
US7303982B2 (en) * 2000-08-11 2007-12-04 Applied Materials, Inc. Plasma immersion ion implantation process using an inductively coupled plasma source having low dissociation and low minimum plasma voltage
US7288491B2 (en) * 2000-08-11 2007-10-30 Applied Materials, Inc. Plasma immersion ion implantation process
US7465478B2 (en) * 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
US20070066076A1 (en) * 2005-09-19 2007-03-22 Bailey Joel B Substrate processing method and apparatus using a combustion flame
US6936546B2 (en) * 2002-04-26 2005-08-30 Accretech Usa, Inc. Apparatus for shaping thin films in the near-edge regions of in-process semiconductor substrates
US6815376B2 (en) * 2002-06-14 2004-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic substrate edge bead processing apparatus and method
JP4255702B2 (ja) * 2003-01-28 2009-04-15 株式会社荏原製作所 基板処理装置及び方法
JP2005044910A (ja) * 2003-07-24 2005-02-17 Ebara Corp 配線形成方法及び配線形成装置
US7695590B2 (en) 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
US7404874B2 (en) * 2004-06-28 2008-07-29 International Business Machines Corporation Method and apparatus for treating wafer edge region with toroidal plasma
US8058156B2 (en) 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
US7767561B2 (en) 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US7666464B2 (en) * 2004-10-23 2010-02-23 Applied Materials, Inc. RF measurement feedback control and diagnostics for a plasma immersion ion implantation reactor
WO2006092886A1 (ja) * 2005-02-28 2006-09-08 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
US7428915B2 (en) * 2005-04-26 2008-09-30 Applied Materials, Inc. O-ringless tandem throttle valve for a plasma reactor chamber
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system
US7109098B1 (en) 2005-05-17 2006-09-19 Applied Materials, Inc. Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7422775B2 (en) * 2005-05-17 2008-09-09 Applied Materials, Inc. Process for low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7312162B2 (en) * 2005-05-17 2007-12-25 Applied Materials, Inc. Low temperature plasma deposition process for carbon layer deposition
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
US7335611B2 (en) * 2005-08-08 2008-02-26 Applied Materials, Inc. Copper conductor annealing process employing high speed optical annealing with a low temperature-deposited optical absorber layer
US7312148B2 (en) * 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
US7323401B2 (en) * 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
US7429532B2 (en) * 2005-08-08 2008-09-30 Applied Materials, Inc. Semiconductor substrate process using an optically writable carbon-containing mask
US8420550B2 (en) * 2006-12-15 2013-04-16 Semiconductor Manufacturing International (Shanghai) Corporation Method for cleaning backside etch during manufacture of integrated circuits
CN101583736A (zh) * 2007-01-19 2009-11-18 应用材料股份有限公司 浸没式等离子体室
US8322300B2 (en) * 2008-02-07 2012-12-04 Sunpower Corporation Edge coating apparatus with movable roller applicator for solar cell substrates
US20090308439A1 (en) 2008-06-11 2009-12-17 Solar Implant Technologies Inc. Solar cell fabrication using implantation
WO2010011200A1 (en) * 2008-07-21 2010-01-28 Sunpower Corporation Edge coating apparatus and methods for non-circular solar cell substrates
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US20100258143A1 (en) * 2009-04-13 2010-10-14 Microchip Technology Incorporated Scrubber clean before oxide chemical mechanical polish (cmp) for reduced microscratches and improved yields
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
MY160582A (en) * 2009-09-22 2017-03-15 First Solar Inc System and method for tracking and removing coating from an edge of a substrate
EP2814051A1 (en) * 2010-02-09 2014-12-17 Intevac, Inc. Shadow mask implantation system
US8310065B2 (en) 2011-01-06 2012-11-13 United Microelectronics Corp. Semiconductor device and wafer structure
US8643140B2 (en) 2011-07-11 2014-02-04 United Microelectronics Corp. Suspended beam for use in MEMS device
US8525354B2 (en) 2011-10-13 2013-09-03 United Microelectronics Corporation Bond pad structure and fabricating method thereof
SG10201508582WA (en) 2011-11-08 2015-11-27 Intevac Inc Substrate processing system and method
US9336989B2 (en) 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
US9318332B2 (en) 2012-12-19 2016-04-19 Intevac, Inc. Grid for plasma ion implant
US8981501B2 (en) 2013-04-25 2015-03-17 United Microelectronics Corp. Semiconductor device and method of forming the same
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US11282739B2 (en) 2019-12-13 2022-03-22 Globalwafers Co., Ltd. Methods for removing an oxide film from a SOI structure and methods for preparing a SOI structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033988A (en) 1997-01-31 2000-03-07 Kawasaki Steel Corporation Film forming methods
US5897379A (en) 1997-12-19 1999-04-27 Sharp Microelectronics Technology, Inc. Low temperature system and method for CVD copper removal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109467A (ja) * 2006-09-29 2015-06-11 株式会社半導体エネルギー研究所 装置の作製方法及びｅｌモジュールの作製方法
US9472429B2 (en) 2006-09-29 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2000045421A3 (en) 2007-07-19
WO2000045421A2 (en) 2000-08-03
US6265328B1 (en) 2001-07-24
GB0118794D0 (en) 2001-09-26
GB2362995A (en) 2001-12-05

Similar Documents

Publication Publication Date Title
JP2003526900A (ja) ウェハ・エッジ・エンジニアリング方法および装置
TWI618114B (zh) 基板處理裝置及基板處理方法
US20220375755A1 (en) Substrate processing system and substrate processing method
JP6360477B2 (ja) ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス
US8420549B2 (en) Etching and cleaning methods and etching and cleaning apparatuses used therefor
KR102125606B1 (ko) 기판 처리 장치
JP3958106B2 (ja) 基板エッチング方法および基板エッチング装置
US10510604B2 (en) Semiconductor device and method
US10403518B2 (en) Substrate processing method, substrate processing apparatus and recording medium
US6560809B1 (en) Substrate cleaning apparatus
KR20190015998A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
WO2008111729A1 (en) Method of thinning substrate, apparatus for thinning substrate and system having the same
US20090107519A1 (en) Method and system for chemically enhanced laser trimming of substrate edges
US5888124A (en) Apparatus for polishing and cleaning a wafer
KR20150145258A (ko) 스루-실리콘 비아 노출을 위한 방법 및 장치
EP1145287A1 (en) Method and apparatus for cleaning a semiconductor wafer
WO2020188958A1 (ja) 基板処理方法および基板処理装置
JP4781253B2 (ja) 基板処理装置および基板処理方法
GB2349742A (en) Method and apparatus for processing a wafer to remove an unnecessary substance therefrom
JP2004056046A (ja) Ｓｏｉ基板の加工方法
US20220181142A1 (en) Methods and apparatus for processing a substrate
US11894271B2 (en) Method of processing wafer
WO2023089939A1 (ja) 基板処理方法
JP2023135711A (ja) チップの製造方法
KR20050020743A (ko) Ｓｏｉ 기판의 가공방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726