JP2003513543A - コード信号を精確に同期化するための装置 - Google Patents
コード信号を精確に同期化するための装置Info
- Publication number
- JP2003513543A JP2003513543A JP2001534824A JP2001534824A JP2003513543A JP 2003513543 A JP2003513543 A JP 2003513543A JP 2001534824 A JP2001534824 A JP 2001534824A JP 2001534824 A JP2001534824 A JP 2001534824A JP 2003513543 A JP2003513543 A JP 2003513543A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- signal
- code
- pulse
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005070 sampling Methods 0.000 claims abstract description 72
- 238000005311 autocorrelation function Methods 0.000 claims abstract description 13
- 230000003139 buffering effect Effects 0.000 claims abstract description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000002596 correlated effect Effects 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims 1
- 238000012937 correction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
コード信号をコード化された受信信号と精確に同期化するための装置であり、装置は、(a)受信信号を規則的なサンプリング時間間隔でサンプリングするためのサンプリングデバイス(3)、(b)自己相関関数に依存して、第1のパルス形成サンプリング値および第2のパルス形成サンプリング値を出力するためのサンプリングされた受信信号パルスをパルス形成するためのパルス形成装置(5)、(c)2つのサンプリング値をバッファするためのバッファ(7)、(d)コード信号を生成するためのコード信号生成装置(16)、(e)生成されたコードを、2つの相関値の、2つのバッファされたサンプリング値と相関させるための相関デバイス(12、15)、および(f)2つの補間形成サンプリング値、および2つの相関値間の偏差に依存して、補間値を形成するための補間デバイス(24)を有する。
Description
【0001】
本発明は、コード信号をコード化された受信信号と精確に同期化するための装
置に関し、局所的に生成されたコード信号は、コード化された受信信号と位相が
完全に一致するようにされ得る。
置に関し、局所的に生成されたコード信号は、コード化された受信信号と位相が
完全に一致するようにされ得る。
【0002】
図1は、従来技術による、コード化された受信信号を有するコード信号を精確
に同期化するための装置を示す。
に同期化するための装置を示す。
【0003】
コード化された受信信号は、信号入力Eを介して、特定のサンプリング周波数
fAでサンプリングするためのサンプリングデバイスに達する。サンプリングさ
れた信号は、自己相関関数を有するパルス形成器に供給される。2つの連続する
、パルス形成器によってパルス形成されたサンプリング値は、3つの相関器K1
、K2、K3に供給される。相関器K1、K2、K3は、乗算器である。相関デ
バイスK1、K2、K3は、それぞれ、コード生成器G1、G2、G3と接続さ
れる。相関器K2、K3の出力相関値は、差分信号または偏差信号εを形成する
ために、減算器Sによって減算される。偏差信号εは、ループフィルタを介して
、生成器G1、G2、G3を駆動する電圧制御発振器に達する。相関器K2、K
3および減算器は、位相偏差信号εを生成するための位相偏差検出器を形成する
。位相検出器、ループフィルタおよび電圧制御発振器VCOは、相関器K2、K
3の生成器G2、G3を用いて、DLL回路(DLL:Delay Locke
d Loop)を形成する。生成器G1は、受信されたコード化入力信号を基準
コードと相関させる、相関器K1の相違コードを形成する。相関器K1の出力信
号は、デスクランブリングおよびデチャネライゼーションおよび/またはデスプ
レディング等のさらなるデータ処理のために出力される。
fAでサンプリングするためのサンプリングデバイスに達する。サンプリングさ
れた信号は、自己相関関数を有するパルス形成器に供給される。2つの連続する
、パルス形成器によってパルス形成されたサンプリング値は、3つの相関器K1
、K2、K3に供給される。相関器K1、K2、K3は、乗算器である。相関デ
バイスK1、K2、K3は、それぞれ、コード生成器G1、G2、G3と接続さ
れる。相関器K2、K3の出力相関値は、差分信号または偏差信号εを形成する
ために、減算器Sによって減算される。偏差信号εは、ループフィルタを介して
、生成器G1、G2、G3を駆動する電圧制御発振器に達する。相関器K2、K
3および減算器は、位相偏差信号εを生成するための位相偏差検出器を形成する
。位相検出器、ループフィルタおよび電圧制御発振器VCOは、相関器K2、K
3の生成器G2、G3を用いて、DLL回路(DLL:Delay Locke
d Loop)を形成する。生成器G1は、受信されたコード化入力信号を基準
コードと相関させる、相関器K1の相違コードを形成する。相関器K1の出力信
号は、デスクランブリングおよびデチャネライゼーションおよび/またはデスプ
レディング等のさらなるデータ処理のために出力される。
【0004】
コード生成器G2は、特定の時間位相だけ先行するコードC(t+Tc/2)
を形成し、コード生成器G3は、同じ時間位相だけ後行するコードC(t−Tc
/2)を形成する。電圧制御発振器VCOは、偏差信号εが最小限にされるよう
に生成器G2、G3を駆動する。この修正によって、局所的に生成されたコード
の位相は、コード化された受信信号と完全に一致されるか、または同期化される
。
を形成し、コード生成器G3は、同じ時間位相だけ後行するコードC(t−Tc
/2)を形成する。電圧制御発振器VCOは、偏差信号εが最小限にされるよう
に生成器G2、G3を駆動する。この修正によって、局所的に生成されたコード
の位相は、コード化された受信信号と完全に一致されるか、または同期化される
。
【0005】
図1において示された、精確に同期化するための装置の不利な点は、位相がず
らされたコード信号を生成するために合計3つのコード生成器G1、G2、G3
が必要とされることである。従って、従来技術によって精確な同期化をするため
の、装置の回路上の浪費は非常に大きい。
らされたコード信号を生成するために合計3つのコード生成器G1、G2、G3
が必要とされることである。従って、従来技術によって精確な同期化をするため
の、装置の回路上の浪費は非常に大きい。
【0006】
従って、本発明の課題は、局所的コード信号を生成するためのコード信号生成
装置のみを必要とする、コード信号をコード化された受信信号と精確に同期化す
るための装置を製作することである。
装置のみを必要とする、コード信号をコード化された受信信号と精確に同期化す
るための装置を製作することである。
【0007】
この課題は、本発明によって、請求項1に記載される特徴を有する装置によっ
て解決される。
て解決される。
【0008】
本発明は、コード信号をコード化された受信信号と精確に同期化するための装
置を製作し、この装置は、均等なサンプリング時間間隔でコード化された受信信
号をサンプリングするためのサンプリングデバイスを有し、自己相関関数に依存
して、第1のパルス形成サンプリング値および第2のパルス形成サンプリング値
を出力するためのサンプリングされた受信信号パルスのパルス形成をするための
パルス形成装置、2つのサンプリング値をバッファするためのバッファ、コード
信号を生成するためのコード信号生成装置、生成されたコードを、2つの相関値
に対する2つのバッファされたサンプリング値と相関させるための相関デバイス
、ならびに2つのパルス形成サンプリング値、および2つの相関値間の偏差の関
数としての補間値を形成するための補間デバイスを有する。
置を製作し、この装置は、均等なサンプリング時間間隔でコード化された受信信
号をサンプリングするためのサンプリングデバイスを有し、自己相関関数に依存
して、第1のパルス形成サンプリング値および第2のパルス形成サンプリング値
を出力するためのサンプリングされた受信信号パルスのパルス形成をするための
パルス形成装置、2つのサンプリング値をバッファするためのバッファ、コード
信号を生成するためのコード信号生成装置、生成されたコードを、2つの相関値
に対する2つのバッファされたサンプリング値と相関させるための相関デバイス
、ならびに2つのパルス形成サンプリング値、および2つの相関値間の偏差の関
数としての補間値を形成するための補間デバイスを有する。
【0009】
本発明による装置のさらなる有利な実施形態は、従属請求項に記載される。
【0010】
相関デバイスは、好適には、乗算器である。
【0011】
好適な実施形態において、コード信号生成装置は、スクランブリングコードを
生成する。
生成する。
【0012】
さらなる好適な実施形態において、コード信号生成装置は、デスプレディング
コードを生成する。
コードを生成する。
【0013】
相関デバイスは、好適には、それぞれ積分器に下流接続される。
【0014】
本発明による装置の特定の展開において、偏差信号を形成するために、相関値
を減算するための減算器が提供される。
を減算するための減算器が提供される。
【0015】
好適には、デジタルFIRループフィルタは、減算器に下流接続される。
【0016】
本発明による装置の特に好適な実施形態において、サンプリング時間間隔はチ
ップ持続時間Tcの精確に半分である。
ップ持続時間Tcの精確に半分である。
【0017】
補間デバイスは、本発明による装置の実施形態に対応して、線形TVI補間器
である。
である。
【0018】
本発明による装置のさらなる実施形態において、補間デバイスは二次TVI補
間器である。
間器である。
【0019】
好適な展開に対応して、補間デバイスは、偏差信号に依存して偏差係数の計算
をするための偏差係数計算ユニットを有する。
をするための偏差係数計算ユニットを有する。
【0020】
さらなる好適な展開において、パルス形成装置はRRCフィルタである。
【0021】
以下において、本発明による装置の好適な実施形態が添付の図面を参照して説
明される。
明される。
【0022】
図1から理解され得るように、コード信号をコード化された受信信号と精確に
同期化するための本発明による装置は、コード化された受信信号を取得するため
の信号入力1を有する。コード化された受信信号は、配線2を介して、コード化
された受信信号を特定のサンプリング周波数fabtastでサンプリングするサンプ
リングデバイスに供給される。サンプリング周波数は、チップ持続時間Tcに依
存する。 fabtast=2/Tc サンプリングされたコード化受信信号は、配線4を介して、サンプリングされ
た受信信号パルスをパルス形成するためのパルス形成装置5に供給される。パル
ス形成装置は、受信信号の符号間干渉を最小限にするために必要である。パルス
形成装置5は、好適には、特定の標準化された自己相関関数ACFを有するRR
Cフィルタ(RRC:Root Raised Consine)である。
同期化するための本発明による装置は、コード化された受信信号を取得するため
の信号入力1を有する。コード化された受信信号は、配線2を介して、コード化
された受信信号を特定のサンプリング周波数fabtastでサンプリングするサンプ
リングデバイスに供給される。サンプリング周波数は、チップ持続時間Tcに依
存する。 fabtast=2/Tc サンプリングされたコード化受信信号は、配線4を介して、サンプリングされ
た受信信号パルスをパルス形成するためのパルス形成装置5に供給される。パル
ス形成装置は、受信信号の符号間干渉を最小限にするために必要である。パルス
形成装置5は、好適には、特定の標準化された自己相関関数ACFを有するRR
Cフィルタ(RRC:Root Raised Consine)である。
【0023】
自己相関関数は以下のとおりである。
【0024】
【数4】
Tcはチップ持続時間である。
【0025】
出力側で、パルス形成装置5は、配線6を介してバッファ7と接続される。バ
ッファ7は、第1の先行するパルス形成サンプリング値のための第1の記憶領域
7a、および後続するパルス形成サンプリング値のための第2の記憶領域7bを
有する。バッファ7は、制御ユニット9によって、制御線8を介して制御される
。制御ユニット9は、記憶領域7aにおける第1のサンプリング値、および記憶
領域7bにおける第2のサンプリング値が、それぞれ常にバッファされるように
バッファ7を制御する。バッファされた前のサンプリング値s(t+Δ)は、配
線10および分岐線11を介して、第1の相関デバイス12に供給される。バッ
ファ7の記憶領域7bにバッファされた、後続のサンプリング値s(t−Δ)は
、配線13および分岐線14を介して、第2の相関デバイス15に達する。相関
デバイス12、15は、好適には、乗算器である。コード信号生成器16は、配
線17を介して第1の相関デバイス12、第2の相関デバイス15に出力される
コード信号を生成する。
ッファ7は、第1の先行するパルス形成サンプリング値のための第1の記憶領域
7a、および後続するパルス形成サンプリング値のための第2の記憶領域7bを
有する。バッファ7は、制御ユニット9によって、制御線8を介して制御される
。制御ユニット9は、記憶領域7aにおける第1のサンプリング値、および記憶
領域7bにおける第2のサンプリング値が、それぞれ常にバッファされるように
バッファ7を制御する。バッファされた前のサンプリング値s(t+Δ)は、配
線10および分岐線11を介して、第1の相関デバイス12に供給される。バッ
ファ7の記憶領域7bにバッファされた、後続のサンプリング値s(t−Δ)は
、配線13および分岐線14を介して、第2の相関デバイス15に達する。相関
デバイス12、15は、好適には、乗算器である。コード信号生成器16は、配
線17を介して第1の相関デバイス12、第2の相関デバイス15に出力される
コード信号を生成する。
【0026】
2つの相関デバイス12、15は、単一のコード信号生成器16から同一のコ
ード信号を受信する。第1の相関デバイス12によって生成された第1の相関値
は配線18を介して、および第2の相関デバイス15によって生成された第2の
相関値は配線19を介して減算器20に付与される。減算器20は、減算器20
の出力線21を介してループフィルタ22に出力される、減算する差分信号また
は偏差信号εを形成するための2つの配線18、19に存在する相関値を減算す
る。ループフィルタ22は、デジタルFIRフィルタである。フィルタリングさ
れた偏差信号は、配線23を介して、補間デバイス24供給される。補間デバイ
ス24は、配線25を介して第1のサンプリング値s(t+Δ)、および配線2
6を介して後続のサンプリング値s(t−Δ)を取得し、受信信号のさらなるデ
ータ処理のために、配線27を介して、生成された補間値を出力する。補間デバ
イスは、好適には、線形または二次TVI補間器(TVI:Time Vari
ant Interpolator)である。
ード信号を受信する。第1の相関デバイス12によって生成された第1の相関値
は配線18を介して、および第2の相関デバイス15によって生成された第2の
相関値は配線19を介して減算器20に付与される。減算器20は、減算器20
の出力線21を介してループフィルタ22に出力される、減算する差分信号また
は偏差信号εを形成するための2つの配線18、19に存在する相関値を減算す
る。ループフィルタ22は、デジタルFIRフィルタである。フィルタリングさ
れた偏差信号は、配線23を介して、補間デバイス24供給される。補間デバイ
ス24は、配線25を介して第1のサンプリング値s(t+Δ)、および配線2
6を介して後続のサンプリング値s(t−Δ)を取得し、受信信号のさらなるデ
ータ処理のために、配線27を介して、生成された補間値を出力する。補間デバ
イスは、好適には、線形または二次TVI補間器(TVI:Time Vari
ant Interpolator)である。
【0027】
補間デバイスは、好適な実施形態において、フィルタリングされた偏差信号ε
に依存して、偏差係数Nを計算するための偏差係数計算ユニットを含む。
に依存して、偏差係数Nを計算するための偏差係数計算ユニットを含む。
【0028】
補間デバイス24は、以下の方程式
【0029】
【数5】
により、2つのパルス形成サンプリング値sおよび偏差係数Nから補間値s\(
本明細書中において、\は^を示す。例えば、s\は
本明細書中において、\は^を示す。例えば、s\は
【0030】
【数6】
示す)を生成する。この場合、Δ=Tc/4であり、従ってチップ持続時間の4
分の1である。
分の1である。
【0031】
局所的コード信号を生成するために、1つのコード信号生成器16が提供され
るのみであるので、図2において示される、本発明による精確な同期化装置の回
路の浪費は比較的少ない。
るのみであるので、図2において示される、本発明による精確な同期化装置の回
路の浪費は比較的少ない。
【0032】
図3は、本発明による精確な同期化装置の、特に好適な実施形態を示す。この
場合、図2と同じ関連符号は、同じコンポーネントを表わす。図3において示さ
れる精確な同期化装置の場合、複数の異なった局所的コード信号がコード化され
た受信信号と同期化される。コード信号生成器16aは、サンプリング値を復号
化するために、配線17aを介して乗算器12a、15aへ出力されるスクラン
ブリングコードを生成する。復号化されたサンプリング値は、配線28、29を
介して、下流の乗算器12b、15bに供給される。コード信号生成器16bは
、スプレディングコードおよび/または分析コードを生成する。デスプレディン
グコードは、配線17bを介して、デスプレディングコードを配線28、29に
存在する復号化されたサンプリング値を乗算する、2つの乗算器12b、16b
に供給される。
場合、図2と同じ関連符号は、同じコンポーネントを表わす。図3において示さ
れる精確な同期化装置の場合、複数の異なった局所的コード信号がコード化され
た受信信号と同期化される。コード信号生成器16aは、サンプリング値を復号
化するために、配線17aを介して乗算器12a、15aへ出力されるスクラン
ブリングコードを生成する。復号化されたサンプリング値は、配線28、29を
介して、下流の乗算器12b、15bに供給される。コード信号生成器16bは
、スプレディングコードおよび/または分析コードを生成する。デスプレディン
グコードは、配線17bを介して、デスプレディングコードを配線28、29に
存在する復号化されたサンプリング値を乗算する、2つの乗算器12b、16b
に供給される。
【0033】
復号化され、デスプレディングされたサンプリング値は、配線30、31を介
して、下流の乗算器12c、15cに供給される。乗算器12c、15cは、配
線17cを介して、配線30、31に存在する復号化され、デスプレディングさ
れたサンプリング値と乗算するためのパイロットシンボルを取得する。出力側で
、乗算器12c、15cは、配線32,33を介して好適には、チップ持続時間
Tcの半分である特定の時間に渡って時間積分を行う積分器34、35に接続さ
れる。積分された信号は、配線36、37を介して、出力側で配線18、19を
介して減算器20に接続される信号平方化器38、39に達する。図2、図3に
おいて図示されたサンプリング信号s(t+Δ)およびs(t−Δ)は複合信号
である。
して、下流の乗算器12c、15cに供給される。乗算器12c、15cは、配
線17cを介して、配線30、31に存在する復号化され、デスプレディングさ
れたサンプリング値と乗算するためのパイロットシンボルを取得する。出力側で
、乗算器12c、15cは、配線32,33を介して好適には、チップ持続時間
Tcの半分である特定の時間に渡って時間積分を行う積分器34、35に接続さ
れる。積分された信号は、配線36、37を介して、出力側で配線18、19を
介して減算器20に接続される信号平方化器38、39に達する。図2、図3に
おいて図示されたサンプリング信号s(t+Δ)およびs(t−Δ)は複合信号
である。
【0034】
図4は、サンプリングパルス形成5の自己相関関数を用いた、様々なサンプリ
ング状態を示す。この場合、Δ=Tc/4であり、それゆえ、チップ持続時間の
4分の1である。
ング状態を示す。この場合、Δ=Tc/4であり、それゆえ、チップ持続時間の
4分の1である。
【0035】
図4aは、時間が正確なサンプリングの理想的な場合を示す。時間が正確なサ
ンプリングの場合、第1のサンプリング値s(t+Δ)および第2のサンプリン
グ値s(t−Δ)の高さは全く同じ高さであるので、偏差信号εは0である。補
間デバイス24は、2つのサンプリング値から、さらなるデータ処理のための補
間推定値s\を算出する。
ンプリングの場合、第1のサンプリング値s(t+Δ)および第2のサンプリン
グ値s(t−Δ)の高さは全く同じ高さであるので、偏差信号εは0である。補
間デバイス24は、2つのサンプリング値から、さらなるデータ処理のための補
間推定値s\を算出する。
【0036】
図4bは、先行するサンプリング値s(t+Δ)が後続するサンプリング値s
(t−Δ)よりも低い値を有する、過度に遅いサンプリングの場合の状態を示す
。補間デバイス24は、2つのサンプリング値、およびサンプリング値から形成
された相関値間の偏差εから、再び補間推定値s\を算出する。
(t−Δ)よりも低い値を有する、過度に遅いサンプリングの場合の状態を示す
。補間デバイス24は、2つのサンプリング値、およびサンプリング値から形成
された相関値間の偏差εから、再び補間推定値s\を算出する。
【0037】
図4cは、サンプリング値が過度に早い、逆の状態を示す。ここでは、第1の
サンプリング値s(t+Δ)は、後続するサンプリング値s(t−Δ)よりも大
きい。補間デバイス24は、2つのサンプリング値、およびサンプリング値から
形成された相関値間の偏差の関数として再び補間推定値s\を算出する。
サンプリング値s(t+Δ)は、後続するサンプリング値s(t−Δ)よりも大
きい。補間デバイス24は、2つのサンプリング値、およびサンプリング値から
形成された相関値間の偏差の関数として再び補間推定値s\を算出する。
【0038】
本発明による装置の場合、従来技術と異なって、相関のために位相遅延コード
が用いられず、推定された最適サンプリング時点と比較して、Tc/4だけ先行
するか、あるいは遅延される。この方法で、単一のクロックソースは時間基準信
号として、精確な同期化装置内で提供され、従って、全受信器に対して単一のチ
ップクロック信号が提供されることが可能である。最適サンプリング時間は、従
って、非常に少ない回路の浪費で確定される。サンプリング値は、チップ持続時
間の半分であるので、この規模での時間偏差を確認し、補償するために、解答T
c/8が必要とされる。
が用いられず、推定された最適サンプリング時点と比較して、Tc/4だけ先行
するか、あるいは遅延される。この方法で、単一のクロックソースは時間基準信
号として、精確な同期化装置内で提供され、従って、全受信器に対して単一のチ
ップクロック信号が提供されることが可能である。最適サンプリング時間は、従
って、非常に少ない回路の浪費で確定される。サンプリング値は、チップ持続時
間の半分であるので、この規模での時間偏差を確認し、補償するために、解答T
c/8が必要とされる。
【図1】
図1は、従来技術による、精確な同期化装置を示す図である。
【図2】
図2は、本発明による、コード信号をコード化された受信信号と精確に同期化
するための装置を示す図である。
するための装置を示す図である。
【図3】
図3は、コード信号をコード化された受信信号と精確に同期化するための本発
明による装置の特に好適な実施形態を示す図である。
明による装置の特に好適な実施形態を示す図である。
【図4a】
図4aは、パルス形成装置の自己相関関数に依存する、2つのパルス形成サン
プリング値の形成を示す図である。
プリング値の形成を示す図である。
【図4b】
図4bは、パルス形成装置の自己相関関数に依存する、2つのパルス形成サン
プリング値の形成を示す図である。
プリング値の形成を示す図である。
【図4c】
図4cは、パルス形成装置の自己相関関数に依存する、2つのパルス形成サン
プリング値の形成を示す図である。
プリング値の形成を示す図である。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成14年1月7日(2002.1.7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0006
【補正方法】変更
【補正の内容】
【0006】
米国特許第5,640,416号において、コード信号をコード化された受信
信号と精確に同期化するための装置が記載される。この装置の場合、受信信号は
、サンプリングデバイス、パルス形成装置、相関デバイスおよび補間デバイスに
次々と供給される。相関デバイスにおいて、サンプリングされ、パルス形成され
た入力信号は、位相遅延コード信号と相関させられる。 従って、本発明の課題は、コード信号をコード化された受信信号と精確に同期
化するための装置を製作することであり、これは、この装置を実現するために、
回路の浪費が低減されることを必要とする。
信号と精確に同期化するための装置が記載される。この装置の場合、受信信号は
、サンプリングデバイス、パルス形成装置、相関デバイスおよび補間デバイスに
次々と供給される。相関デバイスにおいて、サンプリングされ、パルス形成され
た入力信号は、位相遅延コード信号と相関させられる。 従って、本発明の課題は、コード信号をコード化された受信信号と精確に同期
化するための装置を製作することであり、これは、この装置を実現するために、
回路の浪費が低減されることを必要とする。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正の内容】
【0008】
本発明は、コード信号をコード化された受信信号と精確に同期化するための装
置を製作し、この装置は、均等なサンプリング時間間隔でコード化された受信信
号をサンプリングするためのサンプリングデバイスを有し、自己相関関数に依存
して、第1のパルス形成サンプリング値および第2のパルス形成サンプリング値
を出力するためのサンプリングされた受信信号パルスのパルス形成をするための
パルス形成装置、2つのサンプリング値をバッファするためのバッファ、コード
信号を生成するためのコード信号生成装置、生成されたコードを、2つの相関値
に対する2つのバッファされたサンプリング値と相関させるための相関デバイス
、ならびに2つのパルス形成サンプリング値、および2つの相関値間の偏差の関
数としての補間値を形成するための補間デバイスを有する。2つの相関の場合、
そのために用いられるコード信号は同一のタイムスロットを有する。
置を製作し、この装置は、均等なサンプリング時間間隔でコード化された受信信
号をサンプリングするためのサンプリングデバイスを有し、自己相関関数に依存
して、第1のパルス形成サンプリング値および第2のパルス形成サンプリング値
を出力するためのサンプリングされた受信信号パルスのパルス形成をするための
パルス形成装置、2つのサンプリング値をバッファするためのバッファ、コード
信号を生成するためのコード信号生成装置、生成されたコードを、2つの相関値
に対する2つのバッファされたサンプリング値と相関させるための相関デバイス
、ならびに2つのパルス形成サンプリング値、および2つの相関値間の偏差の関
数としての補間値を形成するための補間デバイスを有する。2つの相関の場合、
そのために用いられるコード信号は同一のタイムスロットを有する。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ユング, ペーター
ドイツ国 67697 オターベルク, イム
ラーベンタール 28
(72)発明者 シュミット, ペーター
ドイツ国 82008 ウンターハッヒング,
シュルシュトラーセ 2
(72)発明者 シュナイダー, ミヒャエル
ドイツ国 56823 ビューヒェル, ハオ
プトシュトラーセ 30
(72)発明者 ケラ, ティデヤ
ドイツ国 80337 ミュンヘン, トゥン
ブリンガーシュトラーセ 54/42
(72)発明者 フェイファン, パトリック
フランス国 エフ−06220 ゴルフ ジュ
アン, 212, パルク ホール 2,
レジデンス レジェン
Fターム(参考) 5K047 AA03 GG33 HH15 MM24 MM33
MM38
Claims (14)
- 【請求項1】 コード信号をコード化された受信信号と精確に同期化する装
置であって、 該受信信号を規則的なサンプリング時間間隔でサンプリングするサンプリング
デバイス(3)と、 自己相関関数に依存して、第1のパルス形成サンプリング値および第2のパル
ス形成サンプリング値を出力するために、サンプリングされた該受信信号パルス
をパルス形成するパルス形成装置(5)と、 該コード信号を生成するためのコード信号生成装置(16)と、 該生成されたコードを、該2つのサンプリング値と相関させて、2つの相関値
を形成する相関デバイス(12、15)と、 該2つのパルス形成サンプリング値の関数として補間値を形成し、該2つの相
関値間の偏差を形成する補間デバイス(24)と を備え、 該2つのパルス形成サンプリング値をバッファするバッファ(7)と、 2つの相関において、該コード信号は同一のタイムスロットと を有する、装置。 - 【請求項2】 前記相関デバイス(12、15)は、乗算器である、請求項
1に記載の装置。 - 【請求項3】 前記コード信号生成装置(16)は、復号化コードを生成す
る、請求項1または2に記載の装置。 - 【請求項4】 前記コード信号生成装置(16)は、デスプレディングコー
ドを生成する、請求項1または2に記載の装置。 - 【請求項5】 前記相関デバイス(12、15)には、それぞれ、積分器(
34、35)が下流接続される、請求項1〜4のうちの1つに記載の装置。 - 【請求項6】 減算器(20)は、偏差信号を形成するために、前記偏差信
号を減算するために提供される、請求項1〜5のうちの1つに記載の装置。 - 【請求項7】 前記減算器(20)には、デジタルFIRループフィルタ(
22)が下流接続されることを特徴とする、請求項6に記載の装置。 - 【請求項8】 前記受信信号がサンプリングされる、前記サンプリング時間
間隔は、チップ持続時間Tcの半分である、請求項1〜7のうちの1つに記載の
装置。 - 【請求項9】 前記補間デバイス(24)は、線形TVI補間器である、請
求項1〜8のうちの1つに記載の装置。 - 【請求項10】 前記補間デバイス(24)は、二次TVI補間器である、
請求項1〜8のうちの1つに記載の装置。 - 【請求項11】 前記補間デバイス(24)は、前記偏差信号εの関数とし
て偏差係数Nを計算する偏差係数計算ユニットを有する、請求項1〜10のうち
の1つに記載の装置。 - 【請求項12】 前記補間デバイス(24)は、前記2つのパルス形成サン
プリング値sおよび前記偏差係数Nから、 【数1】 によってパルス補間値 【数2】 を算出し、ただしTcはチップ持続時間である、請求項1〜11のうちの1つに
記載の装置。 - 【請求項13】 前記パルス形成装置(5)は、RRCフィルタである、請
求項1〜12に記載の装置。 - 【請求項14】 前記パルス形成装置(5)は、 【数3】 による自己相関関数を有し、 ただし、0≦r≦1であり、 Tcは前記チップ持続時間である、請求項1〜13のうちの1つに記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19953350A DE19953350A1 (de) | 1999-11-05 | 1999-11-05 | Vorrichtung zur Feinsynchronisation von Codesignalen |
DE19953350.4 | 1999-11-05 | ||
PCT/DE2000/003859 WO2001033793A2 (de) | 1999-11-05 | 2000-11-02 | Vorrichtung zur feinsynchronisation von codesignalen |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003513543A true JP2003513543A (ja) | 2003-04-08 |
Family
ID=7928068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001534824A Withdrawn JP2003513543A (ja) | 1999-11-05 | 2000-11-02 | コード信号を精確に同期化するための装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6891886B2 (ja) |
EP (1) | EP1210805B1 (ja) |
JP (1) | JP2003513543A (ja) |
KR (1) | KR20020049016A (ja) |
CN (1) | CN1192508C (ja) |
AT (1) | ATE268085T1 (ja) |
DE (2) | DE19953350A1 (ja) |
WO (1) | WO2001033793A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697421B1 (en) * | 1999-11-19 | 2004-02-24 | Intel Corporation | Operator independent, transparent wireless modem management |
DE10143154A1 (de) * | 2001-09-03 | 2003-03-27 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Feinsynchronisation bei der Abtastung von spreizkodierten Empfangssignalen |
US6993103B2 (en) * | 2001-10-22 | 2006-01-31 | Sun Microsystems, Inc. | Method for synchronizing clock and data signals |
DE10248052B4 (de) | 2002-10-15 | 2009-12-24 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Nachführen eines Abtastzeitpunktes in Funkempfängern |
DE10306990B4 (de) * | 2003-02-19 | 2011-04-14 | Infineon Technologies Ag | Pfadgewichtsunabhängige Nachführung des Abtastzeitpunktes der Signalkomponenten in einem RAKE-Empfänger |
KR100823129B1 (ko) * | 2004-08-18 | 2008-04-21 | 삼성전자주식회사 | 이동통신 시스템의 트랙킹 장치 및 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2650456A1 (fr) * | 1989-07-28 | 1991-02-01 | Trt Telecom Radio Electr | Procede de synchronisation par correlation |
JPH08191260A (ja) * | 1995-01-09 | 1996-07-23 | Matsushita Electric Ind Co Ltd | 高速周波数ホッピングスペクトル拡散受信機と相関器 |
DE19681752T1 (de) | 1995-02-16 | 1999-04-29 | Roke Manor Research | Vorrichtung zur Codeverfolgung in einem Direktfolgen-Spreizspektrum-Empfänger |
JP2669393B2 (ja) * | 1995-04-11 | 1997-10-27 | 日本電気株式会社 | 干渉波除去装置 |
US5640416A (en) * | 1995-06-07 | 1997-06-17 | Comsat Corporation | Digital downconverter/despreader for direct sequence spread spectrum communications system |
GB9511551D0 (en) | 1995-06-07 | 1995-08-02 | Discovision Ass | Signal processing system |
US5953367A (en) * | 1995-08-09 | 1999-09-14 | Magellan Corporation | Spread spectrum receiver using a pseudo-random noise code for ranging applications in a way that reduces errors when a multipath signal is present |
US5903597A (en) * | 1996-05-20 | 1999-05-11 | Trimble Navigation Limited | Suppression on multipath signal effects |
US6549559B2 (en) * | 1997-12-23 | 2003-04-15 | Koninklijke Philips Electronics N.V. | Apparatus and method for locking onto a psuedo-noise code in an IS-95 spread spectrum communications system |
US6201828B1 (en) * | 1998-11-12 | 2001-03-13 | Nortel Networks Limited | Fine estimation of multipath delays in spread-spectrum signals |
-
1999
- 1999-11-05 DE DE19953350A patent/DE19953350A1/de not_active Withdrawn
-
2000
- 2000-11-02 CN CNB008153698A patent/CN1192508C/zh not_active Expired - Fee Related
- 2000-11-02 KR KR1020027005709A patent/KR20020049016A/ko not_active Application Discontinuation
- 2000-11-02 WO PCT/DE2000/003859 patent/WO2001033793A2/de not_active Application Discontinuation
- 2000-11-02 EP EP00988557A patent/EP1210805B1/de not_active Expired - Lifetime
- 2000-11-02 AT AT00988557T patent/ATE268085T1/de not_active IP Right Cessation
- 2000-11-02 JP JP2001534824A patent/JP2003513543A/ja not_active Withdrawn
- 2000-11-02 DE DE50006617T patent/DE50006617D1/de not_active Expired - Fee Related
-
2002
- 2002-05-06 US US10/139,195 patent/US6891886B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1210805B1 (de) | 2004-05-26 |
DE19953350A1 (de) | 2001-05-23 |
WO2001033793A3 (de) | 2001-10-25 |
CN1387702A (zh) | 2002-12-25 |
EP1210805A2 (de) | 2002-06-05 |
US20020181635A1 (en) | 2002-12-05 |
WO2001033793A2 (de) | 2001-05-10 |
CN1192508C (zh) | 2005-03-09 |
KR20020049016A (ko) | 2002-06-24 |
ATE268085T1 (de) | 2004-06-15 |
DE50006617D1 (de) | 2004-07-01 |
US6891886B2 (en) | 2005-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2002071666A8 (en) | Synchronizing clocks across a communication link | |
JPH1155215A (ja) | スペクトラム拡散受信装置 | |
JP2003513543A (ja) | コード信号を精確に同期化するための装置 | |
AU2002352020A8 (en) | Early-late synchronizer having reduced timing jitter | |
US6330273B1 (en) | Apparatus for code tracking in a direct sequence spread spectrum receiver | |
EP1257059A3 (en) | Method and apparatus for synchronizing slave network node to master network node | |
US20020085652A1 (en) | Automatic frequency control unit and spectrum spread receiving apparatus | |
CA2362125A1 (en) | Apparatus and method for generating a reference frequency | |
IE47419B1 (en) | Self-adapting equaliser | |
JP3472266B2 (ja) | トラッキング方法およびこの方法を実施するための装置 | |
JPH0771020B2 (ja) | スペクトラム拡散通信復調装置 | |
JP4352557B2 (ja) | 同期回路 | |
EP0926835A2 (en) | Method and device for the digital control of a phase-locked loop and relative phase-locked loop thus obtained | |
CA2250074C (en) | Apparatus for code tracking in a direct sequence spread spectrum receiver | |
JP4523647B2 (ja) | 少なくとも2つのデジタル−アナログ変換器で生成されるアナログ信号の同期出力のための配置 | |
JP3627054B2 (ja) | スペクトル拡散符号タイミング同期装置 | |
JP3118938B2 (ja) | スペクトラム拡散通信用復調装置 | |
EP1071279B1 (en) | Receiver circuit | |
KR0155523B1 (ko) | 직접대역확산 시스템의 2차 동기장치 | |
KR950007434B1 (ko) | 디지탈 얼리-레이트 트래킹 루프회로 | |
JP2773082B2 (ja) | ベースバンドディレイロックループ装置 | |
JPH04347944A (ja) | スペクトル拡散復調装置 | |
JP2943852B2 (ja) | クロック同期回路 | |
JP2627320B2 (ja) | スペクトラム拡散信号復調回路 | |
JPS6074744A (ja) | 同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040526 |