CN1192508C - 代码信号的微同步的装置 - Google Patents

Abstract

代码信号与编码的接收信号微同步的装置，其中该装置具有(a)一个取样设备(3)用于以均匀的取样时间间隔取样接收信号；(b)一个脉冲形成设备(5)用于取样的接收信号脉冲的脉冲的形成，其用于依赖于自相关函数输出第一和第二脉冲形成的取样值；(c)一个中间存储器(7)用于暂时存储二个取样值；(d)代码信号产生设备(16)用于产生代码信号；(e)相关设备(12、15)用于产生的代码与二个暂时存储的取样值相关为二个相关值并且(f)一个内插设备(24)用于依赖于二个脉冲形成的取样值和在二个相关值之间的偏差形成内插值。

Description

代码信号的微同步的装置

技术领域

本发明涉及代码信号与编码的接收信号微同步的装置，其中本地产生的代码信号与编码的接收信号完全相位一致。

背景技术

图1指出了根据现有技术状况代码信号与编码的接收信号微同步的装置。

编码的接收信号经过信号输入端E到达用于以确定的取样频率fA进行取样的取样设备。取样的信号被供给具有自相关函数的脉冲形成器。二个连续的、通过脉冲形成器脉冲形成的取样值被供给三个相关器K1、K2、K3。相关器K1、K2、K3是乘法器。相关设备K1、K2、K3分别与代码发生器G1、G2、G3连接。通过用于形成差动信号或者偏差信号ε的减法器S相关器K2、K3的输出相关值相减。偏差信号ε经过环路滤波器到达电压控制的振荡器VCO，其控制代码发生器G1、G2、G3。相关器K2、K3以及减法器形成一个相位偏差检测器用于产生相位偏差信号ε。相位检测器、环路滤波器和电压控制的振荡器VCO与相关器K2、K3的发生器G2、G3一起形成一个DLL电路(DDL：延迟锁定回路)。发生器G1形成相关器K1的差值代码，该相关器使接收的编码输入信号与基准代码相关。输出相关器K1的输出信号用于另外的处理、比如解扰和解信道或者去扩展。

代码发生器G2形成一个超前确定相位的代码C(t+T_c/2)，代码发生器G3形成一个滞后同样相位的代码C(t-T_c/2)。电压控制的振荡器VCO如此驱动发生器G2、G3，使偏差信号ε最小。通过跟踪本地产生代码的相位与编码的接收信号的相位完全一致或者同步。

在图1中指出的微同步装置的缺点在于，总共需要三个代码发生器G1、G2、G3用于产生相位偏移的代码信号。按照现技术状况的微同步装置的电路技术费用因此是非常高的。

在专利说明书US 5,640,416 A中描述一个代码信号与编码的接收信号微同步的装置。在该装置中接收信号依次被供给一个取样设备、一个脉冲形成设备、一个相关设备和一个内插设备。在相关设备中已取样并已脉冲形成的接收信号与相位偏移的代码信号相关。

发明内容

因此本发明的任务是，建立一个装置用于代码信号与编码的接收信号的微同步，该装置就其实现需要较低的电路费用

根据本发明通过具有以下特征的装置解决这个任务。

本发明建立一个用于代码信号与编码的接收信号微同步的装置，具有

一个取样装置，用于以均匀的取样时间间隔取样接收信号，

一个脉冲形成装置，用于取样的接收信号脉冲的脉冲形成，其用于依赖于自相关函数输出第一和第二脉冲形成的取样值，

一个中间存储器，用于暂时存储二个取样值，

一个代码信号产生设备，用于产生代码信号，

一个相关设备，用于产生的代码与二个暂时存储的取样值相关为二个相关值，并且具有

一个内插设备，用于依赖于二个脉冲形成的取样值和在二个相关值之间的偏差形成内差值。在二个相关中为此应用的代码信号具有同样的时隙。

本发明的装置还包括另外的有益扩展。

相关设备主要是乘法器。

在一个优选实施形式中代码信号产生设备产生一个扰码代码。

在一个另外的优选实施形式中代码信号产生装置产生一个去扩展代码。

在相关设备后面主要分别连接积分器。

在根据本发明的装置的一个特别改进中预先规定一个减法器用于相关值的相减形成偏差信号。

在减法器后面主要连接一个数字优先脉冲响应(FIR)环路滤波器。

在根据本发明的装置的一个特别优选实施形式中取样时间间隔正好是半个码片持续时间T_c。

按照根据本发明的装置的实施形式内插设备是一个线性时间变量(TVI)插补器。

在根据本发明的装置的一个另外实施形式中内插设备是一个二次方的时间变量(TVI)插补器。

根据一个优选改进内插设备具有一个偏差系数计算单元用于依赖于偏差信号计算偏差系数。

在一个另外的改进中脉冲形成装置是一个根凸出余弦(RRC)滤波器。

附图说明

此外参考附图描述根据本发明装置的优选实施形式。

图示：

图1按照现技术状况的微同步装置；

图2根据本发明的、代码信号与编码接收信号微同步的装置，

图3根据本发明的、代码信号与编码接收信号微同步的装置的特别优选实施形式，

图4a、b、c依赖于脉冲形成装置的自相关函数二个脉冲形成的取样值的形成。

具体实施方式

正如从图1中可以清楚看到的，根据本发明的、代码信号与编码的接收信号微同步的装置具有一个信号输入端1用于接收编码的接收信号。编码的接收信号经过传输线被供给取样装置3，该取样装置以确定的取样频率f_abtast取样编码的接收信号。该取样频率依赖于码片持续时间：

f_abtast＝2/T_c

已取样的编码接收信号经过传输线4被供给脉冲形成设备5用于已取样的接收信号脉冲的脉冲形成。该脉冲形成设备是必需的，以便使接收信号的符号间干扰最小。脉冲形成设备5主要是一个具有确定的标准自相关函数AFC的RRC滤波器(RRC：根凸出余弦)。

自相关函数是：

其中T_c是码片持续时间。

输出端侧，脉冲形成设备5经过传输线6与中间存储器7连接。中间存储器7具有一个适合于第一超前脉冲形成的取样值的第一存储区7a和一个适合于滞后脉冲形成的取样值的第二存储区7b。通过控制线8由控制单元9控制中间存储器7。控制单元9如此控制中间存储器7，即分别始终在存储区7a中暂时存储第一取样值并且在存储区7b中暂时存储第二取样值。暂时存储的以前的取样值s(t+Δ)经过传输线10和分支线路11被供给第一相关设备12。下面的、在中间存储器7的存储区7b中暂时存储的取样值S(t-Δ)经过传输线13和分支线路14到达第二相关设备15。相关设备12、15主要是乘法器设备。代码信号产生设备16产生代码信号，代码信号经过传输线17输出到第一相关设备12和第二相关设备15。

二个相关设备12、15从唯一的代码信号产生设备16中接收同样的代码信号。通过第一相关设备12产生的第一相关值经过传输线18并且通过第二相关设备15产生的第二相关值经过传输线19置于减法器20上。减法器20把二个在传输线18、19上存在的相关值相减形成差动信号或者偏差信号ε，该信号经过减法器20的输出线21输出给环路滤波器22。该环路滤波器22是数字FIR滤波器。已滤波的偏差信号经过传输线23被供给内插设备24。内插设备24经过传输线25获得第一取样值s(t+Δ)并且经过传输线26获得后面的取样值s(t-Δ)，并且经过传输线27输出产生的内插值用于接收信号的另外数据处理。内插设备主要是线性或二次方的TVI插补器(TVI：时间变量插补器)。

在一个优选实施形式中内插设备包含一个偏差系数计算单元用于依赖于已滤波的偏差信号ε计算偏差系数N。

内插设备24从二个脉冲形成的取样值ε和偏差系数N按照下面的等式：

$\hat{s}=\mathrm{Nx}\frac{s(t+\mathrm{\Δ})-s(t-\mathrm{\Δ})}{4}+s(t-\mathrm{\Δ})$

产生内插值s，其中Δ＝Tc/4并且因此为码片持续时间的四之一。

在图2中指出的根据本发明的微同步装置的电路技术费用是相对低的，因为仅仅预先规定一个代码信号产生设备16用于产生本地代码信号。

图3指出了根据本发明的微同步装置的一个特别优选的实施形式。对此同样的参考符号表示与在图2中相同的部件。在这个在图3中指出的微同步装置中多个不同的本地代码信号与编码的接收信号同步。代码信号产生设备16a产生一个扰码代码，其经过传输线17a输出到乘法器12a、15a用于取样值的解密。解密的取样值经过传输线28、29被供给连接在后面的乘法器12b、15b。代码信号产生设备16b产生扩展代码或者分析代码。去扩展代码经过传输线17b被供给二个乘法器12b、16b，乘法器把扩展代码与解密的、在传输线28、29上存在的取样值相乘。解密的并且去扩展的取样值经过传输线30、31被供给连接在后面的乘法器12c、15c。乘法器12c、15c经过传输线17c获得先导符号用于与在传输线30、31上存在的解密并去扩展的取样值相乘。输出端侧，乘法器12c、15c经过传输线32、33连接在积分器34、35上，其在确定的持续时间中实施时间积分，该确定持续时间主要为码片持续时间Tc的一半。已积分的信号经过传输线36、37到达信号平方器38、39，其输出端侧经过传输线18、19连接在减法器20上。在图2和3中描述的取样信号s(t+Δ)以及s(t-Δ)是复数信号。

图4指出了根据取样脉冲形成器5的自相关函数的不同取样情况。对此Δ＝T_c/4，也就是码片持续时间的四分之一。

图4a指出了时间准确取样的理想情况。在时间正确取样的情况下s(t+Δ)的第一取样值和s(t-Δ)的第二取样值的高度正好一样高，如此偏差信号ε为0。内插设备24从二个取样值中计算出内插估算值s用于另外的数据处理。

图4b指出了在较迟取样情况下的情况，在该情况下前面的取样值s(t+Δ)有比后面的取样值s(t-Δ)低的值。从二个取样值以及在从取样值形成的相关值之间的偏差ε中内插设备24再度计算内插估算值s。

图4c指出了相反的情况，在该情况下较早进行取样。在此第一取样值s(t+Δ)大于后面的取样值s(t-Δ)。内插设备再度依赖于二个取样值以及在从取样值形成的相关值之间的偏差中计算内插估算值s。

在根据本发明的装置中不同于现技术状况不是相位偏移的代码用于相关，而是时间偏移的取样值用于相关，该取样值与估算的最佳取样时刻相比超前或延迟T_c/4。通过这种方式能够在该微同步装置内部预先规定一个唯一的时钟源作为时间基准信号，并且因此一个唯一的码片时钟信号用于整个接收机。因此以非常低的电路技术费用确定最佳的取样时间。由于取样速率为一半的码片持续时间，需要T_c/8的分辨率，以便在这个数量级确定并平衡时间偏差。

Claims (14)

1.代码信号与编码的接收信号的微同步的装置，其中该装置具有：

-一个取样设备(3)用于以均匀的取样时间间隔取样接收信号；

-一个脉冲形成设备(5)用于已取样的接收信号脉冲的脉冲形成，其用于依赖于自相关函数输出第一和第二脉冲形成的取样值；

-代码信号产生设备(16)用于产生代码信号；

-相关设备(12、15)用于产生的代码与二个取样值相关成为二个相关值；

-一个内插设备(24)用于依赖于二个脉冲形成的取样值和在二个相关值之间的偏差形成内插值，

其特征在于，

-该装置具有一个中间存储器(7)用于暂时存储二个脉冲形成的取符值，

-在二个相关中代码信号具有同样的时隙。

2.按照权利要求1所述的装置，其特征在于，所述相关设备(12、15)是乘法器。

3.按照权利要求1或2所述的装置，其特征在于，所述代码信号产生设备(16)产生解密代码。

4.按照权利要求1或2所述的装置，其特征在于，所述代码信号产生设备(16)产生去扩展代码。

5.按照权利要求1或2所述的装置，其特征在于，在所述相关设备(12、15)后面分别连接积分器(34、35)。

6.按照权利要求1或2所述的装置，其特征在于，预先规定一个减法器(20)用于相关值相减形成偏差信号。

7.按照权利要求6所述的装置，其特征在于，在所述减法器(20)后面连接一个数字有限脉冲响应环路滤波器(22)。

8.按照权利要求1或2所述的装置，其特征在于，所述取样时间间隔为半个码片持续时间T_c，以该取样时间取样接收信号。

9.按照权利要求1或2所述的装置，其特征在于，所述内插设备(24)是一个线性时间变量插补器。

10.按照权利要求1或2所述的装置，其特征在于，所述内插设备(24)是一个二次方时间变量插补器。

11.按照权利要求1或2所述的装置，其特征在于，所述内插设备(24)具有一个偏差系数计算单元用于依赖于偏差信号ε计算偏差系数N。

12.按照权利要求1或2所述的装置，其特征在于，所述内插设备(24)从二个脉冲形成的取样值s和偏差系数N中根据：

$\hat{s}\left(t\right)=\mathrm{Nx}\frac{s(t+\mathrm{\Δ})-s(t-\mathrm{\Δ})}{4}+s(t-\mathrm{\Δ}),$

计算出内插值s，其中T_c是码片持续时间。

13.按照权利要求1或2所述的装置，其特征在于，所述脉冲形成设备(5)是一个根凸出余弦滤波器。

14.按照权利要求1或2所述的装置，其特征在于，所述脉冲形成设备(5)具有根据：

的自相关函数，其中0≤r≤1，并且T_c是码片持续时间。

Images