CN108768604B - 一种用于pcm/fm多符号检测的低复杂度位同步方法 - Google Patents

Abstract

本发明提供了一种用于遥测PCM/FM多符号检测(multi‑symbol detection,MSD)的低复杂度位同步方法。首先，采用MSD的似然比作为定时估计的统计变量，然后可直接利传用统PCM/FM限幅鉴频接收机中的定时同步环路来实现位同步。与传统的基于“迟早门”的MSD位同步方法相比，本发明提供的方法节省了一个高复杂度的MSD支路的运算，极大地降低了接收机存储和计算资源。此外，本发明采用Gardner算法作为定时误差检测单元，便于高速实现。本方法的定时估计误差的归一化方差在低信噪比(SNR)区仍小于0.01，满足了遥测接收机的要求，且误比特率(bit error rate,BER)性能与理想同步情况相比几乎没有损失，有着良好的应用前景。

Description

一种用于PCM/FM多符号检测的低复杂度位同步方法

技术领域

本发明属于通信领域，具体涉及一种用于PCM/FM多符号检测的低复杂度位同步方法。

背景技术

靶场遥测对于深空探测和国防工业有重大的意义，在该场景下，受飞行器重量和体积限制，通信测控平台的功率放大器往往需要工作在转化效率高的非线性区，并且遥测系统具有高动态特性。另一方面，连续相位调制(CPM，continuous phase modulation)信号因此具有恒包络特点，可以被高转化效率的非线性功率放大器进行放大，这使得CPM信号具有很高的功率效率。并且CPM信号还具有很高的频谱效率。此外，当采用非相干方式解调时，CPM信号具有优良的抗火焰干扰和相位干扰能力。正因为CPM的这些优点契合了航空遥测的应用需求，CPM信号在航空遥测领域被广泛关注。PCM/FM信号，作为一种典型的CPM信号，自提出以来一直是靶场遥测的主用体制。近些年国内外学者也一直在研究具有更高频谱效率的Multi-h CPM体制来解决日益增长的遥测数据量需求和频谱资源紧张的矛盾，如费赫尔正交移相键控(Feher patented Quadrature Phase Shift Keying,FQPSK)调制和高级遥测连续相位调制(advanced range telemetry continuous phase modulation,ARTMCPM)，但是这些高谱效调制的方法在实际应用中面临复杂度高，性能不稳定等因素，因此PCM/FM仍将是目前以及未来一段时间的靶场遥测的主用体制。如何提高遥测系统的检测性能一直是行业研究的热点。

本领域内公知，多符号检测(Multiple Symbol Detection,MSD)技术作为一种非相干解调技术，是提高PCM/FM性能的主要手段，它利用了PCM/FM相位记忆的特点，通过观察多个符号间隔来增加判决符号的可靠性，使得PCM/FM的检测性能有了很大的提升。但是MSD性能的提升是以精确的位同步为前提，由于MSD不是在接收到符号后立即进行判决，而是通过观察相邻几个符号间隔来计算最佳匹配结果，因此传统的用于PCM/FM非相干检测的定时同步方法不再适用。目前多符号检测的定时方法主要是基于数据辅助的位同步算法和改进的“迟早门”位同步方法，后者在文献“FU Gang,WU Yan-jun,WU Guang-zhi,etal.Research on Software Demodulation Algorithm of PCM/FM Based on MSD”中被给出。但是它们或者增加了系统的开销改变了原有的帧结构，或者增加了位同步环路的复杂度,使得系统实现较为困难。因此，一种低复杂度的兼容性强的MSD的位同步方法是一种需求。

基于上述需求，本发明提出了一种新型的适用于MSD的位同步方法，在此方法中，似然比先被引入作为定时误差估计量，在此基础上可以直接利用传统PCM/FM接收机中的定时环路来实现MSD下的位同步，避免了“迟早门”方法中双支路MSD计算，极大降低了计算复杂度，且位同步精度高，检测性能与理想位同步下MSD算法的性能基本一致。所以，本发明方法且有很好的应用前景。

发明内容

本发明的目的在于，提供一种用于PCM/FM的MSD解调的位定时方法，用以降低实现复杂度，并保持MSD较优的检测性能。

本发明提供了一种用于PCM/FM的MSD的位定时方法，其步骤包括：

步骤1：对接收到的PCM/FM信号进行匹配滤波；

步骤2：利用匹配滤波结果计算似然比，并将其作为定时误差估计量；

步骤3：在压控振荡器(numberically controlled oscillator，NCO)控制下，对似然比结果插值滤波；

步骤4：计算定时误差，并将结果送入环路滤波器；

步骤5：利用环路滤波器对定时误差进行滤波，平滑定时估计误差，并减弱噪声影响；

步骤6：将环路滤波输出结果送往NCO模块，调整插值滤波的控制时钟及具体插值位置；

本发明提供的用于PCM/FM的MSD解调的位同步方法原理图如图1所示。

所述步骤3至步骤6迭代进行，直至环路滤波器进入稳定状态，表明位定时锁定，在定时脉冲的控制下，对插值滤波模块输出结果进行判决，恢复原始发送的信息比特。

所述步骤1中每一路复数匹配滤波采用了4路可重配置系数的实数滤波器实现了滑动相关，并且将匹配滤波的计算按照中间信息比特为0和1时分成了两大组。

所述步骤2将待检测比特(中间比特)连同前后各N个比特看成整体，分别计算待检测比特为0和为1时的似然函数的最大值，并将二者做减法，得到的似然比作为定时误差的估计量。

所述步骤3设计了参数a＝0.5的分段抛物线内插器，鉴于此可通过移位运算代替插值过程的乘法运算，简化了计算复杂度，且仍然保持了较优的抗噪声性能。

所述步骤4采用了调整门限可变的Gandner算法。

所述步骤5采用了低复杂度的一阶环路滤波器。

所述步骤6采用直接数字合成(DDS)的方式实现了位定时误差到插值时钟控制信号的转换，插值频率精度可调。

所述步骤6在产生插值时钟时采用了可变速率的方法，即当对最佳判决时刻的调整超过一个码元宽度仍没有达到环路稳定时，则动态调整插值间隔和判决时间间隔，实现收发端码速率自适应匹配。

步骤5和步骤6联合使用，降低了环路滤波的阶数，仍然保证了快速的位同步实现。

利用本发明提供的位同步方法，能够降低MSD检测的复杂度，并保留MSD较优的检测性能。

附图说明

图1为本发明所提供的用于MSD的位同步方法原理图；

图2为本发明所涉及的成型滤波器的冲击响应；

图3为本发明所提出的似然比与定时误差关系图；

图4为本发明所提出的复数相关器和似然比计算结构图；

图5为本发明的4路实数相关器结构图；

图6为本发明所涉及的Gandner判决点示意图；

图7为位定时环路滤波器结构图；

图8为本发明的SNR＝10dB时位同步环路进入稳态时的眼图；

图9为本发明的位定时误差随SNR变化曲线。

具体实施方式

以下，参照附图对本发明的具体实施方式进行解释说明。

首先描述PCM/FM信号模型。

接收信号r(t；α)可以表示如下：

r(t；α)＝s(t；α)e^jυ+n(t) (1)

在公式(1)中，s(t；α)为发送信号，可表示为：

其中发送符号矢量记为α＝{α₁,α₂,…,α_N,…α_2N+1}，且α_i＝±1，α是由原始信息矢量b＝{b₁,b₂,…,b_2N+1}转换而来，令α_i＝1-2b_i，b_i取值0或1；相位参数

可通过如下公式计算：

在公式(2)中，调制指数h＝0.7；T为码元持续时间；g(t)是预调滤波器的矩形脉冲响应；q(t)是相应的相位脉冲，可表示为

二者的波形如图2所示。公式(1)中的n(t)是单边功率谱密度为N₀的高斯白噪声，方差为σ²；υ是在0到2π之间均匀分布的载波的初始相位，即υ的概率密度函数是f(υ)＝1/2π。

下面给出MSD的解调原理。对于MSD检测而言，通常选取2N+1个符号间隔进行观察(其中N为正整数)，然后选择似然函数最大的序列并对其第N+1个符号进行判决，MSD的似然函数可以表示为：

引入贝塞尔函数化简后可以得到如下公式：

Λ(α,τ)＝CI₀(|∫r(t)s^*(t-τ；α)dt|²) (4)

其中I₀(x)为零阶修正的贝塞尔函数，它是单调非降函数，因此等效似然函数可以表示为：

Λ′(α,τ)＝|∫r(t)s*(t-τ；α)dt|² (5)

假设信号经过采样，并上述似然函数求关于信息序列α的期望，可以得到如下公式：

E{Λ′(α,τ)}_α＝Λ″(τ)＝F[(k₂-k₁)T,k₂T-τ] (6)

在公式(6)中，有如下定义：

其中，p_Δt(t)＝q(t)-q(t-Δt)。MSD检测器判决b_N+1＝0的似然值为:

b_N+1＝1的似然值为:

因此本发明构造似然比检测变量:

L(α,τ)＝Λ′(0|τ)-Λ′(1|τ) (8)

将公式(8)中的似然比检测变量对α取期望，利用公式(6)和(7)，通过数值计算可以得到检测变量L(α,τ)与定时误差τ的关系，如图3所示。从图3可看出似然比检测变量关于定时误差τ是二次函数特性的曲线，同时在信息符号发生变化时可以产生过零点，因此可以直接利用传统接收机中的定时同步环路实现位同步。

图1给出了本发明提供的MSD位同步原理框图，含MSD检测过程，当位同步环路进入稳定状态时，即可以从判决模块输出解调后的信息比特。下面结合图1给出本发明提供的低复杂度位同步方法实现过程。

下面叙述匹配滤波和似然比计算过程。

本发明设计的复数相关器和似然比计算结构如图4所示，图中的复数相关器对应于公式(5)所给出的似然函数的计算。在图中，

表示连续的2N+1个信息比特当中间比特(第N+1个)取0，两端的2N个比特取第i种组合时对应的本地PCM/FM信号，其中1≤i≤2^2N,且i为整数。同理，

表示中间比特取1时第i种组合所对应的本地PCM/FM信号。乘法器和积分器组成了MSD解调的相关器组，从图4可看出，根据第N+1个比特是0或者1将相关器组分成两大组之后，α_N+1＝1和α_N+1＝-1的似然值计算可以简化为分别从两个大的相关器组的结果中挑选最大值。在传统的基于“迟早门”的MSD位同步方法中，分别需要迟门和早门两路MSD检测，而本发明提出的方法只需要计算一次MSD检测，节约了约50％的计算复杂度。

在实际操作中，每一个复数相关器拆分成4路实数相关器完成，如图5所示，4路实数相关器的两个输入定义如下：

(1)第1路实数相关器的两个输入：接收信号的实部Re{r(t)}，本地生成的PCM/FM信号的实部Re{s(t-τ；α)}；

(2)第2路实数相关器的两个输入：接收信号的虚部Im{r(t)}，本地生成的PCM/FM信号的虚部Im{s(t-τ；α)}；

(3)第3路实数相关器的两个输入：接收信号的虚部Im{r(t)}，本地生成的PCM/FM信号的实部Re{s(t-τ；α)}；

(4)第4路实数相关器的两个输入：接收信号的实部Re{r(t)}，本地生成的PCM/FM信号的虚部的相反数-Im{s(t-τ；α)}。

然后，先将第1路和第2路相关器的结果相加，并对求和结果取平方，再将第3路和第4路的相关器结果相加，并对求和结果取平方，最后将两个平方结果再求和，得到了一个复数相关器的计算结果，即求出公式(5)对应的结果。

下面描述内插滤波器实现过程。

在NCO的控制下产生内插时钟，内插时钟的频率由定时精度决定，插值位置和插值频率分别对应了接收端估计的码元最佳判决点码元传输速率。设送入内插滤波器的基带信号(在本发明中是似然比变量L(α；τ))为L(m_nT_s)，其采样周期为T_s，原始信号的码元周期为T，插值后得到的信号为x(nT_i)，其中T_i＝T/K，n是一个正整数，随着接样点数增加而逐渐增大，K是一个较大的正整数，由位同步精度要求来指定，如位同步精度要求是码元周期的1/K。定时误差检测单元得到的定时误差信号被环路滤波器平滑后，输入到NCO模块，NCO经过计算可以得到内插滤波器的内插时钟和分数间隔μ，反馈到内插滤波器以控制内插过程。其中内插时钟决定内插基点m_nT_s的位置，而μ则是具体的插值位置nT_i和内插基点位置m_nT_s之间的时间间隔。判决器在内插滤波后的每个码元的最佳采样点处进行判决以恢复原始比特。在已知nT_i和T_s的情况下，内插参数m_n和μ的值可以按如下方法求出：

μ＝nT_i/T_s-m_n (10)

上述式中，

表示对x向下取整，m_n和μ即为插值滤波器所需的时钟控制参数。其中插值滤波可以采用a＝0.5的分段抛物线方法，插值器其系数为：

插值后基带信号的第n个样点可表示为

下面叙述定时误差检测单元。

本发明提出的方法中，定时误差检测量L(α,τ)也代表了MSD解调后码元本身的取值信息，因此，当码元发生跳变时，该似然比检测变量也会经历过零跳变，因此本发明采用了Gardner算法完成定时误差检测，十分适用于硬件FPGA或A/D工作频率受限的高速解调系统，且可以工作在低信噪比条件下。

Gandner算法用了迟早门算法的思想，只需要每个码元周期选取两个点进行采样即可。如图6所示，其中一个采样点在最佳采样点附近，设为x(nT)，另一采样点在x(nT)与x((n+1)T)之间，设为x(nT+T/2)。若第n个码元与第n+1个码元不同，则可进行位同步误差提取。设u_t(n)为位定时误差值，则有：

u_t(n)＝x(nT+T/2){x((n+1)T)-x(nT)} (12)

通过计算即可得到位同步时间误差。当x(nT)相对最佳采样点超前，误差值u_t(n)为负，，最佳判决点后移一个采样点；当x(nT)相对最佳采样点滞后，误差值u_t(n)为正，最佳判决点前移一个采样点。门限值与采样频率、码元周期和似然比最大值有关。

下面描述环路滤波器的实现。因为本发明的NCO输出是可变速率的插值时钟信号，即不仅可以调整起始插值位置，还可动态调整插值间隔，因此可降低对环路滤波器的要求。本发明采用累加器形成一阶环路滤波器，见图7。其中u_t(n)表示第n个码元判决点误差值，T代表每一个码周期进行一次判决时间更新，每次将判决误差值按比例累加，累加值作为输出误差值，加入到输出值中进行下一次码元判决与误差计算。

当环路滤波器输出u_o(n)达到稳定时，或输入u_t(n)绝对值足够小，即满足|u_t(n)|≤u_th，认定环路进入稳定状态，可在估计的最佳采样点处对码元进行判决，其中u_th与插值频率和似然比幅度有关。本发明设定u_th＝T_smax|L(α,τ)|/T。

下面描述NCO的实现过程。

NCO把输入的滤波后的定时误差u_o(n)转换为插值滤波器的插值时钟信号，本发明采用直接数字合成(DDS，Direct digital synthesis)方式实现NCO功能，且插值频率可由定时误差精度要求动态改变。具体方法如下：

设定时误差精度是pT,0＜p＜1，则插值频率计算为：f_i＝1/(2pT)。设DDS的系统工作时钟是f_clk，累加器为Q位寄存器，频率控制字fcon通过如下公式计算：

其中，

表示对x向下取整。累加器溢出值计算如下：

acc_ov＝fcon×f_clk/f_i (14)

在系统时钟控制下，acc＝acc+fcon。当满足acc≥acc_ov时，产生一个插值使能脉冲，作为插值时钟信号，且acc＝mod[acc,acc_ov]，分数间隔μ＝acc/acc_ov×T_s。插值频率精度是f_clk/2^Q，在系统时钟固定的情况下，通过修改寄存器位数Q,可调整插值频率精度。

值得注意的是本发明的相关处理是采用了滑动相关的方法，每次滑动一个采样点。在收发端没有信息速率差时，不管初始位定时误差有多大，当有码元跳变时，在最差情况下(初始定时误差为|T-T_s|时)，经过

次滑动相关处理后(

表示对x向上取整)，即1个码元的持续时间，一定能得到本地码元与接收码元完全对准的似然比结果，即可以输出第一个码元的完全匹配滤波结果。在最佳判决点调整阶段，如果经过了一个码元采样点次数

的调整之后，即最佳判决时刻的调整已经过了

个码元，定时误差依然不满足|u_t(n)|≤u_th，则考虑是收发端码元速率不匹配，此时可以动态调整判决时间间隔和插值时钟的频率。调整时码元周期可在T±T/10范围内，步进T_s来搜索，表示收发端码元周期差的绝对值的最大值是T/10。

至此，本发明提出的MSD位同步方法实施方式叙述完毕。

实施例

本实施例以5符号的MSD为例，即2N+1＝5，信噪比是10dB，码速率为2Mbps，采样率为56MHz，定时误差要求是T/56，即插值倍数为2，阐述本发明提出的位同步方法。

发送端信息比特是按照0,1等概生成的随机序列b，在调制前先映射成-1(对应信息比特1)和1(对应信息比特0)组成的发送符号序列α，预调滤波器选6阶线性贝塞尔滤波器，进入接收端的信号如公式(1)所示。

首先如图1所示，对于5符号的MSD检测，参数N＝2，α＝[α₁,α₂,α₃,α₄,α₅]。初始的定时误差设为τ，0≤τ≤T。本地复数相关器组共有2⁵个支路，上半部分，本地估计的PCM/FM信号是

与之对应的信息序列的估计是

下半部分，本地估计的PCM/FM信号是

与之对应的信息序列的估计是

其中

相位

通过公式(2)计算，本地PCM/FM信号的采样率也是56MHz,生成的信息速率也是2Mbps,与接收信号的采样率保持一致。

每个复数相关器实际操作时拆分成4路实数相关器来完成，对于上面的复数相关器组，按如下实现方式：

(1)第1路实数相关器的两个输入：接收信号的实部Re{r(t)}，本地生成的PCM/FM信号的实部Re{s(t-τ；α⁽⁰⁾)}；

(2)第2路实数相关器的两个输入：接收信号的虚部Im{r(t)}，本地生成的PCM/FM信号的虚部Im{s(t-τ；α⁽⁰⁾)}；

(3)第3路实数相关器的两个输入：接收信号的虚部Im{r(t)}，本地生成的PCM/FM信号的实部Re{s(t-τ；α⁽⁰⁾)}；

(4)第4路实数相关器的两个输入：接收信号的实部Re{r(t)}，本地生成的PCM/FM信号的虚部的相反数-Im{s(t-τ；α⁽⁰⁾)}；

然后，前两路相关器结果求和，再对和值求平方；后两路相关器结果求和，然后对和值求平方；最后将两个平方结果再求和，得到了一个复数相关器的计算结果，即求出公式(5)对应的结果。

其中α⁽⁰⁾表示中间信息比特取0其他比特任意取0,1时对应的发送符号矢量。当计算下面大组的复数相关时，每一个仍拆分成4路实数相关器，拆分结果同上，只需把发送符号矢量替换为α⁽¹⁾。

相关器组的上半部分计算完毕，可以得出中间信息比特为0(相应于发送符号α₃＝1)其他的信息比特在0，1间任意取值时的所有比特组合的似然函数值，共16个，然后从中选择函数值最大的一个，即为Λ′(0|τ)。同理，相关器下半部分计算完毕，可以得出中间信息比特为1(相应于发送符号α₃＝-1)其他信息比特在0，1间任意取值时的所有比特组合的似然函数值，共16个，然后从中选择函数值最大的一个，即为Λ′(1|τ)。令L(α,τ)＝Λ′(0|τ)-Λ′(1|τ)，得到似然比检测变量。该检测变量本质上也是信息符号在接收端匹配滤波后的结果，因此可以直接对检测变量在最佳判决点处进行判决，恢复出原始信息。

检测变量被送往后级的插值滤波模块，插值时钟的频率根据位同步精度要求确定，如位同步精度要求是T/56，对于本实施例，相当于2倍插值，即插值后，使得每个码元的样点数达到56。插值器系数由公式(11)给出。插值后基带信号的第n个样点可表示为

其中n和μ的定义在实施方式中给出，具体由压控振荡器NCO的输出确定，在初始化时，可设定插值的分数间隔u＝T_s/2。

插值滤波后得到的基带信号x(t)再送入定时误差检测单元处理，本案例中就是Gandner定时误差检测单元，初始化时，假定最佳判决点是插值滤波后的第一个样值点，之后的最佳判决点可根据所提方法做调整。计算定时误差u_t(n)＝x(nT+T/2){x((n+1)T)-x(nT)}，如果u_t(n)＞u_th＝T_smax|L(α,τ)|/T，则表示判决点滞后，则将最佳判决点前移一个。如果u_t(n)＜-u_th，则表示判决点超前，则将最佳判决点后移一个。如果|u_t(n)|≤u_th，则表示环路目前已达到稳定状态，暂时不调整最佳判决点，而是保持目前的最佳判决点继续跟踪，直到再次出现|u_t(n)|＞u_th，启动下一轮调整。

Gander误差检测单元的输出送往环路滤波器，本案例中，环路滤波器的输出

初始化时，环路滤波的输出u_o(n)＝0。在位定时的调整过程中，u_o(n)开始阶段会因为定时误差的存在而出现一个非0的偏差值，随着调整的进行，该偏差值也会缓慢抖动，最终环路稳定时，u_o(n)稳定在一个固定数值附近，直到位同步环路再次失锁时，u_o(n)又会出现一个大的偏差。

本发明中压控振荡器NCO的输出是一个时钟频率的信号，并且每次插值位置也会由本模块输出。在本实施例中，压控振荡器采用DDS的方式，插值频率为128M。设DDS的系统工作时钟是300MHz，累加器为20位寄存器，频率控制字fcon通过如下公式计算：

在300M时钟控制下，每个时钟周期累加器结果acc＝acc+fcon。当累加器累加到acc≥acc_ov＝fcon×300/128＝1048500时，对acc_ov取模，并且产生一个插值使能脉冲，用作插值时钟信号。模值结果作为新的acc，即acc＝mod[acc,1048500]，此时分数间隔μ＝acc/acc_ov×T_s，在本实施例中，T_s＝1/f_s＝1/56M。插值频率精度是f_clk/2^Q＝286Hz。

至此，接收到一个采样点后的一次完整的位同步调整过程叙述完毕，当第二个采样点进入接收机后，再次重复上述处理过程。直到环路稳定，在最佳判决点对插值后信号进行判定，如果x_opt(nT)＞0,判决为0，否则判决为1。

值得注意的是：本发明的相关处理是采用了滑动相关的方法，每次滑动一个采样点。在收发端没有信息速率差时，不管初始位定时误差有多大，当有码元跳变时，在最差情况下(初始定时误差为|T-T/28|时)，经过28次滑动相关处理后，即1个码元的持续时间，一定能得到本地码元与接收码元完全对准的似然比结果，即可以输出第一个码元的完全匹配滤波结果。后续位定时误差检测和环路滤波的处理在最差情况下大约需要28个原始码元的持续时间。因此本实施例中位定时方法从开始调整到环路锁定最长需要时间约为29个码元持续时间。当收发端信息速率存在误差时，表现为本发明的方法在经历29个码元的处理之后，环路依然没有达到稳定，此时可以认定码元速率不是严格等于2MHz，可通过改变判决时间间隔以及插值时钟的频率控制字来进一步调整。调整时码元周期可在1/(2M)±1/(20M)范围内，步进1/(56M)来搜索，表示收发端码元周期差的绝对值的最大值是1/(20M)。

可以看出，本发明提出的位同步方法将似然比作为了位同步的检测变量，通过将相关器分为上下两大组后，在只进行一路MSD检测的同时，也完成了位同步。相比于传统的“迟早门”位同步方法，整整节约了一路MSD运算，在PCM/FM的MSD解调过程中，最复杂的运算就在于MSD检测，因此，本发明提出的方法节约了约50％的硬件存储和计算资源。图8给出了SNR＝10dB时本发明的位同步环路锁定时的眼图。图9是本发明的位定时误差随SNR变化曲线，SNR覆盖范围是5dB-30dB。

Claims (4)

1.一种用于PCM/FM的MSD解调的低复杂度位同步方法，其特征在于：

步骤1：通过复数相关器组来对PCM/FM信号进行匹配滤波；相关器组分为上下两大组，每组个数是2^2N个，2N+1为MSD的单次检测中观测的符号数目，其中N为正整数；

接收到的PCM/FM信号r(t)表示为：r(t)＝s(t；α)e^jυ+n(t)(1)

其中s(t；α)为发送信号，可表示为：

发送符号矢量记为α＝{α₁,α₂,…,α_N,…α_2N+1}，且α_i＝±1，α是由原始信息矢量b＝{b₁,b₂,…,b_2N+1}转换而来，令α_i＝1-2b_i，b_i取值0或1；n(t)是高斯白噪声；υ是在0到2π之间均匀分布的载波的初始相位；

相位参数

可通过如下公式计算：

其中g(t)是6阶贝塞尔滤波器的矩形脉冲响应；调制指数h＝0.7；T为码元持续时间；

步骤1中复数相关器计算的是Λ′(α,τ)＝|∫r(t)s^*(t-τ；α)dt|²，s(t-τ；α)是本地生成的含有定时误差τ的2N+1个符号的PCM/FM信号；在上面大组的滤波器中，s(t-τ；α)是中间比特为0的本地PCM/FM信号；下面大组的滤波器中，s(t-τ；α)是中间比特为1的本地PCM/FM信号；所述中间比特为第N+1个比特；

步骤2：从步骤1的两大组匹配滤波结果中分别选择一个最大值，记为Λ′(0|τ)和Λ′(1|τ)，并做减法得到中间比特的似然比L(α,τ)，L(α,τ)＝Λ′(0|τ)-Λ′(1|τ)；所述中间比特为第N+1个比特；

步骤3：在压控振荡器NCO控制下，对似然比结果插值滤波，所述插值滤波具体为产生插值时钟，采用分段抛物线插值函数，完成对似然比信号的插值；

步骤4：将插值后的基带信号，记为x(t)，输入位定时误差检查单元，采用Gandner算法实现定时误差估计，并将结果u_t(n)输入到环路滤波器；

步骤5：采用一阶环路滤波器实现对定时误差u_t(n)的滤波，得到u_o(n)送入后级NCO模块；

步骤6：在NCO模块，采用插值频率大小可调，插值频率精度可调的直接数字合成DDS方法调整插值时钟的频率和具体插值位置参数μ，送往步骤3进行插值滤波；

以上步骤3至步骤6迭代进行，直至环路滤波输出达到稳定状态，表明位定时环路锁定，在位定时脉冲的控制下，对插值滤波输出的基带信号进行判决，恢复原始信息比特。

2.根据权利要求1所述的一种用于PCM/FM的MSD解调的低复杂度位同步方法，其特征在于：

步骤1中的匹配滤波用复数相关器组实现，并且将复数相关器组分成上下两个大组，在上组中，本地生成的2N+1个信息比特的PCM/FM信号，其第N+1个信息比特取值是0；在下组中，第N+1个信息比特取值是1。

3.根据权利要求1所述的一种用于PCM/FM的MSD解调的低复杂度位同步方法，其特征在于：

所述复数相关器组中的每一个复数相关器拆分成4路实数相关器完成，每一路实数相关器的两个输入定义如下：

(1)第1路实数相关器的两个输入：接收信号的实部Re{r(t)}，本地生成的PCM/FM信号的实部Re{s(t-τ；α)}；

(2)第2路实数相关器的两个输入：接收信号的虚部Im{r(t)}，本地生成的PCM/FM信号的虚部Im{s(t-τ；α)}；

(3)第3路实数相关器的两个输入：接收信号的虚部Im{r(t)}，本地生成的PCM/FM信号的实部Re{s(t-τ；α)}；

(4)第4路实数相关器的两个输入：接收信号的实部Re{r(t)}，本地生成的PCM/FM信号的虚部的相反数-Im{s(t-τ；α)}；

实数相关计算的是∫x₁(t)x₂(t)dt，x₁(t)和x₂(t)分别是实数相关器的两个输入。

4.根据权利要求1所述的一种用于PCM/FM的MSD解调的低复杂度位同步方法，其特征在于：

将上述两大组复数相关器的结果分别取最大值，从第一大组中得到中间信息比特为0的似然函数值

从第二大组中得到中间信息比特为1的似然函数值

并计算出似然比：L(α；τ)＝Λ′(0|τ)-Λ′(1|τ)；该似然比作为定时误差检测单元的输入，同时作为判决器的输入。

Images