JP2003513473A - 薄膜上でのコンタクトの形成 - Google Patents
薄膜上でのコンタクトの形成Info
- Publication number
- JP2003513473A JP2003513473A JP2001535237A JP2001535237A JP2003513473A JP 2003513473 A JP2003513473 A JP 2003513473A JP 2001535237 A JP2001535237 A JP 2001535237A JP 2001535237 A JP2001535237 A JP 2001535237A JP 2003513473 A JP2003513473 A JP 2003513473A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- layer
- semiconductor
- metal layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 141
- 239000002184 metal Substances 0.000 claims abstract description 141
- 239000004065 semiconductor Substances 0.000 claims abstract description 113
- 239000010408 film Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011521 glass Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 76
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229920003986 novolac Polymers 0.000 claims description 26
- 229910052759 nickel Inorganic materials 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims 1
- 238000002310 reflectometry Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract 2
- 239000002131 composite material Substances 0.000 abstract 1
- 230000008569 process Effects 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
- H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
基板（２２）を含む簡単な薄膜構造。基板はガラスまたは他の適した基板材料とすることができ、半導体デバイス構造（１２）を支持する。基板上に誘電体障壁（１７）と複合金属膜コンタクト（２３、２８）が形成される。コンタクト構造は、半導体材料の上部領域（１３）へのコンタクトが必要とされる位置で誘電体障壁（１７）に穴（１９）を作成し、その後に穴（１９）内まで延在する誘電体（１７）上の第１の金属薄膜（２３）を形成し半導体構造（１２）の上部領域の表面と接触させることにより形成される。第２の開口（３２）が第１の金属膜（２３）、誘電体構造（１７）を通って半導体構造（１２）内まで形成され、第１の穴（１９）により露出した領域（１３）とは反対の極性を有する下部領域（１５）が露出する。第２の穴（２３）の表面には下部領域（１５）と同じ極性のドーパントがドープされ、第２の金属膜（２８）が第１の金属膜（２３）上に形成され、その金属膜は穴（３２）内まで延在し下部半導体領域と接触する。その後、金属構造は各第１の穴（１９）と隣接する第２の穴（３２）との間でスクライブされ、上部および下部半導体領域へのコンタクトが分離される。
Description
【０００１】
（技術分野）
この発明は一般に半導体デバイス製造の分野に関し、特にこの発明は改良され
たデバイスの構造および、薄膜半導体デバイスにおける金属コンタクトの形成方
法に関する。
たデバイスの構造および、薄膜半導体デバイスにおける金属コンタクトの形成方
法に関する。
【０００２】
（背景技術）
従来のウエハーを用いるモジュールに対する薄膜光起電性（ＰＶ）モジュール
の主な利点は、個々のセルの直列相互接続を析出させた金属膜を用いて達成する
ことができることである。特別な金属は１つのドーパント型の領域と良好なコン
タクトを形成し、特に、通常金属化層として使用されるアルミニウムはｎ−型材
料と良好なコンタクトを形成するが、ｐ−型材料に結合させた場合高温下で処理
しないと信頼性が低くなることがある。
の主な利点は、個々のセルの直列相互接続を析出させた金属膜を用いて達成する
ことができることである。特別な金属は１つのドーパント型の領域と良好なコン
タクトを形成し、特に、通常金属化層として使用されるアルミニウムはｎ−型材
料と良好なコンタクトを形成するが、ｐ−型材料に結合させた場合高温下で処理
しないと信頼性が低くなることがある。
【０００３】
しかしながら、薄膜デバイスの製造においてはコストが重要な要因であり、さ
らに工程を追加すると、とりわけその工程が整合を必要とする工程を含む場合、
コストがかなり高くつく。そのため、整合工程を含まないプロセスあるいは自己
整合プロセスがコストの低いデバイス製造においてかなり有利である。
らに工程を追加すると、とりわけその工程が整合を必要とする工程を含む場合、
コストがかなり高くつく。そのため、整合工程を含まないプロセスあるいは自己
整合プロセスがコストの低いデバイス製造においてかなり有利である。
【０００４】
（発明の開示）
第１の観点によれば、この発明は、ａ）薄膜デバイスの自由表面上に少なくと
も１つの誘電体層を形成する工程と、 ｂ）前記誘電体層中に第１の開口を開け、第２の半導体型に対しコンタクトを
形成すべき位置において、第２の半導体型の上部半導体領域を露出させる工程と
、 ｃ）前記少なくとも１つの誘電体層上に、前記第１の開口内まで延在する第１
の金属薄層を形成させ、前記第２の半導体型と接触させる工程であって、前記第
１の金属層は前記第２の半導体型と信頼性の高いコンタクトを形成するように選
択された金属から形成される工程と、 ｄ）前記第１の金属層と前記誘電体層とを通る第２の開口を開け、前記半導体
表面を露出させる工程と、 ｅ）前記誘電体層中の前記第２の開口により露出した半導体デバイスの表面ま
たは表面群に前記下部領域と同じ極性のドーパントをドープし、さらにドーピン
グは前記下部領域まで広がり、前記第２の開口を前記上部半導体領域から分離す
る工程と、 ｆ）前記第１の金属層上に第２の金属薄層を形成する工程であって、前記第２
の金属層は前記少なくとも１つの誘電体層中の開口内まで延在し、前記第２の開
口により露出した前記半導体材料の表面または表面群と接触し、これにより前記
下部半導体領域への接続が提供される工程と、 ｇ）前記デバイスの各セルに対し、両方の金属層を通る分離溝を形成し、前記
第１の開口内のコンタクトを前記第２の開口内のコンタクトから電気的に分離す
る工程と、 を含む、第１の半導体型の下部領域と、第２の半導体型の上部領域とを有する
薄膜半導体接合デバイス上にｐ−型およびｎ−型コンタクトを形成する方法を提
供する。
も１つの誘電体層を形成する工程と、 ｂ）前記誘電体層中に第１の開口を開け、第２の半導体型に対しコンタクトを
形成すべき位置において、第２の半導体型の上部半導体領域を露出させる工程と
、 ｃ）前記少なくとも１つの誘電体層上に、前記第１の開口内まで延在する第１
の金属薄層を形成させ、前記第２の半導体型と接触させる工程であって、前記第
１の金属層は前記第２の半導体型と信頼性の高いコンタクトを形成するように選
択された金属から形成される工程と、 ｄ）前記第１の金属層と前記誘電体層とを通る第２の開口を開け、前記半導体
表面を露出させる工程と、 ｅ）前記誘電体層中の前記第２の開口により露出した半導体デバイスの表面ま
たは表面群に前記下部領域と同じ極性のドーパントをドープし、さらにドーピン
グは前記下部領域まで広がり、前記第２の開口を前記上部半導体領域から分離す
る工程と、 ｆ）前記第１の金属層上に第２の金属薄層を形成する工程であって、前記第２
の金属層は前記少なくとも１つの誘電体層中の開口内まで延在し、前記第２の開
口により露出した前記半導体材料の表面または表面群と接触し、これにより前記
下部半導体領域への接続が提供される工程と、 ｇ）前記デバイスの各セルに対し、両方の金属層を通る分離溝を形成し、前記
第１の開口内のコンタクトを前記第２の開口内のコンタクトから電気的に分離す
る工程と、 を含む、第１の半導体型の下部領域と、第２の半導体型の上部領域とを有する
薄膜半導体接合デバイス上にｐ−型およびｎ−型コンタクトを形成する方法を提
供する。
【０００５】
第２の開口にドープするドーピング工程は、第２の開口を開けた直接の結果と
して、あるいは後のプロセス工程のいずれかとしてもよい。しかしながら、好ま
しい実施の形態では、第２の開口の表面のドーピングは開口開け工程の一部とし
て実行される。好ましくは、第２の開口開け工程により作成される開口は第１の
金属層、１以上の誘電体層を通り、半導体膜を通って延在し、半導体膜が形成さ
れている支持表面が露出される。
して、あるいは後のプロセス工程のいずれかとしてもよい。しかしながら、好ま
しい実施の形態では、第２の開口の表面のドーピングは開口開け工程の一部とし
て実行される。好ましくは、第２の開口開け工程により作成される開口は第１の
金属層、１以上の誘電体層を通り、半導体膜を通って延在し、半導体膜が形成さ
れている支持表面が露出される。
【０００６】
第２の観点によれば、この発明は、
ａ）薄膜デバイスの自由表面上に少なくとも１つの誘電体層を形成する工程と
、 ｂ）前記少なくとも１つの誘電体層を通る第１の開口を開け、第１の半導体型
の下部領域に対しに対しコンタクトを形成すべき位置において、半導体表面を露
出させる工程と、 ｃ）前記少なくとも１つの誘電体層中の前記第１の開口により露出した半導体
デバイスの表面または表面群に前記下部領域と同じ極性のドーパントをドープし
、さらにドーピングは前記下部領域まで広がり、前記第１の開口を前記上部半導
体領域から分離する工程と、 ｄ）前記少なくとも１つの誘電体層上に、前記第１の開口内まで延在する第１
の金属薄層を形成させ、前記第１の半導体型と接触させる工程であって、前記第
１の金属層は前記第１の半導体型と信頼性の高いコンタクトを形成するように選
択された金属から形成される工程と、 ｅ）前記第１の金属層と前記少なくとも１つの誘電体層とを通る第２の開口を
開け、前記第２の半導体型に対しコンタクトを形成すべき位置で第２の半導体型
の上部半導体領域を露出させる工程と、 ｆ）前記第１の金属層上に第２の金属薄層を形成する工程であって、前記第２
の金属層は前記少なくとも１つの誘電体層中の開口内まで延在し、前記第２の開
口により露出した前記半導体材料の表面または表面群と接触し、これにより前記
上部半導体領域への接続が提供される工程と、 ｇ）前記デバイスの各セルに対し、両方の金属層を通る分離溝を形成し、前記
第１の開口内のコンタクトを前記第２の開口内のコンタクトから電気的に分離す
る工程と、 を含む、第１の半導体型の下部領域と、第２の半導体型の上部領域とを有する
薄膜半導体接合デバイス上にｐ−型およびｎ−型コンタクトを形成する方法を提
供する。
、 ｂ）前記少なくとも１つの誘電体層を通る第１の開口を開け、第１の半導体型
の下部領域に対しに対しコンタクトを形成すべき位置において、半導体表面を露
出させる工程と、 ｃ）前記少なくとも１つの誘電体層中の前記第１の開口により露出した半導体
デバイスの表面または表面群に前記下部領域と同じ極性のドーパントをドープし
、さらにドーピングは前記下部領域まで広がり、前記第１の開口を前記上部半導
体領域から分離する工程と、 ｄ）前記少なくとも１つの誘電体層上に、前記第１の開口内まで延在する第１
の金属薄層を形成させ、前記第１の半導体型と接触させる工程であって、前記第
１の金属層は前記第１の半導体型と信頼性の高いコンタクトを形成するように選
択された金属から形成される工程と、 ｅ）前記第１の金属層と前記少なくとも１つの誘電体層とを通る第２の開口を
開け、前記第２の半導体型に対しコンタクトを形成すべき位置で第２の半導体型
の上部半導体領域を露出させる工程と、 ｆ）前記第１の金属層上に第２の金属薄層を形成する工程であって、前記第２
の金属層は前記少なくとも１つの誘電体層中の開口内まで延在し、前記第２の開
口により露出した前記半導体材料の表面または表面群と接触し、これにより前記
上部半導体領域への接続が提供される工程と、 ｇ）前記デバイスの各セルに対し、両方の金属層を通る分離溝を形成し、前記
第１の開口内のコンタクトを前記第２の開口内のコンタクトから電気的に分離す
る工程と、 を含む、第１の半導体型の下部領域と、第２の半導体型の上部領域とを有する
薄膜半導体接合デバイス上にｐ−型およびｎ−型コンタクトを形成する方法を提
供する。
【０００７】
第１の開口にドープするドーピング工程は、第２の開口を開けた直接の結果と
して、あるいは後のプロセス工程のいずれかとしてもよい。しかしながら、好ま
しい実施の形態では、第１の開口の表面のドーピングは開口開け工程の一部とし
て実行される。好ましくは、第１の開口開け工程により作成される開口は１以上
の誘電体層を通り、半導体膜を通って延在し、半導体膜が形成されている支持表
面が露出される。
して、あるいは後のプロセス工程のいずれかとしてもよい。しかしながら、好ま
しい実施の形態では、第１の開口の表面のドーピングは開口開け工程の一部とし
て実行される。好ましくは、第１の開口開け工程により作成される開口は１以上
の誘電体層を通り、半導体膜を通って延在し、半導体膜が形成されている支持表
面が露出される。
【０００８】
第３の観点によれば、この発明は、透明な絶縁基板上に形成され、前記基板か
ら遠く離れた半導体膜の上面に隣接して位置する第１のドーパント型の少なくと
も１つの上部ドープ領域と前記上部ドープ領域と前記基板との間の前記第１のド
ーパント型とは反対の極性のドーパント型の下部ドープ領域とを有する薄い半導
体膜と、前記半導体膜上に延在する少なくとも１つの誘電体層と、前記誘電体層
上に延在する第１の金属の第１の薄層と、前記第１の金属層上に延在しその金属
層と接触する前記第１の金属とは異なる第２の金属の第２の薄層と、前記少なく
とも１つの誘電体層内に設けられた第１の開口であって前記第１の金属層が１つ
のドーパント型の前記半導体領域と接触し第１の開口内で電気接触が形成される
第１の開口と、前記少なくとも１つの誘電体層と前記第１の金属層中に設けられ
た第２の開口であって前記第２の金属層が前記少なくとも１つの誘電体層中の第
２の開口内まで延在し反対のドーパント型の前記半導体膜の領域と接触する第２
の開口と、を備え、前記第１の金属は前記第１の開口により露出した前記半導体
材料と信頼性の高い接続を形成するように選択され、第２の金属は前記第２の開
口により露出した前記半導体材料と信頼性の高い接続形成するように選択される
、薄膜半導体デバイスを提供する。
ら遠く離れた半導体膜の上面に隣接して位置する第１のドーパント型の少なくと
も１つの上部ドープ領域と前記上部ドープ領域と前記基板との間の前記第１のド
ーパント型とは反対の極性のドーパント型の下部ドープ領域とを有する薄い半導
体膜と、前記半導体膜上に延在する少なくとも１つの誘電体層と、前記誘電体層
上に延在する第１の金属の第１の薄層と、前記第１の金属層上に延在しその金属
層と接触する前記第１の金属とは異なる第２の金属の第２の薄層と、前記少なく
とも１つの誘電体層内に設けられた第１の開口であって前記第１の金属層が１つ
のドーパント型の前記半導体領域と接触し第１の開口内で電気接触が形成される
第１の開口と、前記少なくとも１つの誘電体層と前記第１の金属層中に設けられ
た第２の開口であって前記第２の金属層が前記少なくとも１つの誘電体層中の第
２の開口内まで延在し反対のドーパント型の前記半導体膜の領域と接触する第２
の開口と、を備え、前記第１の金属は前記第１の開口により露出した前記半導体
材料と信頼性の高い接続を形成するように選択され、第２の金属は前記第２の開
口により露出した前記半導体材料と信頼性の高い接続形成するように選択される
、薄膜半導体デバイスを提供する。
【０００９】
好ましい実施の形態では、前記第２の開口は完全に前記半導体膜を通って延在
し、半導体膜が形成されている支持表面が露出される。これらの開口により下部
半導体領域への直接コンタクトが可能になる。これらの開口を形成する好ましい
方法により、開口の壁はコンタクトが形成される下部領域と同じ極性のドーパン
トが同時にドープされ、上部の逆にドープされた領域が開口表面から分離される
。開口を形成する好ましい方法では、レーザを使用して開口を溶融／削除し、開
口のドープ壁は下部領域からの材料と壁中の材料とを開口の形成中に混合するこ
とにより形成される。
し、半導体膜が形成されている支持表面が露出される。これらの開口により下部
半導体領域への直接コンタクトが可能になる。これらの開口を形成する好ましい
方法により、開口の壁はコンタクトが形成される下部領域と同じ極性のドーパン
トが同時にドープされ、上部の逆にドープされた領域が開口表面から分離される
。開口を形成する好ましい方法では、レーザを使用して開口を溶融／削除し、開
口のドープ壁は下部領域からの材料と壁中の材料とを開口の形成中に混合するこ
とにより形成される。
【００１０】
第１の金属層はまた、光起電性デバイスの裏反射器を形成し、そのため良好な
光反射率が得られるように選択されることが好ましい。その代わりに、第１の金
属層は本質的に透明な十分薄い層とすることができる。その場合、光反射率は主
に第２の金属層により決定される。
光反射率が得られるように選択されることが好ましい。その代わりに、第１の金
属層は本質的に透明な十分薄い層とすることができる。その場合、光反射率は主
に第２の金属層により決定される。
【００１１】
半導体がシリコンである実施の形態、例えば多結晶薄膜シリコンデバイスでは
、金属は好ましくはアルミニウム、銅およびニッケルから選択される。ニッケル
および銅はそれぞれアルミニウムよりもｐ−型シリコン材料と良好なコンタクト
を形成するので、これらの金属のうちの１つを第１の金属層として使用して、ｐ
−型領域へのコンタクトを提供することが好ましい。アルミニウムはｎ−型材料
への接続には十分であり、融点が低く、金属分離溝を形成するのを助ける。
、金属は好ましくはアルミニウム、銅およびニッケルから選択される。ニッケル
および銅はそれぞれアルミニウムよりもｐ−型シリコン材料と良好なコンタクト
を形成するので、これらの金属のうちの１つを第１の金属層として使用して、ｐ
−型領域へのコンタクトを提供することが好ましい。アルミニウムはｎ−型材料
への接続には十分であり、融点が低く、金属分離溝を形成するのを助ける。
【００１２】
少なくとも１つの誘電体層は半導体製造において普通に使用される誘電体材料
のうちのいずれか、例えば、ニ酸化珪素、または窒化珪素、ノボラック（Ｎｏｖ
ｏｌａｃ、登録商標）などの有機樹脂、あるいはこれらの層状結合物とすること
ができる。
のうちのいずれか、例えば、ニ酸化珪素、または窒化珪素、ノボラック（Ｎｏｖ
ｏｌａｃ、登録商標）などの有機樹脂、あるいはこれらの層状結合物とすること
ができる。
【００１３】
典型的には、誘電体層は第２の金属層よりも厚く、第１の金属層は第２の金属
層よりも薄い。
層よりも薄い。
【００１４】
このシリコン膜光起電性デバイスでは、シリコン膜は典型的には０．５−１０
μｍの範囲の厚さであり、ガラス基板上に形成される。好ましくはシリコン膜は
１−３μｍの範囲の厚さである。
μｍの範囲の厚さであり、ガラス基板上に形成される。好ましくはシリコン膜は
１−３μｍの範囲の厚さである。
【００１５】
ノボラックの場合、誘電体層は１−１０μｍの範囲であり好ましくは２−５μ
ｍの範囲であり、一方、ニッケルまたは銅は５−２０ｎｍの厚さでありアルミニ
ウムは１００−２００ｎｍの厚さである。窒化珪素の薄層（１００−２００ｎｍ
）は好ましくはノボラックとシリコンとの間に形成される。
ｍの範囲であり、一方、ニッケルまたは銅は５−２０ｎｍの厚さでありアルミニ
ウムは１００−２００ｎｍの厚さである。窒化珪素の薄層（１００−２００ｎｍ
）は好ましくはノボラックとシリコンとの間に形成される。
【００１６】
好ましくは、第１および第２の開口を形成するための誘電体層の開口開け工程
、および金属中の分離溝の開口開け工程はレーザにより実行されるが、使用する
材料により、マスキングおよびエッチングまたは機械的スクライビングによりこ
れらの操作のうちのいくつかを実行することも可能である。
、および金属中の分離溝の開口開け工程はレーザにより実行されるが、使用する
材料により、マスキングおよびエッチングまたは機械的スクライビングによりこ
れらの操作のうちのいくつかを実行することも可能である。
【００１７】
（発明を実施するための最良の形態）
この発明の実施の形態について、添付の図面を用いて実施例により説明する。
【００１８】
図面について説明する。図１は半導体デバイス構造１１の一部を示したもので
あり、これは本発明のプロセスの先行構造であり、本発明の第１の工程が適用さ
れている。半導体デバイスは光起電性モジュールであり、薄い反射防止コーティ
ングで被覆されたガラス基板２２上に形成され、上部ｐ−型領域１３と、下部ｎ
＋＋型領域１５とそのｐおよびｎ型領域を分離する真性領域あるいはわずかにド
ープされた領域１４とを有する多結晶シリコン薄膜を備える。シリコン膜１２は
スクライブされた分離溝１６により分離されセルとされる。ガラス表面は好まし
くはテキスチャー加工され光閉じ込めが促進されることが好ましいが、図面では
理解しやすいように示していない。
あり、これは本発明のプロセスの先行構造であり、本発明の第１の工程が適用さ
れている。半導体デバイスは光起電性モジュールであり、薄い反射防止コーティ
ングで被覆されたガラス基板２２上に形成され、上部ｐ−型領域１３と、下部ｎ
＋＋型領域１５とそのｐおよびｎ型領域を分離する真性領域あるいはわずかにド
ープされた領域１４とを有する多結晶シリコン薄膜を備える。シリコン膜１２は
スクライブされた分離溝１６により分離されセルとされる。ガラス表面は好まし
くはテキスチャー加工され光閉じ込めが促進されることが好ましいが、図面では
理解しやすいように示していない。
【００１９】
本発明にかかる方法の第１の工程は、シリコン薄膜１２上での誘電体層１７の
形成である。好ましくは、誘電体層は窒化珪素の薄層（１５０ｎｍ）＋ノボラッ
ク（登録商標）として周知の有機樹脂からなる２層膜であり、厚さは約２．５μ
ｍである。
形成である。好ましくは、誘電体層は窒化珪素の薄層（１５０ｎｍ）＋ノボラッ
ク（登録商標）として周知の有機樹脂からなる２層膜であり、厚さは約２．５μ
ｍである。
【００２０】
その後、レーザ１８を用いて穴を開けるべき領域を加熱することにより、１又
は複数の穴１９（図２を参照のこと）を誘電体層１７中に形成する。レーザは局
所的に下に存在するシリコンを加熱し、これによりノボラック樹脂が噴出し穴１
９が生じ、真下のシリコンが露出する。続いて、必要に応じて、加熱処理を使用
して穴の周りの誘電体層の縁を平滑にすることができる。
は複数の穴１９（図２を参照のこと）を誘電体層１７中に形成する。レーザは局
所的に下に存在するシリコンを加熱し、これによりノボラック樹脂が噴出し穴１
９が生じ、真下のシリコンが露出する。続いて、必要に応じて、加熱処理を使用
して穴の周りの誘電体層の縁を平滑にすることができる。
【００２１】
図３では、金属薄層２３が誘電体層１７上に析出され、穴１９内まで延在しｐ
−型領域１３と接触する。金属薄層２３は好ましくはニッケルまたは銅であり、
典型的には１０ｎｍのオーダーであり、ｐ−型領域１３へのコンタクトとして、
かつ裏反射体として機能する。銅はニッケルに比べ優れた光反射体であり、どち
らの金属もｐ−型シリコンと信頼性の高いコンタクトを形成する。しかしながら
、ニッケルは銅ほどノボラックに接着せず、この事実はその後の金属分離溝の形
成に役立つ。
−型領域１３と接触する。金属薄層２３は好ましくはニッケルまたは銅であり、
典型的には１０ｎｍのオーダーであり、ｐ−型領域１３へのコンタクトとして、
かつ裏反射体として機能する。銅はニッケルに比べ優れた光反射体であり、どち
らの金属もｐ−型シリコンと信頼性の高いコンタクトを形成する。しかしながら
、ニッケルは銅ほどノボラックに接着せず、この事実はその後の金属分離溝の形
成に役立つ。
【００２２】
レーザ（図３を参照のこと）を使用して金属薄層２３、誘電体層１７、および
半導体層１３、１４、１５を通過する穴を開け、図４に示すように、開口３２を
形成する。この開口はシリコン膜１２を通りガラス基板２２まで延在する。
半導体層１３、１４、１５を通過する穴を開け、図４に示すように、開口３２を
形成する。この開口はシリコン膜１２を通りガラス基板２２まで延在する。
【００２３】
開口３２が形成されると、開口の付近の非常に薄い金属層２３は開口３２周辺
の領域から蒸発し、金属層２３中の開口の直径はシリコン中の開口の直径の２−
３倍となる。
の領域から蒸発し、金属層２３中の開口の直径はシリコン中の開口の直径の２−
３倍となる。
【００２４】
図４にも示されているように、開口３２により露出したシリコン表面２５には
穴２６を形成するレーザプロセスにおいてｎ−型ドーパントがドープされ、開口
３２はｐ−型領域１３から分離され、ｎ−型コンタクトを形成するための表面が
提供される。レーザパルス印加中に加熱された領域で、半導体膜が溶融し、膜中
の全てのドーパントが共に混合されるため、壁はｎ−型ドープされる。膜中には
ｐ−型ドーパントよりもｎ−型ドーパントの方が量が多いので、穴の壁はｎ−型
極性で固化する。
穴２６を形成するレーザプロセスにおいてｎ−型ドーパントがドープされ、開口
３２はｐ−型領域１３から分離され、ｎ−型コンタクトを形成するための表面が
提供される。レーザパルス印加中に加熱された領域で、半導体膜が溶融し、膜中
の全てのドーパントが共に混合されるため、壁はｎ−型ドープされる。膜中には
ｐ−型ドーパントよりもｎ−型ドーパントの方が量が多いので、穴の壁はｎ−型
極性で固化する。
【００２５】
図５について説明する。ｎ−型コンタクトが第１の金属薄層２３上に形成され
た第２の金属薄層２８により形成される。第２の金属薄層２８は開口３２内まで
延在し、開口３２の表面２５と接触する。
た第２の金属薄層２８により形成される。第２の金属薄層２８は開口３２内まで
延在し、開口３２の表面２５と接触する。
【００２６】
開口１９および３２は細長い溝または区切られた穴のいずれかであり、半導体
層においては横方向の連続性が維持される。
層においては横方向の連続性が維持される。
【００２７】
プロセスの最終工程はレーザ２９を用いて金属層２３および２８を溶融および
／または蒸発させ、図６に示されるように分離溝３１を形成することにより達成
されるｎ−型コンタクトとｐ−型コンタクトとの分離である。
／または蒸発させ、図６に示されるように分離溝３１を形成することにより達成
されるｎ−型コンタクトとｐ−型コンタクトとの分離である。
【００２８】
レーザをパルス照射すると、ビームのすぐ下の少量の金属が除去され、除去さ
れた領域の周辺の溶融金属の表面張力により金属が穴から引き戻され、穴の周り
の金属がわずかに厚くなり、除去された領域よりもかなり直径の大きな穴３１が
形成される。下部誘電体、この場合ノボラックとして周知の有機樹脂へのニッケ
ル層２３の接着性はアルミニウムの場合ほど強くはないので、結合させたアルミ
ニウム層とニッケル層２３、２８は、アルミニウムのみを使用した場合より容易
に剥される。規則的なピッチで離された中心にレーザをパルス照射することによ
り、一対の金属マウンドに取り囲まれた一連の接合穴が形成され、互いに電気的
に分離すべき金属膜の２つの領域を分離する連続ギャップが提供される。
れた領域の周辺の溶融金属の表面張力により金属が穴から引き戻され、穴の周り
の金属がわずかに厚くなり、除去された領域よりもかなり直径の大きな穴３１が
形成される。下部誘電体、この場合ノボラックとして周知の有機樹脂へのニッケ
ル層２３の接着性はアルミニウムの場合ほど強くはないので、結合させたアルミ
ニウム層とニッケル層２３、２８は、アルミニウムのみを使用した場合より容易
に剥される。規則的なピッチで離された中心にレーザをパルス照射することによ
り、一対の金属マウンドに取り囲まれた一連の接合穴が形成され、互いに電気的
に分離すべき金属膜の２つの領域を分離する連続ギャップが提供される。
【００２９】
開口３２のすぐ近くにはアルミニウム層のみが存在し、そのため、分離溝が開
口３２に接して形成されると、分離溝は開口３２に近接して通り、アルミニウム
層のみを通過することができることに注意すべきである。しかしながら、両方の
金属層が存在する領域を通る分離溝を形成することが好ましく、ノボラックへの
ニッケルの接着性が低いという利点が得られる。
口３２に接して形成されると、分離溝は開口３２に近接して通り、アルミニウム
層のみを通過することができることに注意すべきである。しかしながら、両方の
金属層が存在する領域を通る分離溝を形成することが好ましく、ノボラックへの
ニッケルの接着性が低いという利点が得られる。
【００３０】
完成した構造の一部を図６に示す。この図では１つのセルのｎ−型コンタクト
の隣接するセルのｐ−型コンタクトへの接続が示されており、一連のセルの接続
が提供されている。
の隣接するセルのｐ−型コンタクトへの接続が示されており、一連のセルの接続
が提供されている。
【００３１】
この発明の第２の実施の形態について図７から図１１を用いて説明する。図７
には本発明の第１の工程が適用された、本発明のプロセスに先行する半導体構造
１１１の一部が示してある。前の実施の形態のように、半導体デバイスは薄い反
射防止コーティングで被覆したガラス基板１２２上に形成された薄い多結晶シリ
コン膜１１２を含む光起電性モジュールである。しかしながら、この実施の形態
では、ドープ領域は下部領域１１５がｐ++領域、上部領域１１３がｎ型領域とな
ている。真性領域あるいはわずかにドープされた領域１１４はｎ−型およびｐ−
型領域を分離する。シリコン膜１１２はスクライブされた分離溝１１６によりセ
ルに分離される。
には本発明の第１の工程が適用された、本発明のプロセスに先行する半導体構造
１１１の一部が示してある。前の実施の形態のように、半導体デバイスは薄い反
射防止コーティングで被覆したガラス基板１２２上に形成された薄い多結晶シリ
コン膜１１２を含む光起電性モジュールである。しかしながら、この実施の形態
では、ドープ領域は下部領域１１５がｐ++領域、上部領域１１３がｎ型領域とな
ている。真性領域あるいはわずかにドープされた領域１１４はｎ−型およびｐ−
型領域を分離する。シリコン膜１１２はスクライブされた分離溝１１６によりセ
ルに分離される。
【００３２】
前の実施の形態のように、本発明にかかる方法の第１の工程はシリコン薄膜１
１２上に誘電体層１１７を形成する工程である。好ましくは、誘電体層は薄い（
１５０ｎｍ）の窒化珪素層＋ノボラック樹脂として周知の厚さが２．５μｍのオ
ーダーの有機樹脂からなる２層膜である。
１２上に誘電体層１１７を形成する工程である。好ましくは、誘電体層は薄い（
１５０ｎｍ）の窒化珪素層＋ノボラック樹脂として周知の厚さが２．５μｍのオ
ーダーの有機樹脂からなる２層膜である。
【００３３】
それから、１又は複数の穴１１９（図８を参照のこと）をレーザ１１８により
開口すべき領域を加熱することにより誘電体層１１７中に形成する。レーザ１１
８を用いて誘電体層１１７および半導体層１１３、１１４、１１５を通る穴を開
け、図８に示されるような開口１１９を形成する。開口はシリコン膜１１２を通
りガラス基板１２２まで延在する。
開口すべき領域を加熱することにより誘電体層１１７中に形成する。レーザ１１
８を用いて誘電体層１１７および半導体層１１３、１１４、１１５を通る穴を開
け、図８に示されるような開口１１９を形成する。開口はシリコン膜１１２を通
りガラス基板１２２まで延在する。
【００３４】
図８に示されるように、開口１１９により露出したシリコン表面１２５には穴
１２６を形成するレーザプロセスによりｐ−型ドーパントがドープされ、開口１
１９はｎ−型領域１１３から分離され、ｐ−型コンタクトの形成のための表面が
提供される。壁はレーザプロセス中にこれらの領域で半導体膜が溶融し、膜中の
全てのドーパントが共に混合されるため、ｐ−型ドープされる。膜中のｐ−型ド
ーパントはｎ−型ドーパントよりも多いので、穴の壁はｐ−型極性で固化する。
１２６を形成するレーザプロセスによりｐ−型ドーパントがドープされ、開口１
１９はｎ−型領域１１３から分離され、ｐ−型コンタクトの形成のための表面が
提供される。壁はレーザプロセス中にこれらの領域で半導体膜が溶融し、膜中の
全てのドーパントが共に混合されるため、ｐ−型ドープされる。膜中のｐ−型ド
ーパントはｎ−型ドーパントよりも多いので、穴の壁はｐ−型極性で固化する。
【００３５】
図９について説明する。その後、金属薄層１２３が誘電体層１１７上に析出さ
れ、金属薄層は穴１１９内まで延在し、ドープされた壁領域１２５を介してｐ−
型領域１１５と接触する。金属薄層１２３は好ましくはニッケルまたは銅製であ
り、典型的には１０ｎｍのオーダーであり、ｐ−型領域１１５へのコンタクトお
よび裏反射器の両方として機能する。銅はニッケルよりも優れた光反射器であり
、どちらの金属もｐ−型シリコンと信頼性の高いコンタクトを形成する。しかし
ながら、ニッケルは銅ほど強くノボラックに接着しない。この事実はその後の金
属分離溝の形成に役立つ。
れ、金属薄層は穴１１９内まで延在し、ドープされた壁領域１２５を介してｐ−
型領域１１５と接触する。金属薄層１２３は好ましくはニッケルまたは銅製であ
り、典型的には１０ｎｍのオーダーであり、ｐ−型領域１１５へのコンタクトお
よび裏反射器の両方として機能する。銅はニッケルよりも優れた光反射器であり
、どちらの金属もｐ−型シリコンと信頼性の高いコンタクトを形成する。しかし
ながら、ニッケルは銅ほど強くノボラックに接着しない。この事実はその後の金
属分離溝の形成に役立つ。
【００３６】
レーザ１２４（図９を参照のこと）を使用して金属薄層１２３および誘電体層
１１７を通過する穴１３２を開ける。レーザ２４は局所的に下に存在するシリコ
ンを加熱し、これによりノボラックが噴出し穴１３２が生じ、真下のシリコンが
露出する。続いて、必要に応じて、加熱処理を使用して穴の周りの誘電体層の縁
を平滑にすることができる。
１１７を通過する穴１３２を開ける。レーザ２４は局所的に下に存在するシリコ
ンを加熱し、これによりノボラックが噴出し穴１３２が生じ、真下のシリコンが
露出する。続いて、必要に応じて、加熱処理を使用して穴の周りの誘電体層の縁
を平滑にすることができる。
【００３７】
開口１３２が形成されると、開口の付近の非常に薄い金属層１２３は開口１３
２周辺の領域から蒸発し、金属層１２３中の開口の直径は誘電体１１７中の開口
の直径の２−３倍となる。
２周辺の領域から蒸発し、金属層１２３中の開口の直径は誘電体１１７中の開口
の直径の２−３倍となる。
【００３８】
図１１について説明する。第１の金属薄層１２３上に形成された第２の金属薄
層１２８によりｎ−型コンタクトが形成される。第２の金属層１２８は開口１３
２内まで延在し、ｎ−型層１１３の表面と接触する。
層１２８によりｎ−型コンタクトが形成される。第２の金属層１２８は開口１３
２内まで延在し、ｎ−型層１１３の表面と接触する。
【００３９】
前の実施の形態のように、開口１１６および１１９は細長い溝または区切られ
た穴のいずれかであり、半導体層においては横方向の連続性が維持される。
た穴のいずれかであり、半導体層においては横方向の連続性が維持される。
【００４０】
プロセスの最終工程はレーザ１２９（図１１を参照のこと）を用いて金属層１
２３および１２８を溶融および／または蒸発させ、図６に示されるように分離溝
３１と同様の分離を形成することにより達成されるｎ−型コンタクトとｐ−型の
分離工程である。
２３および１２８を溶融および／または蒸発させ、図６に示されるように分離溝
３１と同様の分離を形成することにより達成されるｎ−型コンタクトとｐ−型の
分離工程である。
【００４１】
大まかに説明した本発明の精神および範囲内であれば、特定の実施の形態にお
いて示した本発明に対し多くの変更および／または改良が可能であることは、当
業者には明らかであろう。そのため、これらの実施の形態は全ての点において例
示にすぎず、制限するものではないと考えるべきである。
いて示した本発明に対し多くの変更および／または改良が可能であることは、当
業者には明らかであろう。そのため、これらの実施の形態は全ての点において例
示にすぎず、制限するものではないと考えるべきである。
【図１】 本発明の方法を適用した。第１の実施の形態の第１の工程後の半
導体デバイスを通る断面図である。
導体デバイスを通る断面図である。
【図２】 第１の実施の形態に従い本発明の第１の開口開け工程が適用され
た後の半導体デバイスを通る断面図である。
た後の半導体デバイスを通る断面図である。
【図３】 第１の実施の形態に従い本発明の第１の金属化工程が適用された
後の半導体デバイスを通る断面図である。
後の半導体デバイスを通る断面図である。
【図４】 第１の実施の形態に従い本発明の第２の開口開け工程が適用され
た後の半導体デバイスを通る断面図である。
た後の半導体デバイスを通る断面図である。
【図５】 第１の実施の形態に従い本発明の第２の金属化工程が適用された
後の半導体デバイスを通る断面図である。
後の半導体デバイスを通る断面図である。
【図６】 第１の実施の形態に従い形成された金属化が中断され、ｐ＆ｎ型
領域へのコンタクトが分離された後の半導体デバイスを通る断面図である。
領域へのコンタクトが分離された後の半導体デバイスを通る断面図である。
【図７】 本発明の方法を適用した。第２の実施の形態の第１の工程後の半
導体デバイスを通る断面図である。
導体デバイスを通る断面図である。
【図８】 第２の実施の形態に従い本発明の第１の開口開け工程が適用され
た後の半導体デバイスを通る断面図である。
た後の半導体デバイスを通る断面図である。
【図９】 第２の実施の形態に従い本発明の第１の金属化工程が適用された
後の半導体デバイスを通る断面図である。
後の半導体デバイスを通る断面図である。
【図１０】 第２の実施の形態に従い本発明の第２の開口開け工程が適用さ
れた後の半導体デバイスを通る断面図である。
れた後の半導体デバイスを通る断面図である。
【図１１】 第２の実施の形態に従い本発明の第２の金属化工程が適用され
た後の半導体デバイスを通る断面図である。
た後の半導体デバイスを通る断面図である。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，
ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ
Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ
，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，
ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ
Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ
，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，
ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，
ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ
Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ
，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，
ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ
Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ
，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，
ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ
Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ
，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，
ＹＵ，ＺＡ，ＺＷ
【要約の続き】
上部および下部半導体領域へのコンタクトが分離され
る。
Claims (77)
- 【請求項１】 ａ）薄膜デバイスの自由表面上に少なくとも１つの誘電体層
を形成する工程と、 ｂ）前記誘電体層中に第１の１又は複数の穴（開口）を開け、第２の半導体型
に対しコンタクトを形成すべき位置において、前記第２の半導体型の上部半導体
領域を露出させる工程と、 ｃ）前記少なくとも１つの誘電体層上に、前記第１の開口内まで延在する第１
の金属薄層を形成させ、前記第２の半導体型と接触させる工程であって、前記第
１の金属層は前記第２の半導体型と信頼性の高いコンタクトを形成するように選
択された金属から形成される工程と、 ｄ）前記第１の金属層と前記誘電体層とを通る第２の１又は複数の穴（開口）
を開け、前記半導体表面を露出させる工程と、 ｅ）前記誘電体層中の前記第２の開口により露出した前記半導体デバイスの表
面または表面群に前記下部領域と同じ極性のドーパントをドープし、さらにドー
ピングは前記下部領域まで広がり、前記第２の開口の内表面を前記上部半導体領
域から分離する工程と、 ｆ）前記第１の金属層上に第２の金属薄層を形成する工程であって、前記第２
の金属層は前記少なくとも１つの誘電体層中の開口内まで延在し、前記第２の開
口により露出した前記半導体材料の表面または表面群と接触し、これにより前記
下部半導体領域への接続が提供される工程と、 ｇ）前記デバイスの各セルに対し、両方の金属層を通る分離溝を形成し、前記
第１の開口内のコンタクトを前記第２の開口内のコンタクトから電気的に分離す
る工程と、 を含む、第１の半導体型の下部領域と、第２の半導体型の上部領域とを有する
薄膜半導体接合デバイス上にｐ−型およびｎ−型コンタクトを形成する方法。 - 【請求項２】 前記第２の開口にドープする前記ドーピング工程は前記開口
を開ける工程の後続プロセス工程である請求項１記載の方法。 - 【請求項３】 前記第２の開口の表面にドープする工程は前記開口を開ける
工程の一部として実行される請求項１記載の方法。 - 【請求項４】 前記第２の開口を開ける工程は、前記開口を形成すべき位置
にレーザを誘導する工程と、前記レーザを使用して個々の開口を形成する工程と
を含む請求項１、２または３に記載の方法。 - 【請求項５】 前記開口の前記ドープされた壁は、前記各開口の形成中に、
前記下部領域からの金属と前記開口の壁内の材料とを混合することにより形成さ
れる請求項４記載の方法。 - 【請求項６】 前記第２の開口開け工程により形成された開口は、第１の金
属層、前記１以上の誘電体層、および前記半導体膜を通って延在し、前記半導体
膜が形成されている支持表面が露出される請求項１、２、３、４または５記載の
方法。 - 【請求項７】 前記第２の開口を開ける工程は、開口を形成すべき領域のみ
を露出させたままにするマスクを形成する工程と、エッチャント(echant)材料を
適用し前記第１の金属層、前記誘電体層を通り前記半導体材料内に至る開口をエ
ッチングする工程と、を含む請求項１、２または３に記載の方法。 - 【請求項８】 前記第２の開口を開ける工程は、前記第１の金属層、前記少
なくとも１つの誘電体層を通り前記半導体材料内に至る開口を機械的にスクライ
ブする工程を含む請求項１、２または３に記載の方法。 - 【請求項９】 前記第１の金属層は良好な光反射率が得られるように選択さ
れた材料を用いて形成される請求項１乃至８のいずれか１つに記載の方法。 - 【請求項１０】 前記第１の金属層を形成する工程は、十分薄く透明な層を
形成する工程を含み、前記第２の金属層を形成する工程は、良好な光反射率が得
られるように選択された材料の層を適用する工程を含む請求項１乃至８のいずれ
か１つに記載の方法。 - 【請求項１１】 前記金属層はそれぞれ、アルミニウム、銅およびニッケル
から選択される材料から形成される請求項１乃至１０のいずれか１つに記載の方
法。 - 【請求項１２】 前記第１の金属層はニッケルおよび銅から選択される材料
を用いて形成される請求項１１記載の方法。 - 【請求項１３】 前記第２の金属層はアルミニウムを用いて形成される請求
項１１または１２記載の方法。 - 【請求項１４】 前記少なくとも１つの誘電体層を形成する工程は、ニ酸化
珪素、窒化珪素、有機樹脂から選択される材料の層を適用する工程、あるいはこ
れらの材料の層状結合物を適用する工程を含む請求項１乃至１３のいずれか１つ
に記載の方法。 - 【請求項１５】 前記、少なくとも１つの誘電体層を形成する工程は窒化珪
素の第１の層とノボラック樹脂の第２の層を形成する工程を含む請求項１乃至１
４のいずれか１つに記載の方法。 - 【請求項１６】 前記少なくとも１つの誘電体層は前記第２の金属層よりも
厚く形成される請求項１乃至１５のいずれか１つに記載の方法。 - 【請求項１７】 前記第２の金属層は前記第１の金属層よりも厚く形成され
る請求項１乃至１６のいずれか１つに記載の方法。 - 【請求項１８】 前記シリコン膜は０．５−１０μｍの厚さで形成される請
求項１乃至１７のいずれか１つに記載の方法。 - 【請求項１９】 前記シリコン膜はガラス基板上に形成される請求項１乃至
１３のいずれか１つに記載の方法。 - 【請求項２０】 前記シリコン膜は１−３μｍの範囲の厚さである請求項１
９記載の方法。 - 【請求項２１】 前記誘電体層はノボラックを用いて形成される請求項２０
記載の方法。 - 【請求項２２】 前記、１以上の誘電体層を形成する工程は、ノボラック層
を形成する前に前記半導体材料上に窒化珪素の薄層を形成する工程を含む請求項
２１記載の方法。 - 【請求項２３】 前記窒化珪素層の厚さは１００−２００ｎｍの範囲である
請求項２２記載の方法。 - 【請求項２４】 前記ノボラック層の厚さは１−１０μｍの範囲である請求
項２３記載の方法。 - 【請求項２５】 前記ノボラック層の厚さは２−５μｍの範囲である請求項
２４記載の方法。 - 【請求項２６】 前記第１の金属層の厚さは５−２０ｎｍの範囲である請求
項１９乃至２５のいずれか１つに記載の方法。 - 【請求項２７】 前記第２の金属層の厚さは１００−２００ｎｍの範囲であ
る請求項１９乃至２６のいずれか１つに記載の方法。 - 【請求項２８】 ａ）薄膜デバイスの自由表面上に少なくとも１つの誘電体
層を形成する工程と、 ｂ）前記少なくとも１つの誘電体層を通る第１の１又は複数の穴（開口）を開
け、第１の半導体型の下部領域に対しコンタクトを形成すべき位置において、半
導体表面を露出させる工程と、 ｃ）前記少なくとも１つの誘電体層中の前記第１の穴（開口）により露出した
半導体デバイスの表面または表面群に前記下部領域と同じ極性のドーパントをド
ープし、さらにドーピングは前記下部領域まで広がり、前記第１の穴（開口）の
内表面を上部半導体領域から分離する工程と、 ｄ）前記少なくとも１つの誘電体層上に、前記第１の開口内まで延在する第１
の金属薄層を形成し、前記第１の半導体型と接触させる工程であって、前記第１
の金属層は前記第１の半導体型と信頼性の高いコンタクトを形成するように選択
された金属から形成される工程と、 ｅ）前記第１の金属層と前記少なくとも１つの誘電体層とを通る第２の１又は
複数の穴（開口）を開け、前記第２の半導体型に対しコンタクトを形成すべき位
置で第２の半導体型の上部半導体領域を露出させる工程と、 ｆ）前記第１の金属層上に第２の金属薄層を形成する工程であって、前記第２
の金属層は前記少なくとも１つの誘電体層中の開口内まで延在し、前記第２の開
口により露出した前記半導体材料の表面または表面群と接触し、これにより前記
上部半導体領域への接続が提供される工程と、 ｇ）前記デバイスの各セルに対し、両方の金属層を通る分離溝を形成し、前記
第１の開口内のコンタクトを前記第２の開口内のコンタクトから電気的に分離す
る工程と、 を含む、第１の半導体型の下部領域と、第２の半導体型の上部領域とを有する
薄膜半導体接合デバイス上にｐ−型およびｎ−型コンタクトを形成する方法。 - 【請求項２９】 前記第１の開口にドープする前記ドーピング工程は前記開
口を開ける工程の後続プロセス工程である請求項２８記載の方法。 - 【請求項３０】 前記第２の開口の表面にドープする工程は前記開口を開け
る工程の一部として実行される請求項２８記載の方法。 - 【請求項３１】 前記第１の開口を開ける工程は、前記開口を形成すべき位
置にレーザを誘導する工程と、前記レーザを使用して個々の開口を形成する工程
とを含む請求項２８、２９または３０に記載の方法。 - 【請求項３２】 前記第１の開口のそれぞれの前記ドープされた壁は、前記
各開口の形成中に、前記下部領域からの材料と前記開口の壁内の材料とを混合す
ることにより形成される請求項３１記載の方法。 - 【請求項３３】 前記第１の開口開け工程により形成された開口は、前記１
以上の誘電体層、および前記半導体膜を通って延在し、前記半導体膜が形成され
ている支持表面が露出される請求項２８、２９、３０、３１または３２記載の方
法。 - 【請求項３４】 前記第１の開口を開ける工程は、開口を形成すべき領域の
みを露出させたままにするマスクを形成する工程と、エッチャント材料を適用し
前記第１の金属層、前記誘電体を通り前記半導体材料内に至る開口をエッチング
する工程と、を含む請求項２８、２９または３０に記載の方法。 - 【請求項３５】 前記第１の開口を開ける工程は、前記第１の金属層、前記
少なくとも１つの誘電体層を通り前記半導体材料内に至る開口を機械的にスクラ
イブする工程を含む請求項２８、２９または３０に記載の方法。 - 【請求項３６】 前記第１の金属層は良好な光反射率が得られるように選択
された材料を用いて形成される請求項２８乃至３５のいずれか１つに記載の方法
。 - 【請求項３７】 前記第１の金属層を形成する工程は、十分薄く透明な層を
形成する工程を含み、前記第２の金属層を形成する工程は、良好な光反射率が得
られるように選択された材料の層を適用する工程を含む請求項２８乃至３５のい
ずれか１つに記載の方法。 - 【請求項３８】 前記金属層はそれぞれ、アルミニウム、銅およびニッケル
から選択される材料から形成される請求項８乃至３７のいずれか１つに記載の方
法。 - 【請求項３９】 前記第１の金属層はニッケルおよび銅から選択される材料
を用いて形成される請求項３８記載の方法。 - 【請求項４０】 前記第２の金属層はアルミニウムを用いて形成される請求
項３８または３９記載の方法。 - 【請求項４１】 前記少なくとも１つの誘電体層を形成する工程は、ニ酸化
珪素、窒化珪素、有機樹脂から選択される材料の層を適用する工程、あるいはこ
れらの材料の層状結合物を適用する工程を含む請求項２８乃至４０のいずれか１
つに記載の方法。 - 【請求項４２】 前記、少なくとも１つの誘電体層を形成する工程は窒化珪
素の第１の層とノボラックの第２の層を形成する工程を含む請求項２８乃至４１
のいずれか１つに記載の方法。 - 【請求項４３】 前記少なくとも１つの誘電体層は前記第２の金属層よりも
厚く形成される請求項２８乃至４２のいずれか１つに記載の方法。 - 【請求項４４】 前記第２の金属層は前記第１の金属層よりも厚く形成され
る請求項２８乃至４３のいずれか１つに記載の方法。 - 【請求項４５】 前記シリコン膜は０．５−１０μｍの厚さで形成される請
求項２８乃至４４のいずれか１つに記載の方法。 - 【請求項４６】 前記シリコン膜はガラス基板上に形成される請求項２８乃
至４５のいずれか１つに記載の方法。 - 【請求項４７】 前記シリコン膜は１−３μｍの範囲の厚さである請求項４
６記載の方法。 - 【請求項４８】 前記誘電体層はノボラックを用いて形成される請求項４７
記載の方法。 - 【請求項４９】 前記、１以上の誘電体層を形成する工程は、ノボラック層
を形成する前に前記半導体材料上に窒化珪素の薄層を形成する工程を含む請求項
４８記載の方法。 - 【請求項５０】 前記窒化珪素層の厚さは１００−２００ｎｍの範囲である
請求項４９記載の方法。 - 【請求項５１】 前記ノボラック層の厚さは１−１０μｍの範囲である請求
項５０記載の方法。 - 【請求項５２】 前記ノボラック層の厚さは２−５μｍの範囲である請求項
５１記載の方法。 - 【請求項５３】 前記第１の金属層の厚さは５−２０ｎｍの範囲である請求
項４６乃至５２のいずれか１つに記載の方法。 - 【請求項５４】 前記第２の金属層の厚さは１００−２００ｎｍの範囲であ
る請求項４６乃至５３のいずれか１つに記載の方法。 - 【請求項５５】 透明な絶縁基板上に形成され、前記基板から遠く離れた半
導体膜の上面に隣接して位置する第１のドーパント型の少なくとも１つの上部ド
ープ領域と前記上部ドープ領域と前記基板との間の前記第１のドーパント型と反
対の極性のドーパント型の下部ドープ領域とを有する薄い半導体膜と、前記半導
体膜上に延在する少なくとも１つの誘電体層と、前記誘電体層上に延在する第１
の金属の第１の薄層と、前記第１の金属層上に延在しその金属層と接触する前記
第１の金属とは異なる第２の金属の第２の薄層と、前記少なくとも１つの誘電体
層中に設けられた第１の開口であって前記第１の金属層が１つのドーパント型の
前記半導体領域と接触し第１の開口内で電気接続が形成される第１の開口と、前
記少なくとも１つの誘電体層と前記第１の金属層中に設けられた第２の開口であ
って前記第２の金属層が前記少なくとも１つの誘電体層中の第２の開口内まで延
在し前記反対のドーパント型の前記半導体膜の領域と接触する第２の開口と、を
備え、前記第１の金属は前記第１の開口により露出した前記半導体材料と信頼性
の高い接続を形成するように選択され、前記第２の金属は前記第２の開口により
露出した前記半導体材料と信頼性の高い接続を形成するように選択される薄膜半
導体デバイス。 - 【請求項５６】 前記第２の開口は前記半導体膜を完全に通って延在し、前
記半導体膜が形成されている前記透明な絶縁基板の支持表面が露出される請求項
５５記載のデバイス。 - 【請求項５７】 前記第１の金属層は前記光起電性デバイスの裏反射器を形
成する請求項５５または５６記載の装置。 - 【請求項５８】 前記第１の金属は良好な光反射率が得られるように選択さ
れた材料から形成される請求項５５または５６記載のデバイス。 - 【請求項５９】 前記第１の金属層は十分薄く透明であり、前記第２の金属
層は前記光起電性デバイスの裏反射器を形成する請求項５５または５６記載のデ
バイス。 - 【請求項６０】 前記第２の金属層は良好な反射率が得られるように選択さ
れた材料から形成される請求項５９記載のデバイス。 - 【請求項６１】 前記金属層はそれぞれ、アルミニウム、銅およびニッケル
から選択される材料から形成される請求項５７、５８、５９、または６０に記載
のデバイス。 - 【請求項６２】 前記第１の金属層はニッケルおよび銅から選択される材料
から形成される請求項６１記載のデバイス。 - 【請求項６３】 前記第２の金属層はアルミニウムを用いて形成される請求
項６１または６２記載のデバイス。 - 【請求項６４】 前記少なくとも１つの誘電体層は、ニ酸化珪素、窒化珪素
、有機樹脂から選択される材料、あるいはこれらの材料の層状結合物を含む請求
項５４乃至６３のいずれか１つに記載のデバイス。 - 【請求項６５】 前記少なくとも１つの誘電体層は窒化珪素の第１の層とノ
ボラックの第２の層を含む請求項５４乃至６４のいずれか１つに記載のデバイス
。 - 【請求項６６】 前記少なくとも１つの誘電体層は前記第２の金属層よりも
厚い請求項５４乃至６５のいずれか１つに記載のデバイス。 - 【請求項６７】 前記第１の金属層は前記第２の金属層よりも薄い請求項５
４乃至６６のいずれか１つに記載のデバイス。 - 【請求項６８】 前記シリコン膜は０．５−１０μｍの厚さである請求項５
４乃至６７のいずれか１つに記載のデバイス。 - 【請求項６９】 前記シリコン膜はガラス基板上に形成される請求項５４乃
至６３のいずれか１つに記載のデバイス。 - 【請求項７０】 前記シリコン膜は１−３μｍの範囲の厚さである請求項６
９記載のデバイス。 - 【請求項７１】 前記誘電体層はノボラックを用いて形成される請求項７０
記載のデバイス。 - 【請求項７２】 窒化珪素の薄層はノボラックとシリコンとの間に形成され
る請求項７１記載のデバイス。 - 【請求項７３】 前記窒化珪素層の厚さは１００−２００ｎｍの範囲である
請求項７２記載のデバイス。 - 【請求項７４】 前記ノボラック層の厚さは１−１０μｍの範囲である請求
項７３記載のデバイス。 - 【請求項７５】 前記ノボラック層の厚さは２−５μｍの範囲である請求項
７４記載のデバイス。 - 【請求項７６】 前記第１の金属層の厚さは５−２０ｎｍの範囲である請求
項７５に記載のデバイス。 - 【請求項７７】 前記第２の金属層の厚さは１００−２００ｎｍの範囲であ
る請求項７６に記載のデバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AUPQ3858A AUPQ385899A0 (en) | 1999-11-04 | 1999-11-04 | Formation of contacts on thin films |
| AU3858 | 1999-11-04 | ||
| PCT/AU2000/001335 WO2001033639A1 (en) | 1999-11-04 | 2000-10-31 | Formation of contacts on thin films |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003513473A true JP2003513473A (ja) | 2003-04-08 |
Family
ID=3818006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001535237A Withdrawn JP2003513473A (ja) | 1999-11-04 | 2000-10-31 | 薄膜上でのコンタクトの形成 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6518596B1 (ja) |
| EP (1) | EP1234340A4 (ja) |
| JP (1) | JP2003513473A (ja) |
| AU (1) | AUPQ385899A0 (ja) |
| WO (1) | WO2001033639A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011001962A1 (ja) * | 2009-06-29 | 2011-01-06 | 京セラ株式会社 | 光電変換素子の製造方法、光電変換素子の製造装置および光電変換素子 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPR719701A0 (en) * | 2001-08-23 | 2001-09-13 | Pacific Solar Pty Limited | Chain link metal interconnect structure |
| CN100435358C (zh) * | 2003-09-09 | 2008-11-19 | Csg索拉尔有限公司 | 通过回流调节掩模 |
| CN100561668C (zh) * | 2003-09-09 | 2009-11-18 | Csg索拉尔有限公司 | 在有机树脂材料中形成开口的改进方法 |
| EP1787327A4 (en) * | 2004-06-04 | 2010-09-08 | Newsouth Innovations Pty Ltd | INTERCONNECTION OF PHOTOPILES IN THIN LAYERS |
| WO2006005116A1 (en) * | 2004-07-08 | 2006-01-19 | Newsouth Innovations Pty Limited | Laser-formed electrodes for solar cells |
| DE102005045704A1 (de) * | 2005-09-19 | 2007-03-22 | Gebr. Schmid Gmbh & Co. | Verfahren und Vorrichtung zur Bearbeitung von Substraten, insbesondere Solarzellen |
| US20080302418A1 (en) * | 2006-03-18 | 2008-12-11 | Benyamin Buller | Elongated Photovoltaic Devices in Casings |
| US7235736B1 (en) * | 2006-03-18 | 2007-06-26 | Solyndra, Inc. | Monolithic integration of cylindrical solar cells |
| US20080047599A1 (en) * | 2006-03-18 | 2008-02-28 | Benyamin Buller | Monolithic integration of nonplanar solar cells |
| US20100326429A1 (en) * | 2006-05-19 | 2010-12-30 | Cumpston Brian H | Hermetically sealed cylindrical solar cells |
| US20100132765A1 (en) * | 2006-05-19 | 2010-06-03 | Cumpston Brian H | Hermetically sealed solar cells |
| US20100300532A1 (en) * | 2006-05-19 | 2010-12-02 | Cumpston Brian H | Hermetically sealed nonplanar solar cells |
| JP2010506405A (ja) * | 2006-10-06 | 2010-02-25 | ソルインドラ，インコーポレーテッド | シール型光起電力装置 |
| US20080083449A1 (en) * | 2006-10-06 | 2008-04-10 | Solyndra, Inc., A Delaware Corporation | Sealed photovoltaic apparatus |
| JP5501225B2 (ja) * | 2007-05-24 | 2014-05-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 薄層型光電池の背面コンタクト形成方法 |
| US8129613B2 (en) * | 2008-02-05 | 2012-03-06 | Twin Creeks Technologies, Inc. | Photovoltaic cell comprising a thin lamina having low base resistivity and method of making |
| US8178419B2 (en) | 2008-02-05 | 2012-05-15 | Twin Creeks Technologies, Inc. | Method to texture a lamina surface within a photovoltaic cell |
| US8563352B2 (en) * | 2008-02-05 | 2013-10-22 | Gtat Corporation | Creation and translation of low-relief texture for a photovoltaic cell |
| US8481845B2 (en) * | 2008-02-05 | 2013-07-09 | Gtat Corporation | Method to form a photovoltaic cell comprising a thin lamina |
| GB2459274A (en) * | 2008-04-15 | 2009-10-21 | Renewable Energy Corp Asa | Wafer based solar panels |
| US8349626B2 (en) * | 2010-03-23 | 2013-01-08 | Gtat Corporation | Creation of low-relief texture for a photovoltaic cell |
| US8916954B2 (en) | 2012-02-05 | 2014-12-23 | Gtat Corporation | Multi-layer metal support |
| US8841161B2 (en) | 2012-02-05 | 2014-09-23 | GTAT.Corporation | Method for forming flexible solar cells |
| US8785294B2 (en) | 2012-07-26 | 2014-07-22 | Gtat Corporation | Silicon carbide lamina |
| US9178104B2 (en) | 2013-12-20 | 2015-11-03 | Sunpower Corporation | Single-step metal bond and contact formation for solar cells |
| CN112349794B (zh) * | 2013-12-20 | 2023-07-14 | 太阳能公司 | 太阳能电池的金属结合部和触点的单步形成 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4838952A (en) * | 1988-04-29 | 1989-06-13 | Spectrolab, Inc. | Controlled reflectance solar cell |
| EP0660392A1 (en) * | 1993-12-17 | 1995-06-28 | STMicroelectronics, Inc. | Method and interlevel dielectric structure for improved metal step coverage |
| US5940732A (en) * | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
| AUPN736195A0 (en) * | 1995-12-29 | 1996-01-25 | Pacific Solar Pty Limited | Improved laser grooving method |
| US5830375A (en) | 1996-06-10 | 1998-11-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Automated method for monitoring and controlling the orthophosphoric acid etch rate of silicon nitride insulator layers |
| JP3082679B2 (ja) * | 1996-08-29 | 2000-08-28 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR100265553B1 (ko) | 1997-05-23 | 2000-09-15 | 구본준 | 박막트랜지스터의 제조방법 |
| AUPP290398A0 (en) * | 1998-04-09 | 1998-05-07 | Pacific Solar Pty Limited | Aluminium film interrupting process |
| AUPP646298A0 (en) * | 1998-10-12 | 1998-11-05 | Pacific Solar Pty Limited | Melt through contact formation method |
| TWI224227B (en) * | 1999-07-14 | 2004-11-21 | Sanyo Electric Co | Method for making a reflection type liquid crystal display device |
-
1999
- 1999-11-04 AU AUPQ3858A patent/AUPQ385899A0/en not_active Abandoned
-
2000
- 2000-10-31 EP EP00971158A patent/EP1234340A4/en not_active Withdrawn
- 2000-10-31 JP JP2001535237A patent/JP2003513473A/ja not_active Withdrawn
- 2000-10-31 US US10/129,326 patent/US6518596B1/en not_active Expired - Fee Related
- 2000-10-31 WO PCT/AU2000/001335 patent/WO2001033639A1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011001962A1 (ja) * | 2009-06-29 | 2011-01-06 | 京セラ株式会社 | 光電変換素子の製造方法、光電変換素子の製造装置および光電変換素子 |
| CN102334193A (zh) * | 2009-06-29 | 2012-01-25 | 京瓷株式会社 | 光电转换元件的制造方法、光电转换元件的制造装置及光电转换元件 |
| JP5295369B2 (ja) * | 2009-06-29 | 2013-09-18 | 京セラ株式会社 | 光電変換素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6518596B1 (en) | 2003-02-11 |
| EP1234340A1 (en) | 2002-08-28 |
| WO2001033639A1 (en) | 2001-05-10 |
| AUPQ385899A0 (en) | 1999-11-25 |
| EP1234340A4 (en) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003513473A (ja) | 薄膜上でのコンタクトの形成 | |
| US7081408B2 (en) | Method of creating a tapered via using a receding mask and resulting structure | |
| EP0129476A2 (en) | Planar interconnection for integrated circuits | |
| JPS59220952A (ja) | 半導体装置の製造方法 | |
| JP2003533053A (ja) | 光起電力素子のための低領域金属接点 | |
| JP2001525122A (ja) | 選択的シリコン成長を用いる金属接点方式 | |
| KR20160061370A (ko) | 금속 페이스트로부터 형성되는 태양 전지 접점 구조물 | |
| JP2002527910A (ja) | メルトスルーコンタクト形成方法 | |
| US20200321267A1 (en) | Semiconductor die orifices containing metallic nanowires | |
| JP2002543588A (ja) | 垂直集積が可能な回路およびそれを形成する方法 | |
| EP2843693A1 (fr) | Procédé de réalisation d'un plot conducteur sur un élément conducteur | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JP2817230B2 (ja) | 半導体装置の製造方法 | |
| JPH01205525A (ja) | コンタクトホールの穴埋め方法 | |
| AU1011401A (en) | Formation of contacts on thin films | |
| JPS61248471A (ja) | 半導体装置の製造方法 | |
| JPS60186038A (ja) | 半導体装置 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| FR3099848A1 (fr) | Procédé de fabrication de vias traversant un substrat | |
| JPS62150846A (ja) | 半導体装置の製造方法 | |
| JPH0463469A (ja) | Ｓｏｉ型半導体装置 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| FR2978869A1 (fr) | Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante | |
| JPH0621053A (ja) | 半導体装置の製造方法 | |
| JPS594052A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041026 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101209 |