JP2003513415A - 電界効果型電子源を備えた構造の制御方法 - Google Patents

Abstract

(57)【要約】 本発明は、電界効果部材を備えてなる構造を制御するための方法に関するものである。この構造は、電界効果部材を有したカソード（１）と、アノード（２）と、抽出グリッド（７）と、付加的グリッド（１４）と、を備えている。本発明による方法は、電界効果部材からアノードに向けて電子が放出される少なくとも１つの放出フェーズと、電界放出部材から放出された電子がアノードへと到達しないような少なくとも１つの再生フェーズと、を具備している。再生フェーズは、電子がカソードへと戻るような電子ブロック電圧（ＶＢ）を付加的グリッド（１４）に対して印加することにより行われる。本発明は、フラットディスプレイスクリーンや、電界効果型放出カソードを備えてなる任意のデバイス（Ｘ線管、等）に対して、応用可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は、電界効果型電子源を備えた構造の制御方法に関するものである。

【０００２】 電界効果型電子源は、通常、電子銃として使用される複数のマイクロプローブ
またはスタッドの形態とされる。

【０００３】 複数のマイクロプローブまたはスタッドは、蛍光材料がコーティングされてい
る加速アノードに向けて配置することができる。この蛍光材料は、電子を受領す
ることによって、ディスプレイとして使用可能な可視光を放出する。

【０００４】 複数のマイクロプローブまたはスタッドは、また、電子を受領することによっ
て励起されてＸ線を放射し得る材料が設置されているアノードに向けて配置する
こともできる。

【０００５】 よって、本発明は、フラットディスプレイスクリーンのためのディスプレイデ
バイスの製造や、Ｘ線管の製造や、あるいは、電界効果部材（マイクロプローブ
、スタッド、等）を有してなる電子源を備えた他の任意のデバイスの製造、に応
用することができる。

【０００６】 本明細書においては、簡単化のために多くの場合において、マイクロプローブ
型電子源を使用したディスプレイスクリーンを例にとって説明する。しかしなが
ら、より一般的には、本発明は、電界効果型電子源を使用した任意の構造に対し
て応用可能である。

【０００７】

【従来の技術】

図１は、従来技術による、マイクロプローブを有したディスプレイスクリーン
を示す横断面図である。簡単化のために、向きが揃えられたいくつかのマイクロ
プローブだけが、図示されている。このスクリーンは、平面構造とされたカソー
ド（１）と、同様に平面構造とされるとともにカソードに対して対向配置された
アノード（２）と、を備えている。カソード（１）とアノード（２）とは、真空
が形成される空間によって、互いに隔離されている。カソード（１）は、ガラス
基板（３）を有しており、このガラス基板上には、導電層（４）が成膜されてい
る。導電層は、電子放出プローブ（５）と接触している。導電層（４）は、様々
な方法で形成することができる。カソード（１）は、通常は抵抗層が付設される
、カソード導体を有している。カソード導体は、様々な形状とすることができ、
とりわけ、メッシュ形状とすることができる。導電層（４）は、例えばシリカ製
とされた、絶縁層（６）によってカバーされている。この絶縁層（６）は、導体
層（７）によってカバーされている。約１μｍという直径とされた複数の穴（８
）が、層（６，７）を貫通して導電層（４）の深さまで形成されている。この穴
内において、導電層上に、複数のプローブ（５）が形成されている。導体層（７
）は、プローブ（５）から放出される電子に対しての、抽出グリッドとして使用
される。アノード（２）は、通常は透明なものとされた基板（９）と、この基板
をカバーするとともに通常は透明なものとされた電極（１０）と、この電極（１
０）上に成膜された１つまたは複数の蛍光材料すなわち蛍光物質（１１）と、を
有している。

【０００８】 次に、このスクリーンの動作について説明する。アノード（２）は、プローブ
（５）に対して＋数百ボルトという正電位とされる。プローブ（５）に対して＋
数十ボルトという正電位が、抽出グリッド（７）に対して印加される。プローブ
（５）から抽出された電子は、アノード（２）に引きつけられる。電子の軌跡は
、様々なパラメータに応じて、頂点のなすハーフ角度がθである円錐内に収まる
。電子ビーム（１２）は、アノードとカソードとの間が広がるにつれて広がって
しまう。蛍光物質の効率を増大させてこれによりスクリーンの輝度を向上させる
１つの方法は、加速電圧を増大することである。すなわち、アノードとカソード
との間の電位差（典型的には、１，０００〜１０，０００Ｖ）を増大することで
ある。このことは、アノードとカソードとの間における電気アークの発生を防止
するために、アノードとカソードとの間の間隔を増大させることを意味する。

【０００９】 アノード上における良好な解像度を維持することが要求される場合には、電子
ビームは、再度焦点合わせされる必要がある。この再焦点合わせは、典型的には
、付加的なグリッドを使用して行われる。付加的なグリッドは、アノードとカソ
ードとの間に配置する（懸架グリッド）ことも、あるいは、カソード上に配置す
る（一体化グリッド）ことも、できる。

【００１０】 図２は、付加的なグリッドがカソード上に配置された様子を示している。図示
の簡単化のために、図１の例における１個だけのマイクロプローブを示している
。抽出グリッド（７）上に、絶縁層（１３）が成膜されており、この絶縁層（１
３）が、焦点合わせグリッドとして機能する金属層（１４）を支持している。複
数の穴（８）と同中心的に適切な直径（典型的には、８〜１０μｍ）の複数の穴
（１５）が、層（１３，１４）をエッチングすることによって、形成されている
。絶縁層（１３）は、抽出グリッド（７）と付加的グリッド（１４）とを電気的
に絶縁するために使用されている。付加的グリッドは、電子ビーム（１６）を図
２に示すような形状とし得るよう、カソードに対して分極されている。

【００１１】 フラットなカラースクリーンにおいては、蛍光物質は、赤ストリップと緑スト
リップと青ストリップとが順に並置された形態のアノード上に成膜される。良質
の再生像を得るためには、色混合を避ける必要がある。この目的のため、所定カ
ラーを得るために電界効果部材から放出されるすべての電子は、対応する蛍光物
質に到達しなければならず、隣接する蛍光物質に到達してはならない。この結果
は、焦点合わせ現象によって得られる。蛍光物質がストリップタイプの構造とさ
れている場合には、色混合を防止し得るよう、焦点合わせを、ストリップに対し
て垂直な方向において行うことが、重要である。同様に、モノクロ（単色）スク
リーンの場合には、スクリーン解像度を向上させるために、蛍光物質上に電子を
焦点合わせすることが有効である。

【００１２】 さらに、電界効果型電子源を有してなる他の構造においては、例えばアノード
によって誘起される電界からカソードを保護して絶縁破壊現象を防止し得るよう
、１つまたは複数のさらなる付加的グリッドを使用することが公知である。

【００１３】 また、マイクロプローブから放出される電子を反発させるようアノードを十分
に低い電位にスイッチングするという再生フェーズを有した特別のアドレッシン
グシーケンスによって、マイクロプローブスクリーンの動作を改良することも、
公知である。

【００１４】 このようなアドレッシングシーケンスは、PIXTECH S. A. 社によって１９９５
年６月８日付けで出願された「Control Process for a flat display screen」
と題する仏国特許出願明細書第９５ ０７０１７号に記載されている。

【００１５】 このようなアドレッシングシーケンスは、『色ドリフト』として公知の現象を
防止できるという利点を有している。色ドリフト現象とは、３原色（赤、緑、青
）のうちの１つに対応する一様色が数秒〜数分といった比較的長時間にわたって
表示された時に、ディスプレイ上において起こる色の変化のことである。

【００１６】 アノードは、再生フェーズにおいては、電子を引きつけない。その場合には、
蛍光物質は、励起されず、再生スクリーン領域は、像形成に影響を及ぼさない。

【００１７】

【発明が解決しようとする課題】

高電圧スクリーンの場合には、アノードに対して印加される加速電圧は、数キ
ロボルトにも達することがある。アノード電位を、カソード電位に対して、例え
ば数ボルトといったような十分な低電位にまで高速にスイッチングすることは、
実行が困難である。このタイプのスイッチングを行うために設ける必要のある回
路は、複雑であって、高価なものであり、さらに、かさばるものである。

【００１８】 本発明は、上述のような欠点を有してはいない。

【００１９】

【課題を解決するための手段】

本発明は、電界効果部材を備えてなる構造を制御するための方法に関するもの
であり、特に、陰極線発光型像表示スクリーンやＸ線管を制御するための方法に
関するものである。この構造は、電界効果部材を有したカソードと、アノードと
、抽出グリッドと、付加的グリッドと、を備えている。本発明による方法は、電
界効果部材からアノードに向けて電子が放出される少なくとも１つの放出フェー
ズと、電界放出部材から放出された電子がアノードへと到達しないような少なく
とも１つの再生フェーズと、を具備している。再生フェーズは、電子がカソード
へと戻るような電子ブロック電圧を付加的グリッドに対して印加することにより
行われる。カソードへと戻るということは、電子がカソード自体へと戻ること、
また、電子がカソード近傍へと戻ること、を意味している。

【００２０】 本発明においては、再生フェーズは、好ましくは、抽出グリッドに対して印加
される電位および／またはカソード導体に対して印加される電位に関する限りは
、放出フェーズとは独立である。よって、ディスプレイスクリーンに対する応用
においては、再生フェーズを、表示される像とは独立に行うことができる。

【００２１】 本発明は、また、スクリーン上に像を表示するための方法であって、上述のよ
うな本発明による制御方法を使用することを特徴とする表示方法に関するもので
ある。

【００２２】 本発明は、また、Ｘ線管上に像を形成するための方法であって、上述のような
本発明による制御方法を使用することを特徴とする形成方法に関するものである
。

【００２３】 本発明の利点は、電界効果部材から放出される電子を引きつけるために大きな
加速電圧（換言すれば、アノードとカソードとの間の電位差）を使用できるとと
もに、この電圧値を再生フェーズにおいて維持できることである。従来技術の場
合のようにアノード電圧をスイッチングすることは、もはや、不要である。

【００２４】

【発明の実施の形態】

本発明の他の特徴点および利点は、添付図面を参照した好ましい実施形態につ
いての以下の説明を読むことにより、明瞭となるであろう。

【００２５】 すべての図にわたって、同一符号は、同一部材を示している。

【００２６】 図１および図２については、上述の通りであるので、ここではその説明を省略
する。

【００２７】 図３（Ａ）〜（Ｄ）は、本発明に基づいて、アドレッシングサイクル時に、電
界効果部材を有してなる構造をなす各部材に対して印加される電圧を示すタイム
チャートを示している。アドレッシングサイクルは、放出フェーズ（Ｉ）と、こ
の放出フェーズ（Ｉ）の後に行われる再生フェーズ（II）と、を備えている。

【００２８】 本発明によるプロセスは、少なくとも４つの電極を有した構造、すなわち、ア
ノードとカソードと抽出グリッドと付加的グリッドとを有した構造、に対して応
用可能である。したがって、本発明を制限するものではないが、例示するならば
、本発明は、図２に示すような構造に対して応用可能である。

【００２９】 本発明においては、再生フェーズ時に抽出グリッドとアノードとの間に電位障
壁を形成するために、付加的グリッドに対して電圧が印加される。

【００３０】 アドレッシングサイクルに関し、図３（Ａ）は、１個のまたは１グループをな
す電界効果部材に対して印加される電圧（Ｖｃ）を示しており、図３（Ｂ）は、
アノードに対して印加される電圧（Ｖａ）を示しており、図３（Ｃ）は、抽出グ
リッドに対して印加される電圧（Ｖｇ１）を示しており、図３（Ｄ）は、付加的
グリッドに対して印加される電圧（Ｖｇ２）を示している。

【００３１】 アドレッシングサイクルは、放出フェーズと、再生フェーズと、を備えている
。

【００３２】 放出フェーズにおいては、カソードからの放出が要求されているかどうかに応
じて、カソードと抽出グリッドとの間に適切な電位差を印加しなければならない
。本発明を制限するわけではないが、例示するならば、図３（Ａ）および図３（
Ｃ）は、電圧（Ｖｃ）が連続的であること（例えば、０Ｖ）、および、電圧（Ｖ
ｇ１）が、ハイレベル（ＶＨ）（例えば、８０Ｖ）とローレベル（ＶＬ）（例え
ば、０Ｖ）との間の一連のパルスの形態とされていることを、示している。

【００３３】 カソードからの放出が要求されていないときには、電圧（Ｖｃ）は、それに応
じて変調され、例えば、４０Ｖへと変更される。放出フェーズにおいては、アノ
ード電圧が連続値（Ｖａ）（図３（Ｂ）参照、例えば、３０００Ｖ）とされ、付
加的グリッドに対して印加される電圧（Ｖｇ２）（図３（Ｄ）参照）が、アノー
ドに対してのすべてのまたは一部の電子の到達を可能とする電位にセットされる
。例えば、電圧（Ｖｇ２）は、懸架グリッドの場合には、２５０Ｖとされる。

【００３４】 再生フェーズにおいては、有利なことに、電圧（Ｖａ）を、電界効果部材から
放出される電子を反発させるために高電位から十分な低電位へと、スイッチング
する必要がない。電圧（Ｖａ）は、放出フェーズ時にアノードに対して印加され
ているのと同じく、最大で数キロボルトといったような高電位に連続的に固定す
ることができる。

【００３５】 本発明においては、再生フェーズ時に、付加的グリッドに対して印加される電
圧（Ｖｇ２）を、放出された電子がアノードに到達し得る公称電圧（ＶＮ）から
電子伝達を妨害してカソードへと戻すブロック電圧（ＶＢ）へとスイッチングす
る（切り換える）ことにより、抽出グリッドとアノードとの間に、電位障壁を形
成する。

【００３６】 アノードとカソードとの間に懸架された中間グリッドの場合には、例えば、電
圧ＶＮは、２５０Ｖとすることができ、電圧ＶＢは、０Ｖとすることができる。
スイッチングされるべき電位差は、容易に実施し得るレベルへと調整される（上
述の例では２５０Ｖ）。

【００３７】 再生フェーズにおいては、カソードに印加される電圧、および、抽出グリッド
に印加される電圧は、電子が放出されるような電圧とする必要がある。この例に
おいては、Ｖｃは、放出フェーズにおける電圧と同じ電圧として示されており、
電圧Ｖｇ１は、放出フェーズのパルス強度と同じパルス強度の電圧として示され
ている（Ｖｇ１パルスの継続時間は、異なるものとすることができる）。

【００３８】 アノードに向けての電子の寄生放出が一切存在しない場合には、電圧パルス（
Ｖｇ１）の継続時間は、再生フェーズの継続時間と等しいものでなければならず
、有利には、再生フェーズの継続時間よりも短いものとされる。

【００３９】 付加的グリッドは、一体型のものとすることも、行列配置されて同電位となる
ように互いに接続されたものとすることも、できる。付加的グリッドは、例えば
図２に示されているように、カソード上に直接的に形成することも（一体型グリ
ッド）、抽出グリッドとアノードとの間に配置された別部材のものとして設置す
ることも（懸架グリッド）、できる。

【００４０】 本発明においては、付加的グリッドは、再生フェーズを除いては、電子伝達を
可能とするものである。

【００４１】 有利には、付加的グリッドは、電子放出フェーズにおいては、高電位とするこ
とができる。さらに、フラットスクリーンといったようなある種の応用において
は、電子の焦点合わせをもたらす（例示するならば、図２参照）。焦点合わせ電
圧は、放出フェーズの継続時間全体にわたって、あるいは、放出フェーズの継続
時間を超えてさえも、印加することができる。

【００４２】 その場合、フェーズの切換時には、アノード上に焦点合わせされる電子衝突と
、放出された電子がカソードに対して落下する時の電子ブロックと、が切り換え
られる。

【００４３】 同様に、例えばＸ線管といったようなある種の応用においては、放出フェーズ
において、好ましくは、付加的なグリッドに対しての電位が高電位とされ、アノ
ード電界からカソードが保護される。

【００４４】 有利には、本発明を使用することによって、構造の複雑化を招くことなく、カ
ソードとアノードとの間の電子遮蔽を行い得る手段が形成される。

【００４５】 行および列からなるマトリクスの形態で配置された電界効果部材を備えてなる
構造に対して、サイクル（放出フェーズおよび再生フェーズ）を適用するための
可能な態様としては、 −フレーム時に走査される各列に対して、順次的に放出フェーズと再生フェー
ズとを適用するという態様、あるいは、 −順次的に放出フェーズを適用した後に、順次的にまたは全体的に再生フェー
ズを適用することによって、フレーム内のすべての列を走査する、あるいは、フ
レーム内の列からなるすべてのパケットを走査する、という態様、あるいは、 −放出フェーズを適用した後に、すべての列に対してパケット単位で順次的に
または全体的に再生フェーズを適用することによってまたはフレーム全体に対し
て再生フェーズを適用することによって、すべての列を数度にわたって走査する
という態様、がある。

【００４６】 よって、最大効率のためには、再生フェーズは、すべての電界効果部材に対し
て、順次的におよび／または全体的に、適用されることとなる。

【００４７】 再生フェーズは、電子源の使用に関心を有している限りにおいては、待機時間
である。そのため、電子源利用時間を過度に短くしてしまわないためには（した
がって、ディスプレイ応用の場合に、輝度を過度に低減させないためには）、再
生フェーズの継続時間を、最小化する必要がある。実際には、再生フェーズは、
放出フェーズの継続時間の５〜１０％とすることができる。

【００４８】 本発明によるプロセス（制御方法）は、付加的グリッドを備えたすべての公知
タイプの電界放出部材型構造に対して、応用することができる。

【００４９】 上述したように、本発明によるプロセスは、例えば、図２に示すような一体型
構造に対して応用することができる。この場合、再焦点合わせのために印加され
る電圧や電界効果部材の分極電圧よりも、ずっと小さな電圧を付加的グリッドに
対して印加することによって、付加的グリッドとアノードとの間に、電位障壁が
形成される。

【００５０】 本発明の他の実施形態は、米国特許明細書第５，５４３，６９１号に開示され
ているように付加的グリッドがカソードとアノードとの間に設置されている構成
に対して、応用される。この場合には、抽出グリッドの電圧よりも小さな電圧を
付加的グリッドに対して印加することによって、好ましくは、電界効果部材の分
極電圧よりも小さな電圧を付加的グリッドに対して印加することによって、放出
された電子が通過できないような電位障壁が、中間グリッドの面内に形成される
。

【図面の簡単な説明】

【図１】 従来技術による、マイクロプローブを有したディスプレイスクリ
ーンの第１例を示す横断面図である。

【図２】 従来技術による、マイクロプローブを有したディスプレイスクリ
ーンの第２例を示す横断面図である。

【図３】 本発明に基づいて、アドレッシングサイクル時に、電界効果部材
を有してなる構造をなす各部材に対して印加される電圧を示すタイムチャートで
ある。

【符号の説明】

１ カソード ２ アノード ７ 抽出グリッド １４ 付加的グリッド

Claims (9)

【特許請求の範囲】
1. 【請求項１】 電界効果部材を備えてなる構造の制御方法であって、 前記構造が、前記電界効果部材を有したカソード（１）と、アノード（２）と
   、抽出グリッド（７）と、付加的グリッド（１４）と、を備えてなる場合に、 前記電界効果部材から前記アノードに向けて電子が放出される少なくとも１つ
   の放出フェーズと、前記電界放出部材から放出された電子が前記アノードへと到
   達しないような少なくとも１つの再生フェーズと、を具備してなり、 前記再生フェーズを、前記電子が前記カソードへと戻るような電子ブロック電
   圧（ＶＢ）を前記付加的グリッド（１４）に対して印加することにより行うこと
   を特徴とする方法。
2. 【請求項２】 請求項１記載の方法において、 前記放出フェーズにおいては、前記付加的グリッド（１４）に対して、焦点合
   わせ電圧を印加することを特徴とする方法。
3. 【請求項３】 請求項１記載の方法において、 前記放出フェーズにおいては、前記付加的グリッド（１４）に対して、アノー
   ド電界から前記カソードを保護することを意図した電圧を印加することを特徴と
   する方法。
4. 【請求項４】 請求項１〜３のいずれかに記載の方法において、 少なくとも１つのアドレッシングサイクルを具備し、 各アドレッシングサイクルが、前記放出フェーズ（Ｉ）とこの後に行われる再
   生フェーズ（II）とを備えている、または、前記再生フェーズ（II）とこの後に
   行われる前記放出フェーズ（Ｉ）とを備えていることを特徴とする方法。
5. 【請求項５】 請求項４記載の方法において、 前記再生フェーズを、前記構造の中のすべての前記電界効果部材に対して、順
   次的におよび／または全体的に、適用することを特徴とする方法。
6. 【請求項６】 請求項５記載の方法において、 前記構造が、行および列からなるマトリクスの形態で配置された前記電界効果
   部材を備えている場合に、 −フレーム時に走査される各列に対して、順次的に放出フェーズと再生フェー
   ズとを適用する、あるいは、 −順次的に放出フェーズを適用した後に、順次的にまたは全体的に再生フェー
   ズを適用することによって、フレーム内のすべての列を走査するまたはフレーム
   内の列をパケット単位で走査する、あるいは、 −放出フェーズを適用した後に、すべての列に対してパケット単位で順次的に
   または全体的に再生フェーズを適用することによってまたはフレーム全体に対し
   て再生フェーズを適用することによって、すべての列を数度にわたって走査する
   、 ことを特徴とする方法。
7. 【請求項７】 請求項１〜６のいずれかに記載の方法において、 前記再生フェーズ時に前記アノード（２）に対して印加される電圧（Ｖａ）を
   、前記放出フェーズ時に前記アノードに対して印加される電圧と同じ電圧とする
   ことを特徴とする方法。
8. 【請求項８】 スクリーン上に像を表示するための方法であって、 請求項１〜７のいずれかに記載された方法を使用することを特徴とする方法。
9. 【請求項９】 Ｘ線管上に像を形成するための方法であって、 請求項１〜７のいずれかに記載された方法を使用することを特徴とする方法。