JP2003509833A - ２つの基板を接続する接触構造物及びこの接触構造物を作る方法 - Google Patents

２つの基板を接続する接触構造物及びこの接触構造物を作る方法

Info

Publication number
JP2003509833A
JP2003509833A JP2000506809A JP2000506809A JP2003509833A JP 2003509833 A JP2003509833 A JP 2003509833A JP 2000506809 A JP2000506809 A JP 2000506809A JP 2000506809 A JP2000506809 A JP 2000506809A JP 2003509833 A JP2003509833 A JP 2003509833A
Authority
JP
Japan
Prior art keywords
substrate
metallization
spacing
chip
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000506809A
Other languages
English (en)
Other versions
JP2003509833A5 (ja
Inventor
シュレードル，ユルゲン
オッペルト，トーマス
Original Assignee
ピーエーシー ティーイーシーエイチ − パッケージング テクノロジーズ ゲゼルシャフト ミット ベシュレンクテル ハフツング
スマート ピーエーシー ゲゼルシャフト ミット ベシュレンクテル ハフツング テクノロジー サービシーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19822559A external-priority patent/DE19822559A1/de
Application filed by ピーエーシー ティーイーシーエイチ − パッケージング テクノロジーズ ゲゼルシャフト ミット ベシュレンクテル ハフツング, スマート ピーエーシー ゲゼルシャフト ミット ベシュレンクテル ハフツング テクノロジー サービシーズ filed Critical ピーエーシー ティーイーシーエイチ − パッケージング テクノロジーズ ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JP2003509833A publication Critical patent/JP2003509833A/ja
Publication of JP2003509833A5 publication Critical patent/JP2003509833A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0469—Surface mounting by applying a glue or viscous material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13699—Material of the matrix
    • H01L2224/1379—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13798—Fillers
    • H01L2224/13799—Base material
    • H01L2224/138—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/8159—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 ２つの基板（１１，１２）を接続する接触構造物（１０）及び接触構造物を作る方法であって、スペーシングメタライゼーション（１９）を形成するために、はんだ材料（２３）を第１の基板（１１）の端子領域（１６）にくっ付け、第１の基板（１１）の端子領域（１６）と第２の基板（１２）の接触面領域との間の接着を導電性接着化合物（２０）によって行ないながら、第１の基板（１１）を第２の基板（１２）に接着する方法ステップからなる。

Description

【発明の詳細な説明】
【０００１】 本発明は、請求項１の前提部分による２つの基板を接続する接触構造物及びか
かる接触構造物を使用して作られた請求項４の前提部分による基板構造、並びに
請求項５によるかかる接触構造を作る方法に関する。
【０００２】 いわゆるフリップ−チップ工程によって基板構造を接着するに当たって、チッ
プ又はチップモジュールでさえも、一般にその端子領域とその間に位置し、サブ
アセンブリされたプリント回路基板等の接触面の端子領域上にある接触メタライ
ゼーションの構造物とによって接着されており、チップの表面積又はチップモジ
ュールの表面積に関して極端に高い接触密度が可能である。この構造において、
接触密度のレベルは、短絡の発生を防ぐために個々の接触構造物間で維持されな
ければならない最小の間隔に付随して本質的に決定される。特に、相互に向かい
合って位置した端子領域の幾つかの間だけに接触構造物を作るべき場合、即ち選
択的な接着部を作るべき場合において、短絡を回避するために接触平面において
だけでなくそれに加えて基板の相互に向かい合って位置した接触面領域間におい
ても又、必要最小限の間隔を維持することが加えて本質的であることが分かる。
例えば、接触面領域に付加的なテスト端子を備えたチップを、テスト端子をもそ
の状況下で接着に含むことなく、更なる基板に接着させるべきならば、これがそ
の場合に当たる。
【０００３】 ２つの基板の端子領域間における導電性接続部に加えて、基板面領域間に間隙
を形成することをも可能にする接触構造物を形成するために、一方の基板の端子
領域にバンプと呼ばれる隆起した接触メタライゼーションを形成することが知ら
れており、隆起した接触メタライゼーションは、電気的接触部を作るために溶合
され、接触部を固着する機械的保持力を同時に生ずる。融解の結果、隆起した接
触メタライゼーションの材料容積の再分配が起こり、その結果、接触メタライゼ
ーションの高さ、結果的に基板面領域間の接触メタライゼーションの高さによっ
て規定された間隔が縮まる。同時に、融解の結果として接触メタライゼーション
の容積再分配によって、個々の接触メタライゼーション間の間隔の縮小を生じさ
せる。
【０００４】 本発明の目的は、２つの基板を接続するために隆起した接触メタライゼーショ
ンを使用する接触構造物であって、接続作業によって接触メタライゼーションの
離間機能を損なうことのない接触構造物を提案することである。 この目的は、請求項１の特徴を有する接触構造物によって達成される。 本発明による接触構造物では、スペーシングメタライゼーションを第２の基板
に接続するために導電性の接着化合物が提供される。
【０００５】 公知の隆起した接触メタライゼーションと対比して、本発明による接触構造物
では、スペーシングメタライゼーションは、高さが規定され、且つ基板間で導電
性の接触を可能にするスペーサを形成する役目を唯一果たす。導電性の接触部を
固定するのに必要な機械的保持力は、スペーサの材料間の材料で固定された接続
や、公知の再溶融にあることだが、ぬれの結果、表面力が生じることによって生
じるのではなく、これに反して、接着化合物を介在させるように配置することで
生じる。電気的な導通を達成するために、前記接着化合物は、例えば導電性の粒
子を添加することで電気的に導通するようになる。
【０００６】 本発明による接触構造物は、見かけ通りその後の融解作用によって影響を受け
ることなく、単なる離間機能を達成するのに適するような方法で、スペーシング
メタライゼーションの形成に使用する量及び／又は形状を有した量の材料を付着
することを可能にする。スペーシングメタライゼーションがはんだ材料から形成
されるならば、離間機能に加えて、はんだ材料によるプラスチック変形作用から
概して基板間で熱的に引き起こされる応力を低下させる利益が又、有利に達成さ
れる。
【０００７】 第１の基板の端子領域とスペーシングメタライゼーションとの間で中間メタラ
イゼーションが有利に設けられるならば、スペーシングメタライゼーションを形
成するために、第１の基板の端子領域に直接接着させることのできない材料でさ
え選択することが可能である。 かくして、例えば、ニッケルを含有し且つ金を含有する合金を使用して中間メ
タライゼーションを形成することは、第１の基板のアルミニウム端子領域に直接
接着したならば不適切な機械的保持力だけを生じる恐れのある例えば鉛／スズ合
金などの従来のはんだ材料からスペーシングメタライゼーションを形成する有利
な可能性を提供する。
【０００８】 本発明による接触構造物を使用して作ることができ、請求項４の特徴を有する
基板構造において、本発明によると、接触構造物のあるものは、第１の基板の端
子領域と第２の基板の端子領域との間に形成され、接触構造物の他のものは、第
１の基板の端子領域と第２の基板の電気的にアクティブでない表面領域との間に
形成されている。この点について、電気的にアクティブでない表面領域に割り当
てられた接触構造物は単なるスペーサとしての役目を果たし、何の電気的機能を
も有していない。その結果、本発明による基板構造は、第２の基板の端子領域を
、第１の基板の端子領域に各場合において割り当てることなく、スペーシングメ
タライゼーションを形成するために第１の基板の全ての端子領域を利用すること
を可能にする利点を提供する。その結果、機械的支持部即ちスペーサの形成が、
何の端子領域も設けられずその結果電気的にアクティブでない第２の基板の領域
においても可能である。
【０００９】 請求項５による本発明による方法は、以下の方法ステップからなる。 スペーシングメタライゼーションを形成するために第１の基板の端子領域には
んだ材料を付与し、 第１の基板の端子領域と第２の基板の接触面領域との間の接着を導電性の接着
化合物によって行ないながら、第１の基板を第２の基板に接着する。
【００１０】 相互に接続される基板間で規定された間隔を達成する役目を果たすスペーシン
グメタライゼーションと関連して、導電性の接着材料を使用するおかげで、本発
明による方法は、第１の基板の各端子領域に第２の基板の接触面上の対になる端
子領域を割り当てるか否かにかかわらず、２つの基板間に機械的接続部を作るこ
とを可能にする。第２の基板の接触面上に対になる端子領域を割り当てないとき
は、相互に対向して位置した２つの端子領域を接着するのと同様な方法で、第２
の基板の接触面領域に少なくとも機械的な接続部を作ることが可能である。その
結果、電気的にアクティブな接触構造物を作ると共に機械的保持機能を唯一有す
る電気的にアクティブでない接触構造物を作るのに、全く同一の方法を使用する
ことが可能である。上記方法の場合、チップ上のスペーシングメタライゼーショ
ン及びスペーシングメタライゼーションとチップキャリアの接触領域との間の接
着コーティングを形成するか、その代わりにチップの接触領域上の接着コーティ
ング及びチップキャリアの接触領域上のスペーシングメタライゼーションを形成
することが可能である。
【００１１】 本発明によるもう１つの方法は、請求項６により以下の方法ステップからなる
。 スペーシングメタライゼーションを形成するために第１の基板の端子領域には
んだ材料を付与し、 第１の基板の端子領域と第２の基板の接触面領域との間の接着をスペーシング
メタライゼーションの部分的な融解によって行ないながら、第１の基板を第２の
基板に接着する。
【００１２】 好ましくは、エネルギーのできるだけ不連続な導入を容易に行ない、その導入
によって離間機能を果たすスペーシングメタライゼーションの本質的部分を凝固
状態のままとするために、スペーシングメタライゼーションをレーザエネルギー
によって部分的に融解するのが良い。 はんだ材料を端子領域にくっ付けるに先立って端子領域が中間メタライゼーシ
ョンを備えているならば、他の方法では表面領域とスペーシングメタライゼーシ
ョンとの間の保持力を生むのに適するように端子領域をぬらすのが恐らく不可能
であろうはんだ材料でさえスペーシングメタライゼーションを形成するのに使用
することが可能である。
【００１３】 溶融したはんだ材料の表面張力のために特別な形状処理又は特別な成形工具を
必要とせずに再溶融処理においていわば自動的に球形状が形作られるので、スペ
ーシングメタライゼーションを球形状又は三日月形状に形成するのが特に有利で
あることが分かる。同時に非常に様々な方法が球形状を作るのに利用可能である
。かくして、例えば、マスクを当てることで第１の基板の個々の端子領域に結合
したペースト状のはんだ材料を、融解の結果として球形状に再成形することが可
能である。他方では、分離したはんだ材料成型物を端子領域にくっ付けて特にそ
こではんだ材料成型物を再溶融し、球形状に形成する可能性が存在する。同様に
、例えばいわゆる「ボール ボンダー」を使用することで、予めはんだ材料成型
物を再溶融し、次いではんだ材料成型物をその形状を維持しながら端子領域に接
着することが可能である。特別な形状の形成に関係なく、スペーシングメタライ
ゼーションを形成するに当たって重要なことは、離間作用を可能にできる形状を
つくることにある。
【００１４】 第１の基板のスペーシングメタライゼーション又はスペーシングメタライゼー
ションに接着するために設けられた第２の基板の接触領域か表面領域のいずれか
に導電性の接着材料をくっ付けることができる。この接続において、付着装置を
使用しても良く、該付着装置は、接着材料をスペーシングメタライゼーションに
付着する場合に、スペーシングメタライゼーションに関して移動できるように形
成されている。例えば、接着点をスペーシングメタライゼーションにくっ付ける
ことのできる移動可能な接着材料用塗布装置を使用して、そのような付着を行な
うことができる。付着は又、例えば付着針の先端のような接着材料でぬれた領域
から移すことによっても行なっても良い。
【００１５】 スペーシングメタライゼーションを或る量の導電性接着材料に浸すことで、接
着材料を付着させるのが特に有利であることが分かる。これに関して、接着剤の
量は、全てのスペーシングメタライゼーションの浸漬工程のために均一の表面が
与えられるか、又は各スペーシングメタライゼーションに結合される接着材料の
個別の量を供給するようにするのが本質的である。用語「浸漬」は、第１の基板
を操作し、接着剤に対して相対的な移動を行なうことで、スペーシングメタライ
ゼーションの表面の少なくとも部分的領域を接着材料によってぬらす工程で述べ
た意味としてここでは理解すべきである。
【００１６】 スペーシングメタライゼーションに接着するために与えられた接触領域、特に
第２基板のチップ接触部及び／又はアクティブでない表面領域に接着化合物を付
着させることが又、可能である。例えば、テンプレートをくっ付ける工程又はス
クリーン印刷によってかかる付着を遂行しても良い。 特に、上述したように、定着した接着剤に対して第１の基板を操作することに
よってスペーシングメタライゼーションを接着材料でぬらすことに関連して、第
１の基板を操作することで、第１の基板を第２の基板にその後に接着するのが有
利であることが又、分かる。その結果、接着材料をスペーシングメタライゼーシ
ョンにくっ付け、そして第１の基板を第２の基板に実際に接着するために、即ち
基板間に導電性の接続部をつくるために、第１の基板を操作するのに適した装置
を使用することが実際上可能である。
【００１７】 ２つの基板が接着された後、基板表面間に残ったギャップが充填材料で満たさ
れるならば、一方では基板構造を安定化させ、他方では基板表面間の敏感な接触
領域を外部からシールすることが可能である。そのようなギャップの充填は、第
１の基板、即ち例えば変形に対して抵抗力のある基板としてのチップが、可撓性
のある第２の基板、即ち例えばフィルムキャリアを有する基板に接着されるなら
ば特に有利であることが分かる。
【００１８】 ２つの基板間のギャップに充填される充填材料が、基板構造を支持又は補強す
るだけでなく、２つの基板間に機械的な保持接合部をつくるならば、導電性接着
材料として一時的に活性化する接着材料や、必要ならば解放できる低接着力を有
する接着材料、この場合、例えば、簡単に解放できる一時的な接着接合部をつく
る役目を果たすいわゆる圧感接着剤を使用することが可能である。
【００１９】 接触構造物をつくる例示的な方法の変形例に基づいた図面を参照して、基板構
造をつくる接触構造物の好ましい実施例を以下に詳細に説明する。 図１は、チップ１１とコイル基板１２から形成された基板構造の場合において
、トランスポンダー１３を形成するための接触構造物１０を示す。かかるトラン
スポンダー１３は、非接触データ伝送に使用され、本質的な機能エレメントとし
て、チップ１１と、同じくコイル基板１２に形成されたアンテナコイル１４を有
している。この場合、アンテナコイル１４は、コイルワイヤ端部１５を有したワ
イヤコイルとして形成され、コイルワイヤ端部１５は各々、接触構造物１０を介
して関連したチップ端子領域１６に電気的に導通すると共に機械的に保持するよ
うに接続されている。エッチングされ又は印刷されたコイルの端子端部であって
も同様に上述の方法で固着することができる。複数の接触構造物１０の１つだけ
を図１に示す。
【００２０】 アンテナコイル１４に電気的に接着する役目を果たすチップ端子領域１６に加
えて、チップ１１は、図１に１つだけを示す付加的なテスト端子１７を有し、テ
スト端子１７は、アンテナコイル１４に固着する前にチップ１１を電気的にテス
トする役目を果たし、チップ１１がアンテナコイル１４に固着した後は何の付加
的な機能も獲得しない。
【００２１】 図１から分かるように、チップ端子領域１６とコイルワイヤ端部１５との間の
接触構造物１０は、３つの部品、即ち中間メタライゼーション１８、スペーシン
グメタライゼーション１９、及び導電性接着化合物２０から作られている。この
場合、チップ端子領域１６に付着できるニッケルを含有し且つ金を含有する合金
が、例えば、非電着性金属堆積処理において、チップ１１のアルミニウム端子領
域１６にじかにくっ付く中間メタライゼーション１８として使用されている。他
方では、スペーシングメタライゼーション１９は、例えば、低溶融の鉛／スズ合
金等の従来からあるはんだ合金で形成されている。図１に示す接触構造物１０に
おいて、スペーシングメタライゼーション１９とコイルワイヤ端部１５との間の
導電性接触だけでなく、スペーシングメタライゼーション１９とコイルワイヤ端
部１５との間の機械的接合も又、接着化合物２０によって行なわれる。それと同
時に、電気的接続が接着化合物２０に含有された導電性粒子によって達成され、
機械的接合が接着化合物における接着力の作用によって達成される。
【００２２】 図１による図示から、接着化合物２０をスペーシングメタライゼーション１９
と結合することによって、この場合、球形として形成されたスペーシングメタラ
イゼーション１９に影響を与えることなく、スペーシングメタライゼーション１
９とコイルワイヤ端部１５との間で機械的に保持され電気的に導通した接続が可
能となることがその上明らかとなる。その結果、スペーシングメタライゼーショ
ン１９によってチップ１１の接触面２１とコイル基板１２の接触面２２との間の
間隔ａは、前記接触面２２がこの場合、コイルワイヤ端部１５の表面によって形
成されているので、球形に形成されたスペーシングメタライゼーション１９の直
径ｄと実質的に等しくなる。以下により詳細に説明するように、中間メタライゼ
ーション１８が、スペーシングメタライゼーション１９を作るのに使用されるは
んだ材料２３でぬらすことのできる表面２４を形成するだけの役目を果たすので
、この場合この単純な想定を行なうことができる。
【００２３】 図２は、チップモジュール２５として形成された基板構造を示し、チップ２６
とチップキャリア２７を有している。チップキャリア２７は、ここではより詳細
には示さない導体トラック構造を備え、チップ接触側３３上にあるチップキャリ
ア２７のチップ接触部２８から始まって、チップ２６のチップ端子２９に接着す
る役目を果たす接触構造物をチップキャリア２７の外部接触側３０上に再分配す
るのを可能にする。
【００２４】 図２に示すチップ２６は、チップキャリア２７に接着する役目を果たすチップ
端子２９に加えて、同様に２つのテスト端子３１を有し、該テスト端子は、チッ
プ２６をチップキャリア２７に接続することを必要とせず、接着前にチップ２６
の構成要素を電気的にテストするだけの役目を果たす。 図２から明らかなように、チップモジュール２５は、この場合、合計６個の接
触構造物１０を有し、接触構造物１０は、図１を参照して既に上述したように、
３つの構成要素、即ち中間メタライゼーション１８、スペーシングメタライゼー
ション１９、及び接着化合物２０からできている。それと同時に、チップ２６の
チップ端子２９とチップキャリア２７のチップ接触部２８との間に介在する接触
構造物１０は、導電性接続部をつくると共に、チップモジュール２５を合わせて
機械的に保持する接合部を作る役目を果たす。他方では、チップ２６のテスト端
子３１とチップキャリア２７のチップ接触領域３３の電気的にアクティブでない
表面領域３２との間に介在する接触構造物１０は、チップモジュール２５をいっ
しょに保持する機械的接合部を作るだけの役目をする。
【００２５】 図１に示すように、図２に示すチップモジュールの場合では、チップ表面とチ
ップキャリア２７のチップ接触側との間に形成されたギャップ３４を充填材３５
で満たすことも又、可能である。 特に、接着性を有する充填材３５がギャップ３４を満たすのに使用されるなら
ば、個々の接触構造物１０の接着化合物２０によって暫定的に、即ち低い接着力
だけで達成される接着接合部を形成し、次いで充填材３５によってチップ２６と
チップキャリア２７との間で永久に保持する接合部を達成することが可能である
。電気絶縁性を有し、熱的に活性化する重合体が充填材３５として使用する上述
の場合に特に適している。
【００２６】 図３乃至図５は、図２に示しここではチップモジュール２５として例示的に提
供された基板構造を作る方法を以下に示す。 図３は、保護層３６を有するチップ２６を示し、保護層３６はチップ２６のア
クティブな表面に配置されており、図ではチップ接続部２９が配置され、上述の
方法ステップを用いて中間メタライゼーション１８が既に備わっている。スペー
シングメタライゼーション１９を形成するために、融解によって球形状に再溶融
したはんだ材２３は、夫々の中間メタライゼーション１８に同じく既に位置して
いる。はんだ材料２３は、中間メタライゼーション１８に様々な方法でくっ付け
られる。かくして、例えばマスク工程を用いてペースト状材料としてのはんだ材
料１９を中間メタライゼーション１８にくっ付け、次いで球形状に融解させてス
ペーシングメタライゼーション１９を形成することが可能である。例えば球形な
どのはんだ材成型物に既に成型されたはんだ材２３を中間メタライゼーション１
８にくっ付け、その後にエネルギーを当てることで少なくとも部分的な融解によ
って中間メタライゼーション１８にはんだ材２３をくっ付けることも又、可能で
ある。加えて、選ばれた金属化合物がチップ端子２９を適当にぬらして適当な保
持力を生むならば、球状に形成されたスペーシングメタライゼーション１９を直
接、即ち中間メタライゼーション１８をその間に配置することなく、チップ端子
２９にくっ付ける可能性も又、存在する。
【００２７】 図４に示すように、その後、接着化合物２０がスペーシングメタライゼーショ
ン１９にくっ付けられる。この場合、接着化合物２０をスペーシングメタライゼ
ーション１９にくっ付けるために、接着化合物付与装置３８が使用され、該接着
化合物付与装置は、受け入れ容器４０のマスキング装置３９にキャピラリ孔４１
を有し、受け入れ容器４０に入れられた接着化合物２０の適当な液圧によってマ
スキング装置３９に接着化合物２０の液状メニスカス４１を形成することを可能
にする。接着化合物２０をスペーシングメタライゼーション１９にくっ付けるた
めに、スペーシングメタライゼーション１９が液状メニスカス４１によってぬれ
るように、図４に示すようにチップ２６をスペーシングメタライゼーション１９
と共にマスキング装置３９上に降ろし、チップ２６がマスキング装置３９から取
り去られたとき、適当な量の接着化合物２０がスペーシングメタライゼーション
１９に付着したままとなる。
【００２８】 図５に示すように、フリップ−チップ工程によってチップキャリア２７として
形成された更なる基板に接着するために、スペーシングメタライゼーション１９
に配置された接着化合物２０がチップ接触部２８又は電気的にアクティブでない
表面領域３２に接触するように、接着化合物２０をスペーシングメタライゼーシ
ョン１９に備えたチップ２６を今やチップキャリア２７のチップ接触側３３上に
降ろすことができる。これによって、図２に図示したように接続構造物１０が形
成された構成が達成される。
【００２９】 この構成において、温度を適当に加えることで接着化合物２０の熱的な予備固
着を生ずることができ、例えばギャップ３４（図２）を充填材３５で満たした後
、チップ２６とチップキャリア２７との間の永続的な機械的接合を続いて行なう
ことができる。 その上、チップ接触部２８又はチップ接触部２８に関してこの場合引っ込んだ
電気的にアクティブでない表面領域３２にスペーシングメタライゼーション１９
を付着させるために接着化合物２０を使用する結果、チップのチップ接触面２１
とチップキャリア２７のチップ接触側３３との間の間隔の差異を等しくするのが
容易に可能である。
【００３０】 図６及び図７は、スペーシングメタライゼーション１９とチップ接触部２８又
は電気的にアクティブでない表面領域３２との間に接着化合物２０を付与する更
なる可能性を示す。この場合、チップ２６をチップキャリア２７に接着させる準
備中で、ここではより詳細には図示しない付与装置を使用して、接着化合物２０
がチップ接触部２８又は電気的にアクティブでない表面領域３２に付与され、接
着剤の堆積物４２を形成している。次いで、図７に示すように、フリップ−チッ
プ工程によってチップ２６をスペーシングメタライゼーション１９と共に接着剤
の堆積物４２の中に突っ込むことで接着を達成する。
【図面の簡単な説明】
【図１】 トランスポンダーを形成するための、チップとコイル基板との間にある接触構
造物を示す。
【図２】 チップモジュールを作るための、チップとチップキャリアを有する基板構造を
示す。
【図３】 図２に示した基板構造を作る工程を示す。
【図４】 図２に示した基板構造を作る工程を示す。
【図５】 図２に示した基板構造を作る工程を示す。
【図６】 図２に示した基板構造を作る、図３乃至図５に示した方法の変形例を示す。
【図７】 図２に示した基板構造を作る、図３乃至図５に示した方法の変形例を示す。
【符号の説明】
１０ 接触構造物 １２，２７ 第２の基板 １５，２８ 第２の基板の端子領域 １６ 第１の基板の端子領域 １８ 中間メタライゼーション １９ スペーシングメタライゼーション ２０ 導電性接着化合物 ２６ 第１の基板 ３２ 表面領域 ３４ ギャップ ３５ 充填材料
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年９月１日（１９９９．９．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【０００１】 本発明は、請求項１の前提部分による２つの基板を接続する接触構造物及び請
求項２による接触構造物を作る方法に関する。 いわゆるフリップ−チップ工程によって基板構造を接着するに当たって、チッ
プ又はチップモジュールまでも、一般にその端子領域及び、その間に位置しサブ
アセンブリされたプリント回路基板等の接触面の端子領域上の接触メタライゼー
ションの構造物によって接着され、チップの表面積又はチップモジュールの表面
積に関して極端に高い接触密度が可能である。この構造において、接触密度のレ
ベルは、短絡の発生を防ぐために個々の接触構造物間で維持されなければならな
い最小の間隔に付随して本質的に決定される。特に、幾つかの相互に向かい合っ
て位置した端子領域間だけに接触構造物を作るべき、即ち選択的な接着部を作る
べき場合において、短絡を回避するために接触平面においてだけでなくそれに加
えて基板の相互に向かい合って位置した接触面領域間においても又、必要最小限
の間隔を維持することが加えて本質的であることが分かる。例えば、接触面領域
に付加的なテスト端子を備えたチップを、テスト端子をもその状況下で接着に含
めることなく、更なる基板に接着させるべきならば、これがその場合に当たる。
【０００２】 ２つの基板の端子領域間の導電性の接続部に加えて、基板面領域間の間隔を形
成することをも可能にする接触構造物を形成するために、一方の基板の端子領域
にいわゆるバンプと呼ばれる隆起した接触メタライゼーションを形成することが
知られており、隆起した接触メタライゼーションは、電気的接触部を作るために
取り付けられ、接触部を固着する機械的保持力を同時に生ずる。融解の結果、隆
起した接触メタライゼーションの材料容積の再分配が起こり、その結果、接触メ
タライゼーションの高さ、結果的に基板面領域間の接触メタライゼーションの高
さによって規定された間隔に縮まる。同時に、融解の結果として接触メタライゼ
ーションの容積再分配によって、個々の接触メタライゼーション間の間隔の縮小
を生じさせる。
【０００３】 ドイツ特許公開第４１０９３６３号公報は、２つの基板を接続する役目を果た
し且つ第１の基板の端子領域に接合されるスペーシングメタライゼーションを有
する接触構造物を開示している。導電性接着化合物は、スペーシングメタライゼ
ーションを第２の基板の端子領域に接合する役目を果たす。スペーシングメタラ
イゼーションを端子領域に直接接着することは、スペーシングメタライゼーショ
ンの材料化合物について特別な要求を課す。
【０００４】 米国特許第５６１１８８４号は同様に、２つの基板に互いに割り当てられた端
子領域間にスペーシングメタライゼーションが設けられている接触構造物を開示
している。 本発明の目的は、スペーシングメタライゼーションを使用する接触構造物であ
って、廉価につくることのできる接触構造物を提供することにある。
【０００５】 この目的は、請求項１の特徴を有する接触構造物によって達成される。 本発明による接触構造物において、ニッケルを含有し且つ金を含有する合金か
ら構成される中間メタライゼーションが、第１の基板の端子領域とスペーシング
メタライゼーションとの間に設けられ、その結果、スペーシングメタライゼーシ
ョンを形成するために、第１の基板の端子領域に直接接着することのできない材
料をも選択することが可能である。
【０００６】 それゆえ、スペーシングメタライゼーションを形成するために、第１の基板の
アルミニウム端子領域に直接接着した場合、不適切な機械的保持力を生じる恐れ
のある例えば鉛／スズ合金などの従来のはんだ材料を使用することができる。 本発明による方法は、更に別の接触構造物を形成することを可能にし、請求項
２により、以下の方法ステップからなる。
【０００７】 スペーシングメタライゼーションを形成するために第１の基板の端子領域には
んだ材料をくっ付け、 第１の基板の端子領域と第２の基板の接触面領域との間の接着をスペーシング
メタライゼーションの部分的な融解によって行ないながら、第１の基板を第２の
基板に接着する。
【０００８】 好ましくは、エネルギーのできるだけ不連続な導入を容易にし、かかるエネル
ギーの導入によって離間機能を果たすスペーシングメタライゼーションの本質的
部分を凝固状態のままとするために、レーザエネルギーによってスペーシングメ
タライゼーションを部分的に融解するのが良い。 接触構造物をつくるための例示的な方法の変形例に基づいた図面を参照して、
基板構造をつくるための接触構造物の好ましい実施例を以下に詳細に説明する。
【０００９】 図１は、チップ１１とコイル基板１２から形成された基板構造の場合において
、トランスポンダー１３を形成するための接触構造物１０を示す。かかるトラン
スポンダー１３は、非接触データ伝送に使用され、本質的な機能エレメントとし
て、チップ１１と、同じくコイル基板１２に形成されたアンテナコイル１４を有
している。この場合、アンテナコイル１４は、コイルワイヤ端部１５を有したワ
イヤコイルとして形成され、コイルワイヤ端部１５は各々、接触構造物１０を介
して関連したチップ端子領域１６に電気的に導通すると共に機械的に保持するよ
うに接続されている。エッチングされ又は印刷されたコイルの端子端部であって
も同様に上述の方法で固着することができる。複数の接触構造物１０の１つだけ
を図１に示す。
【００１０】 アンテナコイル１４に電気的に接着する役目を果たすチップ端子領域１６に加
えて、チップ１１は、図１に１つだけを示す付加的なテスト端子１７を有し、テ
スト端子１７は、アンテナコイル１４に固着する前にチップ１１を電気的にテス
トする役目を果たし、チップ１１がアンテナコイル１４に固着した後は何の付加
的な機能も獲得しない。
【００１１】 図１から分かるように、チップ端子領域１６とコイルワイヤ端部１５との間の
接触構造物１０は、３つの部品、即ち中間メタライゼーション１８、スペーシン
グメタライゼーション１９、及び導電性接着化合物２０から作られている。この
場合、チップ端子領域１６に付着できるニッケルを含有し且つ金を含有する合金
が、例えば、非電着性金属堆積処理において、チップ１１のアルミニウム端子領
域１６にじかにくっ付く中間メタライゼーション１８として使用されている。他
方では、スペーシングメタライゼーション１９は、例えば、低溶融の鉛／スズ合
金等の従来からあるはんだ合金で形成されている。図１に示す接触構造物１０に
おいて、スペーシングメタライゼーション１９とコイルワイヤ端部１５との間の
導電性接触だけでなく、スペーシングメタライゼーション１９とコイルワイヤ端
部１５との間の機械的接合も又、接着化合物２０によって行なわれる。それと同
時に、電気的接続が接着化合物２０に含有された導電性粒子によって達成され、
機械的接合が接着化合物における接着力の作用によって達成される。
【００１２】 図１による図示から、接着化合物２０をスペーシングメタライゼーション１９
と結合することによって、この場合、球形として形成されたスペーシングメタラ
イゼーション１９に影響を与えることなく、スペーシングメタライゼーション１
９とコイルワイヤ端部１５との間で機械的に保持され電気的に導通した接続が可
能となることがその上明らかとなる。その結果、スペーシングメタライゼーショ
ン１９によってチップ１１の接触面２１とコイル基板１２の接触面２２との間の
間隔ａは、前記接触面２２がこの場合、コイルワイヤ端部１５の表面によって形
成されているので、球形に形成されたスペーシングメタライゼーション１９の直
径ｄと実質的に等しくなる。以下により詳細に説明するように、中間メタライゼ
ーション１８が、スペーシングメタライゼーション１９を作るのに使用されるは
んだ材料２３でぬらすことのできる表面２４を形成するだけの役目を果たすので
、この場合この単純な想定を行なうことができる。
【００１３】 図２は、チップモジュール２５として形成された基板構造を示し、チップ２６
とチップキャリア２７を有している。チップキャリア２７は、ここではより詳細
には示さない導体トラック構造を備え、チップ接触側３３上にあるチップキャリ
ア２７のチップ接触部２８から始まって、チップ２６のチップ端子２９に接着す
る役目を果たす接触構造物をチップキャリア２７の外部接触側３０上に再分配す
るのを可能にする。
【００１４】 図２に示すチップ２６は、チップキャリア２７に接着する役目を果たすチップ
端子２９に加えて、同様に２つのテスト端子３１を有し、該テスト端子は、チッ
プ２６をチップキャリア２７に接続することを必要とせず、接着前にチップ２６
の構成要素を電気的にテストするだけの役目を果たす。 図２から明らかなように、チップモジュール２５は、この場合、合計６個の接
触構造物１０を有し、接触構造物１０は、図１を参照して既に上述したように、
３つの構成要素、即ち中間メタライゼーション１８、スペーシングメタライゼー
ション１９、及び接着化合物２０からできている。それと同時に、チップ２６の
チップ端子２９とチップキャリア２７のチップ接触部２８との間に介在する接触
構造物１０は、導電性接続部をつくると共に、チップモジュール２５を合わせて
機械的に保持する接合部を作る役目を果たす。他方では、チップ２６のテスト端
子３１とチップキャリア２７のチップ接触領域３３の電気的にアクティブでない
表面領域３２との間に介在する接触構造物１０は、チップモジュール２５をいっ
しょに保持する機械的接合部を作るだけの役目をする。
【００１５】 図１に示すように、図２に示すチップモジュールの場合では、チップ表面とチ
ップキャリア２７のチップ接触側との間に形成されたギャップ３４を充填材３５
で満たすことも又、可能である。 特に、接着性を有する充填材３５がギャップ３４を満たすのに使用されるなら
ば、個々の接触構造物１０の接着化合物２０によって暫定的に、即ち低い接着力
だけで達成される接着接合部を形成し、次いで充填材３５によってチップ２６と
チップキャリア２７との間で永久に保持する接合部を達成することが可能である
。電気絶縁性を有し、熱的に活性化する重合体が充填材３５として使用する上述
の場合に特に適している。
【００１６】 図３乃至図５は、図２に示しここではチップモジュール２５として例示的に提
供された基板構造を作る方法を以下に示す。 図３は、保護層３６を有するチップ２６を示し、保護層３６はチップ２６のア
クティブな表面に配置されており、図ではチップ接続部２９が配置され、上述の
方法ステップを用いて中間メタライゼーション１８が既に備わっている。スペー
シングメタライゼーション１９を形成するために、融解によって球形状に再溶融
したはんだ材２３は、夫々の中間メタライゼーション１８に同じく既に位置して
いる。はんだ材料２３は、中間メタライゼーション１８に様々な方法でくっ付け
られる。かくして、例えばマスク工程を用いてペースト状材料としてのはんだ材
料１９を中間メタライゼーション１８にくっ付け、次いで球形状に融解させてス
ペーシングメタライゼーション１９を形成することが可能である。例えば球形な
どのはんだ材成型物に既に成型されたはんだ材２３を中間メタライゼーション１
８にくっ付け、その後にエネルギーを当てることで少なくとも部分的な融解によ
って中間メタライゼーション１８にはんだ材２３をくっ付けることも又、可能で
ある。加えて、選ばれた金属化合物がチップ端子２９を適当にぬらして適当な保
持力を生むならば、球状に形成されたスペーシングメタライゼーション１９を直
接、即ち中間メタライゼーション１８をその間に配置することなく、チップ端子
２９にくっ付ける可能性も又、存在する。
【００１７】 図４に示すように、その後、接着化合物２０がスペーシングメタライゼーショ
ン１９にくっ付けられる。この場合、接着化合物２０をスペーシングメタライゼ
ーション１９にくっ付けるために、接着化合物付与装置３８が使用され、該接着
化合物付与装置は、受け入れ容器４０のマスキング装置３９にキャピラリ孔４１
を有し、受け入れ容器４０に入れられた接着化合物２０の適当な液圧によってマ
スキング装置３９に接着化合物２０の液状メニスカス４１を形成することを可能
にする。接着化合物２０をスペーシングメタライゼーション１９にくっ付けるた
めに、スペーシングメタライゼーション１９が液状メニスカス４１によってぬれ
るように、図４に示すようにチップ２６をスペーシングメタライゼーション１９
と共にマスキング装置３９上に降ろし、チップ２６がマスキング装置３９から取
り去られたとき、適当な量の接着化合物２０がスペーシングメタライゼーション
１９に付着したままとなる。
【００１８】 図５に示すように、フリップ−チップ工程によってチップキャリア２７として
形成された更なる基板に接着するために、スペーシングメタライゼーション１９
に配置された接着化合物２０がチップ接触部２８又は電気的にアクティブでない
表面領域３２に接触するように、接着化合物２０をスペーシングメタライゼーシ
ョン１９に備えたチップ２６を今やチップキャリア２７のチップ接触側３３上に
降ろすことができる。これによって、図２に図示したように接続構造物１０が形
成された構成が達成される。
【００１９】 この構成において、温度を適当に加えることで接着化合物２０の熱的な予備固
着を生ずることができ、例えばギャップ３４（図２）を充填材３５で満たした後
、チップ２６とチップキャリア２７との間の永続的な機械的接合を続いて行なう
ことができる。 その上、チップ接触部２８又はチップ接触部２８に関してこの場合引っ込んだ
電気的にアクティブでない表面領域３２にスペーシングメタライゼーション１９
を付着させるために接着化合物２０を使用する結果、チップのチップ接触面２１
とチップキャリア２７のチップ接触側３３との間の間隔の差異を等しくするのが
容易に可能である。
【００２０】 図６及び図７は、スペーシングメタライゼーション１９とチップ接触部２８又
は電気的にアクティブでない表面領域３２との間に接着化合物２０を付与する更
なる可能性を示す。この場合、チップ２６をチップキャリア２７に接着させる準
備中で、ここではより詳細には図示しない付与装置を使用して、接着化合物２０
がチップ接触部２８又は電気的にアクティブでない表面領域３２に付与され、接
着剤の堆積物４２を形成している。次いで、図７に示すように、フリップ−チッ
プ工程によってチップ２６をスペーシングメタライゼーション１９と共に接着剤
の堆積物４２の中に突っ込むことで接着を達成する。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＡ，ＪＰ，Ｋ Ｒ，ＳＧ，ＵＳ (72)発明者 シュレードル，ユルゲン ドイツ国 Ｄ−13347 ベルリン，シェー ラーシュトラーセ ５ (72)発明者 オッペルト，トーマス ドイツ国 Ｄ−13595 ベルリン，アム ピヒェルゼー 58 Ｆターム(参考） 5E336 AA04 CC32 EE01 EE08 5F044 KK01 LL07 QQ01

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 第１の基板の端子領域に配置されたスペーシングメタライゼーシ
    ョンを有する２つの基板を接続する接触構造物であって、スペーシングメタライ
    ゼーション（１９）を第２の基板（１２，２７）に接合するために導電性の接着
    化合物（２０）が与えられたことを特徴とする２つの基板を接続する接触構造物
    。
  2. 【請求項２】 中間メタライゼーション（１８）が、第１の基板（２６）の端子
    領域（１６）とスペーシングメタライゼーション（１９）との間に与えられたこ
    とを特徴とする、請求項１に記載の接触構造物。
  3. 【請求項３】 中間メタライゼーション（１８）が、ニッケルを含有し且つ金を
    含有する合金で形成され、且つスペーシングメタライゼーション（１９）がはん
    だ材料で形成されていることを特徴とする、請求項２に記載の接触構造物。
  4. 【請求項４】 第１の基板、第２の基板、及び請求項１乃至請求項３のいずれか
    による複数の接触構造物を有する基板構造であって、接触構造物（１０）のある
    ものは、第１の基板（２６）の端子領域（１６）と第２の基板（１２，２７）の
    端子領域（１５，２８）間に介在し、接触構造物（１０）のまた他のものは、第
    １の基板（２６）の端子領域（１６）と第２の基板（２７）の電気的にアクティ
    ブでない表面領域（３２）間に介在することを特徴とする基板構造。
  5. 【請求項５】 ２つの基板を接続する接触構造物をつくる方法であって、 スペーシングメタライゼーション（１９）を形成するために、はんだ材料（２
    ３）を第１の基板（２６）の端子領域（１６）にくっ付け、 第１の基板（２６）の端子領域（１６）と第２の基板（２７）の接触面領域と
    の間の接着を導電性接着化合物（２０）によって行ないながら、第１の基板（２
    ６）を第２の基板（２７）に接着する方法ステップからなる２つの基板を接続す
    る接触構造物をつくる方法。
  6. 【請求項６】 ２つの基板を接続する接触構造物をつくる方法であって、 スペーシングメタライゼーション（１９）を形成するために、はんだ材料（２
    ３）を第１の基板（２６）の端子領域（１６）にくっ付け、 第１の基板（２６）の端子領域（１６）と第２の基板（２７）の接触面領域と
    の間の接着をスペーシングメタライゼーション（１９）の部分的な融解によって
    行ないながら、第１の基板（２６）を第２の基板（２７）に接着する方法ステッ
    プからなる２つの基板を接続する接触構造物をつくる方法。
  7. 【請求項７】 スペーシングメタライゼーションは、レーザエネルギーをスペー
    シングメタライゼーションに当てることで部分的に融解することを特徴とする、
    請求項６に記載の方法。
  8. 【請求項８】 第１の基板（２６）の端子領域は、はんだ材料（２３）をくっ付
    ける前に中間メタライゼーション（１８）を備えていることを特徴とする、請求
    項５乃至請求項７のいずれかに記載の方法。
  9. 【請求項９】 スペーシングメタライゼーション（１９）が球形状を与えられて
    いることを特徴とする、請求項５乃至請求項８のいずれかに記載の方法。
  10. 【請求項１０】 接着化合物（２０）がスペーシングメタライゼーション（１９
    ）にくっ付けられていることを特徴とする、請求項５、請求項８又は請求項９の
    いずれかに記載の方法。
  11. 【請求項１１】 接着化合物（２０）は、スペーシングメタライゼーションを接
    着するために与えられた第２の基板（２７）の接触領域（２８，３２）にくっ付
    けられていることを特徴とする、請求項５、請求項８又は請求項９のいずれかに
    記載の方法。
  12. 【請求項１２】 接着化合物（２０）は、スペーシングメタライゼーションに対
    して移動可能な付与装置によってくっ付けられることを特徴とする、請求項１０
    又は請求項１１に記載の方法。
  13. 【請求項１３】 接着化合物（２０）は、スペーシングメタライゼーション（１
    ９）を或る量の導電性接着化合物（２０）に浸漬することでくっ付けられること
    を特徴とする、請求項１０に記載の方法。
  14. 【請求項１４】 接触構造物（１０）をつくるために、スペーシングメタライゼ
    ーション（１９）を備えた第１の基板（２６）を、導電性接着剤の塊（２０）を
    介在させた第２の基板（２７）の接触面に位置決めすることを特徴とする、請求
    項５又は請求項８乃至請求項１３に記載の方法。
  15. 【請求項１５】 ２つの基板（２６，２７）を接着した後、２つの基板間にのこ
    るギャップ（３４）が充填材料（３５）で満たされることを特徴とする、請求項
    ５又は請求項８乃至請求項１４に記載の方法。
  16. 【請求項１６】 充填材料（３５）は、２つの基板（２６，２７）間で機械的接
    合部を固定する役目を果たすことを特徴とする、請求項１５に記載の方法。
JP2000506809A 1997-08-08 1998-07-23 ２つの基板を接続する接触構造物及びこの接触構造物を作る方法 Pending JP2003509833A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19734442 1997-08-08
DE19734442.9 1997-08-08
DE19822559A DE19822559A1 (de) 1997-08-08 1998-05-20 Kontaktanordnung zur Verbindung zweier Substrate sowie Verfahren zur Herstellung einer derartigen Kontaktanordnung
DE19822559.8 1998-05-20
PCT/DE1998/002067 WO1999008498A1 (de) 1997-08-08 1998-07-23 Kontaktanordnung zur verbindung zweier substrate sowie verfahren zur herstellung einer derartigen kontaktanordnung

Publications (2)

Publication Number Publication Date
JP2003509833A true JP2003509833A (ja) 2003-03-11
JP2003509833A5 JP2003509833A5 (ja) 2006-01-05

Family

ID=26038985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000506809A Pending JP2003509833A (ja) 1997-08-08 1998-07-23 ２つの基板を接続する接触構造物及びこの接触構造物を作る方法

Country Status (3)

Country Link
EP (1) EP1002452B1 (ja)
JP (1) JP2003509833A (ja)
WO (1) WO1999008498A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10346474B4 (de) 2003-10-02 2014-07-10 Infineon Technologies Ag Sensorbauteil mit einem Sensorchip, Sensorstapel und Verfahren zum Prüfen einer biochemischen Probe
US9793198B2 (en) 2014-05-12 2017-10-17 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US9437566B2 (en) 2014-05-12 2016-09-06 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569305A (en) * 1981-10-09 1986-02-11 Ferco S.R.L. Apparatus to provide the application of glue on preselected zones of printed circuit boards
DE4109363C2 (de) * 1991-03-22 2000-12-14 Bosch Gmbh Robert Klebverbindung zwischen einem elektronischen Bauteil und einem Substrat sowie Verfahren zur Herstellung der Klebverbindung
DE4138779A1 (de) * 1991-11-26 1993-07-29 Lcd Mikroelektronik Dr Hampel Methode zur kontaktierung elektronischer bauelemente
US5611884A (en) * 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive

Also Published As

Publication number Publication date
WO1999008498A1 (de) 1999-02-18
EP1002452A1 (de) 2000-05-24
EP1002452B1 (de) 2002-10-23

Similar Documents

Publication Publication Date Title
US7749888B2 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US20070273011A1 (en) Method for fabricating a module having an electrical contact-connection
CN101939832A (zh) 热机械的倒焊芯片的模片焊接
JPH04234139A (ja) 半導体チップの基板への直接取付け法
JPH10107066A (ja) 相互接続部形成方法および電子構造
JPH11219420A (ja) Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法
JP2001085470A (ja) 半導体装置及びその製造方法
EP0361283B1 (en) Resin-sealed type semiconductor device and method for manufacturing the same
KR100386810B1 (ko) 모듈 기판의 제조방법
KR20020089388A (ko) 패키징 구조와 그 방법
JP2003509833A (ja) ２つの基板を接続する接触構造物及びこの接触構造物を作る方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
US20040180471A1 (en) Method of manufacturing stacked semiconductor device
US20020040923A1 (en) Contact structure for connecting two substrates and also process for producing such a contact structure
JPH0551179B2 (ja)
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2000100868A (ja) 半導体装置およびその製造方法
JP2001085471A (ja) 電子部品の実装方法
JPH11135552A (ja) 半導体装置製造方法
JPH08115946A (ja) フリップチップ実装方法
JP3303867B2 (ja) バンプの形成方法およびバンプ付きチップ
JPS58103198A (ja) 電子部品の取付け方法
JP3303678B2 (ja) チップの実装方法
JPH08203909A (ja) 半導体素子のバンプ形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081008

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081016

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090323

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20090522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090708