JP2003500841A - 相互接続のための銅金属化を有する集積回路 - Google Patents

相互接続のための銅金属化を有する集積回路

Info

Publication number
JP2003500841A
JP2003500841A JP2000619249A JP2000619249A JP2003500841A JP 2003500841 A JP2003500841 A JP 2003500841A JP 2000619249 A JP2000619249 A JP 2000619249A JP 2000619249 A JP2000619249 A JP 2000619249A JP 2003500841 A JP2003500841 A JP 2003500841A
Authority
JP
Japan
Prior art keywords
copper
trench
layer
tantalum
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000619249A
Other languages
English (en)
Inventor
ディー ホインキス マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of JP2003500841A publication Critical patent/JP2003500841A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 最初に物理的気相成長により銅の核形成膜をスパッタリングし、次いで銅の薄いシード層を化学的気相成長により堆積させ、かつ次いで電気めっきにより充填を完了させることにより、銅による高いアスペクト比トレンチの改良された充填を達成する。銅堆積の前に窒化チタンの層のＣＶＤを行うか又は、前に及び／又は引き続きイオン化ＰＶＤによってタンタルの析出を行うことにより、充填体のストレスマイグレーションが改善される。

Description

【発明の詳細な説明】
【０００１】発明の分野 本発明は、集積回路デバイス、より詳細には集積回路を形成するための個々の
回路部品を相互接続のための技術に関する。
【０００２】発明の背景 回路部品を一層小さくしかつそれらを一層密にパッキングすることにより集積
回路はますます高密度になるので、実際には低い抵抗を有する導電体によって集
積回路に回路部品を相互接続することに重要性が増大している。この目的のため
に、このような相互接続を提供するために選択される金属として銅の使用にます
ます重要性が増している。それというのも、銅は好ましい電気的特性及び比較的
低いコストの両者を有するからである。銅は、特にトレンチのパターンが絶縁層
内に形成されるシングル又はデュアルダマシン法の一部として、最終金属相互接
続を提供するためにバック・エンド・オブ・ライン（back-end-of-line）金属と
して使用する場合、特別の重要性を有することが立証されている。その際には、
トレンチのパターンに、絶縁層の表面上への銅層の堆積によりオーバ充填し、次
いでパターンに充満した過剰の層から銅を除去する。該除去は、典型的には化学
機械研磨（ＣＭＰ）により行われる。一般には、スペース考察の理由から比較的
狭いラインからなるトレンチパターンを用いて作業することが必要である。狭い
幅のトレンチを使用する見地において高い導電率（低い抵抗）を達成するために
、トレンチを比較的深くすることが所望される。
【０００３】 幅０．１５〜０．２５ミクロン及び深さ約０．３〜０．４ミクロンのトレンチ
に銅を充填するための目下有利な技術は、一連のステップを含む。これらは充填
すべきトレンチの壁上にバリア・グリュウライナー（barrrier-glue liner）の
最初のスパッタリング（物理的気相成長：physical vapor depositin）、引き続
いてその上への銅のシード層（seed layer）のスパッタリング、及び最後に銅の
電気めっきによる充填の完了を含む。しかしながら、この種の技術は、５又は６
よりも著しく高いアスペクト比を有するトレンチの銅充填を実質的に完了するた
めには比較的効果が無いことが立証された。
【０００４】 用語“トレンチ”は、ここでは延びた溝、及び局部的なバイア、即ち半導体チ
ップ又はその他の導電性ラインの領域のような、溝の底から下にある導電性領域
への局部的接点まで延びる領域の両者を表すために使用されている。
【０００５】 本発明の目的は、５又は６よりも著しく大きい、例えば１０又は１２のアスペ
クト比をトレンチへの満足な銅充填を行うことができる技術を提供することであ
る。
【０００６】 銅に伴う別の問題は、信頼性の問題である。特に、銅充填体の導電率が比較的
長い使用期間にわたり比較的一定に維持されかつ充填体の抵抗において、変化、
一般には上昇を生じる“ストレスマイグレーション（stress migration）”と記
載される欠点を有しないことが重要である。またなお、本発明はこの観点におけ
る改善の余地を有する。本発明は別の特徴として、特にストレスマイグレーショ
ンの減少に関する信頼性を向上させることである。
【０００７】発明の概要 本発明の課題は、トレンチの充填及びその信頼性の両者を改善する、及び特に
銅欠点のストレスマイグレーションを減少させる、高いアスペクト比を有するト
レンチに銅を充填するための技術を提供することである。
【０００８】 この目的のために、１つの態様においては、本発明は、銅の何らかの堆積の前
にトレンチの壁上にバリア・グリュウライナーを形成するための基板の特殊な前
処理は、特にストレスマイグレーション効果の減少において信頼性を改善するに
当たり有効であるという発見を基礎とする。特に、このライナーは、有利には約
２５〜２００オングストロームの厚さの化学的気相成長（ＣＶＤ）により堆積さ
れた窒化チタンの層からなるべきである。付加的に、該ライナーは、この窒化チ
タン層の上及び／又は下のいずれかに、有利にはイオン化ＰＶＤソースを使用し
て、物理的気相成長（ＰＶＤ）によって堆積されたタンタル又は窒化タンタルの
いずれかの、タンタル富裕層を含むことができる。
【０００９】 別の態様においては、本発明は、標準的先行技術に充填技術では充填が満足さ
れないであろう高いアスペクト比を有するトレンチのより完全な銅充填を生じる
堆積順序に関する。
【００１０】 特に、５又は６よりも高い、例えば１０〜１２のアスペクト比を有するサブミ
クロン幅、例えば約０．２ミクロン未満を有するトレンチのための最適な銅充填
体は約１０００オングストローム未満、有利には約４００〜５００オングストロ
ームの厚さの銅シード層のＣＶＤによる堆積を含む。これは約１０００オングス
トローム未満、及び有利には約４００〜５００オングストロームの厚さ層の、特
にスパッタリング又は物理的気相堆積による銅のフラッシュ堆積により行うのが
有利である。先行のＰＶＤステップは、後でのＣＶＤ銅膜の核形成を補助するた
めに見出された。初期のＰＶＤフラッシュ堆積は、有効であるべきトレンチの壁
の上の連続的膜を形成することを必要としない。次いで、トレンチのための充填
体の残りを、標準的方法で、例えば硫酸銅（ＣｕＳＯ４）及び硫酸（Ｈ２ＳＯ４ ）からなる電気めっき浴を使用して標準的方法で電気めっきすることにより提供
することができる。
【００１１】 １つの態様から見て、本発明は、最初にトレンチの壁に化学的気相成長により
約２５〜２００オングストロームの厚さ層を含むライナーで被覆し、かつ次いで
トレンチを充満させるために銅を堆積させる。該ライナーは、場合によりタンタ
ル富有層を含むことができる。
【００１２】 別の態様から見て、本発明は、最初に約２００〜１０００オングストロームの
厚さのシード層をトレンチの壁上に化学的気相成長に堆積させ、かつ次いで銅を
電気めっきすることにより充満させるステップからなるトレンチに銅を堆積させ
る方法に関する。
【００１３】 より特殊な態様から見ると、本発明は、低い抵抗接続を形成するためのシリコ
ン基板上の絶縁層内のトレンチに充填する方法に関する。該方法は、窒化タンタ
ルを含むライナーをトレンチの表面に形成し、銅のフラッシュ層をスパッタリン
グすることによりライナー上に核形成膜を形成し、該核形成膜の上に化学的気相
成長により銅のシード層を形成し、かつ次いで銅を電気めっきによりトレンチに
充満させるステップからなる。
【００１４】 本発明は、以下のより詳細な説明から一層明らかになろう。
【００１５】詳細な説明 上記に言及したように、過去においては、バリア・グリュウライナー、一般に
はタンタル及び／又は窒化タンタルからなるもので、トレンチの壁をライニング
することにより集積回路の部品を相互接続するための狭いトレンチに銅を充填す
ることが通常のプラクッチスであった。１実施態様においては、本発明による新
規の銅充填法は、トレンチが形成される絶縁層を形成する材料、典型的には種々
のシリコン化合物の１つ、及び銅が低い抵抗オーム接続を形成するために必要と
するドープしたシリコン又は別の導電体への付着特性を強化するために任意に通
常最初に堆積せしめられる通常バリア・グリュウライナーなしで使用される。
【００１６】 しかしながら、本発明者は、ストレスマイグレーションの問題と関係してライ
ナー層として以下の５つの選択物の群を調査した：ＣＶＤ ＴｉＮ；ＣＶＤ Ｔ
ｉＮ／ＰＤＶ Ｔａ；ＰＶＤ Ｔａ／ＣＶＤ ＴｉＮ／ＰＶＤ Ｔａ；ＰＶＤ
ＴａＮ／ＰＶＤ；及びＰＶＤ Ｔａ。示されているように、これらの層の幾つか
は、一般に化学気相成長及び物理的気相成長膜の両者を含む多層膜からなる。一
般に、これらの層は、０．２ミクロン未満の幅であったトレンチの下の測定され
た０．４ミクロンの側壁上に５００オングストローム未満の全厚さに制限された
。典型的な個々の膜は、約５０〜４００オングストロームの厚さに制限された。
【００１７】 特に、ストレスマイグレーションを減少させるためには、ライナー層内に化学
的気相成長（ＣＶＤ）したＴｉＮ（窒化チタン）の膜が含まれることが重要であ
ることが判明した。一層良好な結果は、またイオン化物理的成長（Ｉ−ＰＶＤ）
によりタンタル富有膜が含まれている際に得られた。最良の結果は、まずＩ−Ｐ
ＶＤ Ｔａ膜を堆積させ、次いでＣＶＤにＴｉＮ及びＩ−ＰＶＤによりＴａ富有
膜を堆積させた場合に得られる。有利には、これらの堆積のそれぞれは標準的ガ
ス抜き及びスパッタリングクリーニングステップで進行すべきである。シードラ
イナー層の全厚さは、有利には５００オングストローム未満でありかつ該方法は
集積回路の特性に影響を及ぼさないように約５００℃より高い堆積温度は回避す
べきである。
【００１８】 タンタル富有膜は、タンタルの膜及び／又は窒化タンタルのいずれかであって
よい。含まれていれば、それぞれ典型的には、厚さが約５０〜４００オングスト
ロームであるべきである。
【００１９】 ライナーが形成された後に、銅充填を進行させることができる。特に８〜１２
のアスペクト比を有するトレンチの改善された銅充填に関する本発明の別の特徴
に関して、銅充填順序は、有利には引き続いてのＣＶＤ銅シード層を核形成化す
るのを補助するためにフラッシュ銅層の物理的気相成長を先に行い、銅シード層
の化学的気相成長からなる。銅フラッシュ層と銅シード層の両者は、薄い、有利
にはそれぞれ有利にはそれぞれ１０００オングストローム未満の厚さを有する。
次いで、充填を標準的方式で銅電気めっきにより完了させる。一般に、電気めっ
きは硫酸銅及び硫酸浴を用いて実施されるが、任意の匹敵する浴を利用すること
もできる。一般には、トレンチのオーバ充填のために電気めっきを使用しかつ過
剰のものトレンチの外部のめっきは、ダマセン法として特徴付けられる、化学機
械研磨によって平坦化する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク ディー ホインキス アメリカ合衆国 ニューヨーク フィッシ ュキル スプルース リッジ ドライヴ 37 Ｆターム(参考） 5F033 HH11 HH21 HH32 HH33 JJ11 JJ21 JJ32 JJ33 MM01 MM02 MM08 MM12 MM13 NN06 NN07 PP06 PP14 PP15 PP20 PP27 QQ48 WW02 XX01 XX04 XX06

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 堆積される化学的気相成長により窒化チタンの約２５〜２０
    ０オングストロームの厚さを有する層を含むライナーをトレンチの壁に最初に被
    覆し、かつ次いでトレンチに充填するために銅を堆積させるステップからなるこ
    とを特徴とする、トレンチ内に銅を堆積させる方法。
  2. 【請求項２】 ライナーが少なくとも１つのタンタル富有層を含む、請求項
    １記載の方法。
  3. 【請求項３】 タンタル富有層を、タンタル及び窒化タンタルを含む群から
    選択する、請求項１記載の方法。
  4. 【請求項４】 タンタル富有層が約５０〜４００オングストロームの厚さを
    有する、請求項３記載の方法。
  5. 【請求項５】 約２００〜１０００オングストロームの厚さの銅のシード層
    ををトレンチの壁上に化学気相成長により堆積させ、かつ次いで電気めっきによ
    りトレンチに充填するステップからなることを特徴とする、トレンチに充填する
    ためにトレンチ内に銅を堆積させる方法。
  6. 【請求項６】 シード層が約４００〜５００オングストロームの厚さを有す
    る、請求項５記載の方法。
  7. 【請求項７】 シード層を堆積させる前に、約１０００オングストローム未
    満の厚さの銅層の物理的気相成長により核形成膜を堆積させる、請求項５記載の
    方法。
  8. 【請求項８】 核形成層が約４００〜５００オングストロームの厚さを有す
    る、請求項７記載の方法。
  9. 【請求項９】 約１０００オングストローム未満の厚さの銅のシード層を化
    学的気相成長により最初に堆積させ、かつ銅電気めっきにより充填を完了させる
    ことによりトレンチに充填させるために銅を堆積させる、請求項１記載の方法。
  10. 【請求項１０】 約１０００オングストローム未満の厚さの銅のシード層を
    化学的気相成長により最初に堆積させ、かつ次いで銅電気めっきにより充填を完
    了させることによりトレンチに充填させるために銅を堆積させる、請求項１記載
    の方法。
  11. 【請求項１１】 約１０００オングストローム未満の厚さの銅のシード層を
    化学的気相成長により最初に堆積させ、かつ銅電気めっきにより充填を完了させ
    ることによりトレンチに充填させるために銅を堆積させる、請求項３記載の方法
    。
  12. 【請求項１２】 約１０００オングストローム未満の厚さの銅のシード層を
    化学的気相成長により最初に堆積させ、かつ銅電気めっきにより充填を完了させ
    ることによりトレンチに充填させるために銅を堆積させる、請求項４記載の方法
    。
  13. 【請求項１３】 窒化タンタルの層を含むライナーをトレンチの表面上に形
    成し、 銅のフラッシュ層をスパッタリングによりライナー上に核形成膜を形成し、 化学的気相成長により核形成膜上に銅のシード層を形成し、かつ 次いで銅を電気めっきすることによりトレンチに充填する ステップからなることを特徴とする、低抵抗接続を形成するためのシリコン基板
    上の絶縁層内のトレンチの充填方法。
  14. 【請求項１４】 トレンチにオーバ充填しかつ過剰の銅を化学機械研磨によ
    り除去する、請求項１３記載の方法。
  15. 【請求項１５】 ライナーが少なくとも１つのタンタル富有層を含む、請求
    項１３記載の方法。
  16. 【請求項１６】 タンタル富有層を、タンタル及び窒化タンタルを含む群か
    ら選択する、請求項１５記載の方法。
  17. 【請求項１７】 ライナーが約５００オングストローム未満の厚さを有する
    、請求項１６記載の方法。
  18. 【請求項１８】 タンタル富有層のそれぞれが約５０〜４００オングストロ
    ームの厚さである、請求項１７記載の方法。
  19. 【請求項１９】 核形成膜及びシード銅層がそれぞれ約４００〜５００オン
    グストロームの厚さを有する、請求項１３記載の方法。
  20. 【請求項２０】 銅を硫酸層及び硫酸の浴から電気めっきする、請求項１９
    記載の方法。
  21. 【請求項２１】 トレンチにオーバ充填しかつ過剰の銅を化学機械研磨によ
    り除去する、請求項１９記載の方法。
  22. 【請求項２２】 ライナーが、タンタル及び窒化タンタルの群から選択され
    るタンタル富有層を含む、請求項１９記載の方法。
  23. 【請求項２３】 ライナーが５００オングストローム未満の厚さを有する、
    請求項２２記載の方法。
JP2000619249A 1999-05-19 2000-04-18 相互接続のための銅金属化を有する集積回路 Pending JP2003500841A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/315,091 US6146517A (en) 1999-05-19 1999-05-19 Integrated circuits with copper metallization for interconnections
US09/315,091 1999-05-19
PCT/US2000/011065 WO2000070924A1 (en) 1999-05-19 2000-04-18 Integrated circuits with copper matallization for interconnections

Publications (1)

Publication Number Publication Date
JP2003500841A true JP2003500841A (ja) 2003-01-07

Family

ID=23222852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000619249A Pending JP2003500841A (ja) 1999-05-19 2000-04-18 相互接続のための銅金属化を有する集積回路

Country Status (7)

Country Link
US (1) US6146517A (ja)
EP (2) EP1190607B1 (ja)
JP (1) JP2003500841A (ja)
KR (1) KR20020007409A (ja)
DE (2) DE60030976T2 (ja)
TW (1) TW463350B (ja)
WO (1) WO2000070924A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459372B2 (ja) * 1999-03-18 2003-10-20 株式会社神戸製鋼所 配線膜の形成方法
JP3998373B2 (ja) * 1999-07-01 2007-10-24 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6328871B1 (en) * 1999-08-16 2001-12-11 Applied Materials, Inc. Barrier layer for electroplating processes
US6331237B1 (en) * 1999-09-01 2001-12-18 International Business Machines Corporation Method of improving contact reliability for electroplating
US6610596B1 (en) * 1999-09-15 2003-08-26 Samsung Electronics Co., Ltd. Method of forming metal interconnection using plating and semiconductor device manufactured by the method
US7105434B2 (en) * 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6398929B1 (en) * 1999-10-08 2002-06-04 Applied Materials, Inc. Plasma reactor and shields generating self-ionized plasma for sputtering
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US10047430B2 (en) 1999-10-08 2018-08-14 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US6562715B1 (en) * 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
US6383929B1 (en) * 2001-01-11 2002-05-07 International Business Machines Corporation Copper vias in low-k technology
US6433379B1 (en) * 2001-02-06 2002-08-13 Advanced Micro Devices, Inc. Tantalum anodization for in-laid copper metallization capacitor
EP1421607A2 (en) 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
JP2002343859A (ja) * 2001-05-15 2002-11-29 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
US6455413B1 (en) * 2001-06-27 2002-09-24 Advanced Micro Devices, Inc. Pre-fill CMP and electroplating method for integrated circuits
JP4181035B2 (ja) * 2001-07-19 2008-11-12 アビザ ヨーロッパ リミティド タンタル膜の堆積
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US7504006B2 (en) * 2002-08-01 2009-03-17 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7189146B2 (en) * 2003-03-27 2007-03-13 Asm Nutool, Inc. Method for reduction of defects in wet processed layers
DE10351005B4 (de) * 2003-10-31 2008-07-03 Advanced Micro Devices, Inc., Sunnyvale Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
US7687383B2 (en) * 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
JP2009521801A (ja) * 2005-12-22 2009-06-04 エーエスエム アメリカ インコーポレイテッド ドープされた半導体物質のエピタキシャル堆積
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7939447B2 (en) 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US8486191B2 (en) 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US20120024713A1 (en) * 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582315A (en) * 1968-03-22 1971-06-01 Lilly Co Eli Methods and compositions for inhibiting plant growth
US5163220A (en) * 1991-10-09 1992-11-17 The Unites States Of America As Represented By The Secretary Of The Army Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes
JPH09102541A (ja) * 1995-10-05 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
US5851913A (en) * 1996-06-05 1998-12-22 Advanced Micro Devices, Inc. Method for forming a multilevel interconnect structure of an integrated circuit by a single via etch and single fill process
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
KR100226742B1 (ko) * 1996-12-24 1999-10-15 구본준 반도체 소자의 금속배선 형성 방법
US5933758A (en) * 1997-05-12 1999-08-03 Motorola, Inc. Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6077780A (en) * 1997-12-03 2000-06-20 Advanced Micro Devices, Inc. Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure
US6015749A (en) * 1998-05-04 2000-01-18 Taiwan Semiconductor Manufacturing Company Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US6054378A (en) * 1998-06-25 2000-04-25 Vlsi Technology, Inc. Method for encapsulating a metal via in damascene
US6048790A (en) * 1998-07-10 2000-04-11 Advanced Micro Devices, Inc. Metalorganic decomposition deposition of thin conductive films on integrated circuits using reducing ambient
US6037258A (en) * 1999-05-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Method of forming a smooth copper seed layer for a copper damascene structure

Also Published As

Publication number Publication date
EP1190607B1 (en) 2006-09-27
US6146517A (en) 2000-11-14
DE60037692D1 (de) 2008-02-14
DE60030976D1 (de) 2006-11-09
EP1605736B1 (en) 2008-01-02
WO2000070924A1 (en) 2000-11-23
DE60030976T2 (de) 2007-05-03
EP1605736A2 (en) 2005-12-14
DE60037692T2 (de) 2008-12-24
TW463350B (en) 2001-11-11
KR20020007409A (ko) 2002-01-26
EP1605736A3 (en) 2006-12-20
EP1190607A1 (en) 2002-03-27

Similar Documents

Publication Publication Date Title
JP2003500841A (ja) 相互接続のための銅金属化を有する集積回路
JP4615707B2 (ja) デュアルダマシン金属化方法
US6136707A (en) Seed layers for interconnects and methods for fabricating such seed layers
US11145543B2 (en) Semiconductor via structure with lower electrical resistance
US7550386B2 (en) Advanced seed layers for interconnects
JP2001516146A5 (ja)
EP1233448A2 (en) Reliable interconnects with low via/contact resistance
US8169077B2 (en) Dielectric interconnect structures and methods for forming the same
US6911229B2 (en) Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof
US7951714B2 (en) High aspect ratio electroplated metal feature and method
US20020171151A1 (en) Method for forming interconnects on semiconductor substrates and structures formed
US20050269708A1 (en) Tungsten encapsulated copper interconnections using electroplating
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
JP2002075913A (ja) 無電解銅メッキ浴およびそれを用いた銅付着方法
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6353260B2 (en) Effective diffusion barrier
US20040121608A1 (en) Sidewall coverage for copper damascene filling
KR20070067067A (ko) Ｂｅｏｌ 반도체 디바이스용의 동질 구리 상호접속부 및 그형성 방법
JP2000012684A (ja) 金属層の形成方法
JP2001053077A (ja) 半導体集積回路装置およびその製造方法
KR20020094362A (ko) 반도체소자의 배선 형성방법
CN101471283A (zh) 半导体器件及形成其金属互联层的方法
KR100701675B1 (ko) 반도체 소자의 구리배선 형성방법
JP4023955B2 (ja) 半導体装置の製造方法
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法