JP2003338470A - 酸化膜用cmpスラリー組成物及びこれを利用した半導体素子の形成方法 - Google Patents

酸化膜用cmpスラリー組成物及びこれを利用した半導体素子の形成方法

Info

Publication number
JP2003338470A
JP2003338470A JP2002381345A JP2002381345A JP2003338470A JP 2003338470 A JP2003338470 A JP 2003338470A JP 2002381345 A JP2002381345 A JP 2002381345A JP 2002381345 A JP2002381345 A JP 2002381345A JP 2003338470 A JP2003338470 A JP 2003338470A
Authority
JP
Japan
Prior art keywords
oxide film
slurry composition
cmp slurry
nitride film
cmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002381345A
Other languages
English (en)
Inventor
Sang Ick Lee
相益 李
Hyung-Hwan Kim
亨渙 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003338470A publication Critical patent/JP2003338470A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 半導体素子に均一な素子分離酸化膜を形成で
きるようにする。 【解決手段】 酸化膜用CMPスラリー組成物に、カル
ボニル、ニトリール又はアミド作用基を含む炭化水素化
合物の重合体を添加する。さらに、酸化膜用CMPスラ
リー組成物はpH調節剤として塩酸を含むこととする。
酸化膜用CMPスラリー組成物の溶媒は蒸留水又は超純
水を用い、研磨剤はセリア、コロイダル又はヒュームド
型のシリカを含む。このことで、窒化膜に対する酸化膜
の選択比が従来のスラリーに比べ著しく向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、酸化膜用化学的機
械的研磨(Chemical Mechanical Polishing;以下、
「CMP」と記す)のためのスラリー組成物及びこれを
利用した半導体素子の形成方法に関し、より詳しくはエ
ッチング防止膜の窒化膜に比べて酸化膜に対し高い研磨
選択比を有するスラリーでトレンチ素子分離膜を研磨
し、フラッシュメモリ素子の自己整合浮遊ゲート(Self
Align Floating Gate)を形成する半導体素子の形成方
法に関する。
【0002】
【従来の技術】フラッシュメモリとは、自己整合浮遊ゲ
ートと半導体基板との間に形成されたトンネル(tunne
l)酸化膜を電子が通過しながらプログラム動作と消去
動作が進められるメモリで、電源を消去しても記憶され
た情報がなくならない非揮発性メモリであり、電気的な
方法で情報を自由に入出力することができる。
【0003】従来の自己整合浮遊ゲートの製造過程を、
図1〜図7に示す。図1に示されているように、半導体
基板1上部にパッド酸化膜3を約100Å(オングスト
ローム)で蒸着し、その上部にパッド窒化膜5を約25
00Åの厚さで蒸着する。図2に示されているように、
前記結果物に対しマスク(図示省略)を利用した選択的
研磨工程でパッド窒化膜5の2500Å、パッド酸化膜
3の100Å及び半導体基板1の3000Åを順次除去
してパッド窒化膜パターン5−1、パッド酸化膜パター
ン3−1及びトレンチ(trench)7を形成する。
【0004】図3に示されているように、トレンチ7を
含む全面に素子分離酸化膜9をパッド窒化膜パターン5
−1から6000Åほど蒸着する。図4に示されている
ように、パッド窒化膜パターン5−1をエッチング停止
膜に、従来の酸化膜用CMPスラリーで素子分離酸化膜
9を研磨して活性領域10を分離(isolation)させ
る。図5に示されているように、パッド窒化膜パターン
5−1とパッド酸化膜パターン3−1を半導体基板1が
露出するまで選択的湿式エッチングで除去した後、露出
した基板上部にトンネル酸化膜21を形成する。図6に
示されているように、前記結果物の全面に対し素子分離
酸化膜9から1700Åの厚さの多結晶シリコン23a
を蒸着する。
【0005】図7に示されているように、従来の多結晶
シリコン用CMPスラリーを利用して素子分離酸化膜9
が露出するまで多結晶シリコン23aを研磨し、浮遊ゲ
ート23の下部電極を形成する。このとき、前記図4に
示されているように、素子分離酸化膜9を研磨するのに
用いられるスラリーはコロイダル(colloidal)又はヒ
ュームド(fumed)シリカ(SiO2)研磨剤を含むpH
7〜8の通常の酸化膜CMP用スラリーであり、窒化
膜:酸化膜の研磨選択比は約1:2〜4である。
【0006】前記のように、従来の自己整合浮遊ゲート
の製造工程では通常の酸化膜用スラリーを利用して素子
分離酸化膜9を研磨するが、このときエッチング防止膜
に用いられるパッド窒化膜5と素子分離酸化膜9のエッ
チング選択比の差が小さいため、パッド窒化5にエロー
ジョン(erosion)及び素子分離酸化膜9にディッシン
グ(dishing)が発生し、不均一な(non-uniform)素子
分離酸化膜9が形成される。このような現象は、素子分
離酸化膜のパターンの密度が高いか、又はパターンのサ
イズが大きいほどより激しく発生する。さらに、不均一
な素子分離酸化膜9により後続工程時に浮遊ゲートに必
要な多結晶シリコン23aもまた不規則な厚さで得るこ
とになるので、素子の信頼度を低下させる。このような
問題点を克服して均一な厚さの素子分離酸化膜を得るた
めには、パッド窒化膜5を必要以上に厚く形成しなけれ
ばならないため、製造コストが増加するという問題点が
ある。
【0007】従来の場合、酸化膜を研磨するとき窒化膜
に対する研磨選択比より酸化膜に対する研磨選択比が高
い酸化膜用スラリーを製造して用いたことがある。たと
えば、特許文献1ではナイトレート塩(nitrate sal
t)、可溶性セリウム(solublecerium)及びカルボン酸
を含むpH3〜11の水溶性の酸化膜用CMPスラリー
を開示しており、特許文献2では研磨剤及びカルボキシ
ル基と電子親和基を同時に有する化合物を含む水溶性媒
介物(aqueous medium)で構成された酸化膜用スラリー
をSTI工程に用いる方法を記載している。
【0008】
【特許文献1】米国特許第5759917号明細書(第
3頁、第1図)
【特許文献2】米国特許第6468910号明細書(第
7頁、第3図)
【0009】
【発明が解決しようとする課題】本発明は、窒化膜に比
べて酸化膜に対する研磨選択比に優れた酸化膜用CMP
スラリーを提供することに目的がある。本発明は、前記
スラリーを利用して均一な素子分離酸化膜を形成するこ
とに目的がある。本発明は、前記均一な素子分離酸化膜
を含むフラッシュメモリ素子の自己整合浮遊ゲートを形
成する方法を提供することに目的がある。
【0010】
【課題を解決するための手段】請求項1に記載の発明
は、溶媒、研磨剤及び添加剤を含む酸化膜用CMPスラ
リー組成物において、前記添加剤はカルボニル、ニトリ
ール又はアミド作用基を含む炭化水素化合物のホモ重合
体、又はカルボニル、ニトリール又はアミド作用基を含
む炭化水素化合物の共重合体及びこれらを組み合わせて
含み、前記組成物のpHは2〜7であることを特徴とす
る。
【0011】請求項2に記載の発明は、請求項1に記載
の酸化膜用CMPスラリー組成物であって、pH4〜7
であることを特徴とする。
【0012】請求項3に記載の発明は、請求項1に記載
の酸化膜用CMPスラリー組成物であって、pH調節剤
に塩酸をさらに含むことを特徴とする。
【0013】請求項4に記載の発明は、請求項1に記載
の酸化膜用CMPスラリー組成物であって、前記添加剤
はアルファ−セルロース、カルボキシメチルセルロース
ナトリウム塩、メチルビニルエーテル、ポリ(アクリ
ル酸)、ポリ(エチレングリコール)、ポリガラクツロ
ン酸及びこれらの混合でなる群から選択されたことを特
徴とする。
【0014】請求項5に記載の発明は、請求項1に記載
の酸化膜用CMPスラリー組成物であって、前記添加剤
は、溶媒100重量部に対し0.1〜1.5重量部で添加
されることを特徴とする。
【0015】請求項6に記載の発明は、請求項1に記載
の酸化膜用CMPスラリー組成物であって、前記研磨剤
は、セリア又はシリカであることを特徴とする。
【0016】請求項7に記載の発明は、請求項1に記載
の酸化膜用CMPスラリー組成物であって、前記研磨剤
はセリアとして、溶媒100重量部に対し0.5〜2重
量部で添加されることを特徴とする。
【0017】請求項8に記載の発明は、請求項1に記載
の酸化膜用CMPスラリー組成物であって、前記研磨剤
はシリカとして、溶媒100重量部に対し10〜33重
量部で添加されることを特徴とする。
【0018】請求項9に記載の発明は、請求項1に記載
の酸化膜用CMPスラリー組成物であって、窒化膜:酸
化膜の研磨選択比は、1:20〜200であることを特
徴とする。
【0019】請求項10に記載の発明は、請求項1に記
載の酸化膜用CMPスラリー組成物であって、窒化膜:
酸化膜の研磨選択比は、1:50〜200であることを
特徴とする。
【0020】請求項11に記載の発明は、半導体素子の
形成方法であって、(a)半導体基板上部にパッド酸化
膜とパッド窒化膜を形成する段階、(b)所定の深さほ
ど前記パッド酸化膜、パッド窒化膜及び基板に対し選択
的エッチング工程を行う段階、(c)前記結果物に対し
素子分離酸化膜を蒸着する段階、(d)前記パッド窒化
膜が露出されるまで、前記結果物の全表面に対し請求項
1から請求項10のいずれか一項に記載の酸化膜用CM
Pスラリー組成物を利用してCMP工程を行う段階を含
むことを特徴とする。
【0021】請求項12に記載の発明は、請求項11に
記載の半導体素子の形成方法であって、前記(d)段階
は、パッド窒化膜上に残っている素子分離酸化膜が所定
の厚さになるまで、窒化膜:酸化膜のエッチング選択比
が1:2〜4である酸化膜用スラリーを用いてCMP工
程を行う第1段階、及び前記パッド窒化膜が露出される
まで、請求項1から請求項10のいずれか一項に記載の
酸化膜用CMPスラリー組成物を利用してCMP工程を
行う2段階を含むことを特徴とする。
【0022】請求項13に記載の発明は、請求項12に
記載の半導体素子の形成方法であって、前記1段階は、
前記酸化膜用スラリーを用いてパッド窒化膜上部の素子
分離酸化膜の厚さがCMP工程を行う前の厚さの1〜5
0%になるまで研磨することを特徴とする。
【0023】請求項14に記載の発明は、請求項12に
記載の半導体素子の形成方法であって、前記1段階に用
いられた酸化膜用スラリーはシリカ研磨剤を含み、pH
は7〜8であることを特徴とする。
【0024】
【発明の実施の形態】本発明では、溶媒と研磨剤及び添
加剤を含むスラリー組成物において、前記添加剤はカル
ボニル(−C=O)、ニトリール(−NO2)又はアミ
ド(−NH−CO−)作用基を含む炭化水素化合物のホ
モ重合体、又はカルボニル(−C=O)、ニトリール
(−NO2)又はアミド(−NH−CO−)作用基を含
む炭化水素化合物の共重合体及びこれらを組み合わせて
含み、pH調節剤として塩酸をさらに含む酸化膜用スラ
リー組成物を提供する。
【0025】さらに、前記スラリー組成物は酸性の場合
酸化膜に対する選択比が高いので、pH調節剤の塩酸を
添加してpH2〜7、好ましくはpH4〜7が維持され
るようにする。すなわち、塩酸の添加量は特に特定され
ず、スラリー組成物のpHが前記の範囲を維持するよう
適切に添加量を決定する。
【0026】前記溶媒は蒸留水又は超純水を用い、研磨
剤はセリア(Ceria;CeO2)又はコロイダル又はヒュ
ームド型のシリカを含む。前記添加剤である高分子は分
子量1000〜10000であるのが好ましく、たとえ
ば、カルボキシメチルセルロース ナトリウム塩(carbo
xymethyl cellulose sodium salt)、メチルビニルエー
テル(methyl vinyl ether)、ポリ(アクリル酸)[pol
y(acrylic acid)]、ポリ(エチレングリコール)[pol
y(ethylene glycol)]又はポリガラクツロン酸(polyg
alacturonic acid)等があり、好ましくはアルファ−セ
ルロース(alpha-Cellulose)を用いて酸化膜の選択比
を向上させる。前記酸化膜用スラリー組成物の組成比は
研磨剤がセリアの場合、溶媒100重量部に対し研磨剤
0.5〜2重量部及び0.1〜1.5重量部を含むのが好
ましく、研磨剤がシリカの場合は溶媒100重量部に対
し研磨剤10〜33重量部、好ましくは14〜33重量
部及び添加剤は0.1〜1.5重量部、好ましくは0.1
〜1重量部を含むのが好ましい。
【0027】前記酸化膜用スラリー組成物の窒化膜:酸
化膜の研磨選択比は1:20〜200、好ましくは1:
50〜200以上である。さらに、本発明では前記酸化
膜用スラリーを利用し、(a)上部にパッド酸化膜とパ
ッド窒化膜の積層構造が形成された半導体基板の所定領
域にトレンチを形成する段階、(b)前記結果物の全面
に素子分離酸化膜を蒸着する段階、及び(c)本発明の
酸化膜用スラリー組成物を利用して前記パッド窒化膜が
露出するまで、前記素子分離酸化膜に対するCMP工程
を行う段階を含む、半導体素子の形成方法を提供する。
【0028】以下、本発明を図面を参照しながら詳しく
説明する。図8〜図12は、本発明に係る酸化膜用CM
Pスラリーを利用した自己整合浮遊ゲートの製造過程を
示す図である。
【0029】図8に示されているように、半導体基板2
1上部にパッド酸化膜23を50〜100Åで蒸着し、
その上部にパッド窒化膜25を1500〜2000Åの
厚さで蒸着する。図9に示されているように、前記結果
物に対しマスク(図示省略)を利用した選択的研磨工程
でパッド窒化膜25、パッド酸化膜23及び半導体基板
21を所定の深さまで順次除去してパッド窒化膜パター
ン25−1、パッド酸化膜パターン23−1及びトレン
チ27を形成する。図10に示されているように、トレ
ンチ27を含む全面に素子分離酸化膜9をパッド窒化膜
パターン25−1から5000〜6000Åの厚さで蒸
着する。
【0030】図11に示されているように、パッド窒化
膜パターン25−1をエッチング停止膜に、本発明に係
る酸化膜用CMPスラリーで素子分離酸化膜29に対す
る研磨工程を行って活性領域31を分離させる。このと
き、本発明に係る高選択比スラリーが酸化膜に対する高
いエッチング選択比を有するので、パッド窒化膜パター
ン25−1は殆ど研磨されず、初期厚さの1500〜2
000Åをそのまま維持する。さらに、前記研磨工程は
従来の酸化膜用スラリーを用いて素子分離酸化膜を研磨
する第1のCMP工程、及び本発明に係る酸化膜用スラ
リーを用いてターゲット、すなわちパッド窒化膜まで研
磨する第2のCMP工程段階で行うこともできる。この
とき、第1のCMP工程では前記素子分離酸化膜を除去
するが、パッド窒化膜上部に前記素子分離酸化膜が元の
厚さの1〜50%、好ましくは16〜20%程度のみ残
っているように研磨する。
【0031】このとき用いる前記従来の酸化膜用スラリ
ーは、pH7〜8のコロイダル又はヒュームドシリカ研
磨剤を含む通常の酸化膜CMP用スラリーであり、窒化
膜:酸化膜の研磨選択比は1:2〜4である。そして、
本発明に係る酸化膜用スラリーを利用してパッド窒化膜
パターン25−1の表面が露出するまでまで残余の素子
分離酸化膜29に対するCMP工程を行い、パッド窒化
膜パターン25−1上部で素子分離酸化膜29を完全に
除去する。
【0032】図12に示されているように、パッド窒化
膜パターン25−1とパッド酸化膜パターン23−1を
半導体基板21が露出するまで選択的湿式エッチングで
除去して活性領域を露出させた後、露出した活性領域の
表面にトンネル酸化膜33を形成させる。
【0033】このとき、素子分離酸化膜29の厚さはパ
ッド窒化膜の高さほど維持されているため、パターンの
密度に伴う膜の厚さの偏差が改善される。そして、前記
結果物の全面に多結晶シリコン(図示省略)を蒸着した
後、多結晶シリコン用スラリーを利用して素子分離酸化
膜29が露出するまで多結晶シリコン(図示省略)を研
磨し、浮遊ゲート(図示省略)の下部電極を形成する。
前記のような本発明に係る酸化膜に対し高選択比を有す
るスラリーを利用して形成された浮遊ゲートは、初期の
パッド窒化膜25の厚さをそのまま維持するだけでな
く、後続工程で素子分離酸化膜29の厚さもパッド窒化
膜の高さほど維持するので、パターンの密度に伴う素子
分離酸化膜29の厚さの偏差を改善させることができ、
研磨により損失される層がなくなる。その結果、エッチ
ング防止膜のパッド窒化膜を蒸着するとき、蒸着の厚さ
を500A以上低下させることができるので、工程費用
及び膜の厚さの偏差を減少させることができて素子の信
頼度が向上する。
【0034】実施例1.セリアを含むスラリーの製造 下記表1に従い超純水に研磨剤のセリアが凝集しないよ
う攪拌しながら添加した後、第1の添加剤にアルファ−
セルロース(CAS#9004−34−6)をさらに添
加した。そして、前記混合物を攪拌しながらpHが5に
維持されるようpH調節剤の塩酸を添加した後、完全に
混り合い安定化されるまで約30分間さらに攪拌して酸
化膜に対し高選択比を有する本発明に係るスラリー組成
物を製造した。
【0035】
【表1】
【0036】実施例2.シリカを含むスラリーの製造 下記表2に従い超純水に研磨剤のコロイダルシリカが凝
集しないように攪拌しながら添加した後、第1の添加剤
にアルファ−セルロースをさらに添加した。そして、混
合物を攪拌しながらpH5が維持されるようpH調節剤
の塩酸を添加した後、完全に混り合い安定化されるまで
約30分間さらに攪拌して酸化膜に対し高選択比を有す
る本発明に係るスラリー組成物を製造した。
【0037】
【表2】
【0038】実施例3 前記実施例で製造されたスラリー組成物を利用し、ヘッ
ド圧力5psi及びテーブル回転数30rpm条件下で
CMP装備でシリコン酸化膜(Ox)及びシリコン窒化
膜(SiN)それぞれを研磨した後、測定された研磨量
及び選択比を下記の表3に示した。
【0039】
【表3】
【0040】
【発明の効果】上述のように、本発明に係るスラリーは
窒化膜に対する酸化膜の選択比が従来のスラリーに比べ
著しく向上した値を有するので、これを利用して素子分
離酸化膜を研磨すると、パッド窒化膜のエロージョンと
パッド酸化膜のディッシングを防ぐことができ、パター
ン密度に伴う素子分離酸化膜の厚さの偏差を減少させて
平坦化をもたらし、工程過程のうち蒸着膜の損失が減少
するので蒸着膜の厚さを減少させることができて工程コ
ストが節減され、ウェーハ全面に均一な密度と厚さのパ
ターンを形成するので信頼性のある半導体メモリ素子を
製造することができる。
【図面の簡単な説明】
【図1】 従来の技術に係る半導体素子の形成方法を示
す断面図である。
【図2】 従来の技術に係る半導体素子の形成方法を示
す断面図である。
【図3】 従来の技術に係る半導体素子の形成方法を示
す断面図である。
【図4】 従来の技術に係る半導体素子の形成方法を示
す断面図である。
【図5】 従来の技術に係る半導体素子の形成方法を示
す断面図である。
【図6】 従来の技術に係る半導体素子の形成方法を示
す断面図である。
【図7】 従来の技術に係る半導体素子の形成方法を示
す断面図である。
【図8】 本発明に係る半導体素子の形成方法を示す断
面図である。
【図9】 本発明に係る半導体素子の形成方法を示す断
面図である。
【図10】 本発明に係る半導体素子の形成方法を示す
断面図である。
【図11】 本発明に係る半導体素子の形成方法を示す
断面図である。
【図12】 本発明に係る半導体素子の形成方法を示す
断面図である。
【符号の説明】
1、21 半導体基板 3、23 パッド酸化膜 3−1、23−1 パッド酸化膜パターン 5、25 パッド窒化膜 5−1、25−1 パッド窒化膜パターン 7、27 トレンチ 9、29 素子分離酸化膜 31 活性領域 33 トンネル酸化膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3C058 AA07 CA01 CB10 DA02 DA12 5F032 AA35 AA43 AA77 CA17 CA23 DA06 DA21 DA24 DA33

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】溶媒、研磨剤及び添加剤を含む酸化膜用C
    MPスラリー組成物において、 前記添加剤はカルボニル、ニトリール又はアミド作用基
    を含む炭化水素化合物のホモ重合体、又はカルボニル、
    ニトリール又はアミド作用基を含む炭化水素化合物の共
    重合体及びこれらを組み合わせて含み、前記組成物のp
    Hは2〜7であることを特徴とする酸化膜用CMPスラ
    リー組成物。
  2. 【請求項2】pH4〜7であることを特徴とする請求項
    1に記載の酸化膜用CMPスラリー組成物。
  3. 【請求項3】pH調節剤に塩酸をさらに含むことを特徴
    とする請求項1に記載の酸化膜用CMPスラリー組成
    物。
  4. 【請求項4】前記添加剤はアルファ−セルロース、カル
    ボキシメチルセルロース ナトリウム塩、メチルビニル
    エーテル、ポリ(アクリル酸)、ポリ(エチレングリコ
    ール)、ポリガラクツロン酸及びこれらの混合でなる群
    から選択されたことを特徴とする請求項1に記載の酸化
    膜用CMPスラリー組成物。
  5. 【請求項5】前記添加剤は、溶媒100重量部に対し
    0.1〜1.5重量部で添加されることを特徴とする請求
    項1に記載の酸化膜用CMPスラリー組成物。
  6. 【請求項6】前記研磨剤は、セリア又はシリカであるこ
    とを特徴とする請求項1に記載の酸化膜用CMPスラリ
    ー組成物。
  7. 【請求項7】前記研磨剤はセリアとして、溶媒100重
    量部に対し0.5〜2重量部で添加されることを特徴と
    する請求項1に記載の酸化膜用CMPスラリー組成物。
  8. 【請求項8】前記研磨剤はシリカとして、溶媒100重
    量部に対し10〜33重量部で添加されることを特徴と
    する請求項1に記載の酸化膜用CMPスラリー組成物。
  9. 【請求項9】窒化膜:酸化膜の研磨選択比は、1:20
    〜200であることを特徴とする請求項1に記載の酸化
    膜用CMPスラリー組成物。
  10. 【請求項10】窒化膜:酸化膜の研磨選択比は、1:5
    0〜200であることを特徴とする請求項1に記載の酸
    化膜用CMPスラリー組成物。
  11. 【請求項11】(a)半導体基板上部にパッド酸化膜と
    パッド窒化膜を形成する段階、 (b)所定の深さほど前記パッド酸化膜、パッド窒化膜
    及び基板に対し選択的エッチング工程を行う段階、 (c)前記結果物に対し素子分離酸化膜を蒸着する段
    階、 (d)前記パッド窒化膜が露出されるまで、前記結果物
    の全表面に対し請求項1から請求項10のいずれか一項
    に記載の酸化膜用CMPスラリー組成物を利用してCM
    P工程を行う段階を含むことを特徴とする半導体素子の
    形成方法。
  12. 【請求項12】前記(d)段階は、パッド窒化膜上に残
    っている素子分離酸化膜が所定の厚さになるまで、窒化
    膜:酸化膜のエッチング選択比が1:2〜4である酸化
    膜用スラリーを用いてCMP工程を行う第1段階、及び
    前記パッド窒化膜が露出されるまで、請求項1から請求
    項10のいずれか一項に記載の酸化膜用CMPスラリー
    組成物を利用してCMP工程を行う2段階を含むことを
    特徴とする請求項11に記載の半導体素子の形成方法。
  13. 【請求項13】前記1段階は、前記酸化膜用スラリーを
    用いてパッド窒化膜上部の素子分離酸化膜の厚さがCM
    P工程を行う前の厚さの1〜50%になるまで研磨する
    ことを特徴とする請求項12に記載の半導体素子の形成
    方法。
  14. 【請求項14】前記1段階に用いられた酸化膜用スラリ
    ーはシリカ研磨剤を含み、pHは7〜8であることを特
    徴とする請求項12に記載の半導体素子の形成方法。
JP2002381345A 2002-05-17 2002-12-27 酸化膜用cmpスラリー組成物及びこれを利用した半導体素子の形成方法 Pending JP2003338470A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-27539 2002-05-17
KR10-2002-0027539A KR100457743B1 (ko) 2002-05-17 2002-05-17 산화막용 cmp 슬러리 및 이를 이용한 반도체 소자의형성 방법

Publications (1)

Publication Number Publication Date
JP2003338470A true JP2003338470A (ja) 2003-11-28

Family

ID=29417426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002381345A Pending JP2003338470A (ja) 2002-05-17 2002-12-27 酸化膜用cmpスラリー組成物及びこれを利用した半導体素子の形成方法

Country Status (4)

Country Link
US (1) US20030216042A1 (ja)
JP (1) JP2003338470A (ja)
KR (1) KR100457743B1 (ja)
TW (1) TW200307031A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004010487A1 (ja) * 2002-07-22 2005-11-17 セイミケミカル株式会社 半導体用研磨剤、その製造方法及び研磨方法
JP2012134343A (ja) * 2010-12-22 2012-07-12 Lapis Semiconductor Co Ltd 素子間分離層の形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040042430A (ko) * 2002-11-14 2004-05-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
TWI323741B (en) * 2004-12-16 2010-04-21 K C Tech Co Ltd Abrasive particles, polishing slurry, and producing method thereof
KR100664789B1 (ko) * 2004-12-28 2007-01-04 동부일렉트로닉스 주식회사 플래시 메모리의 부유 게이트 형성 방법
US7674716B2 (en) 2004-12-29 2010-03-09 Lg Chem. Ltd. Adjuvant for chemical mechanical polishing slurry
KR100645195B1 (ko) * 2005-03-10 2006-11-10 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100641348B1 (ko) * 2005-06-03 2006-11-03 주식회사 케이씨텍 Cmp용 슬러리와 이의 제조 방법 및 기판의 연마 방법
CN102101976A (zh) * 2009-12-18 2011-06-22 安集微电子(上海)有限公司 一种化学机械抛光液

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876490A (en) * 1996-12-09 1999-03-02 International Business Machines Corporatin Polish process and slurry for planarization
US5759917A (en) * 1996-12-30 1998-06-02 Cabot Corporation Composition for oxide CMP
ATE266071T1 (de) * 1998-02-24 2004-05-15 Showa Denko Kk Schleifmittelzusammensetzung zum polieren eines halbleiterbauteils und herstellung des halbleiterbauteils mit derselben
WO2000013217A1 (fr) * 1998-08-31 2000-03-09 Hitachi Chemical Company, Ltd. Liquide abrasif pour le polissage de metaux et procede correspondant
JP4088811B2 (ja) * 1998-10-08 2008-05-21 日立化成工業株式会社 Cmp研磨剤及び基板の研磨方法
KR100289150B1 (ko) * 1998-12-30 2001-05-02 이병구 실리콘웨이퍼의최종연마용슬러리
US6443812B1 (en) * 1999-08-24 2002-09-03 Rodel Holdings Inc. Compositions for insulator and metal CMP and methods relating thereto
US6964923B1 (en) * 2000-05-24 2005-11-15 International Business Machines Corporation Selective polishing with slurries containing polyelectrolytes
US6605537B2 (en) * 2000-10-27 2003-08-12 Rodel Holdings, Inc. Polishing of metal substrates
JP5017574B2 (ja) * 2001-05-25 2012-09-05 エア プロダクツ アンド ケミカルズ インコーポレイテッド 酸化セリウム研磨剤及び基板の製造方法
US7288212B2 (en) * 2001-11-15 2007-10-30 Samsung Electronics Co., Ltd. Additive composition, slurry composition including the same, and method of polishing an object using the slurry composition
US6821897B2 (en) * 2001-12-05 2004-11-23 Cabot Microelectronics Corporation Method for copper CMP using polymeric complexing agents
US6620215B2 (en) * 2001-12-21 2003-09-16 Dynea Canada, Ltd. Abrasive composition containing organic particles for chemical mechanical planarization
US20030162399A1 (en) * 2002-02-22 2003-08-28 University Of Florida Method, composition and apparatus for tunable selectivity during chemical mechanical polishing of metallic structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004010487A1 (ja) * 2002-07-22 2005-11-17 セイミケミカル株式会社 半導体用研磨剤、その製造方法及び研磨方法
JP4554363B2 (ja) * 2002-07-22 2010-09-29 Agcセイミケミカル株式会社 半導体用研磨剤、その製造方法及び研磨方法
JP2012134343A (ja) * 2010-12-22 2012-07-12 Lapis Semiconductor Co Ltd 素子間分離層の形成方法

Also Published As

Publication number Publication date
KR100457743B1 (ko) 2004-11-18
US20030216042A1 (en) 2003-11-20
TW200307031A (en) 2003-12-01
KR20030089360A (ko) 2003-11-21

Similar Documents

Publication Publication Date Title
JP4272409B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的ポリシング方法
JP4537010B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的研磨方法
KR100828752B1 (ko) 반도체 장치의 제조 방법
US6468910B1 (en) Slurry for chemical mechanical polishing silicon dioxide
KR101405333B1 (ko) 연마 입자, 연마 슬러리 및 이를 이용한 반도체 소자의 제조 방법
JP3207178B2 (ja) 高選択性を有するスラリ及び複合材料基板の化学機械研磨方法
TWI485235B (zh) 化學機械研磨組成物及其相關方法
JP2001200242A (ja) 水性スラリー
KR101037526B1 (ko) 화학적 기계적 연마 조성물 및 이를 이용한 반도체 소자의 제조 방법
TW200946662A (en) CMP slurry and a polishing method using the same
US20040214444A1 (en) Chemical mechanical polishing slurry and process for ruthenium films
JP2003338470A (ja) 酸化膜用cmpスラリー組成物及びこれを利用した半導体素子の形成方法
US6746314B2 (en) Nitride CMP slurry having selectivity to nitride
KR100750191B1 (ko) 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
KR20180064018A (ko) 화학적 기계적 연마 슬러리 조성물 및 이를 이용한 반도체 소자의 제조방법
JP2006019740A (ja) 化学的機械的研磨スラリー組成物
KR100474545B1 (ko) 플래쉬 메모리 소자의 형성 방법
JP2006128689A (ja) 化学的機械的平坦化用の水性スラリー組成物
KR20030089361A (ko) 다결정 실리콘용 cmp 슬러리 및 이를 이용한 반도체소자의 형성 방법
JP2004056130A (ja) 半導体素子のコンタクトプラグの形成方法
TW561592B (en) Fabrication of dielectric in trenches formed in a semiconductor substrate for a nonvolatile memory
JP3927270B2 (ja) 研磨剤、研磨方法および半導体装置の製造方法
US20030003747A1 (en) Chemical mechanical polishing slurry for ruthenium titanium nitride and polishing process using the same
WO2008157048A1 (en) Chemical-mechanical polishing compositions containing aspartame and methods of making and using the same
KR100447975B1 (ko) 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법