JP2003332514A - リードフレームおよび樹脂封止型半導体装置並びにその製造方法 - Google Patents

リードフレームおよび樹脂封止型半導体装置並びにその製造方法

Info

Publication number
JP2003332514A
JP2003332514A JP2002140666A JP2002140666A JP2003332514A JP 2003332514 A JP2003332514 A JP 2003332514A JP 2002140666 A JP2002140666 A JP 2002140666A JP 2002140666 A JP2002140666 A JP 2002140666A JP 2003332514 A JP2003332514 A JP 2003332514A
Authority
JP
Japan
Prior art keywords
die pad
resin
lead
lead frame
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002140666A
Other languages
English (en)
Inventor
Yasuhiro Hachisuga
泰博 蜂須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002140666A priority Critical patent/JP2003332514A/ja
Publication of JP2003332514A publication Critical patent/JP2003332514A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ダイパッド非露出型の樹脂封止型半導体装置
において、半導体素子とリード部との接続を安定して実
施することができるリードフレームおよび該リードフレ
ームを用いた樹脂封止型半導体装置並びにその製造方法
を提供する。 【解決手段】 ダイパッド部２がアップセットされるこ
とにより存在する、リード部３の底面３ｂとダイパッド
部２の底面２ａとの段差部の厚みと同厚の絶縁物層８
を、ダイパッド部２の底面２ａに設けることで、リード
部３の底面３ｂと絶縁物層８の底面８ａとを略同一面上
に配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部端子となるリ
ード部が片面封止されたＱＦＮ（Quad Flat Non-leaded
Package）型の樹脂封止型半導体装置に用いるリードフ
レーム及び該リードフレームを用いた樹脂封止型半導体
装置並びにその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に対応するため
に、樹脂封止型半導体装置などの半導体部品の高密度実
装が要求され、それにともなって、半導体部品の小型、
薄型化が進んでいる。また高集積化に伴って多ピン化が
進んでいる。しかしながら多ピン化に対応しようとする
と、リードフレーム自体が大きくなる。このため、小型
で薄型でありながら、高密度の樹脂封止型半導体装置が
要望されている。
【０００３】ＱＦＮ型の樹脂封止型半導体装置は、図８
に示すＱＦＰ（Quad Flat Package）型の樹脂封止型半
導体装置の下型封止部３ａを取り除くと共に、側面部か
ら、該側面部より突出するリード部３を削除すること
で、リード部３が片面封止された構造を有している。こ
のため、図７に示すように、ＱＦＮ型の樹脂封止型半導
体装置は、従来のＱＦＰ型の樹脂封止型半導体装置と比
べ、実装取り付け高さを低く、実装面積を小さくする事
ができる。また、図７に示すＱＦＮ型の樹脂封止型半導
体装置は、図８に示すＱＦＰ型の樹脂封止型半導体装置
のように側面部よりリード部３が突出している構造を有
していないため、後述する一括封止法により樹脂封止す
ることができる。従って、ＱＦＮ型の樹脂封止型半導体
装置は、リードフレーム１枚当りに搭載できる半導体素
子の数を、ＱＦＰ型の樹脂封止型半導体装置と比較して
大幅に増加させることができ、生産性の向上が可能であ
る。
【０００４】なお、ＱＦＮ型の樹脂封止型半導体装置に
は、図９に示す放熱性を有したダイパッド露出型の樹脂
封止型半導体装置、または図１０に示す実装基板との絶
縁性を有したダイパッド非露出型の樹脂封止型半導体装
置がある。
【０００５】また、ＱＦＮ型の樹脂封止型半導体装置の
製造方法には、従来の各半導体装置が個別に樹脂封止さ
れる個別封止法、または複数の半導体素子を大型キャビ
ティー内に搭載して樹脂で一括封止する一括封止法の２
通りの方法がある。
【０００６】図１１は、個別封止法に用いられるリード
フレームの概略構成を示す平面図である。図１２は、一
括封止法に用いられるリードフレームの概略構成を示す
平面図である。
【０００７】図１１および図１２に示すように、一括封
止用のリードフレームは個別封止用のリードフレームと
比較して、フレーム枠１内にダイパッド部（図示せず）
を備えたユニット２０を多数有し、同一リードフレーム
寸法でより多くの半導体素子の配列が可能となる。この
ため、近年、樹脂封止型半導体装置の製造方法には、生
産性を考慮し、一括封止法を用いる事が多い。そこで、
以下に、樹脂封止型半導体装置の一括封止法による製造
方法について概略説明する。
【０００８】特開２００１−２４４３９９号公報には、
樹脂封止型半導体装置の一括封止法による製造方法とし
て、以下に示す製造方法が記載されている。
【０００９】まず、図１３（ａ）に示すように、フレー
ム枠１内に図示しないダイパッド部と、該ダイパッド部
に先端が対向して配置され、末端がフレーム枠１および
連結部１ａと連結した複数のリード部（図示せず）を１
つのユニット２０として、そのユニット２０を複数有
し、上記連結部１ａが隣合うユニット２０・２０の複数
のリード部間を接続し、少なくとも上記フレーム枠１、
連結部１ａおよびリード部の底面に樹脂フィルム５を接
着したリードフレームを用意する。次いで上記リードフ
レームの各ユニット２０のダイパッド部に半導体素子
（図示せず）を搭載し、各リード部と各半導体素子とを
電気的にワイヤ接続する。続いて、このリードフレーム
の外囲を、金型に設けた大型キャビティーで一括して樹
脂封止する。その後、リードフレーム底面に貼り付けた
樹脂フィルム５を剥がす。最後に、このリードフレーム
の各ユニット２０の境界部分における、リード部の切断
箇所に対して回転ブレードによりカットを行う。以上の
工程により、樹脂封止型半導体装置が製造される。
【００１０】上記特開２００１−２４４３９９号公報に
おいては、ダイパッド露出型、非露出型に拘らず、上記
した方法により、樹脂封止型半導体装置の製造がなされ
ている。
【００１１】
【発明が解決しようとする課題】しかしながら、図１４
に示すように、ダイパッド非露出型の樹脂封止型半導体
装置の製造に使用するリードフレームのダイパッド部２
は、該ダイパッド部２と、得られた樹脂封止型半導体装
置が搭載される図示しない実装基板との絶縁性を確保す
るため、例えばダイパッド部２の下部がハーフエッチン
グにより除去されている。もしくは図１５に示すように
ダイパッド部２がアップセット加工されることにより、
ダイパッド部２がリード部３上面に対して上方に位置す
るように配置されている。
【００１２】これにより、非露出型の樹脂封止型半導体
装置においては、樹脂封止時に、樹脂がダイパッド部２
の底面２ａにまわり込み、ダイパッド部２の底面２ａを
覆うようになっている。このような樹脂封止型半導体装
置においては、外部端子として用いられるリード部３の
底面に樹脂がまわり込んで付着することを防ぐために、
前記したように、リードフレームの底面に樹脂フィルム
５が貼り付けられている。しかしながら、図１３（b）
に示すように、ダイパッド部２がアップセットされてい
るリードフレームに樹脂フィルム５を貼り付けた場合、
ダイパッド部２が中空に浮いていることから、ダイパッ
ド部２の底面２ａと樹脂フィルム５との間には空間が存
在する。このため、図１６に示すように、ダイパッド部
２へ半導体素子６を搭載する際に、コレット治具１１に
より、半導体素子６に安定した搭載を行うための荷重を
加えた場合、ダイパッド部２の沈み込みが発生し、予め
設定された位置に半導体素子６を搭載することができな
いという問題が発生する。
【００１３】そして、このようにダイパッド部２の沈み
込みが発生した状態では、図１７に示すように、キャピ
ラリ治具１２を用いてリード部３と半導体素子６とをワ
イヤ７により接続するとき、半導体素子６の接合位置が
一定でないため、接合位置の検出ができなくなるという
問題が発生する。
【００１４】また、上記の問題に加え、半導体素子６と
リード部３とをワイヤ接続する為の超音波、熱、荷重が
半導体素子６に均一に加わらず、安定したワイヤ接続強
度を得ることができないという問題も発生する。
【００１５】なお、このような問題は、ダイパッド部２
がハーフエッチングされたリードフレームについても同
様に生じる。
【００１６】本発明は、上記従来の問題点を鑑みて成さ
れたものであり、その目的は、ダイパッド非露出型の樹
脂封止型半導体装置において、半導体素子とリード部と
の接続を安定して実施することができるリードフレーム
および該リードフレームを用いた樹脂封止型半導体装置
並びにその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】本発明に係るリードフレ
ームは、上記の課題を解決するために、半導体素子が搭
載されるダイパッド部と、上記半導体素子と電気的に接
続されるリード部とを備え、上記ダイパッド部が、該ダ
イパッド部の底面がリード部の底面よりも上方に位置す
るように設けられたリードフレームにおいて、上記ダイ
パッド部の底面に、絶縁物層を備え、上記絶縁物層は、
該絶縁物層の底面と上記リード部の底面とが、略同一平
面上に位置するように設けられていることを特徴として
いる。
【００１８】上記の構成によれば、上記ダイパッド部の
底面に、上記絶縁物層の底面と上記リード部の底面とが
略同一平面上に位置するように上記絶縁物層が設けられ
ていることで、上記ダイパッド部の底面とリード部の底
面との段差がほぼ解消される。
【００１９】この結果、リードフレームの底面に樹脂フ
ィルムを貼り付けたときに、ダイパッド部底面と樹脂フ
ィルムとの間に空間部がほとんど存在しなくなる。従っ
て、樹脂封止型半導体装置を製造する過程において、ダ
イパッド部に半導体素子を安定に搭載することができ
る。このため、上記半導体素子を予め設定された位置に
搭載することができ、上記半導体素子とリード部との安
定したワイヤ接続を可能とすることができる。
【００２０】上記絶縁物層は、上記ダイパッド部の底面
と上記リード部の底面との段差が解消されるように設定
されることがより好ましく、上記絶縁物層の底面とリー
ド部の底面とが同一平面上に位置している構成を有して
いることが好ましい。
【００２１】なお、本発明において、上記絶縁物層の底
面とリード部の底面とが同一平面上に位置するとは、上
記絶縁物層の底面が、上記リード部の底面と同一平面上
若しくは、５０μｍ以下の範囲内において上方に位置し
ていることを示す。
【００２２】本発明に係るリードフレームは、上記の課
題を解決するために、上記ダイパッド部は、該ダイパッ
ド部の底面が上記リード部の底面よりも上方に位置する
ように薄膜化されており、上記絶縁物層は、上記ダイパ
ッド部の底面とリード部の底面との段差と同じ厚さとな
るように形成されていることを特徴としている。
【００２３】つまり、本発明においては、上記ダイパッ
ド部底面を、例えば、ハーフエッチングにより除かれた
ダイパッド部の厚みと略同じ（好ましくは同じ）厚みの
絶縁物層を上記ダイパッド部の底面に形成する。
【００２４】上記の構成によれば、ハーフエッチングに
より生じた上記ダイパッド部の底面とリード部底面との
段差がほぼ解消され、半導体装置とリード部との接続を
安定して実施することができる。
【００２５】本発明に係るリードフレームは、上記の課
題を解決するために、上記ダイパッド部は、該ダイパッ
ド部の底面が上記リード部の底面よりも上方に位置する
ようにアップセットされており、上記絶縁物層は、上記
ダイパッド部の底面とリード部の底面との段差と同じ厚
さとなるように形成されていることを特徴としている。
【００２６】つまり、本発明においては、上記ダイパッ
ド部底面を、ダイパッド部がアップセットされることに
より生じた、ダイパッド部底面とリード部底面との間の
段差の厚みと略同じ（好ましくは同じ）厚みの絶縁物層
を上記ダイパッド部の底面に形成する。
【００２７】上記の構成によれば、アップセットにより
生じた上記ダイパッド部の底面とリード部底面との段差
がほぼ解消され、半導体装置とリード部との接続を安定
して実施することができる。
【００２８】本発明に係る樹脂封止型半導体装置は、上
記の課題を解決するために、リードフレームのダイパッ
ド上に搭載された半導体素子と、上記半導体素子とリー
ドフレームのリード部とを電気的に接続する接続配線
と、上記接続配線ごと上記半導体素子を封止する封止樹
脂とを備え、上記ダイパッド部が該ダイパッド部の底面
が上記リード部の底面より上方に位置するように設けら
れた樹脂封止型半導体装置において、本発明に係る上記
リードフレームを備えていることを特徴としている。
【００２９】上記の構成によれば、上記リードフレーム
のダイパッド部の底面とリード部の底面との段差がほぼ
解消されるため、上記ダイパッド部に半導体素子を安定
に搭載することができる。このため、上記半導体素子を
予め設定された位置に確実に保持することができ、上記
半導体素子とリード部との安定したワイヤ接続を可能と
することができる。この結果、上記半導体装置の生産性
および性能を向上させることができる。
【００３０】本発明に係る樹脂封止型半導体装置は、上
記の課題を解決するために、上記絶縁物層は、上記封止
樹脂とは異なる材料からなり、上記絶縁物層の底面の面
積は、上記ダイパッド部の底面の面積と同じか若しくは
それより小さいことを特徴としている。
【００３１】上記絶縁物層と封止樹脂とに異なる絶縁物
を用いた場合、上記絶縁物層の底面の面積が大きくなり
すぎると、上記封止樹脂と絶縁物層との密着性が悪くな
る。このため、上記絶縁物層に用いられる材料が、上記
封止樹脂と異なる材料（絶縁物）である場合、上記絶縁
物層の底面の大きさは、ダイパッド部の底面の大きさと
が同じか、もしくはそれより小さくなるように設計する
ことが好ましい。
【００３２】本発明に係る樹脂封止型半導体装置の製造
方法は、半導体素子が搭載されるダイパッド部と、上記
半導体素子と電気的に接続されるリード部とを備え、上
記ダイパッド部が、該ダイパッド部の底面がリード部の
底面より上方に位置するように設けられたリードフレー
ムを準備し、該リードフレームの底面に樹脂フィルムを
貼り付ける工程と、上記リードフレームのダイパッド部
に半導体素子を搭載し、上記半導体素子とリードフレー
ムのリード部とを電気的に接続する接続工程と、上記接
続工程後に、上記半導体素子を封止する工程とを備えた
樹脂封止型半導体装置の製造方法において、上記リード
フレームとして、本発明に係る上記リードフレームを準
備することを特徴としている。
【００３３】上記の方法によれば、上記リードフレーム
のダイパッド部の底面とリード部の底面との段差がほぼ
解消されるため、上記ダイパッド部に半導体素子を安定
に搭載することができる。このため、上記半導体素子を
予め設定された位置に確実に搭載することができ、上記
半導体素子とリード部との安定したワイヤ接続を可能と
することができる。この結果、性能が向上した樹脂封止
型半導体装置を生産性良く製造することができる。
【００３４】
【発明の実施の形態】〔実施形態１〕本発明の実施の一
形態について図１〜図５に基づいて説明すれば以下の通
りである。
【００３５】本実施の形態に係るリードフレームは、ダ
イパッド非露出型のリードフレームである。上記リード
フレームは例えば、図１に示すようにフレーム枠１内
に、図２（ａ）・（ｂ）に示すユニット１０が複数設け
られた構成を有している。
【００３６】各ユニット１０は、図２（ａ）・（ｂ）に
示すように、フレーム枠１内にダイパッド部２と、リー
ド部３と、吊りリード４と、絶縁物層８とが設けられた
構成を有している。
【００３７】上記ダイパッド部２は、半導体素子搭載時
に、半導体素子載置部として用いられ、上記吊りリード
部４によってフレーム枠１に固定されている。
【００３８】リード部３は、封止樹脂で封止されたとき
に、封止部に埋設されるインナーリード部と、封止部か
ら露出するアウターリード部とにより構成されており、
インナーリード部とアウターリード部とは一体で連続し
て設けられている。上記リード部３は、櫛型に形成さ
れ、その末端がフレーム枠１およびユニット１０同士の
連結部１ａ（図１参照）と接続され、その先端が、平面
視で上記ダイパッド部２に対向するように配置されてい
る。上記リード部３は、上記ダイパッド部２上に半導体
素子が載置された後、この半導体素子と金属細線等のワ
イヤにより各々、電気的に接続されるようになってい
る。
【００３９】また、吊りリード部４は、その一端がフレ
ーム枠１で支持され、その他端が、上記ダイパッド部２
の角部に接続された構成を有している。本実施の形態で
は、４つの吊りリード部で、矩形状に形成されたダイパ
ッド部２をその角部で支持している。
【００４０】図２（b）に示すように、本実施の形態で
は、上記ダイパッド部２は、上記吊りリード部４に設け
られた図示しないディプレス部によってアップセットさ
れている。そこで、本実施の形態では、ダイパッド部２
がアップセットされることにより存在する、リード部３
の底面３ｂとダイパッド部２の底面２ａとの段差（ギャ
ップ）と略同厚の絶縁物を、ダイパッド部２の底面２ａ
に貼り付けることにより、リード部３の底面３ｂと上記
絶縁物からなる絶縁物層８の底面８ａとが同一面上に位
置するように上記ダイパッド部２の底面２ａ上に絶縁物
層８を設けている。
【００４１】本実施の形態において、上記絶縁物層８に
用いられる絶縁物としては、２６０℃以上の高温耐熱性
を有する材料であることが必要である。これは、基板へ
の実装の際のリフロー温度に対する耐熱性が必要である
ためである。例えば、このような耐熱性を有する絶縁物
の構成材料としては、エポキシ樹脂などの熱硬化性樹
脂、ポリイミドなどの熱可塑性樹脂、熱可塑性テープ、
セラミックス等が挙げられる。上記絶縁物のなかでも、
熱硬化性樹脂、熱可塑性樹脂、熱可塑性テープから選ば
れるいずれか１種の材料を使用することが好ましい。
【００４２】熱硬化性樹脂、その中でも特にエポキシ樹
脂は、樹脂封止型半導体装置における封止樹脂９として
一般に用いられている。このため、熱硬化性樹脂の中で
特にエポキシ樹脂等の、封止樹脂９と同系の樹脂、より
好ましくは、同一の樹脂を使用することで封止樹脂９と
の密着性を向上させることができる。一方、ポリイミド
などの熱可塑性樹脂や熱可塑性テープは、高温耐熱性に
優れているという利点がある。
【００４３】上記絶縁物として熱硬化性樹脂または熱可
塑性樹脂を、ダイパッド部２へ貼り付ける方法として
は、例えば、液状のものをダイパッド部２へコーティン
グする方法、固形ペレット状のものを加熱によりダイパ
ッド部２へ固着させる方法、接着剤を用いて固形ペレッ
ト状のものをダイパッド部２へ貼り付ける方法等が挙げ
られる。また熱可塑性テープを、ダイパッド部２へ貼り
付ける方法としては、例えば、熱圧着によりダイパッド
部２へ貼り付ける方法、接着剤を用いてダイパッド部２
へ貼り付ける方法等が挙げられる。
【００４４】また、絶縁物層８の厚み（Ｙ）の適用可能
範囲は、リード部３の底面３ｂとダイパッド部２の底面
２ａとの段差（ギャップ）厚みをＸとすると、Ｘ−５０
μｍ≦Ｙ≦Ｘの範囲内において設定される。例えば、前
記リード部３の底面３ｂとアップセットされたダイパッ
ド部２の底面２ａとの段差（ギャップ）が１５０μｍで
ある場合、絶縁物層８の厚みの上限は上記ギャップを超
えない１５０μｍであり、それから５０μｍ薄くした１
００μｍまでが適用可能範囲となる。その理由は、絶縁
物層８が適用可能範囲を超えて厚くなると、ダイパッド
部２に貼り付けられた絶縁物層８の底面８ａが、リード
部３の底面３ｂより下方に位置するため、基板への実装
時に樹脂封止型半導体装置裏面から突出した絶縁物層８
が基板に当接することにより、リード部３が基板のラン
ド部より浮き上がり、安定した実装を行うことができな
いことにある。また、絶縁物層８が適用可能範囲より薄
くなると、リード部３の底面３ｂと絶縁物層８の底面８
ａとの段差（ギャップ）を十分に解消することができ
ず、絶縁物層８を設けることによる効果が十分に得られ
ない。
【００４５】本実施の形態において、上記絶縁物層８に
用いられる材料（絶縁物）が、上記樹脂封止型半導体装
置に用いられる封止樹脂９と異なる材料（絶縁物）であ
る場合、上記絶縁物層８の底面８ａの大きさは、図３
（ａ）・（ｂ）に示すように、ダイパッド部２の底面２
ａの大きさとが同じか、もしくは図５（ａ）・（ｂ）に
示すように上記絶縁物層８の底面８ａの大きさよりも小
さくなるように設計することが好ましい。これは、ダイ
パッド部２の底面２ａより大きい絶縁物層８を設けるこ
とは可能であるが、上記絶縁物層８と封止樹脂９とに異
なる絶縁物を用いた場合、絶縁物層８の底面８ａが大き
くなりすぎると、樹脂封止に用いる封止樹脂９と絶縁物
層８との密着性が悪くなるためである。
【００４６】本実施の形態にかかる一括樹脂封止型のリ
ードフレームは、図１に示すように、上記した構成を有
するユニット１０が複数個、上下、左右に連続して設け
られている。これにより、隣合うユニット１０・１０に
おける複数のリード部３・３間は、ユニット１０・１０
の連結部１ａによって接続されている。そして、上記リ
ードフレームの底面には、上記フレーム枠１、連結部１
ａ、リード部３、および絶縁物層８の底面８ａを覆うよ
うに、樹脂フィルム５（図４（ａ）参照）が接着されて
用いられる。これにより、樹脂封止時に、リードフレー
ムのリード部３の底面３ｂに樹脂がまわり込むのを防ぐ
ことができる。
【００４７】次に、上記リードフレームを用いた本実施
の形態に係る樹脂封止型半導体装置並びにその製造方法
について、以下に説明する。
【００４８】本実施の形態に係る樹脂封止型半導体装置
は、図３（ａ）・（ｂ）に示すように、上記リードフレ
ームと、半導体素子６と、ワイヤ７と、封止樹脂９とを
備えた構成を有している。
【００４９】上記半導体素子６は、上記リードフレーム
のダイパッド部２上に載置され、この半導体素子６の上
面の電極と、インナーリードとして用いられる上記リー
ドフレームのリード部３上面とがワイヤ７で接続されて
いる。上記樹脂封止型半導体装置は、上記リード部３の
底面３ｂおよび側面３ｃ、並びに絶縁物層８の底面８ａ
を除いて封止樹脂９により全て封止されている。すなわ
ち、上記樹脂封止型半導体装置は、その側面３ｃからい
わゆるアウターリードが突出しておらず、インナーリー
ドとアウターリードが一体的に形成されているＱＦＮ型
の樹脂封止型半導体装置である。また、本実施の形態に
係る樹脂封止型半導体装置においては、絶縁物からなる
絶縁物層８がダイパッド部２の底面２ａに設けられてお
り、この絶縁物層８の底面８ａが、パッケージ裏面であ
る上記樹脂封止型半導体装置の裏面に露出した構成を有
している。上記絶縁物層８は、本実施の形態に係る樹脂
封止型半導体装置の裏面のリード部３の底面３ｂよりも
突出することなく、略同一面上に配置されている。ただ
し、絶縁物層８の層厚によっては、絶縁物層８の底面８
ａが、５０μｍ以下の膜厚を有する封止樹脂９で覆われ
ている場合もある。なお、前記したように、絶縁物層８
の底面８ａの大きさは、ダイパッド部２の底面２ａの大
きさと同じであってもよく、図５（ａ）・（ｂ）に示す
ようにダイパッド部２の底面２ａより小さく設計された
ものであってもよい。封止樹脂９と上記絶縁物層８と
が、互いに異なる絶縁物から形成されている場合、上記
したように絶縁物層８の底面８ａがダイパッド部２の底
面２ａより小さく設計されていることで、封止樹脂９と
絶縁物層８との密着性を高めて、安定した樹脂封止型半
導体装置を得ることができる。なお、上記封止樹脂９と
絶縁物層８とが同系の材料、好ましくは同じ材料から形
成されている場合は特に限定されない。上記封止樹脂９
と絶縁物層８とが同系の材料、好ましくは同じ材料から
形成されている場合、上記封止樹脂９と絶縁物層８との
密着性の高い樹脂封止型半導体装置を得ることができ
る。
【００５０】本実施の形態によれば、このように上記封
止樹脂９と絶縁物層８とを同系、好ましくは、同じ材料
から形成するか、もしくは異なる材料で形成する場合、
上記絶縁物層８の底面８ａがダイパッド部２の底面２ａ
と同じか、もしくはそれより小さくなるように形成する
ことで、十分なワイヤ接続強度と密着性との両方を満足
する樹脂封止型半導体装置を提供することができる。
【００５１】なお、上記封止樹脂９と絶縁物層８とが、
異なる材料からなる場合、例えば、その使用用途に応じ
て使用する絶縁物を選択することができる。
【００５２】上記樹脂封止型半導体装置は、例えば以下
のように、製造することができる。
【００５３】まず、図２（ａ）・（ｂ）に示すように、
アップセットされたダイパッド部２の底面２ａに、例え
ば、熱硬化性樹脂、熱可塑性樹脂、もしくは熱可塑性テ
ープのいずれかを用いて、前記した方法により絶縁物層
８を形成する。これにより、図２（ａ）・（ｂ）に示す
リードフレームを準備する。
【００５４】次に、図４（ａ）に示すように、上記リー
ドフレームの底面に樹脂フィルム５を貼り付ける。
【００５５】次に図４（ｂ）に示すように、半導体素子
６を上記リードフレームのダイパッド部２に搭載する。
このとき、本実施の形態に係る上記リードフレームのダ
イパッド部２の底面２ａには、絶縁物層８が設けられて
いる。このため、上記半導体素子６の搭載をダイパッド
部２に搭載するときに、上記半導体素子６に、安定した
搭載を行うことができる荷重を加えても、従来のように
ダイパッド部２の沈み込みが発生せず、ダイパッド部２
への半導体素子６の搭載を安定して行うことができる。
【００５６】次に、図４（ｃ）に示すように、上記リー
ドフレームのリード部３と半導体素子６とを、金属細線
等からなるワイヤ７で電気的に接続する。このとき、本
実施の形態に係るアップセットされたダイパッド部２の
底面２ａには、前記絶縁物層８が設けられているため、
前記従来の問題が発生せず、リード部３と半導体素子６
とのワイヤ接続を安定して行うことができる。本実施の
形態においては、接合位置の安定化を図ることができる
と共に、ダイパッド部２と樹脂フィルム５との間に殆ん
どギャップが形成されないため、ワイヤ接続するための
超音波や熱、荷重を半導体素子６に均一に加えることが
できる。この結果、安定したワイヤ強度を得ることがで
きる。
【００５７】続いて、上記のリードフレームを、隣合う
半導体装置間（隣合うユニット１０・１０間）の連結し
ているリード部３を含めて、一括封止法により、図４
（ｄ）に示すように金型に設けた大型キャビティーで一
括で樹脂封止する。
【００５８】その後、図４（ｅ）に示すように、上記リ
ードフレームの底面に貼り付けられていた樹脂フィルム
５を剥がす。
【００５９】最後に図４（ｆ）に示すように、隣合う半
導体装置間（隣合うユニット１０・１０間）の連結して
いるリード部３を回転ブレード１３にて、個別の半導体
装置へとダイシング分割する。
【００６０】以上のように、本実施の形態によれば、リ
ードフレームを用いて樹脂封止型半導体装置を製造する
過程において、本実施の形態に係るリードフレームを用
いることにより、ダイパッド部２に半導体素子６を安定
に搭載することができると共に、半導体素子６とリード
部３との安定したワイヤ接続を可能とすることができ
た。
【００６１】〔実施形態２〕本発明の実施の他の形態に
ついて、図６（ａ）・（ｂ）に基づいて説明すれば以下
の通りである。
【００６２】なお、本実施の形態において、実施形態１
における構成要素と同一の機能を有する構成要素につい
ては、同一の符号を付し、その説明を省略する。本実施
の形態では、前記実施の形態１との相違点について説明
するものとする。
【００６３】本実施の形態に係るリードフレームは、図
６（ａ）に示すように、前記実施の形態１同様、ダイパ
ッド部２が吊りリード部４によって支持された構成を有
している。しかしながら、本実施の形態においては、上
記ダイパッド部２は、例えば、該ダイパッド部２の底面
２ａをハーフエッチングすることにより薄膜化された構
成を有し、図６（ｂ）に示すように、上記ダイパッド部
２の底面が、リード部３の底面３ｂよりも上方に位置す
るように配置される一方、上記ダイパッド部２の上面と
リード部３の上面とが同一面上に位置している構成を有
している。上記ダイパッド部２の底面２ａには、ハーフ
エッチングにより除かれたダイパッド部２の厚みと同厚
の絶縁物層８が貼り付けられており、これにより、リー
ド部３の底面３ｂと上記絶縁物からなる絶縁物層８の底
面８ａとが略同一面上に配置されている。
【００６４】このため、本実施の形態においても、前記
実施の形態１同様、リードフレームを用いて樹脂封止型
半導体装置を製造する過程において、本実施の形態に係
るリードフレームを用いることにより、ダイパッド部２
に半導体素子６を安定に搭載することができると共に、
半導体素子６とリード部３との安定したワイヤ接続を実
施することができる。
【００６５】なお、上記絶縁物層８においても、その材
質、貼り付け方法、厚みの適用可能範囲、底面の大きさ
等は前記実施の形態１に示すリードフレームの場合と同
様とする。
【００６６】以上のように、本発明に係るリードフレー
ムは、上記ダイパッド部の底面に、上記ダイパッド部の
底面とリード部の底面との段差が解消されるように絶縁
物層が設けられている構成を有している。例えば、上記
実施の形態１および実施の形態２に示すように、本発明
に係るリードフレームは、リード部底面の位置とダイパ
ッド部底面の位置が違うリードフレームにおいて、ダイ
パッド部底面に絶縁物層が貼り付けられている構成を有
している。
【００６７】上記リードフレームは、例えばハーフエッ
チングされたダイパッド部底面に、そのハーフエッチン
グ厚と同厚の絶縁物層を貼り付け、その絶縁物層底面
と、リード部や他のリードフレームの底面とが略同一
面、好ましくは、同一面となる構成を有している。
【００６８】また、上記リードフレームは、例えば、ア
ップセットされたダイパッド部底面に、そのアップセッ
ト厚と同厚の絶縁物層を貼り付け、その絶縁物層の底面
と、リード部や他のリードフレームの底面とが略同一
面、好ましくは、同一面となる構成を有している。
【００６９】本発明に係る樹脂封止型半導体装置は、例
えば、Non-leaded packageであるダイパッド非露出型の
QFN(Quad Flat Non-leaded package)の樹脂封止型半導
体装置において、ダイパッド部の底面に樹脂封止に用い
た樹脂とは異なる絶縁物層がある樹脂封止型半導体装置
であってもよい。
【００７０】また、上記リードフレームの絶縁物は、熱
硬化性樹脂、熱可塑性樹脂、熱可塑性テープから選ばれ
るいずれか一種の材料であってもよい。
【００７１】上記リードフレームは、例えば、リードフ
レームを用意し、上記リードフレームの底面に樹脂フィ
ルムを貼り付ける工程と、上記リードフレームのダイパ
ッド部に半導体素子を搭載し、上記リードフレームのリ
ード部と前記半導体素子とを電気的に接続する接続工程
と、前記接続工程後に樹脂を充填する樹脂封止工程と、
前記樹脂封止工程後にリードフレーム底面に貼り付けた
樹脂フィルムを剥がす樹脂フィルム剥がし工程と、前記
樹脂フィルム剥がし工程後に、リードフレームの各ユニ
ットの境界部分のリード部と樹脂部を回転ブレードで切
断する切断工程とを含む樹脂封止型半導体装置の製造方
法に用いることができる。
【００７２】このようにして得られた本発明にかかる樹
脂封止型半導体装置は、従来のように半導体素子搭載時
に、ダイパッド部が中空に浮いていることにより生じる
半導体素子の沈み込みがなく、半導体素子を予め設定さ
れた位置に確実に保持することができる。
【００７３】また、これにより、半導体素子とリード部
との接合を確実に行うことができると共に、ワイヤ接合
するための超音波や熱、荷重を半導体素子に均一に加え
ることができるので、十分なワイヤ接続強度を得ること
ができる。
【００７４】このため、生産性が向上すると共に、半導
体素子の沈み込みがなく、十分なワイヤ強度を有する、
従来より性能の優れた樹脂封止型半導体装置を得ること
ができる。
【００７５】なお、上記実施の形態１，２においては、
一括封止法を用いた樹脂封止型半導体装置を例にあげて
説明したが、本発明は、これに限定されるものではな
く、個別封止法を用いた樹脂封止型半導体装置において
も、ダイパッド非露出型の樹脂封止型半導体装置であれ
ば、本発明を適用することで、上記した効果と同様の効
果を得ることができる。
【００７６】本発明は上述した各実施形態に限定される
のみではなく、請求項に示した範囲で種々の変更が可能
であり、異なる実施形態にそれぞれ開示された技術的手
段を通常組み合わせて得られる実施形態についても本発
明の技術的範囲に含まれる。
【００７７】
【発明の効果】本発明に係るリードフレームは、以上の
ように、半導体素子が搭載されるダイパッド部と、上記
半導体素子と電気的に接続されるリード部とを備え、上
記ダイパッド部が、該ダイパッド部の底面がリード部の
底面よりも上方に位置するように設けられたリードフレ
ームにおいて、上記ダイパッド部の底面に、絶縁物層を
備え、上記絶縁物層は、該絶縁物層の底面と上記リード
部の底面とが、略同一平面上に位置するように設けられ
ているという構成である。
【００７８】上記の構成によれば、半導体素子を予め設
定された位置に搭載することができ、上記半導体素子と
リード部との安定したワイヤ接続を可能とすることがで
きるという効果を奏する。
【００７９】本発明に係るリードフレームは、以上のよ
うに、上記ダイパッド部は、該ダイパッド部の底面が上
記リード部の底面よりも上方に位置するように薄膜化さ
れており、上記絶縁物層は、上記ダイパッド部の底面と
リード部の底面との段差と同じ厚さとなるように形成さ
れているという構成である。
【００８０】上記の構成によれば、ハーフエッチングに
より生じた上記ダイパッド部の底面とリード部底面との
段差がほぼ解消され、半導体装置とリード部との接続を
安定して実施することができるという効果を奏する。
【００８１】本発明に係るリードフレームは、以上のよ
うに、上記ダイパッド部は、該ダイパッド部の底面が上
記リード部の底面よりも上方に位置するようにアップセ
ットされており、上記絶縁物層は、上記ダイパッド部の
底面とリード部の底面との段差と同じ厚さとなるように
形成されている構成である。
【００８２】上記の構成によれば、アップセットにより
生じた上記ダイパッド部の底面とリード部底面との段差
がほぼ解消され、半導体装置とリード部との接続を安定
して実施することができるという効果を奏する。
【００８３】本発明に係る樹脂封止型半導体装置は、以
上のように、リードフレームのダイパッド上に搭載され
た半導体素子と、上記半導体素子とリードフレームのリ
ード部とを電気的に接続する接続配線と、上記接続配線
ごと上記半導体素子を封止する封止樹脂とを備え、上記
ダイパッド部が該ダイパッド部の底面が上記リード部の
底面より上方に位置するように設けられた樹脂封止型半
導体装置において、本発明に係る上記リードフレームを
備えている構成である。
【００８４】上記の構成によれば、上記リードフレーム
のダイパッド部の底面とリード部の底面との段差がほぼ
解消されるため、上記ダイパッド部に半導体素子を安定
に搭載することができる。このため、上記半導体素子を
予め設定された位置に確実に保持することができ、上記
半導体素子とリード部との安定したワイヤ接続を可能と
することができる。この結果、上記半導体装置の生産性
および性能を向上させることができるという効果を奏す
る。
【００８５】本発明に係る樹脂封止型半導体装置は、以
上のように、上記絶縁物層は、上記封止樹脂とは異なる
材料からなり、上記絶縁物層の底面の面積は、上記ダイ
パッド部の底面の面積と同じか若しくはそれより小さい
構成である。
【００８６】上記の構成によれば、上記絶縁物層と封止
樹脂とが、異なる材料からなる場合であっても、上記封
止樹脂と絶縁物層との密着性の低下を防止し、ワイヤ接
続強度と密着性とに共に優れた樹脂封止型半導体装置を
提供することができる。
【００８７】本発明に係る樹脂封止型半導体装置の製造
方法は、以上のように、半導体素子が搭載されるダイパ
ッド部と、上記半導体素子と電気的に接続されるリード
部とを備え、上記ダイパッド部が、該ダイパッド部の底
面がリード部の底面より上方に位置するように設けられ
たリードフレームを準備し、該リードフレームの底面に
樹脂フィルムを貼り付ける工程と、上記リードフレーム
のダイパッド部に半導体素子を搭載し、上記半導体素子
とリードフレームのリード部とを電気的に接続する接続
工程と、上記接続工程後に、上記半導体素子を封止する
工程とを備えた樹脂封止型半導体装置の製造方法におい
て、上記リードフレームとして、本発明に係る上記リー
ドフレームを準備する方法である。
【００８８】上記の方法によれば、上記リードフレーム
のダイパッド部の底面とリード部の底面との段差がほぼ
解消されるため、上記ダイパッド部に半導体素子を安定
に搭載することができる。このため、上記半導体素子を
予め設定された位置に確実に搭載することができ、上記
半導体素子とリード部との安定したワイヤ接続を可能と
することができる。この結果、性能が向上した樹脂封止
型半導体装置を生産性良く製造することができるという
効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る一括封止用のリー
ドフレームの概略構成を示す平面図である。
【図２】（ａ）は、本発明の実施の一形態に係るリード
フレームの要部の概略構成を示す平面図であり、（ｂ）
は（ａ）に示すリードフレームのＡ−Ａ’線矢視断面図
である。
【図３】（ａ）は、図２（ａ）・（ｂ）に示すリードフ
レームを用いた本発明の実施の一形態に係る樹脂封止型
半導体装置を底面側から見たときの概略構成を示す斜視
図であり、（ｂ）は、（ａ）に示す樹脂封止型半導体装
置のＢ−Ｂ’線矢視断面図を１８０°回転させて見た図
である。
【図４】（ａ）〜（ｆ）は、本発明の図３（ａ）・
（ｂ）に示す樹脂封止型半導体装置の製造方法を示す断
面図である。
【図５】（ａ）は、本発明の実施の一形態に係る他のリ
ードフレームを用いた樹脂封止型半導体装置を底面から
見たときの概略構成を示す斜視図であり、（ｂ）は
（ａ）に示す樹脂封止型半導体装置のＣ−Ｃ’線矢視断
面図を１８０°回転させて見た図である。
【図６】（ａ）は、本発明の実施の他の形態に係るリー
ドフレームの要部の概略構成を示す平面図であり、
（ｂ）は（ａ）に示すリードフレームのＤ−Ｄ’線矢視
断面図である。
【図７】従来のＱＦＮ型の樹脂封止型半導体装置の概略
構成を示す斜視図である。
【図８】従来のＱＦＰ型の樹脂封止型半導体装置の概略
構成を示す斜視図である。
【図９】従来のダイパッド露出型のＱＦＮ型の樹脂封止
型半導体装置を裏面側から見たときの概略構成を示す斜
視図である。
【図１０】従来のダイパッド非露出型のＱＦＮ型の樹脂
封止型半導体装置を裏面側から見たときの概略構成を示
す斜視図である。
【図１１】従来の個別封止用のリードフレームの構成を
模式的に示す平面図である。
【図１２】従来の一括封止用のリードフレームの構成を
模式的に示す平面図である。
【図１３】（ａ）は、底面に樹脂フィルムが設けられた
従来の一括封止用のリードフレームの構成を模式的に示
す平面図であり、（ｂ）は（ａ）に示すリードフレーム
のＥ−Ｅ’線矢視断面図である。
【図１４】ダイパッド部がハーフエッチングされた従来
のリードフレームの概略構成を示す断面図である。
【図１５】ダイパッド部がアップセットされた従来のリ
ードフレームの概略構成を示す断面図である。
【図１６】従来の樹脂封止型半導体装置の製造方法を示
す断面図である。
【図１７】従来の樹脂封止型半導体装置の製造方法を示
す他の断面図である。
【符号の説明】
１ フレーム枠 ２ ダイパッド部 ２ａ 底面 ３ リード部 ３ｂ 底面 ４ 吊りリード ５ 樹脂フィルム ６ 半導体素子 ７ ワイヤ ８ 絶縁物層 ８ａ 底面 ９ 封止樹脂 １０ ユニット

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体素子が搭載されるダイパッド部と、
    上記半導体素子と電気的に接続されるリード部とを備
    え、上記ダイパッド部が、該ダイパッド部の底面がリー
    ド部の底面よりも上方に位置するように設けられたリー
    ドフレームにおいて、 上記ダイパッド部の底面に、絶縁物層を備え、 上記絶縁物層は、該絶縁物層の底面と上記リード部の底
    面とが、略同一平面上に位置するように設けられている
    ことを特徴とするリードフレーム。
  2. 【請求項２】上記ダイパッド部は、該ダイパッド部の底
    面が上記リード部の底面よりも上方に位置するように薄
    膜化されており、上記絶縁物層は、上記ダイパッド部の
    底面とリード部の底面との段差と同じ厚さとなるように
    形成されていることを特徴とする請求項１に記載のリー
    ドフレーム。
  3. 【請求項３】上記ダイパッド部は、該ダイパッド部の底
    面が上記リード部の底面よりも上方に位置するようにア
    ップセットされており、上記絶縁物層は、上記ダイパッ
    ド部の底面とリード部の底面との段差と同じ厚さとなる
    ように形成されていることを特徴とする請求項１に記載
    のリードフレーム。
  4. 【請求項４】リードフレームのダイパッド上に搭載され
    た半導体素子と、上記半導体素子とリードフレームのリ
    ード部とを電気的に接続する接続配線と、上記接続配線
    ごと上記半導体素子を封止する封止樹脂とを備え、上記
    ダイパッド部が、該ダイパッド部の底面が上記リード部
    の底面より上方に位置するように設けられた樹脂封止型
    半導体装置において、 請求項１〜３のいずれか１項に記載のリードフレームを
    備えていることを特徴とする樹脂封止型半導体装置。
  5. 【請求項５】上記絶縁物層は、上記封止樹脂とは異なる
    材料からなり、上記絶縁物層の底面の面積は、上記ダイ
    パッド部の底面の面積と同じか若しくはそれより小さい
    ことを特徴とする請求項４記載の樹脂封止型半導体装
    置。
  6. 【請求項６】半導体素子が搭載されるダイパッド部と、
    上記半導体素子と電気的に接続されるリード部とを備
    え、上記ダイパッド部が、該ダイパッド部の底面がリー
    ド部の底面より上方に位置するように設けられたリード
    フレームを準備し、該リードフレームの底面に樹脂フィ
    ルムを貼り付ける工程と、上記リードフレームのダイパ
    ッド部に半導体素子を搭載し、上記半導体素子とリード
    フレームのリード部とを電気的に接続する接続工程と、
    上記接続工程後に、上記半導体素子を封止する工程とを
    備えた樹脂封止型半導体装置の製造方法において、 上記リードフレームとして、請求項１〜３のいずれか１
    項に記載のリードフレームを準備することを特徴とする
    樹脂封止型半導体装置の製造方法。
JP2002140666A 2002-05-15 2002-05-15 リードフレームおよび樹脂封止型半導体装置並びにその製造方法 Pending JP2003332514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002140666A JP2003332514A (ja) 2002-05-15 2002-05-15 リードフレームおよび樹脂封止型半導体装置並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002140666A JP2003332514A (ja) 2002-05-15 2002-05-15 リードフレームおよび樹脂封止型半導体装置並びにその製造方法

Publications (1)

Publication Number Publication Date
JP2003332514A true JP2003332514A (ja) 2003-11-21

Family

ID=29701491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002140666A Pending JP2003332514A (ja) 2002-05-15 2002-05-15 リードフレームおよび樹脂封止型半導体装置並びにその製造方法

Country Status (1)

Country Link
JP (1) JP2003332514A (ja)

Similar Documents

Publication Publication Date Title
JP3461720B2 (ja) 樹脂封止型半導体装置
JP2972096B2 (ja) 樹脂封止型半導体装置
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH11135663A (ja) モールドｂｇａ型半導体装置及びその製造方法
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
US7642638B2 (en) Inverted lead frame in substrate
JPH05326735A (ja) 半導体装置及びその製造方法
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JPS6151933A (ja) 半導体装置の製法
US11171077B2 (en) Semiconductor device with lead frame that accommodates various die sizes
JP2000243880A (ja) 半導体装置とその製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
JP2003332514A (ja) リードフレームおよび樹脂封止型半導体装置並びにその製造方法
JP3543681B2 (ja) リードフレーム
JP3013810B2 (ja) 半導体装置の製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0936300A (ja) 半導体装置およびその製造方法
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPS61241954A (ja) 半導体装置
JP4162303B2 (ja) 半導体装置の製造方法
JP2003318208A (ja) 樹脂封止型半導体装置の製造方法