JP2003318883A - 鍵生成装置、暗号化復号化装置およびデータ受信装置 - Google Patents

鍵生成装置、暗号化復号化装置およびデータ受信装置

Info

Publication number
JP2003318883A
JP2003318883A JP2002118509A JP2002118509A JP2003318883A JP 2003318883 A JP2003318883 A JP 2003318883A JP 2002118509 A JP2002118509 A JP 2002118509A JP 2002118509 A JP2002118509 A JP 2002118509A JP 2003318883 A JP2003318883 A JP 2003318883A
Authority
JP
Japan
Prior art keywords
random number
key
data
encryption
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002118509A
Other languages
English (en)
Other versions
JP4491706B2 (ja
Inventor
Hiromi Matsuda
寛美 松田
Eiichiro Morinaga
英一郎 森永
Yoshio Tanaka
理生 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002118509A priority Critical patent/JP4491706B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to PCT/JP2003/004915 priority patent/WO2003090185A1/ja
Priority to US10/481,466 priority patent/US7406175B2/en
Priority to KR1020037016399A priority patent/KR100978324B1/ko
Priority to CNB038004801A priority patent/CN1269088C/zh
Priority to EP03720925A priority patent/EP1498865A4/en
Publication of JP2003318883A publication Critical patent/JP2003318883A/ja
Priority to HK05100479A priority patent/HK1068439A1/xx
Application granted granted Critical
Publication of JP4491706B2 publication Critical patent/JP4491706B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Abstract

(57)【要約】 【課題】 回路設計者などが鍵の値を容易に知ることが
できず、鍵のセキュリティが守られる鍵生成装置を実現
する。 【解決手段】 乱数発生回路５１，５２，５３‥‥で、
互いに別個のクロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３‥
‥によって乱数を発生させる。演算回路５９で、乱数発
生回路５１，５２，５３‥‥の出力の乱数を演算して、
乱数発生部５０の出力として、Ｎビットの乱数ＲＡを得
る。この乱数ＲＡを、鍵セレクタ４３を通じて取り出
し、クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３‥‥とは別
のクロックＣＬＫＡによって駆動されるタイミング監視
カウンタ４７からの取り込みイネーブル信号ＥＮによっ
て、鍵レジスタ４５にラッチして、固有の秘密鍵である
ハードウエア鍵を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、データの暗号化
または復号化のための秘密鍵となる鍵データを生成する
装置、この鍵生成装置を備える暗号化復号化装置、およ
び、この暗号化復号化装置を備えるデータ受信装置に関
する。
【０００２】
【従来の技術】記録媒体やインターネットなどの通信ネ
ットワークによる配信によって、ＰＣ（パーソナルコン
ピュータ）などの端末で、暗号化されたデータを受信
し、例えば、端末に接続された記録再生装置に取り込ん
で、記録再生装置内の暗号化復号化装置で復号化し、記
録媒体に記録するシステムが考えられている。
【０００３】この場合の暗号化復号化装置としては、図
４に示すような装置が考えられる。暗号化復号化処理部
６０は、ＩＣ（集積回路）化される暗号化復号化装置の
インタフェースやＣＰＵなどを除く部分を示し、暗号化
復号化演算部６１、鍵セレクタ６２、ハードウエア鍵生
成部６４、および鍵記憶部６９によって構成される。
【０００４】ハードウエア鍵生成部６４は、固定値のデ
ータが書き込まれたＲＯＭ６５、このＲＯＭ６５から読
み出されたデータの各ビットを反転させ、シフトさせ、
各ビットの排他的論理和（ＥＯＲ；ＸＯＲ）を算出する
など、ＲＯＭ６５から読み出されたデータを演算する演
算回路６６、および、外部からのコマンドによって指示
されたタイミングで、クロックＣＬＫによって演算回路
６６の出力データをラッチするラッチ回路６７によって
構成され、ラッチ回路６７の出力データが、ハードウエ
ア鍵として鍵セレクタ６２に入力される。
【０００５】そして、外部からのコマンドによって、最
初に、ハードウエア鍵生成部６４からのハードウエア鍵
が、鍵セレクタ６２で選択され、暗号化復号化演算部６
１で入力データと演算されて、第１段のプロセス鍵が算
出され、これが鍵記憶部６９に書き込まれる。
【０００６】次に、この鍵記憶部６９から読み出された
第１段のプロセス鍵が、鍵セレクタ６２で選択され、暗
号化復号化演算部６１で入力データと演算されて、第２
段のプロセス鍵が算出され、これが第１段のプロセス鍵
に代えて鍵記憶部６９に書き込まれる。
【０００７】暗号化復号化演算部６１では、以下、同様
に第３段以下のプロセス鍵が算出され、最終的にデータ
を復号化または暗号化するための秘密鍵であるコンテン
ツ鍵が算出されて、鍵記憶部６９に書き込まれる。
【０００８】この状態で、復号化モードを指示するコマ
ンドが入力され、入力データとして暗号文データが入力
されると、鍵記憶部６９から読み出されたコンテンツ鍵
が、鍵セレクタ６２で選択され、暗号化復号化演算部６
１で暗号文データと演算されて、暗号文データが復号化
され、暗号化復号化演算部６１から平文データが出力さ
れる。
【０００９】暗号化モードを指示するコマンドが入力さ
れ、入力データとして平文データが入力される場合に
は、同様に、平文データが暗号化され、暗号化復号化演
算部６１から暗号文データが出力される。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た暗号化復号化装置、すなわち暗号化復号化処理部６０
では、回路設計者などは、回路図上の、ハードウエア鍵
生成部６４のＲＴＬ（Ｒｅｇｉｓｔｅｒ Ｔｒａｎｓｆ
ｅｒ Ｌｅｖｅｌ）での記述を見ることによって、ハー
ドウエア鍵の値を容易に知ることができてしまう。
【００１１】そのため、固有の秘密鍵としてのハードウ
エア鍵の秘匿性を確保するために、ＲＴＬでの設計ファ
イルの管理に細心の注意を払うなどの必要があるが、実
際上、万全を期すことは困難であるため、ハードウエア
鍵の秘匿性を確保し、セキュリティを守ることが難し
い。
【００１２】そこで、この発明は、セキュリティが確実
に守られるように鍵データを生成することができるよう
にしたものである。
【００１３】
【課題を解決するための手段】この発明の鍵生成装置
は、乱数を発生する乱数発生手段と、この乱数発生手段
の出力の乱数のラッチタイミングを決定するタイミング
決定手段と、このタイミング決定手段によって決定され
たタイミングで、前記乱数発生手段の出力の乱数をラッ
チするラッチ手段と、を備えるものとする。
【００１４】上記の構成の鍵生成装置では、乱数発生手
段の出力データが時系列で変化するので、回路図上のＲ
ＴＬでの記述を見ただけでは、回路設計者なども、ラッ
チ手段にラッチされる実際の鍵データの値を知ることが
できず、鍵データのセキュリティが守られる。
【００１５】
【発明の実施の形態】〔鍵生成装置および暗号化復号化
装置の実施形態：図１および図２〕図１は、この発明の
鍵生成装置の一実施形態を備える、この発明の暗号化復
号化装置の一実施形態を示す。
【００１６】暗号化復号化処理部４０は、後述のように
ＩＣ化される暗号化復号化装置のインタフェースやＣＰ
Ｕなどを除く部分を示し、ハードウエア鍵生成部として
の乱数発生部５０、暗号化復号化演算部４１、鍵セレク
タ４３、鍵レジスタ４５、タイミング監視用カウンタ４
７、および鍵記憶部４９によって構成される。
【００１７】乱数発生部５０は、複数の乱数発生回路、
および演算回路５９によって構成される。図では３つの
乱数発生回路５１〜５３を示すが、実際上は、より多数
の乱数発生回路が設けられる。
【００１８】乱数発生回路５１は、レジスタ５１１およ
び演算回路５１２によって構成され、暗号化復号化処理
部４０の外部からレジスタ５１１に、コマンド、リセッ
ト信号およびクロックＣＬＫ１が入力され、演算回路５
１２において、レジスタ５１１の出力データの各ビット
が反転され、シフトされ、各ビットの排他的論理和が算
出されるなど、レジスタ５１１の出力データが演算さ
れ、その演算後のデータが、クロックＣＬＫ１によって
レジスタ５１１に書き込まれるという動作が、クロック
ＣＬＫ１のパルスごとに繰り返されて、レジスタ５１１
から、ｎビット長の、例えば８ビット長の、クロックＣ
ＬＫ１のパルスごとに変化する乱数が出力される。
【００１９】乱数発生回路５２は、レジスタ５２１およ
び演算回路５２２によって構成され、クロックＣＬＫ１
とは別個のクロックＣＬＫ２によって、乱数発生回路５
１と同様に、レジスタ５２１から、ｎビット長の、クロ
ックＣＬＫ２のパルスごとに変化する乱数が出力され、
乱数５３は、レジスタ５３１および演算回路５３２によ
って構成され、クロックＣＬＫ１，ＣＬＫ２とは別個の
クロックＣＬＫ３によって、乱数発生回路５１，５２と
同様に、レジスタ５３１から、ｎビット長の、クロック
ＣＬＫ３のパルスごとに変化する乱数が出力される。図
では省略した他の乱数発生回路についても、同様であ
る。
【００２０】さらに、乱数発生部５０では、演算回路５
９において、乱数発生回路５１，５２，５３‥‥の出力
の乱数が合成されて、合計Ｎビットの、例えば、ｎ＝８
で、かつ乱数発生回路の総数が８個である場合には６４
ビットの、乱数が生成されるとともに、その乱数の各ビ
ットが反転され、シフトされ、各ビットの排他的論理和
が算出されるなど、その乱数が演算されて、Ｎビットの
乱数ＲＡが得られる。
【００２１】乱数発生回路５１，５２，５３‥‥の出力
の乱数は、互いに別個のクロックＣＬＫ１，ＣＬＫ２，
ＣＬＫ３‥‥によって変化するので、この乱数発生部５
０の出力の乱数ＲＡは、図２にデータＲ１，Ｒ２，Ｒ
３，Ｒ４，Ｒ５‥‥として示すように、不規則なタイミ
ングで変化するものとなる。
【００２２】この乱数発生部５０の出力の乱数ＲＡは、
鍵セレクタ４３に入力され、入力コマンドにより鍵セレ
クタ４３が制御されることによって、鍵セレクタ４３
で、乱数ＲＡと、後述のように鍵記憶部４９から読み出
された鍵データのうちの、いずれかが選択され、その選
択されたデータが、鍵レジスタ４５に入力される。
【００２３】一方、タイミング監視用カウンタ４７は、
入力コマンドおよびリセット信号によってリセットされ
て、スタート時点から、上記の乱数発生用のクロックＣ
ＬＫ１，ＣＬＫ２，ＣＬＫ３‥‥とは別個のクロックＣ
ＬＫＡをカウントし、所定数をカウントした時点で、取
り込みイネーブル信号ＥＮを出力する。
【００２４】そして、鍵レジスタ４５では、この取り込
みイネーブル信号ＥＮが出力された時点におけるクロッ
クＣＬＫＡによって、その時の鍵セレクタ４３の出力デ
ータが取り込まれ、鍵データとして出力される。
【００２５】したがって、鍵セレクタ４３の出力データ
として、乱数発生部５０の出力の乱数ＲＡが選択される
場合には、図２にデータＲ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５
‥‥として示すように不規則なタイミングで変化する乱
数ＲＡ中の、取り込みイネーブル信号ＥＮが出力された
時点ｔａにおけるデータＲ３が、鍵レジスタ４５にラッ
チされ、ハードウエア鍵として出力される。
【００２６】暗号化復号化演算部４１では、このように
鍵セレクタ４３で選択され、鍵レジスタ４５にラッチさ
れたデータが、鍵データとして、入力データと演算され
て、プロセス鍵が算出され、最終的にコンテンツ鍵が算
出されるとともに、そのコンテンツ鍵によって、ＤＥＳ
（Ｄａｔａ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒ
ｄ）やＴｒｉｐｌｅＤＥＳなどの暗号アルゴリズムによ
り、データが復号化または暗号化される。
【００２７】具体的に、入力コマンドによって、最初
に、鍵セレクタ４３では乱数発生部の出力の乱数ＲＡが
選択され、これが上述したように鍵レジスタ４５にラッ
チされて、鍵レジスタ４５の出力の鍵データとしてハー
ドウエア鍵が得られ、これが暗号化復号化演算部４１で
入力データと演算されて、第１段のプロセス鍵が算出さ
れ、これが鍵記憶部４９に書き込まれる。
【００２８】次に、この鍵記憶部４９から読み出された
第１段のプロセス鍵が、鍵セレクタ４３で選択され、鍵
レジスタ４５にラッチされて、鍵レジスタ４５の出力の
鍵データとして第１段のプロセス鍵が得られ、これが暗
号化復号化演算部４１で入力データと演算されて、第２
段のプロセス鍵が算出され、これが第１段のプロセス鍵
に代えて鍵記憶部４９に書き込まれる。
【００２９】暗号化復号化演算部４１では、以下、同様
に第３段以下のプロセス鍵が算出され、最終的にコンテ
ンツ鍵が算出されて、鍵記憶部４９に書き込まれる。
【００３０】この状態で、復号化モードを指示するコマ
ンドが入力され、入力データとして暗号文データが入力
されると、鍵記憶部４９から読み出されたコンテンツ鍵
が、鍵セレクタ４３で選択され、鍵レジスタ４５にラッ
チされて、鍵レジスタ４５の出力の鍵データとしてコン
テンツ鍵が得られ、これが暗号化復号化演算部４１で暗
号文データと演算されて、暗号文データが復号化され、
暗号化復号化演算部４１から平文データが出力される。
【００３１】暗号化モードを指示するコマンドが入力さ
れ、入力データとして平文データが入力される場合に
は、同様に、平文データが暗号化され、暗号化復号化演
算部４１から暗号文データが出力される。
【００３２】上述した鍵生成装置では、乱数発生回路５
１，５２，５３‥‥の出力データが時系列で変化し、し
かも乱数発生部５０の出力の乱数ＲＡが不規則なタイミ
ングで変化するので、回路図上のＲＴＬでの記述を見た
だけでは、回路設計者なども、鍵レジスタ４５に取り込
まれる実際のハードウエア鍵の値を知ることができな
い。したがって、ハードウエア鍵のセキュリティが守ら
れる。
【００３３】さらに、装置内の各レジスタに、レジスタ
名として乱数名が付され、ハードウエア鍵に関する全て
のノードでは、ビットごとにスクランブルがかけられる
ことによって、回路設計者などは、装置内のレジスタの
値を読めたとしても、真のハードウエア鍵の値を読み取
ることはできず、セキュリティ強度がいっそう高くな
る。
【００３４】〔データ受信装置の実施形態：図３〕図３
は、この発明の暗号化復号化装置を備える、この発明の
データ受信装置の一実施形態としての記録再生装置を含
むデータ受信システムを示す。
【００３５】この例のデータ受信システムでは、記録媒
体１からのリッピングや、インターネットを利用した配
信システム２からのダウンロードなどによって、ＰＣな
どの端末１０で、符号化され、かつ秘密鍵によって暗号
化されたデータが受信される。
【００３６】その受信された暗号文データは、端末１０
から、端末１０のＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒ
ｉａｌ Ｂｕｓ）端子に接続された記録再生装置２０に
送信される。
【００３７】記録再生装置２０は、記録媒体５上にデー
タを記録し、記録媒体５上からデータを再生するもの
で、これに暗号化復号化装置３０が設けられる。
【００３８】暗号化復号化装置３０は、図１に示して上
述した暗号化復号化処理部４０を備えるほか、ＣＰＵ３
１を備え、そのバス３２に、ＣＰＵ３１が実行すべきコ
マンド送受や暗号化復号化処理などのプログラムや必要
な固定データなどが書き込まれたＲＯＭ３３、ＣＰＵ３
１のワークエリアなどとして機能するＲＡＭ３４、端末
１０との間でコマンドを送受し、端末１０からデータを
取り込むＵＳＢインタフェース３６、記録再生装置本体
部のＤＳＰ（Ｄｉｇｉｔａｌ ＳｉｇｎａｌＰｒｏｃｅ
ｓｓｏｒ）２６にデータを出力するためのインタフェー
ス３７、および記録再生装置本体部のＣＰＵ２１との間
でコマンドを送受するためのインタフェース３９が接続
される。
【００３９】この暗号化復号化装置３０は、ワンチップ
ＬＳＩ（大規模集積回路）として形成される。
【００４０】記録再生装置本体部は、ＣＰＵ２１のバス
２２に、ＣＰＵ２１が実行すべきプログラムや必要な固
定データなどが書き込まれたＲＯＭ２３、ＣＰＵ２１の
ワークエリアなどとして機能するＲＡＭ２４、および上
記のＤＳＰ２６が接続され、ＤＳＰ２６に、記録再生処
理部２７、および出力処理部２８が接続される。
【００４１】暗号化復号化装置３０では、ＵＳＢインタ
フェース３６を介して端末１０から取り込まれた、符号
化され、かつ秘密鍵によって暗号化されたデータが、暗
号化復号化処理部４０において、上述したようにコンテ
ンツ鍵によって復号化され、その復号化された平文デー
タとしての、符号化されたデータが、インタフェース３
７を介してＤＳＰ２６に送出され、ＤＳＰ２６で処理さ
れた後、記録再生処理部２７によって記録媒体５上に記
録され、または出力処理部２８によってアナログ信号に
変換されて出力端子２９に導出される。
【００４２】記録媒体５としては、光ディスク、ハード
ディスク、フレキシブルディスク、磁気テープ、メモリ
カード、半導体メモリなど、いずれでもよい。
【００４３】また、このような記録再生装置に限らず、
暗号化されたデータを受信し、復号化して、再生するだ
けで、記録機能を備えない装置にも、この発明を適用す
ることができる。
【００４４】
【発明の効果】上述したように、この発明によれば、鍵
データのセキュリティが確実に守られる。
【図面の簡単な説明】
【図１】この発明の鍵生成装置の一実施形態を備える、
この発明の暗号化復号化装置の一実施形態を示す図であ
る。
【図２】図１の鍵生成装置の動作の説明に供する図であ
る。
【図３】この発明のデータ受信装置の一実施形態として
の記録再生装置を示す図である。
【図４】考えられる鍵生成装置および暗号化復号化装置
の例を示す図である。
【符号の説明】
主要部については図中に全て記述したので、ここでは省
略する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 理生 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5J104 AA18 JA04 NA02

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】乱数を発生する乱数発生手段と、 この乱数発生手段の出力の乱数のラッチタイミングを決
    定するタイミング決定手段と、 このタイミング決定手段によって決定されたタイミング
    で、前記乱数発生手段の出力の乱数をラッチするラッチ
    手段と、 を備える鍵生成装置。
  2. 【請求項２】請求項１の鍵生成装置において、 前記乱数発生手段は、互いに別個のクロックによって乱
    数を発生する複数の乱数発生回路と、この複数の乱数発
    生回路の出力の乱数を演算して所定ビットの乱数を生成
    する演算回路とからなる鍵生成装置。
  3. 【請求項３】請求項１または２の鍵生成装置を備え、前
    記ラッチ手段の出力の鍵データに基づいてデータを復号
    化または暗号化する暗号化復号化装置。
  4. 【請求項４】請求項３の暗号化復号化装置を備え、受信
    された暗号化されたデータを当該暗号化復号化装置によ
    って復号化して出力するデータ受信装置。
JP2002118509A 2002-04-19 2002-04-19 暗号化復号化装置およびデータ受信装置 Expired - Fee Related JP4491706B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002118509A JP4491706B2 (ja) 2002-04-19 2002-04-19 暗号化復号化装置およびデータ受信装置
US10/481,466 US7406175B2 (en) 2002-04-19 2003-04-17 Key generator device, encoding/decoding device, and key generation method
KR1020037016399A KR100978324B1 (ko) 2002-04-19 2003-04-17 키 생성 장치, 부호화 복호화 장치 및 키 생성 방법
CNB038004801A CN1269088C (zh) 2002-04-19 2003-04-17 密钥生成器、加密/解密设备和密钥生成方法
PCT/JP2003/004915 WO2003090185A1 (en) 2002-04-19 2003-04-17 Key generation device, encoding/decoding device, and key generation method
EP03720925A EP1498865A4 (en) 2002-04-19 2003-04-17 KEY PRODUCING DEVICE, CODING / DECODING DEVICE AND KEY PRODUCING METHOD
HK05100479A HK1068439A1 (en) 2002-04-19 2005-01-18 Key generation device, encoding/decoding device, and key generation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002118509A JP4491706B2 (ja) 2002-04-19 2002-04-19 暗号化復号化装置およびデータ受信装置

Publications (2)

Publication Number Publication Date
JP2003318883A true JP2003318883A (ja) 2003-11-07
JP4491706B2 JP4491706B2 (ja) 2010-06-30

Family

ID=29243530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002118509A Expired - Fee Related JP4491706B2 (ja) 2002-04-19 2002-04-19 暗号化復号化装置およびデータ受信装置

Country Status (7)

Country Link
US (1) US7406175B2 (ja)
EP (1) EP1498865A4 (ja)
JP (1) JP4491706B2 (ja)
KR (1) KR100978324B1 (ja)
CN (1) CN1269088C (ja)
HK (1) HK1068439A1 (ja)
WO (1) WO2003090185A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8016410B2 (en) 2007-03-29 2011-09-13 Brother Kogyo Kabushiki Kaisha Image recording apparatus
CN105894620A (zh) * 2015-08-11 2016-08-24 乐视体育文化产业发展（北京）有限公司 一种自行车控制方法、装置及自行车
US11838402B2 (en) 2019-03-13 2023-12-05 The Research Foundation For The State University Of New York Ultra low power core for lightweight encryption

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7770027B2 (en) * 2004-11-15 2010-08-03 Nintendo Co., Ltd. Semiconductor memory device
US8155306B2 (en) * 2004-12-09 2012-04-10 Intel Corporation Method and apparatus for increasing the speed of cryptographic processing
US20060133607A1 (en) * 2004-12-22 2006-06-22 Seagate Technology Llc Apparatus and method for generating a secret key
JP4818651B2 (ja) * 2005-07-13 2011-11-16 ルネサスエレクトロニクス株式会社 暗号化・復号化回路
CN101448130B (zh) * 2008-12-19 2013-04-17 北京中星微电子有限公司 监控系统中数据加密保护的方法、系统和设备
US9251143B2 (en) 2012-01-13 2016-02-02 International Business Machines Corporation Converting data into natural language form
CN104158788B (zh) * 2013-05-13 2017-08-29 普天信息技术研究院有限公司 一种端到端传输数据的方法
US9660803B2 (en) * 2015-09-15 2017-05-23 Global Risk Advisors Device and method for resonant cryptography
CN107819577B (zh) * 2017-11-28 2021-04-09 中电科蓉威电子技术有限公司 一种用于总线数据传输的同步密钥生成方法及装置
CN109683851A (zh) * 2018-11-16 2019-04-26 深圳市先河系统技术有限公司 随机数的生成方法、随机数生成装置、计算机存储介质
TWI793429B (zh) * 2019-07-25 2023-02-21 熵碼科技股份有限公司 加密金鑰生成器及傳輸系統
CN112671532B (zh) * 2020-12-07 2023-03-28 华帝股份有限公司 一种通信密钥的生成方法及相关设备
CN113312648B (zh) * 2021-06-23 2023-10-31 国网黑龙江省电力有限公司绥化供电公司 一种基于数据加密的通讯模块及通讯方法
CN114996725B (zh) * 2022-05-06 2023-07-28 北京中科昊芯科技有限公司 一种保护开发程序的方法以及处理器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665502A (en) * 1984-06-01 1987-05-12 William Kreisner Random lottery computer
JPH01206718A (ja) 1988-02-12 1989-08-18 Fujitsu Ltd 乱数発生器
JPH0769662B2 (ja) 1988-08-03 1995-07-31 松下電器産業株式会社 二元擬似乱数発生器
JPH02177743A (ja) 1988-12-28 1990-07-10 Ricoh Co Ltd 暗号方式
US5153532A (en) * 1989-05-24 1992-10-06 Honeywell Inc. Noise generator using combined outputs of two pseudo-random sequence generators
JPH03204721A (ja) 1990-01-08 1991-09-06 Hitachi Ltd 乱数発生回路
JPH06342257A (ja) 1993-06-02 1994-12-13 Matsushita Electric Ind Co Ltd 逐次暗号方式
US5598154A (en) * 1994-12-02 1997-01-28 Unisys Corporation Apparatus and method for generating and utilizing pseudonoise code sequences
JPH0997170A (ja) 1995-10-02 1997-04-08 Niko Denshi Kk ８ビット乱数作成装置
JP2830842B2 (ja) 1996-06-05 1998-12-02 日本電気株式会社 擬似乱数発生装置
JP2937919B2 (ja) 1997-01-16 1999-08-23 日本電気アイシーマイコンシステム株式会社 疑似乱数発生回路
JP3022439B2 (ja) 1997-09-24 2000-03-21 日本電気株式会社 擬似乱数発生方法および装置
JP2000105685A (ja) 1998-09-28 2000-04-11 Nec Ic Microcomput Syst Ltd 乱数発生装置
US6947558B1 (en) * 1999-08-29 2005-09-20 Intel Corporation Stream cipher having a shuffle network combiner function
DE10000502A1 (de) * 2000-01-08 2001-07-12 Philips Corp Intellectual Pty Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb
DE10003472C1 (de) * 2000-01-27 2001-04-26 Infineon Technologies Ag Zufallszahlengenerator
WO2002021760A1 (en) * 2000-09-07 2002-03-14 Ivan Vesely Cascaded stream cipher

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8016410B2 (en) 2007-03-29 2011-09-13 Brother Kogyo Kabushiki Kaisha Image recording apparatus
CN105894620A (zh) * 2015-08-11 2016-08-24 乐视体育文化产业发展（北京）有限公司 一种自行车控制方法、装置及自行车
US11838402B2 (en) 2019-03-13 2023-12-05 The Research Foundation For The State University Of New York Ultra low power core for lightweight encryption

Also Published As

Publication number Publication date
KR20040100850A (ko) 2004-12-02
CN1518734A (zh) 2004-08-04
CN1269088C (zh) 2006-08-09
EP1498865A1 (en) 2005-01-19
US20040161106A1 (en) 2004-08-19
HK1068439A1 (en) 2005-04-29
US7406175B2 (en) 2008-07-29
WO2003090185A1 (en) 2003-10-30
EP1498865A4 (en) 2010-09-22
KR100978324B1 (ko) 2010-08-26
JP4491706B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
JP4491706B2 (ja) 暗号化復号化装置およびデータ受信装置
EP0002388B1 (en) Data processing terminal
US8804949B2 (en) Method for protecting IC cards against power analysis attacks
US8923511B2 (en) Enciphering apparatus and method, deciphering apparatus and method as well as information processing apparatus and method
JP3092567B2 (ja) 暗号鍵の生成方法および装置
JP6714735B2 (ja) ランダムコード発生装置
US20050055391A1 (en) Random number generator
WO2005073842A1 (ja) 擬似乱数生成装置および擬似乱数生成プログラム
US7841014B2 (en) Confidential information processing method, confidential information processor, and content data playback system
JP2002519890A (ja) 同期ストリーム暗号
US20090327381A1 (en) True random number generator
US20180270205A1 (en) Fingerprint-sensing integrated circuit and scrambling encryption method thereof
JP2010039838A (ja) 乱数生成回路及びコンピュータシステム
JP2000242470A (ja) 乱数生成装置および方法および記録媒体
US8782430B2 (en) Secure external buffer for hard disk drive system on a chip
US7564972B2 (en) Arithmetic device and encryption/decryption device
US20240163077A1 (en) Apparatus for Cryptographic Operations on Information and Associated Methods
US20240160752A1 (en) Apparatus for Cryptographic Operations on Information and Associated Methods
JP2000076144A (ja) 論理回路、マイクロコンピュータ、および論理回路・記憶回路間の通信方法
JP2006279868A (ja) 半導体装置、および、それを備えるｉｃカード
JP2004072673A (ja) データ暗号化方法，データ復号化方法および集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090821

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100324

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees