JP2000242470A - 乱数生成装置および方法および記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 乱数生成の際に必要なシード値を装置内部で
自動的に生成し、外部からの解析にも強固な乱数を生成
する。 【解決手段】 装置の起動時、タイマ１１４１に記憶部
１１４２からデータを転送し、タイマ１１４１の計数を
開始する。乱数生成時、タイマ１１４１の計数値と記憶
部１１４２のデータを用いて論理演算処理部１１４３で
論理演算を行い、演算結果を初期シード値として、擬似
乱数生成処理部１１４４の初期値として入力することに
より出力に乱数が得られる。生成した乱数の一部を記憶
部１１４２にフィードバックする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自分自身で電源を
持たない回路および装置上で、自動的に乱数を生成する
乱数生成装置および方法および記録媒体に関するもので
ある。

【０００２】

【従来の技術】近年、情報通信システムの発展ととも
に、データ通信の安全性を高めるセキュリティ技術の重
要性が高まっている。なかでも、乱数生成技術は安全な
データ通信を保証するために利用する暗号化技術には不
可欠なものであり、主な用途として、ワンタイムパスワ
ードの作成、暗号化に使用する鍵値の作成、暗号文の生
成、電子署名情報の生成等がある。

【０００３】暗号化技術を利用すれば、データの暗号
化、および、本人認証に必要な電子署名の生成を行うこ
とができる。これらの技術は、処理性能の高いパーソナ
ルコンピュータやワークステーションなどのデスクトッ
プコンピュータ上で行われてきていたが、電子マネーや
ＩＤカードによる個人用途向けのセキュリティシステム
等で利用するために、ＩＣカード上に実装したマイクロ
コンピュータにおいて乱数を生成し、暗号化技術を利用
する必要性が生じている。

【０００４】従来より、回路および装置を用いて乱数の
生成を行う場合には、物理手段を利用して乱数列を発生
させる方式と数学的な演算処理を行い、長周期の乱数列
を生成する擬似乱数生成方式の２種類の方式を用いてい
る。さらに、通信のセキュリティを確保するための暗号
化技術においても、このようにして生成された乱数が用
いられているが、電子マネーやＩＤカード等の個人向け
のセキュリティ用途で使用する場合には、乱数生成方式
の実用性と生成した乱数の安全性が特に重要になってく
る。

【０００５】物理手段を利用して乱数列を発生させる多
数の方式が知られている。以下、物理手段を利用して乱
数を発生させる方式について述べる。この例としては、
抵抗体の熱雑音により乱数を生成する方式があげられ
る。抵抗体の熱雑音は多数の電子により発生する微少電
流を合成したものであり、それぞれの電子の衝突・散乱
は無関係に発生するため、雑音は一様に発生する。高抵
抗の両端に発生する微少な雑音電圧を、ハイインピーダ
ンス・低雑音のアンプで増幅して雑音電圧を取得し、そ
の電圧をＡ／Ｄコンバータでデジタルデータに変換して
パーソナルコンピュータやワークステーションに入力、
棄却法やくくり合わせ法などの処理を行うことによっ
て、乱数の性質の改善を行うことができ、適切な乱数が
得られる。

【０００６】この方式は、物理的な性質を利用するの
で、０と１の発生確率がおのおの約１／２になり、各ビ
ットが他の部分と独立であるので、生成される乱数列の
推測は困難であり、セキュリティの用途に適した乱数列
が得られるが、特別なハードウェアを必要とするので非
常にコストがかかり、特に、マイクロコンピュータ上に
実装しての利用には不向きである。

【０００７】擬似乱数生成方式として多数の方式が知ら
れている。以下、擬似乱数生成方式により乱数を生成す
る方式について述べる。この例としては、線形フィード
バックシフトレジスタによる方式があげられる。図８は
線形フィードバックシフトレジスタの例であり、２０１
はシフトレジスタのセル、２０２は排他的論理和回路、
２０３はシフトレジスタの出力である。出力される乱数
列は、シフトレジスタ２０１の個数、排他的論理和回路
２０２の構成によって異なり、図８に示す構成に限られ
るものではない。

【０００８】以上のように構成された線形フィードバッ
クシフトレジスタについて、以下、その動作を説明す
る。最初に、シフトレジスタのセル２０１にそれぞれ初
期値を設定し、シフトレジスタのセル２０１の内容から
排他的論理和回路２０２により論理演算を行い、演算結
果をシフトレジスタの出力２０３に出力する。１ビット
を出力するごとに、シフトレジスタのセル２０１のデー
タを矢印の方向にシフトさせていき、出力はシフトレジ
スタのセル２０１にフィードバックしてシフトを繰り返
していく。この結果、ｎ段を有するシフトレジスタは最
大Ｎ＝２^n-1ビット長の非周期的ビット列を生成し得る
ことになり、段数の多いシフトレジスタを使用すれば、
長周期の擬似乱数が得られる。

【０００９】この装置は、特別なハードウェアを必要と
せず、ソフトウェアによる実現が可能であり、マイクロ
コンピュータ上で利用できるが、シフトレジスタのセル
２０１の初期値により乱数列が生成されるためにシフト
レジスタの構成およびシフトレジスタの初期値が判明す
れば同様の乱数列を容易に生成し得ることが欠点であ
る。擬似乱数生成方式として他に線形合同法、暗号技術
による方法、デジタルカオス法等があげられるが、これ
らも同様の欠点を持っている。

【００１０】したがって、擬似乱数生成方式を利用して
乱数を生成するには、乱数を生成するごとに初期シード
値を設定する必要がある。一般的に、パーソナルコンピ
ュータやワークステーション上では初期シード値とし
て、システムが保有している現在時刻が用いられてい
る。

【００１１】

【発明が解決しようとする課題】しかしながら、非接触
型のＩＣカードのような内部で現在時刻などのリアルタ
イムに変化するデータを持っていないシステムでは、外
部から初期シード値を供給する必要がある。図９は外部
から初期シード値を供給して乱数を生成する一実施の形
態であり、２１１はマイクロコンピュータ、２１２はマ
イクロコンピュータ２１１の外部入力、２１３はマイク
ロコンピュータ２１１に実装した擬似乱数生成処理部、
２１４はマイクロコンピュータ２１１の外部出力であ
る。まず、外部入力２１２から入力された初期シード値
は、擬似乱数生成処理部２１３で初期シード値に設定さ
れて乱数を生成し、外部出力２１４に乱数を出力する。

【００１２】図９のような上記従来の構成では、外部入
力２１２から初期シード値を盗聴することが可能であ
り、入出力の相関関係から内部の擬似乱数生成処理部が
解析できるため、安全であるとはいい難い。

【００１３】本発明は、上記従来の問題点を解決するも
ので、自分自身で電源を持たない装置上で、外部からの
入力により初期シード値を設定することなく、自身で閉
じて乱数を生成する乱数生成装置および方法および記録
媒体を提供することを目的とする。

【００１４】

【課題を解決するための手段】上述課題を解決するため
に、請求項１にかかる発明は、タイマの値と記憶部が格
納するデータ値からシード値を生成する論理演算処理部
と前記シード値から乱数を生成する擬似乱数生成処理部
を備えることを特徴とする乱数生成装置としている。

【００１５】また、請求項２にかかる発明においては、
前記記憶部は、生成した乱数をフィードバックして保持
することを特徴とする請求項１記載の乱数生成装置とし
ている。

【００１６】さらに、請求項３にかかる発明において
は、前記タイマは、動作開始時に前記記憶部が格納する
データ値を開始点として計数することを特徴とする請求
項１記載の乱数生成装置としている。

【００１７】前記構成によって、起動時ごとに異なるタ
イマの値と記憶部に蓄積されているデータから、擬似乱
数生成の際に用いる初期シード値を自動的に生成するこ
とができるので、自分自身で電源を持たない回路および
装置上でも安全性の高い乱数を低コストで生成すること
ができる。

【００１８】

【発明の実施の形態】以下、本発明の一実施の形態とし
て、乱数生成装置について説明する。なお、本実施の形
態では装置による実施の形態について説明しているが、
本発明は装置に限定するものではなく、ソフトウェアに
より機能を実現してもよい。 （１）乱数生成装置を用いたシステム 図１は、本実施形態における乱数生成装置を用いたシス
テム例として、ＩＣカード内蔵マイクロコンピュータを
用いた暗号処理システムについて説明している。図１に
おいて、１０はＩＣカード、１１はＩＣカード１０に内
蔵されている自身で電源を内蔵していないマイクロコン
ピュータ、１２はＩＣカード１０とのデータの通信を行
う通信機、１３は通信機１２の制御を行う制御機器であ
る。まず、図１のＩＣカード１０の存在を確認後、制御
機器１３から通信機１２に指示を与え、ＩＣカード１０
に通信機１２から電力を供給する。マイクロコンピュー
タ１１は自身で電源を持たないので、通信機１２から電
力の供給を受けて起動、動作を行う。一方、マイクロコ
ンピュータ１１を起動後、制御機器１３から、通信機１
２を経由して、データを伝送し、マイクロコンピュータ
１１において乱数を生成し、生成した乱数を利用してマ
イクロコンピュータ１１内部で暗号処理を行う。暗号処
理後のデータは、通信機器１２を経由して、制御機器１
３に伝送される。

【００１９】図２は、マイクロコンピュータ１１の処理
の構成をあらわすブロック図である。図２において、１
１１はＩＣカード１０に送受信されるデータの処理を行
うＩ／Ｏ処理部、１１２はマイクロコンピュータ１１に
おける処理全般の制御を行うＯＳ処理部、１１３はデー
タの暗号化を行う暗号処理部、１１４は暗号化を行う際
に用いる乱数を生成する乱数生成部である。ＩＣカード
１０に送信されたデータはマイクロコンピュータ11で処
理される。マイクロコンピュータ１１においてデータ
は、Ｉ／Ｏ処理部１１１、ＯＳ処理部１１２で処理が行
われ、暗号処理部１１３に渡される。一方、乱数生成部
１１４では、暗号処理部１１３から乱数の要求があった
際に乱数を生成し、暗号処理部１１３に送る。暗号処理
部１１３では、前記入力データを前記乱数で暗号化し、
暗号化されたデータはＯＳ処理部１１２を経由して、Ｉ
／Ｏ処理部１１１に渡し、通信機１２へと伝送する。

【００２０】なお、本乱数生成装置は、前記実施形態に
限定するものではなく、乱数の生成を必要とする電子署
名生成システムにも利用できる。電子署名を生成するに
は、図２において、暗号処理部で行っている処理の代わ
りに電子署名の生成を行えばよい。 （２）乱数生成装置の詳細 上記のように乱数は乱数生成部１１４で生成される。こ
こでは、図３は乱数生成部１１４の構成をあらわすブロ
ック図を参照して説明を行う。図３において、１１４１
はマイクロコンピュータ１１の動作開始時点から乱数生
成部１１４における乱数の生成開始時点までの時間を計
測するタイマ、１１４２は生成した乱数をフィードバッ
クして蓄積する記憶部、１１４３は乱数の初期シード値
を生成する論理演算処理部、１１４４は初期シード値か
ら擬似乱数を生成する擬似乱数生成処理部である。ま
ず、タイマ１１４１はマイクロコンピュータ１１に通信
機１２から電力が供給され起動した際に、記憶部１１４
２からタイマにデータを転送し、カウンタの開始時点と
する。次に、タイマ１１４１の計数を開始し、論理演算
処理部１１４３での処理を開始するまで計数を継続す
る。なお、初回の乱数生成時には、記憶部１１４２にあ
らかじめ装置のシリアル番号等のデータを蓄積しておく
とよい。乱数を生成する際には、前記タイマが計数して
いる値と記憶部１１４２に蓄積されているデータを論理
演算処理部１１４３において論理演算を行い、演算結果
を初期シード値として擬似乱数生成処理部１１４４に入
力して乱数を生成する。生成された乱数の一部または全
てのデータを記憶部１１４２にフィードバックして以前
に蓄積していたデータに上書きし、次回の乱数生成時に
利用する。なお、論理演算処理部１１４３、擬似乱数生
成処理部１１４４における処理はハードウェア、ソフト
ウェアのどちらで機能を実現してもよい。

【００２１】以下、図４のフローチャートを参照して、
本実施の形態における乱数生成処理の概略について説明
する。 (ステップＳ３０１)マイクロコンピュータ１１の起動
時、記憶部１１４２からデータを取得し、タイマ１１４
１に転送する。その値から計数を開始し、論理演算処理
部１１４３における論理演算の開始時まで計数を継続す
る。ステップＳ３０２に行く。 (ステップＳ３０２)論理演算処理部１１４３においてタ
イマ１１４１の計数値と記憶部１１４２のデータを取得
し、これら２値の論理演算を行う。乱数の初期シード値
を生成する。ステップＳ３０３に行く。 (ステップＳ３０３)前記初期シード値を擬似乱数生成処
理部１１４４に入力して乱数を得る。ステップＳ３０４
に行く。 (ステップＳ３０４)前記乱数をフィードバックして記憶
部１１４２に蓄積する。以下、図５のフローチャートを
参照して、本実施の形態における乱数生成装置の動作の
詳細について説明する。 (ステップＳ４０１)制御機器１３からの指示を通信機１
２が受信し、通信機１２とデータの送受信を行うＩＣカ
ード１０が存在することを確認する。存在すれば、ステ
ップＳ４０２に行く。存在しなければ、ステップＳ４０
１に戻る。 (ステップＳ４０２)通信機１２からＩＣカード１０に電
力を供給する。ステップＳ４０３に行く。 (ステップＳ４０３)ＩＣカード１０は通信機１２から供
給された電力により、マイクロコンピュータ１１を起動
する。同時に、記憶部１１４２からタイマ１１４１にデ
ータを転送し、タイマ１１４１は計数を開始する。ステ
ップＳ４０４に行く。 (ステップＳ４０４)制御機器１３から指示に基づき、通
信機１２を介在して、暗号化するデータをＩＣカード１
０に伝送する。ステップＳ４０５に行く。 (ステップＳ４０５)ＩＣカード１０がデータを受信すれ
ば、ステップＳ４０６に行く。受信できていなければ、
ステップＳ４０４に戻る。 (ステップＳ４０６)暗号化を開始する指示を乱数生成部
１１４に出す。ステップＳ４０７に行く。 (ステップＳ４０７)暗号化開始の要求を受け、起動して
いたタイマ１１４１を停止する。ステップＳ４０８に行
く。 (ステップＳ４０８)タイマ１１４１と記憶部１１４２の
値に対して、論理演算処理部１１４３で論理演算を行
い、初期シード値を生成する。ステップＳ４０９に行
く。 (ステップＳ４０９)初期シード値を擬似乱数生成処理部
１１４４に入力し、乱数を得る。得た乱数は記憶部１１
４２に蓄積しておく。ステップＳ４１０に行く。 (ステップＳ４１０)生成した乱数および受信したデータ
を暗号処理部１１３に入力、暗号化を行い、暗号化デー
タを得る。ステップＳ４１１に行く。 (ステップＳ４１１)通信機１２を介在して、暗号化デー
タをＩＣカード１０から制御機器１３に伝送する。通信
機１２はＩＣカードへの電力の供給を終了する。ステッ
プＳ４０１に戻る。

【００２２】以上のように本実施形態によれば、論理演
算処理部１１４３での演算処理を行うまでには、ＩＣカ
ード１０と通信機１２との間の通信処理時間、ＯＳ処理
部１１２での処理時間が含まれ、これらの処理時間は処
理するデータおよびシステムを実施する環境によって異
なる。すなわち、乱数を生成するごとにタイマ１１４１
による計数値は異なる計数値となる。さらに、タイマ１
１４１によって計数された値のみでは、値のバラツキが
小さくなる可能性があるので、タイマ１１４１における
計数の開始時点の値を記憶部１１４２のデータから取得
するとともに、記憶部１１４２のデータとの論理演算を
行うことによって値のバラツキの範囲を広範囲かつ予測
不可能にしている。

【００２３】外部からの解析によって、擬似乱数生成処
理部１１４４による擬似乱数生成方式および記憶部１１
４２に蓄えられているデータが判明した場合、生成され
る乱数が予測される可能性がある。しかし、上記で説明
したようにタイマ１１４１のカウンタの値は通信環境に
より毎回異なるので、タイマ１１４１の値と記憶部１１
４２に蓄えられているデータの２値を用いて論理演算を
行った値を正確に予測することは困難であり、この値が
１ビットでも異なれば、擬似乱数生成処理部１１４４は
まったく異なった乱数を生成するので、外部からの解析
にも強固な乱数生成装置となる。

【００２４】なお、擬似乱数生成処理部１１４４で利用
する方式としては線形フィードバックシフトレジスタが
あげられる。他にも線形合同法、暗号技術による方法、
デジタルカオス法等の初期シード値を必要とする擬似乱
数生成方式により行ってもよい。 （３）演算処理部の詳細 上記のように論理演算処理部１１４３では擬似乱数生成
処理部１１４４への初期シード値を生成するために論理
演算を行う。ここでは、図６を参照して論理演算処理部
１１４３の具体的な一実施形態について説明する。図６
において、１１４１はタイマであり、１１４２は記憶部
であり、１１４５は排他的論理和回路、１１４６は論理
演算処理部１１４３の出力である。まず、タイマ１１４
１の値は上位ビット列と下位ビット列に分割してビット
列の上位部分と下位部分の位置を反転する。一方、記憶
部１１４２に蓄積されているデータも上位ビット列と下
位ビット列に分割し、上記の反転した値とそれぞれ排他
的論理和の演算を行う。次に、それぞれのビット列を再
び結合して論理演算処理部１１４３の出力１１４６と
し、この出力値を初期シード値として擬似乱数生成処理
部１１４４に入力し乱数を得る。

【００２５】最大周期が長いタイマを利用した際には、
マイクロコンピュータ１１の起動時から乱数生成時まで
の時間が極端に短い場合、タイマ１１４１の上位ビット
が開始時点から変化がないこともありえるが、タイマ１
１４１の値の上位ビット列と下位ビット列を反転するこ
とにより、最大周期が長いタイマを利用したとしても、
排他的論理和の演算を行った際に出力１１４６の上位ビ
ットが全て０になることはない。なお、論理演算処理部
１１４３は上記の方式に限定するものではない。 （４）記憶部内のデータ 本実施形態における記憶部１１４２内の記録方式の一実
施形態を図７に示す。実施形態としては、記憶部１１４
２内の特定のアドレスを指定しておき、そのアドレスを
開始点としてデータを蓄積すればよい。乱数生成を行う
ごとに同じアドレスに上書きして前回のデータを残さな
いようにしておくようにする。上記のように記憶するこ
とにより、暗号化の際に利用した乱数データが判明しな
いようにしておく。

【００２６】

【発明の効果】本発明は、タイマと擬似乱数生成処理部
からデータのフィードバックを行う記憶部を利用するこ
とにより、特別なハードウェアを追加することなく、装
置内部で自動的に乱数を生成できる優れた乱数生成装置
および方法および記録媒体を実現するものである。

【図面の簡単な説明】

【図１】ＩＣカードを用いた暗号処理システムの構成図

【図２】ＩＣカード内蔵マイクロコンピュータのブロッ
ク構成図

【図３】本発明の一実施形態における構成図

【図４】本発明の乱数生成処理のフローチャート

【図５】本発明の一実施形態におけるフローチャート

【図６】本発明の一実施形態における演算処理部の構成
図

【図７】記憶部内のデータに関する概略図

【図８】数学的な演算処理により擬似乱数列を生成する
従来例の回路図

【図９】擬似乱数生成処理部を利用して乱数を生成する
従来例の構成図

【符号の説明】

１０ ＩＣカード １１ マイクロコンピュータ １２ 通信機 １３ 制御機器 １１１ Ｉ／Ｏ処理部 １１２ ＯＳ処理部 １１３ 暗号処理部 １１４ 乱数生成部 ２０１ シフトレジスタのセル ２０２ 排他的論理和回路 ２０３ シフトレジスタの出力 ２１１ マイクロコンピュータ ２１２ マイクロコンピュータの外部入力 ２１３ 擬似乱数生成処理部 ２１４ マイクロコンピュータの外部出力 １１４１ タイマ １１４２ 記憶部 １１４３ 論理演算処理部 １１４４ 擬似乱数生成処理部 １１４５ 排他的論理和回路 １１４６ 論理演算処理部出力

Claims (5)

【特許請求の範囲】
1. 【請求項１】タイマの値と記憶部が格納するデータ値か
   らシード値を生成する論理演算処理部と、 前記シード値から乱数を生成する擬似乱数生成処理部
   と、を備えることを特徴とする乱数生成装置。
2. 【請求項２】前記記憶部は、 生成した乱数をフィードバックして保持することを特徴
   とする請求項１記載の乱数生成装置。
3. 【請求項３】前記タイマは、 動作開始時に前記記憶部が格納するデータ値を開始点と
   して計数することを特徴とする請求項１記載の乱数生成
   装置。
4. 【請求項４】記憶部からデータを取得し、取得したデー
   タをタイマの開始点として計数を行う計数処理手段と、 記憶部からデータを取得し、前記タイマと前記取得デー
   タからシード値を生成する論理演算処理手段と、 前記シード値から乱数を生成する擬似乱数生成処理手段
   と、 前記乱数を前記記憶部にフィードバックして記録する記
   録処理手段と、を備えることを特徴とする乱数生成方
   法。
5. 【請求項５】記憶部からデータを取得し、取得したデー
   タをタイマの開始点として計数を行う計数処理手段と、 前記記憶部からデータを取得し、前記タイマと前記取得
   データからシード値を生成する論理演算処理手段と、 前記シード値から乱数を生成する擬似乱数生成処理手段
   と、 前記乱数を前記記憶部にフィードバックして記録する記
   録処理手段と、を備えることを特徴とする乱数生成プロ
   グラムを格納した記録媒体。