JP2003318202A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2003318202A JP2003318202A JP2002117180A JP2002117180A JP2003318202A JP 2003318202 A JP2003318202 A JP 2003318202A JP 2002117180 A JP2002117180 A JP 2002117180A JP 2002117180 A JP2002117180 A JP 2002117180A JP 2003318202 A JP2003318202 A JP 2003318202A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- auxiliary substrate
- semiconductor
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Die Bonding (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 補助基板と貼合わせた半導体基板上にレジス
トを形成した後、補助基板の周縁部に形成される不所望
のレジストを、生産性良く、確実に除去することのでき
る半導体素子の製造方法を提供する 【解決手段】 ＧａＡｓ基板１を真空チャック５に真空
吸着し、露光光源６ａからマスク７ａを通してポジ型レ
ジスト４を感光させ、パターニングを行う。次に、補助
基板２を露光光源６ｂに対して傾け、回転させながら、
マスク７ｂを通して補助基板２の周縁部に形成された不
所望のレジスト４ａを感光させる。
トを形成した後、補助基板の周縁部に形成される不所望
のレジストを、生産性良く、確実に除去することのでき
る半導体素子の製造方法を提供する 【解決手段】 ＧａＡｓ基板１を真空チャック５に真空
吸着し、露光光源６ａからマスク７ａを通してポジ型レ
ジスト４を感光させ、パターニングを行う。次に、補助
基板２を露光光源６ｂに対して傾け、回転させながら、
マスク７ｂを通して補助基板２の周縁部に形成された不
所望のレジスト４ａを感光させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板を補助
基板に貼付けた状態で、半導体基板を薄型化してエッチ
ングによりスクライブした後、金属層を蒸着して個々の
素子に切断・分離する半導体素子の製造方法に関する。
基板に貼付けた状態で、半導体基板を薄型化してエッチ
ングによりスクライブした後、金属層を蒸着して個々の
素子に切断・分離する半導体素子の製造方法に関する。
【０００２】
【従来の技術】従来、半導体素子の製造プロセスでは、
半導体基板を個々の素子に切断・分離する前に、熱抵抗
を低減するために通常数十〜百μｍ以下の厚さまで基板
を研削して薄くしている。このように薄くなると機械的
強度が低下し、工程中のストレスで割れるおそれがある
と同時に、ハンドリングが難しくなって作業性が低下す
る。これを防止するために、薄型化した半導体基板をホ
トレジスト材などを用いて、サファイア、石英、アルミ
ナセラミックス、ガラスなどの強い剛性を持った半導体
基板よりも一回り大きい補助基板に貼付ける方法が採ら
れている。
半導体基板を個々の素子に切断・分離する前に、熱抵抗
を低減するために通常数十〜百μｍ以下の厚さまで基板
を研削して薄くしている。このように薄くなると機械的
強度が低下し、工程中のストレスで割れるおそれがある
と同時に、ハンドリングが難しくなって作業性が低下す
る。これを防止するために、薄型化した半導体基板をホ
トレジスト材などを用いて、サファイア、石英、アルミ
ナセラミックス、ガラスなどの強い剛性を持った半導体
基板よりも一回り大きい補助基板に貼付ける方法が採ら
れている。
【０００３】従来の半導体素子の製造方法の一例につい
て説明する。先ず、図５（ａ）に示すように、ＧａＡｓ
基板５１を補助基板５２に貼付けるために、ＧａＡｓ基
板５１の表面側にネガ型レジスト５３をスピンコート法
により塗布形成する。次に、ＧａＡｓ基板５１と補助基
板５２を、ネガ型レジスト５３を介して熱圧着により貼
付ける。次に、図５（ｂ）に示すように、露呈している
ＧａＡｓ基板５１の裏面加工を行なって、ＧａＡｓ基板
５１を所望の厚さまで薄型化する。
て説明する。先ず、図５（ａ）に示すように、ＧａＡｓ
基板５１を補助基板５２に貼付けるために、ＧａＡｓ基
板５１の表面側にネガ型レジスト５３をスピンコート法
により塗布形成する。次に、ＧａＡｓ基板５１と補助基
板５２を、ネガ型レジスト５３を介して熱圧着により貼
付ける。次に、図５（ｂ）に示すように、露呈している
ＧａＡｓ基板５１の裏面加工を行なって、ＧａＡｓ基板
５１を所望の厚さまで薄型化する。
【０００４】次に、ＧａＡｓ基板５１をドライエッチン
グ法にてスクライブするためのレジストマスクを形成す
る。そのために先ず、図５（ｃ）に示すように、ポジ型
レジスト５４をＧａＡｓ基板５１と補助基板５２の全面
に塗布する。このとき、数十〜百μｍ相当のＧａＡｓ基
板５１をスクライブするためのエッチング時間は、通常
の数倍の時間が必要であり、そのためレジストマスクも
通常の数倍の厚さが必要となる。このような厚膜レジス
トをスピンコート法により形成しようとすると、ＧａＡ
ｓ基板５１上では遠心力によりほぼ均一厚さに引き延ば
されるが、補助基板５２の周縁部では遠心力により飛び
きらずに残ったレジストが山形に盛り上がった不所望の
レジスト５４ａが形成される。この不所望のレジスト５
４ａがあると、ドライエッチングなどの加工時に補助基
板５２の周縁部を保持する場合に、保持機構に付着して
自動搬送が困難となったり、つぶれて発塵の原因とな
る。
グ法にてスクライブするためのレジストマスクを形成す
る。そのために先ず、図５（ｃ）に示すように、ポジ型
レジスト５４をＧａＡｓ基板５１と補助基板５２の全面
に塗布する。このとき、数十〜百μｍ相当のＧａＡｓ基
板５１をスクライブするためのエッチング時間は、通常
の数倍の時間が必要であり、そのためレジストマスクも
通常の数倍の厚さが必要となる。このような厚膜レジス
トをスピンコート法により形成しようとすると、ＧａＡ
ｓ基板５１上では遠心力によりほぼ均一厚さに引き延ば
されるが、補助基板５２の周縁部では遠心力により飛び
きらずに残ったレジストが山形に盛り上がった不所望の
レジスト５４ａが形成される。この不所望のレジスト５
４ａがあると、ドライエッチングなどの加工時に補助基
板５２の周縁部を保持する場合に、保持機構に付着して
自動搬送が困難となったり、つぶれて発塵の原因とな
る。
【０００５】このような不所望のレジスト５４ａを除去
するために、従来は、スピンコーティング法によりポジ
型レジスト５４を塗布した後に、レジスト塗布装置上方
に設けたノズルから補助基板５２の周縁部に有機溶剤を
噴射して不所望のレジスト５４ａを除去するか、また、
手作業により有機溶剤をしみ込ませた織布により強制的
に不所望のレジスト５４ａを拭き取っていた。
するために、従来は、スピンコーティング法によりポジ
型レジスト５４を塗布した後に、レジスト塗布装置上方
に設けたノズルから補助基板５２の周縁部に有機溶剤を
噴射して不所望のレジスト５４ａを除去するか、また、
手作業により有機溶剤をしみ込ませた織布により強制的
に不所望のレジスト５４ａを拭き取っていた。
【０００６】その後、図６（ｄ）に示すように、フォト
リソグラフィ法によりレジストをパターニングして、Ｇ
ａＡｓ基板５１上にレジストマスク５５を形成する。次
に、図６（ｅ）に示すように、ＳｉＣｌ４ガスを用いた
ドライエッチング法により、ＧａＡｓ基板５１をエッチ
ングし、ＧａＡｓ基板５１を貫通する分離溝５６を形成
する。次に、図６（ｆ）に示すように、スパッタ法によ
りＧａＡｓ基板５１の裏面全面にＡｕスパッタ層５７を
蒸着する。
リソグラフィ法によりレジストをパターニングして、Ｇ
ａＡｓ基板５１上にレジストマスク５５を形成する。次
に、図６（ｅ）に示すように、ＳｉＣｌ４ガスを用いた
ドライエッチング法により、ＧａＡｓ基板５１をエッチ
ングし、ＧａＡｓ基板５１を貫通する分離溝５６を形成
する。次に、図６（ｆ）に示すように、スパッタ法によ
りＧａＡｓ基板５１の裏面全面にＡｕスパッタ層５７を
蒸着する。
【０００７】次に、図７（ｇ）に示すように、Ａｕスパ
ッタ層５７の溝部にフォトリソグラフィ法によりレジス
トマスク５８を形成した後、Ａｕメッキを施し、Ａｕス
パッタ層５７上にＡｕメッキ層５９を成長させる。その
後、図７（ｈ）に示すように、レジストマスク５８を除
去し、フォトリソグラフィ法及びイオンミリング法によ
り素子間のＡｕスパッタ層５７を除去する。次に、図７
（ｉ）に示すように、ネガ型レジスト５３を溶剤で溶解
して、半導体素子６０の分離を行なっていた。
ッタ層５７の溝部にフォトリソグラフィ法によりレジス
トマスク５８を形成した後、Ａｕメッキを施し、Ａｕス
パッタ層５７上にＡｕメッキ層５９を成長させる。その
後、図７（ｈ）に示すように、レジストマスク５８を除
去し、フォトリソグラフィ法及びイオンミリング法によ
り素子間のＡｕスパッタ層５７を除去する。次に、図７
（ｉ）に示すように、ネガ型レジスト５３を溶剤で溶解
して、半導体素子６０の分離を行なっていた。
【０００８】
【発明が解決しようとする課題】しかし、上述した従来
の半導体素子の製造方法は、以下のような問題があっ
た。レジスト塗布装置上方に設けたノズルから補助基板
５２の周縁部に有機溶剤を噴射して不所望のレジスト５
４ａを除去する方法は、有機溶剤を補助基板５２に向け
て強く噴射するため、溶剤や溶解したレジストが飛散し
てＧａＡｓ基板５１を汚染するおそれがあった。また、
強制的にレジストを拭き取る方法は、手作業のため生産
性が著しく低く、また取れ残ったレジストが異物となっ
てＧａＡｓ基板５１を汚染するおそれもあった。
の半導体素子の製造方法は、以下のような問題があっ
た。レジスト塗布装置上方に設けたノズルから補助基板
５２の周縁部に有機溶剤を噴射して不所望のレジスト５
４ａを除去する方法は、有機溶剤を補助基板５２に向け
て強く噴射するため、溶剤や溶解したレジストが飛散し
てＧａＡｓ基板５１を汚染するおそれがあった。また、
強制的にレジストを拭き取る方法は、手作業のため生産
性が著しく低く、また取れ残ったレジストが異物となっ
てＧａＡｓ基板５１を汚染するおそれもあった。
【０００９】本発明の目的は、補助基板と貼合わせた半
導体基板上にレジストを形成した後、補助基板の周縁部
に形成される不所望のレジストを、生産性良く、確実に
除去することのできる半導体素子の製造方法を提供する
ことである。
導体基板上にレジストを形成した後、補助基板の周縁部
に形成される不所望のレジストを、生産性良く、確実に
除去することのできる半導体素子の製造方法を提供する
ことである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る半導体素子の製造方法は、
内部に素子を形成した半導体基板を貼付け材を用いて補
助基板に貼付ける工程と、前記半導体基板の裏面を研削
して薄型化する工程と、前記半導体基板と前記補助基板
にレジストを塗布し、前記補助基板の周縁部のレジスト
を露光・現像して除去する工程と、前記半導体基板をエ
ッチングする工程と、前記半導体基板の露呈面に金属層
を蒸着する工程とを含むことを特徴とする。本構成によ
れば、補助基板基板の周縁部に形成される不所望のレジ
ストを露光・現像により確実に除去でき、現像は半導体
基板のレジストマスクと同時に行うことができるので、
従来のように半導体基板を汚染することがなく、生産性
も向上する。
に、本発明の請求項１に係る半導体素子の製造方法は、
内部に素子を形成した半導体基板を貼付け材を用いて補
助基板に貼付ける工程と、前記半導体基板の裏面を研削
して薄型化する工程と、前記半導体基板と前記補助基板
にレジストを塗布し、前記補助基板の周縁部のレジスト
を露光・現像して除去する工程と、前記半導体基板をエ
ッチングする工程と、前記半導体基板の露呈面に金属層
を蒸着する工程とを含むことを特徴とする。本構成によ
れば、補助基板基板の周縁部に形成される不所望のレジ
ストを露光・現像により確実に除去でき、現像は半導体
基板のレジストマスクと同時に行うことができるので、
従来のように半導体基板を汚染することがなく、生産性
も向上する。
【００１１】本発明の請求項２に係る半導体素子の製造
方法は、請求項１記載の半導体素子の製造方法であっ
て、前記レジスト除去工程が、露光光源に対して前記補
助基板を傾かせるとともに回転させながら露光すること
を特徴とする。本構成によれば、露光光源が補助基板の
周縁部である端部と側面部のレジストを同時に露光でき
るので、平行露光のみの場合のように側面のレジストが
露光量不足となって除去不足になることがなく、確実に
不所望のレジストを除去できる。
方法は、請求項１記載の半導体素子の製造方法であっ
て、前記レジスト除去工程が、露光光源に対して前記補
助基板を傾かせるとともに回転させながら露光すること
を特徴とする。本構成によれば、露光光源が補助基板の
周縁部である端部と側面部のレジストを同時に露光でき
るので、平行露光のみの場合のように側面のレジストが
露光量不足となって除去不足になることがなく、確実に
不所望のレジストを除去できる。
【００１２】
【発明の実施の形態】本発明の半導体素子の製造方法を
図１〜図５を用いて説明する。先ず、図１（ａ）に示す
ように、表面側に素子を作り込んだＧａＡｓ基板１と補
助基板２とを貼付ける。ＧａＡｓ基板１と補助基板２と
の貼付け方法は、ＧａＡｓ基板１の表面にネガ型レジス
ト３を塗布し、プレベーク後、露光し硬化させる。次
に、ＧａＡｓ基板１と補助基板２をネガ型レジスト３を
介して重ね合わせ、ホットプレート（図示せず）上で加
熱し、加圧ヘッド（図示せず）で加圧しながら熱圧着す
る。次に、貼付けが完了したら、図１（ｂ）に示すよう
に、露呈しているＧａＡｓ基板１の裏面を裏面研削装置
（図示せず）で所望の厚さまで研削する。次に、ＧａＡ
ｓ基板１をドライエッチング法にてスクライブするため
の膜厚の厚いレジストマスクを形成する。そのために先
ず、図１（ｃ）に示すように、ポジ型レジスト４をＧａ
Ａｓ基板１および補助基板２の全面に塗布する。このと
き、同時に補助基板２の周縁部にも不所望のレジスト４
ａが形成される。
図１〜図５を用いて説明する。先ず、図１（ａ）に示す
ように、表面側に素子を作り込んだＧａＡｓ基板１と補
助基板２とを貼付ける。ＧａＡｓ基板１と補助基板２と
の貼付け方法は、ＧａＡｓ基板１の表面にネガ型レジス
ト３を塗布し、プレベーク後、露光し硬化させる。次
に、ＧａＡｓ基板１と補助基板２をネガ型レジスト３を
介して重ね合わせ、ホットプレート（図示せず）上で加
熱し、加圧ヘッド（図示せず）で加圧しながら熱圧着す
る。次に、貼付けが完了したら、図１（ｂ）に示すよう
に、露呈しているＧａＡｓ基板１の裏面を裏面研削装置
（図示せず）で所望の厚さまで研削する。次に、ＧａＡ
ｓ基板１をドライエッチング法にてスクライブするため
の膜厚の厚いレジストマスクを形成する。そのために先
ず、図１（ｃ）に示すように、ポジ型レジスト４をＧａ
Ａｓ基板１および補助基板２の全面に塗布する。このと
き、同時に補助基板２の周縁部にも不所望のレジスト４
ａが形成される。
【００１３】次に、図２（ｄ）に示すように、ＧａＡｓ
基板１を真空チャック５に真空吸着し、露光光源６ａか
らマスク７ａを通してポジ型レジスト４を感光させ、パ
ターニングを行う。次に、図２（ｅ）に示すように、補
助基板２を露光光源６ｂに対して傾け、回転させなが
ら、マスク７ｂを通して補助基板２の周縁部に形成され
た不所望のレジスト４ａを感光させる。傾きを持たせる
理由は、補助基板２の端部と側面部を同時に露光させる
ためである。このようにすれば、平行光のみで露光する
場合のように側面部の厚いレジストが露光量不足となっ
て除去不足になることがない。また、照射光がＧａＡｓ
基板１側に漏れて、レジストパターニング時のパターン
くずれが生じることがないように、金属板等からなり反
射表面が鏡面となる反射板８が設けてある。このように
すれば、不所望のレジスト４ａで乱反射された光が、反
射板８によって反射され、ＧａＡｓ基板１側に漏れるこ
とがない。
基板１を真空チャック５に真空吸着し、露光光源６ａか
らマスク７ａを通してポジ型レジスト４を感光させ、パ
ターニングを行う。次に、図２（ｅ）に示すように、補
助基板２を露光光源６ｂに対して傾け、回転させなが
ら、マスク７ｂを通して補助基板２の周縁部に形成され
た不所望のレジスト４ａを感光させる。傾きを持たせる
理由は、補助基板２の端部と側面部を同時に露光させる
ためである。このようにすれば、平行光のみで露光する
場合のように側面部の厚いレジストが露光量不足となっ
て除去不足になることがない。また、照射光がＧａＡｓ
基板１側に漏れて、レジストパターニング時のパターン
くずれが生じることがないように、金属板等からなり反
射表面が鏡面となる反射板８が設けてある。このように
すれば、不所望のレジスト４ａで乱反射された光が、反
射板８によって反射され、ＧａＡｓ基板１側に漏れるこ
とがない。
【００１４】次に、現像処理を行なった後、図３（ｆ）
に示すように、ＳｉＣｌ４ガスを用いたドライエッチン
グ法により、ＧａＡｓ基板１をエッチングし、ＧａＡｓ
基板１を貫通する分離溝９を形成する。次に、図３
（ｇ）に示すように、ＧａＡｓ基板１の裏面全面にＡｕ
スパッタ層１０を蒸着する。次に、図３（ｈ）に示すよ
うに、フォトリソグラフィ法により、Ａｕスパッタ層１
０の溝部にレジストマスク１１を形成後、Ａｕメッキを
施し、Ａｕスパッタ層１０上にＡｕメッキ層１２を成長
させる。
に示すように、ＳｉＣｌ４ガスを用いたドライエッチン
グ法により、ＧａＡｓ基板１をエッチングし、ＧａＡｓ
基板１を貫通する分離溝９を形成する。次に、図３
（ｇ）に示すように、ＧａＡｓ基板１の裏面全面にＡｕ
スパッタ層１０を蒸着する。次に、図３（ｈ）に示すよ
うに、フォトリソグラフィ法により、Ａｕスパッタ層１
０の溝部にレジストマスク１１を形成後、Ａｕメッキを
施し、Ａｕスパッタ層１０上にＡｕメッキ層１２を成長
させる。
【００１５】その後、図４（ｉ）に示すように、レジス
トマスク１１を除去し、フォトリソグラフィ法及びイオ
ンミリング法により素子間のＡｕスパッタ層１０を除去
し、ＧａＡｓ基板１を個々の半導体素子１３にペレッタ
イズする。次に、図４（ｊ）に示すように、半導体素子
１３の裏面にＵＶテープ１４を貼付けた後、ネガ型レジ
スト３を溶剤で除去し、ＵＶテープ１４を貼付けた半導
体素子１３と補助基板２を分離する。次に、図４（ｋ）
に示すように、ＵＶテープ１４を横方向に引伸ばし、半
導体素子１３同士の間隔を広げてピンセット１５等で、
半導体素子１３の分離を行なう。
トマスク１１を除去し、フォトリソグラフィ法及びイオ
ンミリング法により素子間のＡｕスパッタ層１０を除去
し、ＧａＡｓ基板１を個々の半導体素子１３にペレッタ
イズする。次に、図４（ｊ）に示すように、半導体素子
１３の裏面にＵＶテープ１４を貼付けた後、ネガ型レジ
スト３を溶剤で除去し、ＵＶテープ１４を貼付けた半導
体素子１３と補助基板２を分離する。次に、図４（ｋ）
に示すように、ＵＶテープ１４を横方向に引伸ばし、半
導体素子１３同士の間隔を広げてピンセット１５等で、
半導体素子１３の分離を行なう。
【００１６】本実施例では、ＧａＡｓ基板１と補助基板
２の貼付けにネガ型レジスト３を用いて説明したが、代
わりにホットメルト型のワックスを用いるようにしても
良い。貼付けはレジストの場合と同様に熱圧着にてワッ
クスを溶融・固化させて行ない、分離は加熱及び溶剤に
よりワックスを溶解させて行なうことができる。
２の貼付けにネガ型レジスト３を用いて説明したが、代
わりにホットメルト型のワックスを用いるようにしても
良い。貼付けはレジストの場合と同様に熱圧着にてワッ
クスを溶融・固化させて行ない、分離は加熱及び溶剤に
よりワックスを溶解させて行なうことができる。
【００１７】
【発明の効果】以上説明したように、本発明の半導体素
子の製造方法は、補助基板の周縁部に形成される不所望
のレジストを除去する際に、補助基板を露光光源に対し
て傾け、回転させながらマスクを通して露光して周縁部
のレジストを感光させた後、現像して除去するようにし
たので、平行露光のみで露光する場合のように側面部の
厚いレジストが露光量不足となって除去不足になること
がない。したがって、補助基板の端部および側面部のレ
ジストをともに確実に除去できる。これにより、レジス
ト剥がれによる発塵を防止し、製品歩留りを向上するこ
とができるとともに、生産性も向上できる。
子の製造方法は、補助基板の周縁部に形成される不所望
のレジストを除去する際に、補助基板を露光光源に対し
て傾け、回転させながらマスクを通して露光して周縁部
のレジストを感光させた後、現像して除去するようにし
たので、平行露光のみで露光する場合のように側面部の
厚いレジストが露光量不足となって除去不足になること
がない。したがって、補助基板の端部および側面部のレ
ジストをともに確実に除去できる。これにより、レジス
ト剥がれによる発塵を防止し、製品歩留りを向上するこ
とができるとともに、生産性も向上できる。
【図１】 本発明の半導体素子の製造方法の一例を示す
断面図
断面図
【図２】 本発明の半導体素子の製造方法の一例を示す
断面図
断面図
【図３】 本発明の半導体素子の製造方法の一例を示す
断面図
断面図
【図４】 本発明の半導体素子の製造方法の一例を示す
断面図
断面図
【図５】 従来の半導体素子の製造方法の一例を示す断
面図
面図
【図６】 従来の半導体素子の製造方法の一例を示す断
面図
面図
【図７】 従来の半導体素子の製造方法の一例を示す断
面図
面図
１ ＧａＡｓ基板
２ 補助基板
３ ネガ型レジスト
４ ポジ型レジスト
４ａ 不所望のレジスト
５ 真空チャック
６ａ、６ｂ 露光光源
７ａ、７ｂ マスク
８ 反射板
９ 分離溝
１０ Ａｕスパッタ層
１１レジストマスク
１２ Ａｕメッキ層
１３ 半導体素子
１４ ＵＶテープ
１５ ピンセット
５１ ＧａＡｓ基板
５２ 補助基板
５３ ネガ型レジスト
５４ ポジ型レジスト
５４ａ 不所望のレジスト
５５ レジストマスク
５６ 分離溝
５７ Ａｕスパッタ層
５８ レジストマスク
５９ Ａｕメッキ層
６０ 半導体素子
Claims (2)
- 【請求項１】内部に素子を形成した半導体基板を貼付け
材を用いて補助基板に貼付ける工程と、前記半導体基板
の裏面を研削して薄型化する工程と、前記半導体基板と
前記補助基板にレジストを塗布し、前記補助基板の周縁
部のレジストを露光・現像して除去する工程と、前記半
導体基板をエッチングする工程と、前記半導体基板の露
呈面に金属層を蒸着する工程とを含むことを特徴とする
半導体素子の製造方法。 - 【請求項２】前記レジスト除去工程が、露光光源に対し
て前記補助基板を傾かせるとともに回転させながら露光
することを特徴とする請求項１に記載の半導体素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117180A JP2003318202A (ja) | 2002-04-19 | 2002-04-19 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117180A JP2003318202A (ja) | 2002-04-19 | 2002-04-19 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318202A true JP2003318202A (ja) | 2003-11-07 |
Family
ID=29534468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117180A Pending JP2003318202A (ja) | 2002-04-19 | 2002-04-19 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318202A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014001409A (ja) * | 2012-06-15 | 2014-01-09 | Dainippon Printing Co Ltd | ステンレス基板への高分子化合物層と金めっきパターンの形成方法 |
| JP2022021513A (ja) * | 2020-07-22 | 2022-02-03 | 三菱電機株式会社 | 露光装置 |
-
2002
- 2002-04-19 JP JP2002117180A patent/JP2003318202A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014001409A (ja) * | 2012-06-15 | 2014-01-09 | Dainippon Printing Co Ltd | ステンレス基板への高分子化合物層と金めっきパターンの形成方法 |
| JP2022021513A (ja) * | 2020-07-22 | 2022-02-03 | 三菱電機株式会社 | 露光装置 |
| JP7374052B2 (ja) | 2020-07-22 | 2023-11-06 | 三菱電機株式会社 | 露光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3809050A (en) | Mounting block for semiconductor wafers | |
| JP4738079B2 (ja) | パターン付き光学フィルタ層を基板上に作製する方法 | |
| US10895805B2 (en) | Pellicle manufacturing method and method for manufacturing photomask with pellicle | |
| US10811458B2 (en) | Method of processing wafer | |
| JP2002043251A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2018056502A (ja) | デバイスウエーハの加工方法 | |
| JP2005050997A (ja) | 半導体素子分離方法 | |
| US6974721B2 (en) | Method for manufacturing thin semiconductor chip | |
| JP2008187148A (ja) | 半導体装置の製造方法およびマーキング装置 | |
| JP2994356B1 (ja) | ウエハ表面保護テープ剥離装置 | |
| JP2003318202A (ja) | 半導体素子の製造方法 | |
| US7816184B2 (en) | Micromachine device processing method | |
| TW201301340A (zh) | 旋轉吸盤，具備有旋轉吸盤之壓電振動片之製造裝置，壓電振動片之製造方法，壓電振動片，及壓電振動子 | |
| JPH06275717A (ja) | ウエハはがし方法 | |
| JP2018018980A (ja) | デバイスウエーハの加工方法 | |
| JPH06204776A (ja) | 圧電薄膜振動子の製造方法 | |
| KR20080028305A (ko) | 포토마스크 블랭크, 포토마스크 블랭크의 제조 방법,포토마스크, 포토마스크의 제조 방법, 포토마스크 중간체및 패턴의 전사 방법 | |
| JP7171138B2 (ja) | デバイスチップの製造方法 | |
| US7736995B2 (en) | Process for producing components | |
| JPH0645436A (ja) | 半導体基板の貼付方法 | |
| JPH06230561A (ja) | リソグラフィー用ペリクル膜の製造方法 | |
| JP2019102592A (ja) | ウェーハの加工方法、加工装置、分割方法、及び分割システム | |
| JPH0595046A (ja) | センサー形成済基板のダイシング方法 | |
| US20240006239A1 (en) | Device wafer processing method | |
| JP7207969B2 (ja) | ウエーハの加工方法 |