JP2003316582A - ２重化ｂｉｏｓの制御方法と装置 - Google Patents
２重化ｂｉｏｓの制御方法と装置Info
- Publication number
- JP2003316582A JP2003316582A JP2002122425A JP2002122425A JP2003316582A JP 2003316582 A JP2003316582 A JP 2003316582A JP 2002122425 A JP2002122425 A JP 2002122425A JP 2002122425 A JP2002122425 A JP 2002122425A JP 2003316582 A JP2003316582 A JP 2003316582A
- Authority
- JP
- Japan
- Prior art keywords
- bios
- selection
- flash memory
- information
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ＢＩＯＳのアップデートに伴いＢＩＯＳを書き
換えた時、書き換え失敗等でＢＩＯＳが全く動けない状
態でも、コンピュータが立ち上がらない状態を回避する
方法と装置の提供。 【解決手段】コンピュータは、複数のフラッシュＲＯＭ
１６、１７に複数のＢＩＯＳを有し、コンピュータを起
動する場合に、複数のＢＩＯＳの中の何れかのＢＩＯＳ
を選択するＢＩＯＳ選択モジュール１５を有し、ＢＩＯ
Ｓ選択モジュール手段１５は、ＢＩＯＳの動作の正当性
を判断する手段２３と、再起動でＢＩＯＳの選択を変更
する手段２４、及び、コンピュータを起動するＢＩＯＳ
を固定的に選択する手段２２を有する。
換えた時、書き換え失敗等でＢＩＯＳが全く動けない状
態でも、コンピュータが立ち上がらない状態を回避する
方法と装置の提供。 【解決手段】コンピュータは、複数のフラッシュＲＯＭ
１６、１７に複数のＢＩＯＳを有し、コンピュータを起
動する場合に、複数のＢＩＯＳの中の何れかのＢＩＯＳ
を選択するＢＩＯＳ選択モジュール１５を有し、ＢＩＯ
Ｓ選択モジュール手段１５は、ＢＩＯＳの動作の正当性
を判断する手段２３と、再起動でＢＩＯＳの選択を変更
する手段２４、及び、コンピュータを起動するＢＩＯＳ
を固定的に選択する手段２２を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、基本入出力システムプログラム(BasicInput
Output System :「ＢＩＯＳ」という）を格納する記憶
手段を有する情報処理装置に関する。
し、特に、基本入出力システムプログラム(BasicInput
Output System :「ＢＩＯＳ」という）を格納する記憶
手段を有する情報処理装置に関する。
【０００２】
【従来の技術】ＢＩＯＳは、一般に、コンピュータ起動
時に、中央処理装置（Central Processing Unit：以下
「ＣＰＵ」という）により実行され、コンピュータのハ
ードウェアの初期化、入出力装置の初期化、オペレーテ
ィングシステム（Operating System：以下「ＯＳ」とい
う）のロードを行うシステム固有のプログラムであり、
書き換え可能なフラッシュＲＯＭ（一括消去可能な電気
的に消去及びプログラム可能なＲＯＭ、「フラッシュメ
モリ」あるいは、「フラッシュＥＥＲＲＯＭ」ともい
う）に格納される。
時に、中央処理装置（Central Processing Unit：以下
「ＣＰＵ」という）により実行され、コンピュータのハ
ードウェアの初期化、入出力装置の初期化、オペレーテ
ィングシステム（Operating System：以下「ＯＳ」とい
う）のロードを行うシステム固有のプログラムであり、
書き換え可能なフラッシュＲＯＭ（一括消去可能な電気
的に消去及びプログラム可能なＲＯＭ、「フラッシュメ
モリ」あるいは、「フラッシュＥＥＲＲＯＭ」ともい
う）に格納される。
【０００３】ＢＩＯＳは、例えば、
・コンピュータ・ＢＩＯＳ機能の拡張を行う場合、
・ハードウェア変更に伴ってＢＩＯＳの変更が必要な場
合、 ・新規ハードウェア、ＯＳをサポートする場合等に、書
き換えが行われる。
合、 ・新規ハードウェア、ＯＳをサポートする場合等に、書
き換えが行われる。
【０００４】コンピュータにおいて、ＢＩＯＳの書き換
えに失敗した場合には、ＢＩＯＳを格納したフラッシュ
ＲＯＭを交換しないと、コンピュータは立ち上がらない
可能性がある。
えに失敗した場合には、ＢＩＯＳを格納したフラッシュ
ＲＯＭを交換しないと、コンピュータは立ち上がらない
可能性がある。
【０００５】また、コンピュータにおいて、ハードウェ
ア変更に伴ってＢＩＯＳの書き換えを行う場合には、ハ
ードウェアの変更と、ＢＩＯＳの書き換えとを同期して
行う必要があり、ＢＩＯＳを書き換えた後は、ハードウ
ェアを変更するまで、コンピュータの立ち上げは出来な
い。
ア変更に伴ってＢＩＯＳの書き換えを行う場合には、ハ
ードウェアの変更と、ＢＩＯＳの書き換えとを同期して
行う必要があり、ＢＩＯＳを書き換えた後は、ハードウ
ェアを変更するまで、コンピュータの立ち上げは出来な
い。
【０００６】ＢＩＯＳの書き換え失敗によるシステム・
ダウン、あるいは保守・交換によるシステム・オフの時
間の長時間化は、特に、高い稼働率が要求されるサーバ
ーシステムで使用されるコンピュータにとっては、致命
的な問題であり、回避されるべきである。
ダウン、あるいは保守・交換によるシステム・オフの時
間の長時間化は、特に、高い稼働率が要求されるサーバ
ーシステムで使用されるコンピュータにとっては、致命
的な問題であり、回避されるべきである。
【０００７】この問題を回避するために、従来より様々
な対策が講じられている。ＢＩＯＳの二重化またはバッ
クアップを行うコンピュータも知られており、例えば特
開平９−３３０２７２号公報には、ＢＩＯＳをフラッシ
ュメモリ内に格納している情報処理装置において、ＢＩ
ＯＳを格納したバックアップＲＯＭをフラッシュメモリ
とは別に備え、フラッシュメモリと、バックアップＲＯ
Ｍを切替えることにより、フラッシュメモリを書き替え
る手段を備え、フラッシュメモリ内のＢＩＯＳプログラ
ムが破壊しても、バックアップＲＯＭによるブートによ
り、フラッシュメモリ内のＢＩＯＳプログラムの修復を
行うことができるようにしたＢＩＯＳ制御方式が開示さ
れている。
な対策が講じられている。ＢＩＯＳの二重化またはバッ
クアップを行うコンピュータも知られており、例えば特
開平９−３３０２７２号公報には、ＢＩＯＳをフラッシ
ュメモリ内に格納している情報処理装置において、ＢＩ
ＯＳを格納したバックアップＲＯＭをフラッシュメモリ
とは別に備え、フラッシュメモリと、バックアップＲＯ
Ｍを切替えることにより、フラッシュメモリを書き替え
る手段を備え、フラッシュメモリ内のＢＩＯＳプログラ
ムが破壊しても、バックアップＲＯＭによるブートによ
り、フラッシュメモリ内のＢＩＯＳプログラムの修復を
行うことができるようにしたＢＩＯＳ制御方式が開示さ
れている。
【０００８】別の刊行物として、例えば特開２００１−
１０９６２９号公報には、ＣＰＵのブートプログラムが
記憶された第１のブートＲＯＭと、ＣＰＵのブートプロ
グラムが記憶された第２のブートＲＯＭと、を有し、電
源オン時、ＣＰＵが第１のブートＲＯＭから読み出した
ブートプログラムにより正常にブートできたか否かを判
断する判断手段と、ＣＰＵが正常にブートできなかった
場合、第２のブートＲＯＭからブートプログラムを読み
出すようにした制御方法が開示されている。さらに、例
えば特開平１０−１４９３１７号公報には、情報処理実
行用のプログラムを格納する第１の格納領域と、復旧用
の第２の記憶領域とを有する書き換え自在なメモリと、
第１の格納領域の書き換え後に、この第１の格納領域か
ら情報処理実行用プログラムを順次読み出して実行する
情報処理手段と、情報処理実行プログラムの実行の正常
性を判定する判定手段と、判定手段が異常を示すとき、
メモリのプログラム読み出し領域を、第１の格納領域か
ら第２の格納領域に切り換えるように指示する切換え指
示手段を備えた情報処理装置が開示されている。
１０９６２９号公報には、ＣＰＵのブートプログラムが
記憶された第１のブートＲＯＭと、ＣＰＵのブートプロ
グラムが記憶された第２のブートＲＯＭと、を有し、電
源オン時、ＣＰＵが第１のブートＲＯＭから読み出した
ブートプログラムにより正常にブートできたか否かを判
断する判断手段と、ＣＰＵが正常にブートできなかった
場合、第２のブートＲＯＭからブートプログラムを読み
出すようにした制御方法が開示されている。さらに、例
えば特開平１０−１４９３１７号公報には、情報処理実
行用のプログラムを格納する第１の格納領域と、復旧用
の第２の記憶領域とを有する書き換え自在なメモリと、
第１の格納領域の書き換え後に、この第１の格納領域か
ら情報処理実行用プログラムを順次読み出して実行する
情報処理手段と、情報処理実行プログラムの実行の正常
性を判定する判定手段と、判定手段が異常を示すとき、
メモリのプログラム読み出し領域を、第１の格納領域か
ら第２の格納領域に切り換えるように指示する切換え指
示手段を備えた情報処理装置が開示されている。
【０００９】
【発明が解決しようとする課題】従来のシステムは、下
記記載の問題点を有している。すなわち、情報処理装置
では、ＢＩＯＳデータが正常であるか否かを判断する手
段として、ＢＩＯＳ自身でのチェックサム（ｃｈｅｃｋ
ｓｕｍ）の計算を使用しており、ＢＩＯＳが全く動けな
い時には、ＢＩＯＳデータが正常であるか否かの判断も
出来ない。
記記載の問題点を有している。すなわち、情報処理装置
では、ＢＩＯＳデータが正常であるか否かを判断する手
段として、ＢＩＯＳ自身でのチェックサム（ｃｈｅｃｋ
ｓｕｍ）の計算を使用しており、ＢＩＯＳが全く動けな
い時には、ＢＩＯＳデータが正常であるか否かの判断も
出来ない。
【００１０】また、ＢＩＯＳデータが正常であっても、
コンピュータのハードウェアとの組み合わせによる問題
で、立ち上がらない場合には、その異常を検出すること
が出来ない。
コンピュータのハードウェアとの組み合わせによる問題
で、立ち上がらない場合には、その異常を検出すること
が出来ない。
【００１１】そして、ＢＩＯＳの書き換え時に発生する
様々な書き換えの失敗により、コンピュータが立ち上が
らない可能性は、相変わらず、残されたままである。
様々な書き換えの失敗により、コンピュータが立ち上が
らない可能性は、相変わらず、残されたままである。
【００１２】さらに、ハードウェアの変更に伴いＢＩＯ
Ｓ変更を行う場合には、ハードウェアの変更に同期して
ＢＩＯＳの書き換えを行うことが必要とされており、保
守・交換が終了するまでの間は、システムの運用は出来
ない。
Ｓ変更を行う場合には、ハードウェアの変更に同期して
ＢＩＯＳの書き換えを行うことが必要とされており、保
守・交換が終了するまでの間は、システムの運用は出来
ない。
【００１３】したがって、本発明は上記問題点に鑑みて
創案されたものであって、本発明が解決する課題は、Ｂ
ＩＯＳの書き換えに伴う、システムの信頼性、運用効
率、保守性を向上する装置、方法を提供することにあ
る。
創案されたものであって、本発明が解決する課題は、Ｂ
ＩＯＳの書き換えに伴う、システムの信頼性、運用効
率、保守性を向上する装置、方法を提供することにあ
る。
【００１４】より具体的には、本発明は、ハードウェア
変更に伴いＢＩＯＳ変更を行う場合に、ハードウェアの
変更とＢＩＯＳの書き換え同期させる必要性を無くし、
保守・交換時の作業時間を短縮し、システムの保守性を
向上する装置、方法を提供することもその課題としてい
る。
変更に伴いＢＩＯＳ変更を行う場合に、ハードウェアの
変更とＢＩＯＳの書き換え同期させる必要性を無くし、
保守・交換時の作業時間を短縮し、システムの保守性を
向上する装置、方法を提供することもその課題としてい
る。
【００１５】また本発明は、ＢＩＯＳの書き換えが失敗
した場合でもコンピュータを立ち上げ可能とし、ハード
ウェアとの組み合わせにより、コンピュータが立ち上が
らない状態でも、ＢＩＯＳを切り替えてコンピュータを
立ち上げることを可能にし信頼性を向上する装置、方法
を提供することもその課題としている。
した場合でもコンピュータを立ち上げ可能とし、ハード
ウェアとの組み合わせにより、コンピュータが立ち上が
らない状態でも、ＢＩＯＳを切り替えてコンピュータを
立ち上げることを可能にし信頼性を向上する装置、方法
を提供することもその課題としている。
【００１６】
【課題を解決するための手段】前記課題の少なくとも１
つを解決するため本発明の一のアスペクトに係る装置
は、基本入出力システム（「ＢＩＯＳ」という）をそれ
ぞれ記憶する複数の記憶手段と、前記複数の記憶手段に
記憶されるＢＩＯＳの中のいずれか一つを選択する選択
手段と、ＢＩＯＳの切替えを前記選択手段に指示する第
１の制御手段と、予め定められたＢＩＯＳを、固定的に
選択するように、前記選択手段に指示する第２の制御手
段と、前記選択手段が、前記第１の制御手段からの指示
と前記第２の制御手段からの指示のいずれかに基づき、
ＢＩＯＳを選択するかを決定する第３の制御手段と、を
備え、前記選択手段で選択されたＢＩＯＳがロードされ
て起動が行われる構成とされている。本発明において、
前記ＢＩＯＳが正当なものであるか判定する判定手段を
備え、前記第１の制御手段は、前記判定手段で、前記Ｂ
ＩＯＳが正当でないことが検出された場合に、ＢＩＯＳ
の切替えを、前記選択手段に指示する。
つを解決するため本発明の一のアスペクトに係る装置
は、基本入出力システム（「ＢＩＯＳ」という）をそれ
ぞれ記憶する複数の記憶手段と、前記複数の記憶手段に
記憶されるＢＩＯＳの中のいずれか一つを選択する選択
手段と、ＢＩＯＳの切替えを前記選択手段に指示する第
１の制御手段と、予め定められたＢＩＯＳを、固定的に
選択するように、前記選択手段に指示する第２の制御手
段と、前記選択手段が、前記第１の制御手段からの指示
と前記第２の制御手段からの指示のいずれかに基づき、
ＢＩＯＳを選択するかを決定する第３の制御手段と、を
備え、前記選択手段で選択されたＢＩＯＳがロードされ
て起動が行われる構成とされている。本発明において、
前記ＢＩＯＳが正当なものであるか判定する判定手段を
備え、前記第１の制御手段は、前記判定手段で、前記Ｂ
ＩＯＳが正当でないことが検出された場合に、ＢＩＯＳ
の切替えを、前記選択手段に指示する。
【００１７】また本発明の別のアスペクトに係る方法
は、ＢＩＯＳを少なくとも２つの記憶手段に記憶してい
る情報処理装置の２重化ＢＩＯＳの制御方法であって、
前記各記憶手段に記憶されるＢＩＯＳの中のいずれか一
つを選択する選択手段に対して、ＢＩＯＳの切替えを指
示する第１のステップと、設定情報に基づき、予め定め
られた特定のＢＩＯＳを固定的に選択するように、前記
選択手段に対して、指示する第２のステップと、前記第
１、第２のステップのうちいずれのステップでの指示に
基づき、前記選択手段がＢＩＯＳを選択するかを決定す
る第３のステップと、前記決定に従い、前記選択手段
が、前記各記憶手段に記憶されるＢＩＯＳの中の一つを
選択する第４のステップと、を有し、前記選択手段で選
択されたＢＩＯＳがロードされて起動される。
は、ＢＩＯＳを少なくとも２つの記憶手段に記憶してい
る情報処理装置の２重化ＢＩＯＳの制御方法であって、
前記各記憶手段に記憶されるＢＩＯＳの中のいずれか一
つを選択する選択手段に対して、ＢＩＯＳの切替えを指
示する第１のステップと、設定情報に基づき、予め定め
られた特定のＢＩＯＳを固定的に選択するように、前記
選択手段に対して、指示する第２のステップと、前記第
１、第２のステップのうちいずれのステップでの指示に
基づき、前記選択手段がＢＩＯＳを選択するかを決定す
る第３のステップと、前記決定に従い、前記選択手段
が、前記各記憶手段に記憶されるＢＩＯＳの中の一つを
選択する第４のステップと、を有し、前記選択手段で選
択されたＢＩＯＳがロードされて起動される。
【００１８】［発明の概要］本発明は、ＢＩＯＳを記憶
する複数の不揮発性の記憶手段と、コンピュータを起動
する場合に、複数のＢＩＯＳの中のいずれか１つのＢＩ
ＯＳを選択する手段と、を有し、ＢＩＯＳを選択する手
段は、ＢＩＯＳの動作の正当性を判断する手段による判
断に基づき再起動によってＢＩＯＳの選択を変更する手
段と、ＢＩＯＳを、固定的に選択する手段と、を有し、
ＢＩＯＳを選択する２つの手段のいずれかを有効にする
手段を有する。
する複数の不揮発性の記憶手段と、コンピュータを起動
する場合に、複数のＢＩＯＳの中のいずれか１つのＢＩ
ＯＳを選択する手段と、を有し、ＢＩＯＳを選択する手
段は、ＢＩＯＳの動作の正当性を判断する手段による判
断に基づき再起動によってＢＩＯＳの選択を変更する手
段と、ＢＩＯＳを、固定的に選択する手段と、を有し、
ＢＩＯＳを選択する２つの手段のいずれかを有効にする
手段を有する。
【００１９】本発明において、コンピュータ内には、複
数のＢＩＯＳが存在し、コンピュータを立ち上げる時に
使用するＢＩＯＳは、ＢＩＯＳを選択する手段により決
定される。起動時に選択されたＢＩＯＳは、ＢＩＯＳの
正当性を判断する手段により、その正当性が確認され、
ＢＩＯＳが正当で無いと判断された場合には、ＢＩＯＳ
の選択を変更する手段が、別のＢＩＯＳを選択し、コン
ピュータの再起動を行う。
数のＢＩＯＳが存在し、コンピュータを立ち上げる時に
使用するＢＩＯＳは、ＢＩＯＳを選択する手段により決
定される。起動時に選択されたＢＩＯＳは、ＢＩＯＳの
正当性を判断する手段により、その正当性が確認され、
ＢＩＯＳが正当で無いと判断された場合には、ＢＩＯＳ
の選択を変更する手段が、別のＢＩＯＳを選択し、コン
ピュータの再起動を行う。
【００２０】また、本発明において、コンピュータを起
動するＢＩＯＳを固定的に選択する手段は、毎回同じＢ
ＩＯＳを選択し、コンピュータの起動を行う。
動するＢＩＯＳを固定的に選択する手段は、毎回同じＢ
ＩＯＳを選択し、コンピュータの起動を行う。
【００２１】本発明において、ＢＩＯＳを選択する手段
は、ＢＩＯＳを選択する前記２つの手段のうち有効にな
っている選択手段に従って、立ち上げ時に使用するＢＩ
ＯＳを決定する。
は、ＢＩＯＳを選択する前記２つの手段のうち有効にな
っている選択手段に従って、立ち上げ時に使用するＢＩ
ＯＳを決定する。
【００２２】本発明において、ＢＩＯＳを選択する手段
において、前記２つの手段の何れを有効にするかを選択
する手段は、外部から設定する手段を有し、ＢＩＯＳの
設定処理、及びＢＩＯＳ書き換えプログラムで設定され
る。
において、前記２つの手段の何れを有効にするかを選択
する手段は、外部から設定する手段を有し、ＢＩＯＳの
設定処理、及びＢＩＯＳ書き換えプログラムで設定され
る。
【００２３】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、その好ましい一実施の形態において、
基本入出力システム（ＢＩＯＳ）をそれぞれ記憶する、
複数の、一括消去型の電気的に消去及び書き換え可能な
読み出し専用メモリ（フラッシュＥＥＰＲＯＭ、フラッ
シュメモリ、あるいはフラッシュＲＯＭという）（図２
の１６、１７）と、前記複数のフラッシュメモリにそれ
ぞれ記憶されるＢＩＯＳの中のいずれか一つを選択する
選択手段（図２の２６）と、前記選択手段（図２の２
６）でＢＩＯＳを選択する場合に、予め記憶部（図２の
２５）に設定されたフラッシュメモリ番号情報（図２の
２５２）に基づき、予め定められた前記フラッシュメモ
リに格納されているＢＩＯＳを、固定的に、選択するよ
うに、前記選択手段（図２の２６）に指示する第１の制
御手段（図２の２２）と、前記選択手段でＢＩＯＳを選
択する場合、ハードウエアの監視手段（図２の２３）に
よる監視結果に基づき、ＢＩＯＳを切替えるように、前
記選択手段（図２の２６）に指示する第２の制御手段
（図２の２４）と、前記選択手段（図２の２６）におい
て、前記第１、第２の制御手段からの指示のいずれを有
効とするかを、予め記憶部（図２の２５）に設定されて
いる選択手段情報（図２の２５１）に基づき、決定する
第３の制御手段（図２の２１）とを備え、前記選択手段
（図２の２６）は、第３の制御手段（図２の２１）から
の決定に基づき、前記第１又は第２の制御手段（図２の
２２、２３）より指定されたＢＩＯＳを選択する制御が
行われる。
する。本発明は、その好ましい一実施の形態において、
基本入出力システム（ＢＩＯＳ）をそれぞれ記憶する、
複数の、一括消去型の電気的に消去及び書き換え可能な
読み出し専用メモリ（フラッシュＥＥＰＲＯＭ、フラッ
シュメモリ、あるいはフラッシュＲＯＭという）（図２
の１６、１７）と、前記複数のフラッシュメモリにそれ
ぞれ記憶されるＢＩＯＳの中のいずれか一つを選択する
選択手段（図２の２６）と、前記選択手段（図２の２
６）でＢＩＯＳを選択する場合に、予め記憶部（図２の
２５）に設定されたフラッシュメモリ番号情報（図２の
２５２）に基づき、予め定められた前記フラッシュメモ
リに格納されているＢＩＯＳを、固定的に、選択するよ
うに、前記選択手段（図２の２６）に指示する第１の制
御手段（図２の２２）と、前記選択手段でＢＩＯＳを選
択する場合、ハードウエアの監視手段（図２の２３）に
よる監視結果に基づき、ＢＩＯＳを切替えるように、前
記選択手段（図２の２６）に指示する第２の制御手段
（図２の２４）と、前記選択手段（図２の２６）におい
て、前記第１、第２の制御手段からの指示のいずれを有
効とするかを、予め記憶部（図２の２５）に設定されて
いる選択手段情報（図２の２５１）に基づき、決定する
第３の制御手段（図２の２１）とを備え、前記選択手段
（図２の２６）は、第３の制御手段（図２の２１）から
の決定に基づき、前記第１又は第２の制御手段（図２の
２２、２３）より指定されたＢＩＯＳを選択する制御が
行われる。
【００２４】情報処理装置のハードウェアに電源が投入
されると、第３の制御手段（図２の２１）は、前記記憶
部（図２の２５）に予め格納された選択手段情報（図２
の２５１）を読み込み（図３のＳ３２）、選択手段信号
を、前記選択手段（図２の２６）に出力し（図３のＳ３
２５）、前記第１の制御手段(図２の２２)は、前記記憶
部（図２の２５）に格納された、フラッシュメモリの番
号情報（図２の２５２）を読み出し（図３のＳ３２
２）、起動時に使用するＢＩＯＳを格納したフラッシュ
メモリを選択するためのフラッシュメモリ選択信号を、
前記選択手段（図２の２６）に出力し（図３のＳ３２
６）、前記第２の制御手段（図２の２４）は、ハードウ
エア起動時に、監視手段（図２の２３）から出力される
切替信号からＢＩＯＳを選択し（図３のＳ３２３）、選
択したＢＩＯＳを格納したフラッシュメモリを選択する
ためのフラッシュメモリ選択信号を、前記選択手段（図
２の２６）に出力し（図３のＳ３２７）、前記選択手段
（図２の２６）は、前記第１の制御手段（図２の２２）
から供給されたフラッシュメモリ選択信号と、前記第２
の制御手段（図２の２４）より供給されたフラッシュメ
モリ選択信号の中から、前記第３の制御手段（図２の２
１）より供給された選択手段信号を基に、いずれのフラ
ッシュメモリ選択信号を用いるか決定する。
されると、第３の制御手段（図２の２１）は、前記記憶
部（図２の２５）に予め格納された選択手段情報（図２
の２５１）を読み込み（図３のＳ３２）、選択手段信号
を、前記選択手段（図２の２６）に出力し（図３のＳ３
２５）、前記第１の制御手段(図２の２２)は、前記記憶
部（図２の２５）に格納された、フラッシュメモリの番
号情報（図２の２５２）を読み出し（図３のＳ３２
２）、起動時に使用するＢＩＯＳを格納したフラッシュ
メモリを選択するためのフラッシュメモリ選択信号を、
前記選択手段（図２の２６）に出力し（図３のＳ３２
６）、前記第２の制御手段（図２の２４）は、ハードウ
エア起動時に、監視手段（図２の２３）から出力される
切替信号からＢＩＯＳを選択し（図３のＳ３２３）、選
択したＢＩＯＳを格納したフラッシュメモリを選択する
ためのフラッシュメモリ選択信号を、前記選択手段（図
２の２６）に出力し（図３のＳ３２７）、前記選択手段
（図２の２６）は、前記第１の制御手段（図２の２２）
から供給されたフラッシュメモリ選択信号と、前記第２
の制御手段（図２の２４）より供給されたフラッシュメ
モリ選択信号の中から、前記第３の制御手段（図２の２
１）より供給された選択手段信号を基に、いずれのフラ
ッシュメモリ選択信号を用いるか決定する。
【００２５】本発明において、起動するＢＩＯＳが決定
された後、対応するフラッシュメモリのＢＩＯＳは、前
記選択手段（図２の２６）を介して、メモリ（図１の１
２）に転送されて展開されてＣＰＵ（図１の１１）で実
行され、以前に、ＢＩＯＳの書き換えに失敗し、ＢＩＯ
Ｓがフラッシュメモリに正常に書き込まれていず、ＢＩ
ＯＳが全く動作できない場合、あるいは、ＢＩＯＳはフ
ラッシュメモリに正常に書き込まれているが、ハードウ
ェアとの組み合わせ問題でＢＩＯＳが全く動作できない
場合には（図３のＳ３５３）、監視制御部（図２の２
３）が、異常を検出し（図３のＳ３５５）、前記監視制
御部は、前記第２の制御手段（図２の２４）に対し、切
り替え信号を出力するとともに、ハードウェアに対して
リセット信号を出力し、前記監視制御部（図２の２４）
から切り替え信号を受信した第２の制御手段は、前記選
択手段に対して、別のＢＩＯＳに切り替えるように制御
する。
された後、対応するフラッシュメモリのＢＩＯＳは、前
記選択手段（図２の２６）を介して、メモリ（図１の１
２）に転送されて展開されてＣＰＵ（図１の１１）で実
行され、以前に、ＢＩＯＳの書き換えに失敗し、ＢＩＯ
Ｓがフラッシュメモリに正常に書き込まれていず、ＢＩ
ＯＳが全く動作できない場合、あるいは、ＢＩＯＳはフ
ラッシュメモリに正常に書き込まれているが、ハードウ
ェアとの組み合わせ問題でＢＩＯＳが全く動作できない
場合には（図３のＳ３５３）、監視制御部（図２の２
３）が、異常を検出し（図３のＳ３５５）、前記監視制
御部は、前記第２の制御手段（図２の２４）に対し、切
り替え信号を出力するとともに、ハードウェアに対して
リセット信号を出力し、前記監視制御部（図２の２４）
から切り替え信号を受信した第２の制御手段は、前記選
択手段に対して、別のＢＩＯＳに切り替えるように制御
する。
【００２６】本発明の一実施の形態において、表示装置
のＢＩＯＳセットアップ画面において、前記記憶部（図
２の２５）に格納されている選択手段情報と、フラッシ
ュメモリ番号情報を読み出し表示し、前記ＢＩＯＳセッ
トアップ画面で変更された選択手段情報とフラッシュメ
モリ番号情報を前記記憶部（図２の２５）に書き込む処
理を前記ＢＩＯＳプログラムが行うようにしてもよい。
のＢＩＯＳセットアップ画面において、前記記憶部（図
２の２５）に格納されている選択手段情報と、フラッシ
ュメモリ番号情報を読み出し表示し、前記ＢＩＯＳセッ
トアップ画面で変更された選択手段情報とフラッシュメ
モリ番号情報を前記記憶部（図２の２５）に書き込む処
理を前記ＢＩＯＳプログラムが行うようにしてもよい。
【００２７】本発明の一実施の形態において、前記ＢＩ
ＯＳ書込みプログラムが、ＢＩＯＳの書込み時に、前記
記憶部（図２の２５）に格納されている選択手段情報と
フラッシュメモリ番号情報を読み出し、システムの立ち
上げで用いられているＢＩＯＳが格納されているフラッ
シュメモリ番号、新たにＢＩＯＳを書き込んだフラッシ
ュメモリの番号を表示装置の画面に表示し、その後、変
更された選択手段情報とフラッシュメモリ番号情報を、
前記記憶部（図２の２５）に書き込むようにしてもよ
い。
ＯＳ書込みプログラムが、ＢＩＯＳの書込み時に、前記
記憶部（図２の２５）に格納されている選択手段情報と
フラッシュメモリ番号情報を読み出し、システムの立ち
上げで用いられているＢＩＯＳが格納されているフラッ
シュメモリ番号、新たにＢＩＯＳを書き込んだフラッシ
ュメモリの番号を表示装置の画面に表示し、その後、変
更された選択手段情報とフラッシュメモリ番号情報を、
前記記憶部（図２の２５）に書き込むようにしてもよ
い。
【００２８】本発明の別の実施の形態において、前記第
１乃至第３の制御手段が、ファームウエアで構成しても
よい。前記ファームウエアが、前記フラッシュメモリの
ＢＩＯＳを読み込み、誤り検出を行うことで、ＢＩＯＳ
の正当性を判定する構成としてもよい。
１乃至第３の制御手段が、ファームウエアで構成しても
よい。前記ファームウエアが、前記フラッシュメモリの
ＢＩＯＳを読み込み、誤り検出を行うことで、ＢＩＯＳ
の正当性を判定する構成としてもよい。
【００２９】
【実施例】上記した実施の形態についてさらに詳細に説
明すべく、本発明の実施例について図面を参照して以下
に説明する。図１は、本発明の一実施例の情報処理装置
の構成を示す図である。図１において、本実施例におい
ては、ＣＰＵ１１、メモリ１２、チップセット１３、Ｉ
Ｏコントローラ１４は、システムバス１８を介してＢＩ
ＯＳ選択モジュール１５と接続されている。
明すべく、本発明の実施例について図面を参照して以下
に説明する。図１は、本発明の一実施例の情報処理装置
の構成を示す図である。図１において、本実施例におい
ては、ＣＰＵ１１、メモリ１２、チップセット１３、Ｉ
Ｏコントローラ１４は、システムバス１８を介してＢＩ
ＯＳ選択モジュール１５と接続されている。
【００３０】ＢＩＯＳ選択モジュール１５配下のフラッ
シュＲＯＭ１６及びフラッシュＲＯＭ１７には、ＢＩＯ
Ｓ１６０、ＢＩＯＳ１７０がそれぞれ格納されている。
シュＲＯＭ１６及びフラッシュＲＯＭ１７には、ＢＩＯ
Ｓ１６０、ＢＩＯＳ１７０がそれぞれ格納されている。
【００３１】ＢＩＯＳ１６０及びＢＩＯＳ１７０は、情
報処理装置のハードウェアの起動時に、ＢＩＯＳ選択モ
ジュール１５から出力される選択（Ｓｅｌｅｃｔｏｒ）
信号により、フラッシュＲＯＭ１６及びフラッシュＲＯ
Ｍ１７のうちのいずれか一方が選択され、選択されたフ
ラッシュＲＯＭ中のＢＩＯＳが、メモリ１２に転送され
メモリ１２上に展開される。メモリ１２上に展開された
ＢＩＯＳプログラムは、ＣＰＵ１１により実行され、チ
ップセット１３及びＩＯコントローラ１４の初期化を行
い、ＯＳの起動を行う。
報処理装置のハードウェアの起動時に、ＢＩＯＳ選択モ
ジュール１５から出力される選択（Ｓｅｌｅｃｔｏｒ）
信号により、フラッシュＲＯＭ１６及びフラッシュＲＯ
Ｍ１７のうちのいずれか一方が選択され、選択されたフ
ラッシュＲＯＭ中のＢＩＯＳが、メモリ１２に転送され
メモリ１２上に展開される。メモリ１２上に展開された
ＢＩＯＳプログラムは、ＣＰＵ１１により実行され、チ
ップセット１３及びＩＯコントローラ１４の初期化を行
い、ＯＳの起動を行う。
【００３２】図２は、図１のＢＩＯＳ選択モジュール１
５の構成の一例を示している。図２を参照すると、ＢＩ
ＯＳ選択モジュール１５は、ＢＩＯＳセレクタ回路２６
と、選択手段制御部２１と、ＢＩＯＳ固定設定制御部２
２と、ウオッチドッグ・タイマー（Watch Dog Timer：
「ＷＤＴ」とも略記される）制御部２３と、ＢＩＯＳ切
り替え制御部２４と、ＮＶＲＡＮ（Non-Volatile ＲＡ
Ｍ；不揮発性のランダムアクセスメモリ）２５とを備え
ている。
５の構成の一例を示している。図２を参照すると、ＢＩ
ＯＳ選択モジュール１５は、ＢＩＯＳセレクタ回路２６
と、選択手段制御部２１と、ＢＩＯＳ固定設定制御部２
２と、ウオッチドッグ・タイマー（Watch Dog Timer：
「ＷＤＴ」とも略記される）制御部２３と、ＢＩＯＳ切
り替え制御部２４と、ＮＶＲＡＮ（Non-Volatile ＲＡ
Ｍ；不揮発性のランダムアクセスメモリ）２５とを備え
ている。
【００３３】ＮＶＲＡＭ２５は、有効にするＢＩＯＳ選
択手段を示す選択手段情報２５１と、起動時に使用する
ＢＩＯＳを示すフラッシュＲＯＭ番号情報２５２とを記
憶している。
択手段を示す選択手段情報２５１と、起動時に使用する
ＢＩＯＳを示すフラッシュＲＯＭ番号情報２５２とを記
憶している。
【００３４】選択手段制御部２１は、ＮＶＲＡＭ２５に
格納された選択手段情報２５１を基に、選択手段を決定
する。
格納された選択手段情報２５１を基に、選択手段を決定
する。
【００３５】ＢＩＯＳ固定設定制御部２２は、ＮＶＲＡ
Ｍ２５に格納されたフラッシュＲＯＭ番号情報２５２を
基に、フラッシュＲＯＭ１６とフラッシュＲＯＭ１７の
うちいずれのＢＩＯＳを使用するかを、固定的に決定す
る。
Ｍ２５に格納されたフラッシュＲＯＭ番号情報２５２を
基に、フラッシュＲＯＭ１６とフラッシュＲＯＭ１７の
うちいずれのＢＩＯＳを使用するかを、固定的に決定す
る。
【００３６】ウオッチドッグ・タイマー制御部２３は、
ハードウェアの起動、及びリセット（Ｒｅｓｅｔ）時よ
り、ウオッチドッグ・タイマーによる監視を開始し、タ
イムアウトが発生した場合には、ハードウェアに対する
リセット信号、及び、ＢＩＯＳ切り替え制御部２４に対
して、ＢＩＯＳ切り替え信号を出力する。
ハードウェアの起動、及びリセット（Ｒｅｓｅｔ）時よ
り、ウオッチドッグ・タイマーによる監視を開始し、タ
イムアウトが発生した場合には、ハードウェアに対する
リセット信号、及び、ＢＩＯＳ切り替え制御部２４に対
して、ＢＩＯＳ切り替え信号を出力する。
【００３７】ＢＩＯＳ切り替え制御部２４は、ウオッチ
ドッグ・タイマー制御部２３から出力されたＢＩＯＳ切
り替え信号から、フラッシュＲＯＭ１６とフラッシュＲ
ＯＭ１７のうちいずれのＢＩＯＳを用いるかを決定す
る。
ドッグ・タイマー制御部２３から出力されたＢＩＯＳ切
り替え信号から、フラッシュＲＯＭ１６とフラッシュＲ
ＯＭ１７のうちいずれのＢＩＯＳを用いるかを決定す
る。
【００３８】選択手段制御部２１は、ＢＩＯＳセレクタ
回路２６が、ＢＩＯＳ固定設定制御部２２とＢＩＯＳ切
り替え制御部２４のいずれの選択手段によってＢＩＯＳ
の選択を行うかを、選択手段信号によって、ＢＩＯＳセ
レクタ回路２６に指示する。ＢＩＯＳセレクタ回路２６
は、ＢＩＯＳ固定設定制御部２２、及びＢＩＯＳ切り替
え制御部２４で決定された起動時に使用するＢＩＯＳの
情報（フラッシュＲＯＭ選択信号）に基づき、選択手段
制御部２１より入力された選択手段信号を基に、ＢＩＯ
Ｓ固定設定制御部２２及びＢＩＯＳ切り替え制御部２４
から出力されるフラッシュＲＯＭ選択信号のいずれを用
いるかを決定し、フラッシュＲＯＭ１６とフラッシュＲ
ＯＭ１７のうち使用が決定されたフラッシュＲＯＭに対
するチップイネーブル（Chip Enable）信号をアクティ
ブ状態とし、不使用のフラッシュＲＯＭに対するチップ
イネーブル信号をインアクティブとする。
回路２６が、ＢＩＯＳ固定設定制御部２２とＢＩＯＳ切
り替え制御部２４のいずれの選択手段によってＢＩＯＳ
の選択を行うかを、選択手段信号によって、ＢＩＯＳセ
レクタ回路２６に指示する。ＢＩＯＳセレクタ回路２６
は、ＢＩＯＳ固定設定制御部２２、及びＢＩＯＳ切り替
え制御部２４で決定された起動時に使用するＢＩＯＳの
情報（フラッシュＲＯＭ選択信号）に基づき、選択手段
制御部２１より入力された選択手段信号を基に、ＢＩＯ
Ｓ固定設定制御部２２及びＢＩＯＳ切り替え制御部２４
から出力されるフラッシュＲＯＭ選択信号のいずれを用
いるかを決定し、フラッシュＲＯＭ１６とフラッシュＲ
ＯＭ１７のうち使用が決定されたフラッシュＲＯＭに対
するチップイネーブル（Chip Enable）信号をアクティ
ブ状態とし、不使用のフラッシュＲＯＭに対するチップ
イネーブル信号をインアクティブとする。
【００３９】フラッシュＲＯＭ１６とフラッシュＲＯＭ
１７は、ＢＩＯＳセレクタ回路２６から出力される、ア
クティブ状態とされたチップイネーブル信号によってチ
ップイネーブル状態とされ、有効となるフラッシュＲＯ
Ｍが決定される。
１７は、ＢＩＯＳセレクタ回路２６から出力される、ア
クティブ状態とされたチップイネーブル信号によってチ
ップイネーブル状態とされ、有効となるフラッシュＲＯ
Ｍが決定される。
【００４０】ウオッチドッグ・タイマー制御部２３は、
ウオッチドッグ・タイマーを有し、公知の回路が用いら
れる。
ウオッチドッグ・タイマーを有し、公知の回路が用いら
れる。
【００４１】図３及び図４は、本発明の一実施例を示す
処理の流れ図である。図１乃至図３を参照して、本発明
の一実施例の処理・動作について説明する。
処理の流れ図である。図１乃至図３を参照して、本発明
の一実施例の処理・動作について説明する。
【００４２】情報処理装置のハードウェアに電源が投入
される（図３のＳ３１）。
される（図３のＳ３１）。
【００４３】図２に示すＢＩＯＳ選択モジュール１５に
おいて、選択手段制御部２１は、ＮＶＲＡＭ２５に格納
された選択手段情報２５１を読み込み（図３のＳ３２
１）、読み込んだ選択手段情報２５１に対応する選択手
段信号を、ＢＩＯＳセレクタ回路２６に出力する（図３
のＳ３２５）。
おいて、選択手段制御部２１は、ＮＶＲＡＭ２５に格納
された選択手段情報２５１を読み込み（図３のＳ３２
１）、読み込んだ選択手段情報２５１に対応する選択手
段信号を、ＢＩＯＳセレクタ回路２６に出力する（図３
のＳ３２５）。
【００４４】ＢＩＯＳ固定設定制御部２２は、ＮＶＲＡ
Ｍ２５に格納されたフラッシュＲＯＭ番号情報２５２を
読み出し（図３のＳ３２２）、起動時に使用するＢＩＯ
Ｓを格納したフラッシュＲＯＭを選択するためのフラッ
シュＲＯＭ選択信号を、ＢＩＯＳセレクタ回路２６に出
力する（図３のＳ３２６）。
Ｍ２５に格納されたフラッシュＲＯＭ番号情報２５２を
読み出し（図３のＳ３２２）、起動時に使用するＢＩＯ
Ｓを格納したフラッシュＲＯＭを選択するためのフラッ
シュＲＯＭ選択信号を、ＢＩＯＳセレクタ回路２６に出
力する（図３のＳ３２６）。
【００４５】ＢＩＯＳ切り替え制御部２４は、ハードウ
ェア起動時に、ウオッチドッグ・タイマー制御部２３か
ら出力されるＢＩＯＳ切替信号から、ＢＩＯＳを選択し
（図３のＳ３２３）、選択したＢＩＯＳを格納したフラ
ッシュＲＯＭを選択するためのフラッシュＲＯＭ選択信
号を、ＢＩＯＳセレクタ回路２６に出力する（図３のＳ
３２７）。
ェア起動時に、ウオッチドッグ・タイマー制御部２３か
ら出力されるＢＩＯＳ切替信号から、ＢＩＯＳを選択し
（図３のＳ３２３）、選択したＢＩＯＳを格納したフラ
ッシュＲＯＭを選択するためのフラッシュＲＯＭ選択信
号を、ＢＩＯＳセレクタ回路２６に出力する（図３のＳ
３２７）。
【００４６】ＢＩＯＳセレクタ回路２６は、ＢＩＯＳ固
定設定制御部２２から入力されたフラッシュＲＯＭ選択
信号と、ＢＩＯＳ切り替え制御部２４から入力されたフ
ラッシュＲＯＭ選択信号の中から、選択手段制御部２１
より入力された選択手段信号を基に、何れのフラッシュ
ＲＯＭ選択信号を用いるか決定し、選択したフラッシュ
ＲＯＭに対して、チップイネーブル（Chip Enable）信
号を出力する（図３のＳ３３）。
定設定制御部２２から入力されたフラッシュＲＯＭ選択
信号と、ＢＩＯＳ切り替え制御部２４から入力されたフ
ラッシュＲＯＭ選択信号の中から、選択手段制御部２１
より入力された選択手段信号を基に、何れのフラッシュ
ＲＯＭ選択信号を用いるか決定し、選択したフラッシュ
ＲＯＭに対して、チップイネーブル（Chip Enable）信
号を出力する（図３のＳ３３）。
【００４７】また、ウオッチドッグ・タイマー制御部２
３は、ハードウェアへの電源投入と同時に、タイマ監視
を開始する（図３のＳ３２４）。
３は、ハードウェアへの電源投入と同時に、タイマ監視
を開始する（図３のＳ３２４）。
【００４８】選択されたフラッシュＲＯＭのＢＩＯＳ
は、メモリ１２に転送されて展開され（図３のＳ３
４）、ＣＰＵ１１により実行され、チップセット１３、
ＩＯコントローラ１４のポスト（ＰＯＳＴ）処理（後処
理）を実行する（図３のＳ３５）。
は、メモリ１２に転送されて展開され（図３のＳ３
４）、ＣＰＵ１１により実行され、チップセット１３、
ＩＯコントローラ１４のポスト（ＰＯＳＴ）処理（後処
理）を実行する（図３のＳ３５）。
【００４９】・以前にＢＩＯＳの書き換えに失敗し、Ｂ
ＩＯＳがフラッシュＲＯＭに正常に書き込まれていず、
ＢＩＯＳが全く動作できない場合、あるいは、 ・ＢＩＯＳはフラッシュＲＯＭに正常に書き込まれてい
るが、ハードウェアとの組み合わせ問題によりＢＩＯＳ
が全く動作できない場合には（図３のＳ３５３）、ウオ
ッチドッグ・タイマー制御部２３が、一定時間後に、タ
イムアウトを検出し（図３のＳ３５５）、ＢＩＯＳ切り
替え制御部２４に対して、ＢＩＯＳ切り替え信号を出力
するとともに、ハードウェアに対してリセット信号を出
力する。
ＩＯＳがフラッシュＲＯＭに正常に書き込まれていず、
ＢＩＯＳが全く動作できない場合、あるいは、 ・ＢＩＯＳはフラッシュＲＯＭに正常に書き込まれてい
るが、ハードウェアとの組み合わせ問題によりＢＩＯＳ
が全く動作できない場合には（図３のＳ３５３）、ウオ
ッチドッグ・タイマー制御部２３が、一定時間後に、タ
イムアウトを検出し（図３のＳ３５５）、ＢＩＯＳ切り
替え制御部２４に対して、ＢＩＯＳ切り替え信号を出力
するとともに、ハードウェアに対してリセット信号を出
力する。
【００５０】ウオッチドッグ・タイマー制御部２３から
ＢＩＯＳ切り替え信号を受信したＢＩＯＳ切り替え制御
部２４は、ＢＩＯＳセレクタ回路２６に対して、現在出
力しているフラッシュＲＯＭ選択信号を、別のフラッシ
ュＲＯＭを選択するフラッシュＲＯＭ選択信号に変更
し、選択するフラッシュＲＯＭを切り替えるように制御
する（図３のＳ３５６）。
ＢＩＯＳ切り替え信号を受信したＢＩＯＳ切り替え制御
部２４は、ＢＩＯＳセレクタ回路２６に対して、現在出
力しているフラッシュＲＯＭ選択信号を、別のフラッシ
ュＲＯＭを選択するフラッシュＲＯＭ選択信号に変更
し、選択するフラッシュＲＯＭを切り替えるように制御
する（図３のＳ３５６）。
【００５１】コンピュータ・システムは、リセット信号
により、リセットされ、再度、電源投入処理（図３のＳ
３１）から処理を再開する。
により、リセットされ、再度、電源投入処理（図３のＳ
３１）から処理を再開する。
【００５２】ＢＩＯＳは、ＢＩＯＳ自身の動作チェッ
ク、及び、チップセット１３、ＩＯコントローラ１４の
初期化でエラーを検出した場合には（図３のＳ３５
２）、ＢＩＯＳ自身で、無限ループ処理を行い（図３の
Ｓ３５４）、ウオッチドッグ・タイマー制御部２３によ
る、一定時間後のタイムアウト検出を待つ（図３のＳ３
５５）。
ク、及び、チップセット１３、ＩＯコントローラ１４の
初期化でエラーを検出した場合には（図３のＳ３５
２）、ＢＩＯＳ自身で、無限ループ処理を行い（図３の
Ｓ３５４）、ウオッチドッグ・タイマー制御部２３によ
る、一定時間後のタイムアウト検出を待つ（図３のＳ３
５５）。
【００５３】一方、ポスト処理（図３のＳ３５）を正常
に終了した場合、ＢＩＯＳはＯＳのブート処理を行う
（図３のＳ３６）。
に終了した場合、ＢＩＯＳはＯＳのブート処理を行う
（図３のＳ３６）。
【００５４】ＯＳの起動が正常に終了した時点で、ウオ
ッチドッグ・タイマー制御部２３のタイマ監視の停止処
理が行われる（図３のＳ３７）。
ッチドッグ・タイマー制御部２３のタイマ監視の停止処
理が行われる（図３のＳ３７）。
【００５５】この一連の処理により、ＮＶＲＡＭ２５の
選択手段情報２５１に、ＢＩＯＳ切り替え制御部２４が
選択したＢＩＯＳを使用する設定を行った場合におい
て、システム起動でＢＩＯＳが動作できない場合に、ウ
オッチドッグ・タイマー制御部２３でのタイムアウトに
よるシステムリセットで、起動時に使用するＢＩＯＳを
切り替え、システムの再起動を行うことが可能とされ
る。
選択手段情報２５１に、ＢＩＯＳ切り替え制御部２４が
選択したＢＩＯＳを使用する設定を行った場合におい
て、システム起動でＢＩＯＳが動作できない場合に、ウ
オッチドッグ・タイマー制御部２３でのタイムアウトに
よるシステムリセットで、起動時に使用するＢＩＯＳを
切り替え、システムの再起動を行うことが可能とされ
る。
【００５６】また、ＮＶＲＡＭ２５の選択手段情報２５
１に、ＢＩＯＳ固定設定制御部２２で選択するＢＩＯＳ
を使用する旨を設定をした場合には、ＮＶＲＡＭ２５に
格納されているフラッシュＲＯＭ番号２５２で指定され
たＢＩＯＳで、毎回、システムの起動を行うことができ
る。
１に、ＢＩＯＳ固定設定制御部２２で選択するＢＩＯＳ
を使用する旨を設定をした場合には、ＮＶＲＡＭ２５に
格納されているフラッシュＲＯＭ番号２５２で指定され
たＢＩＯＳで、毎回、システムの起動を行うことができ
る。
【００５７】次に、図２に示すＢＩＯＳ選択モジュール
１５において、ＮＶＲＡＭ２５の選択手段情報２５１と
フラッシュＲＯＭ番号情報２５２の設定について図４を
参照して説明する。
１５において、ＮＶＲＡＭ２５の選択手段情報２５１と
フラッシュＲＯＭ番号情報２５２の設定について図４を
参照して説明する。
【００５８】ＢＩＯＳは、コンピュータの図示されない
表示装置のＢＩＯＳセットアップ画面（図４のＳ４１）
において、ＮＶＲＡＭ２５に格納されている選択手段情
報２５１と、フラッシュＲＯＭ番号情報２５２を読み出
して表示する（Ｓ４２）。
表示装置のＢＩＯＳセットアップ画面（図４のＳ４１）
において、ＮＶＲＡＭ２５に格納されている選択手段情
報２５１と、フラッシュＲＯＭ番号情報２５２を読み出
して表示する（Ｓ４２）。
【００５９】ＢＩＯＳは、ＢＩＯＳセットアップ画面上
で変更された選択手段情報２５１とフラッシュＲＯＭ番
号情報２５２を、ＮＶＲＡＭ２５に書き込む（Ｓ４
３）。
で変更された選択手段情報２５１とフラッシュＲＯＭ番
号情報２５２を、ＮＶＲＡＭ２５に書き込む（Ｓ４
３）。
【００６０】同様に、ＢＩＯＳ書込みプログラム（Ｓ４
４）は、フラッシュＲＯＭへのＢＩＯＳの書き込み時、
すなわち、ＢＩＯＳの更新時（Ｓ４５）に、ＮＶＲＡＭ
２５に格納されている選択手段情報２５１とフラッシュ
ＲＯＭ番号情報２５２を読み出し、システムの立ち上げ
で用いられているＢＩＯＳが格納されているフラッシュ
ＲＯＭ番号、新たにＢＩＯＳを書き込んだフラッシュＲ
ＯＭの番号を表示装置の画面に表示する（Ｓ４６）。
４）は、フラッシュＲＯＭへのＢＩＯＳの書き込み時、
すなわち、ＢＩＯＳの更新時（Ｓ４５）に、ＮＶＲＡＭ
２５に格納されている選択手段情報２５１とフラッシュ
ＲＯＭ番号情報２５２を読み出し、システムの立ち上げ
で用いられているＢＩＯＳが格納されているフラッシュ
ＲＯＭ番号、新たにＢＩＯＳを書き込んだフラッシュＲ
ＯＭの番号を表示装置の画面に表示する（Ｓ４６）。
【００６１】その後、この画面で変更された選択手段情
報２５１とフラッシュＲＯＭ番号情報２５２を、ＮＶＲ
ＡＭ２５に書き込む（Ｓ４７）。
報２５１とフラッシュＲＯＭ番号情報２５２を、ＮＶＲ
ＡＭ２５に書き込む（Ｓ４７）。
【００６２】この処理により、ＢＩＯＳセットアップ、
及び、ＢＩＯＳ書込み時に、表示装置の画面上から、Ｎ
ＶＲＡＭ２５の選択手段情報２５１とフラッシュＲＯＭ
番号情報２５２を設定することが可能になる。
及び、ＢＩＯＳ書込み時に、表示装置の画面上から、Ｎ
ＶＲＡＭ２５の選択手段情報２５１とフラッシュＲＯＭ
番号情報２５２を設定することが可能になる。
【００６３】上記実施例において、図２に示したＢＩＯ
Ｓ選択モジュール１５は、ハードウェアの代わりに、フ
ァームウェアによるプログラム制御によって構成するよ
うにしてもよい。図５は、第２の実施例の構成を示す図
である。図５を参照すると、ＢＩＯＳ選択モジュール１
５Ａは、ＢＩＯＳセレクタ回路５４と、プロセッサ５
１、ファームウェア５２、サーバマネジメントコントロ
ーラ５５と、ＮＶＲＡＭ５３を備えている。ファームウ
ェア５２は、ＥＥＰＲＯＭ等に格納される。
Ｓ選択モジュール１５は、ハードウェアの代わりに、フ
ァームウェアによるプログラム制御によって構成するよ
うにしてもよい。図５は、第２の実施例の構成を示す図
である。図５を参照すると、ＢＩＯＳ選択モジュール１
５Ａは、ＢＩＯＳセレクタ回路５４と、プロセッサ５
１、ファームウェア５２、サーバマネジメントコントロ
ーラ５５と、ＮＶＲＡＭ５３を備えている。ファームウ
ェア５２は、ＥＥＰＲＯＭ等に格納される。
【００６４】ＢＩＯＳセレクタ回路５４におけるＢＩＯ
Ｓの選択を、ファームウェア５２が、ＮＶＲＡＭ５３の
情報を基に決定する。すなわち、プロセッサ５１は、Ｎ
ＶＲＡＭ５３の選択手段情報５３１を読み込み、選択手
段信号をＢＩＯＳセレクタ回路５４に与え、ＢＩＯＳセ
レクタ回路５４で、使用するＢＩＯＳを選択する時、フ
ラッシュＲＯＭ番号５３２で指定されるフラッシュＲＯ
Ｍを固定的に選択するか、あるいは、サーバマネージメ
ントコントローラ５５からの管理情報に基づき、ＢＩＯ
Ｓの切替を行うかを決定する。
Ｓの選択を、ファームウェア５２が、ＮＶＲＡＭ５３の
情報を基に決定する。すなわち、プロセッサ５１は、Ｎ
ＶＲＡＭ５３の選択手段情報５３１を読み込み、選択手
段信号をＢＩＯＳセレクタ回路５４に与え、ＢＩＯＳセ
レクタ回路５４で、使用するＢＩＯＳを選択する時、フ
ラッシュＲＯＭ番号５３２で指定されるフラッシュＲＯ
Ｍを固定的に選択するか、あるいは、サーバマネージメ
ントコントローラ５５からの管理情報に基づき、ＢＩＯ
Ｓの切替を行うかを決定する。
【００６５】また、この実施例では、ファームウェア５
２により、フラッシュＲＯＭ１６、１７内のＢＩＯＳを
読み込み、チェックサム（Ｃｈｅｃｋｓｕｍ）を計算す
ることで、ＢＩＯＳを、メモリ（図１の１２）にロード
する前に、ＢＩＯＳの正当性をチェックすることが可能
とされている。チェックサムによるエラーを検出した場
合、ファームウェア５２は、ＢＩＯＳセレクタ回路５４
に通知する。サーバマネージメントコントローラ（serv
er management controller）５５は、サーバの管理制
御を行うコントローラであり、その機能の一部に、図２
のウオッチドッグタイマー制御部２３と同等の監視機能
が実装される。すなわち、ＢＩＯＳストールの発生時等
に、サーバマネージメントコントローラ５５では、タイ
ムアウトの発生等により、システムリセットを出力する
とともに、ＢＩＯＳセレクタ回路５４に、別のフラッシ
ュＲＯＭを選択するように、フラッシュＲＯＭ選択信号
の変更を指示する制御を行う。
２により、フラッシュＲＯＭ１６、１７内のＢＩＯＳを
読み込み、チェックサム（Ｃｈｅｃｋｓｕｍ）を計算す
ることで、ＢＩＯＳを、メモリ（図１の１２）にロード
する前に、ＢＩＯＳの正当性をチェックすることが可能
とされている。チェックサムによるエラーを検出した場
合、ファームウェア５２は、ＢＩＯＳセレクタ回路５４
に通知する。サーバマネージメントコントローラ（serv
er management controller）５５は、サーバの管理制
御を行うコントローラであり、その機能の一部に、図２
のウオッチドッグタイマー制御部２３と同等の監視機能
が実装される。すなわち、ＢＩＯＳストールの発生時等
に、サーバマネージメントコントローラ５５では、タイ
ムアウトの発生等により、システムリセットを出力する
とともに、ＢＩＯＳセレクタ回路５４に、別のフラッシ
ュＲＯＭを選択するように、フラッシュＲＯＭ選択信号
の変更を指示する制御を行う。
【００６６】なお、上記実施例において、フラッシュＲ
ＯＭは複数台であってよく、２台に限定されるものでは
ない。またＮＶＲＡＭ２５は不揮発性の書き換え可能な
メモリであれば、ＮＶＲＡＭに限定されるものでない。
また、図２に示す実施例において、ウオッチドッグ・タ
イマーは、ＢＩＯＳの異常をタイムアウトで検出するも
のであるが、ＢＩＯＳの正常動作、正当性を検証するこ
とができる監視手段であれば、ウオッチドッグ・タイマ
ーに限定されない。以上本発明を上記実施例に即して説
明したが、本発明は上記実施例にのみ限定されるもので
なく、特許請求の範囲の各請求項の範囲内で当業者であ
ればなし得るであろう各種変形、修正を含むことは勿論
である。
ＯＭは複数台であってよく、２台に限定されるものでは
ない。またＮＶＲＡＭ２５は不揮発性の書き換え可能な
メモリであれば、ＮＶＲＡＭに限定されるものでない。
また、図２に示す実施例において、ウオッチドッグ・タ
イマーは、ＢＩＯＳの異常をタイムアウトで検出するも
のであるが、ＢＩＯＳの正常動作、正当性を検証するこ
とができる監視手段であれば、ウオッチドッグ・タイマ
ーに限定されない。以上本発明を上記実施例に即して説
明したが、本発明は上記実施例にのみ限定されるもので
なく、特許請求の範囲の各請求項の範囲内で当業者であ
ればなし得るであろう各種変形、修正を含むことは勿論
である。
【００６７】
【発明の効果】以上説明したように、本発明によれば、
ＢＩＯＳの書き換え時に発生する問題により、コンピュ
ータが立ち上がらないという問題を回避し、コンピュー
タの信頼性を向上する、という効果を奏する。
ＢＩＯＳの書き換え時に発生する問題により、コンピュ
ータが立ち上がらないという問題を回避し、コンピュー
タの信頼性を向上する、という効果を奏する。
【００６８】その理由は、本発明においては、ＢＩＯＳ
を記憶する手段を複数備え、ＢＩＯＳが、正常であるか
否かを判断する手段を、ＢＩＯＳから切り離すことで、
ＢＩＯＳの書き換え失敗で、ＢＩＯＳが全く動作しない
場合、あるいは、ＢＩＯＳとハードウェアの組み合わせ
問題で、ＢＩＯＳデータが正常でもコンピュータが全く
正常に立ち上がらない場合でも、ＢＩＯＳを切り替えて
立ち上げを行うことがを可能としているためである。
を記憶する手段を複数備え、ＢＩＯＳが、正常であるか
否かを判断する手段を、ＢＩＯＳから切り離すことで、
ＢＩＯＳの書き換え失敗で、ＢＩＯＳが全く動作しない
場合、あるいは、ＢＩＯＳとハードウェアの組み合わせ
問題で、ＢＩＯＳデータが正常でもコンピュータが全く
正常に立ち上がらない場合でも、ＢＩＯＳを切り替えて
立ち上げを行うことがを可能としているためである。
【００６９】本発明によれば、保守・交換時の作業時間
を短縮し、コンピュータの保守性を向上する、という効
果を奏する。
を短縮し、コンピュータの保守性を向上する、という効
果を奏する。
【００７０】その理由は、本発明においては、ＢＩＯＳ
を複数持ち、システムの立ち上げで使用するＢＩＯＳを
固定的に選択する手段を備え、ハードウェアの変更に伴
ってＢＩＯＳ変更を行う場合に、ハードウェアの変更と
ＢＩＯＳの書き換えを同期させて行うことを不用として
いるためである。
を複数持ち、システムの立ち上げで使用するＢＩＯＳを
固定的に選択する手段を備え、ハードウェアの変更に伴
ってＢＩＯＳ変更を行う場合に、ハードウェアの変更と
ＢＩＯＳの書き換えを同期させて行うことを不用として
いるためである。
【図１】本発明の一実施例のハードウェア構成を示す図
である。
である。
【図２】本発明の一実施例のＢＩＯＳ選択モジュール構
成を示す図である。
成を示す図である。
【図３】本発明の一実施例の処理の流れ図である。
【図４】本発明の一実施例の処理の流れ図である。
【図５】本発明の他の実施例のＢＩＯＳ選択モジュール
構成を示す図である。
構成を示す図である。
１１ ＣＰＵ
１２ メモリ
１３ チップセット
１４ ＩＯコントローラ
１５、１５Ａ ＢＩＯＳ選択モジュール
１６ フラッシュＲＯＭ
１７ フラッシュＲＯＭ
１６０ ＢＩＯＳ
１７０ ＢＩＯＳ
２１ 選択手段制御部
２２ ＢＩＯＳ固定設定制御部
２３ ウオッチドッグ・タイマー制御部
２４ ＢＩＯＳ切り替え制御部
２５ ＮＶＲＡＭ
２６ ＢＩＯＳセレクタ回路
２５１ 選択手段情報
２５２ フラッシュＲＯＭ番号
５１ プロセッサ
５２ ファームウェア
５３ ＮＶＲＡＭ
５３１ 選択手段情報
５３２ フラッシュＲＯＭ番号
５４ ＢＩＯＳセレクタ回路
５５ サーバマネジメントコントローラ
Claims (27)
- 【請求項１】基本入出力システム（Basic Input Outp
ut System；「ＢＩＯＳ」という）をそれぞれ記憶する
複数の記憶手段と、 前記複数の記憶手段に記憶されるＢＩＯＳの中のいずれ
か一つを選択する選択手段と、 ＢＩＯＳの切替えを前記選択手段に指示する第１の制御
手段と、 予め定められたＢＩＯＳを、固定的に選択するように、
前記選択手段に指示する第２の制御手段と、 前記選択手段が、前記第１の制御手段からの指示と前記
第２の制御手段からの指示のいずれかに基づき、ＢＩＯ
Ｓを選択するかを決定する第３の制御手段と、 を備え、 前記選択手段で選択されたＢＩＯＳがロードされて起動
が行われる、ことを特徴とする情報処理装置。 - 【請求項２】前記ＢＩＯＳが正当なものであるか判定す
る判定手段を備え、 前記第１の制御手段は、前記判定手段で、前記ＢＩＯＳ
が正当でないことが検出された場合に、ＢＩＯＳの切替
えを、前記選択手段に指示する、ことを特徴とする請求
項１に記載の情報処理装置。 - 【請求項３】、前記判定手段において、前記ＢＩＯＳが
正当でないことが検出された場合に、システムをリセッ
トし、再起動する制御を行う、ことを特徴とする請求項
２に記載の情報処理装置。 - 【請求項４】前記第２の制御手段は、記憶部に予め記憶
されている設定情報を参照し、前記第１の設定情報で指
定されているＢＩＯＳを、固定的に選択するように、前
記選択手段に指示し、 前記記憶部に記憶される前記設定情報を変更する手段を
備えている、ことを特徴とする請求項１に記載の情報処
理装置。 - 【請求項５】前記第３の制御手段は、記憶部に予め記憶
されている設定情報であって、前記第１の制御手段から
の指示と前記第２の制御手段からの指示のいずれかを前
記選択手段で有効とするかを決定する設定情報（「選択
手段情報」という）を参照して、前記選択手段情報に基
づき、選択手段信号を、前記選択手段に対して出力し、 前記選択手段は、前記選択手段信号に基づき、前記第１
の制御手段又は前記第２の制御手段よって指示されたＢ
ＩＯＳを選択し、 前記記憶部に記憶される選択手段情報を変更する手段を
備えている、ことを特徴とする請求項１又は４に記載の
情報処理装置。 - 【請求項６】前記設定情報は、前記ＢＩＯＳの設定処
理、及び、前記ＢＩＯＳの書き換えプログラムによって
変更される、ことを特徴とする請求項４又は５に記載の
情報処理装置。 - 【請求項７】前記設定情報は、不揮発性のランダムアク
セスメモリに記憶される、ことを特徴とする請求項４又
は５に記載の情報処理装置。 - 【請求項８】前記ＢＩＯＳを記憶する記憶手段が、フラ
ッシュ型の電気的に消去及び書き換え可能な読み出し専
用メモリよりなる、ことを特徴とする請求項１乃至７の
いずれか一に記載の情報処理装置。 - 【請求項９】基本入出力システム（Basic Input Outp
ut System；「ＢＩＯＳ」という）をそれぞれ格納す
る、フラッシュ型の電気的に消去可能及び書き換え可能
な読み出し専用メモリ（「フラッシュメモリ」という）
を複数備え、 前記複数のフラッシュメモリに格納されるＢＩＯＳのう
ちの一つを選択するＢＩＯＳ選択回路と、 記憶部に予め設定されたフラッシュメモリ番号情報に基
づき、予め定められたフラッシュメモリに格納されてい
るＢＩＯＳを、固定的に、選択するように、前記ＢＩＯ
Ｓ選択回路に対して、フラッシュメモリ選択信号に出力
するＢＩＯＳ固定設定制御手段と、 監視手段により、ＢＩＯＳが正常動作していないことが
検出された場合、前記監視手段から出力される切替信号
を受けて、ＢＩＯＳを切替えるように、前記ＢＩＯＳ選
択回路に対して、フラッシュメモリ選択信号に出力する
ＢＩＯＳ切替制御手段と、 前記記憶部に予め設定された選択手段情報に基づき、前
記ＢＩＯＳ選択回路において、前記選択手段制御手段と
前記ＢＩＯＳ切替制御手段からのフラッシュメモリ選択
信号のいずれかに基づき、使用するＢＩＯＳを選択する
かを決定するための選択手段信号を、前記ＢＩＯＳ選択
回路に対して、出力する選択手段制御手段と、 を備え、 前記ＢＩＯＳ選択回路は、前記選択手段制御手段からの
前記選択手段信号に基づき、前記選択手段制御手段又は
前記ＢＩＯＳ切替制御手段からのフラッシュメモリ選択
信号で指定されたフラッシュメモリをイネーブル状態と
して、前記フラッシュメモリのＢＩＯＳを選択し、メモ
リへのロードを行う、ことを特徴とする情報処理装置。 - 【請求項１０】前記情報処理装置の電源投入により、前
記選択手段制御手段は、前記記憶部に予め格納された選
択手段情報を読み込み、前記選択手段情報に基づき、前
記選択手段信号を、前記ＢＩＯＳ選択回路に出力し、 前記ＢＩＯＳ固定設定制御手段は、前記記憶部に格納さ
れたフラッシュメモリ番号情報を読み出し、起動時に使
用するＢＩＯＳを格納したフラッシュメモリを選択する
ためのフラッシュメモリ選択信号を、前記ＢＩＯＳ選択
回路に対して出力し、 前記ＢＩＯＳ切替制御手段は、ハードウエア起動時に、
前記監視手段から出力される切替信号を受け取った場合
に、現在選択されているＢＩＯＳとは別のＢＩＯＳへの
切替を行うために、選択したＢＩＯＳを格納したフラッ
シュメモリを選択するためのフラッシュメモリ選択信号
を、前記ＢＩＯＳ選択回路に対して出力し、 前記ＢＩＯＳ選択回路は、前記ＢＩＯＳ固定設定制御手
段から供給されたフラッシュメモリ選択信号と、前記Ｂ
ＩＯＳ切替制御手段より供給されたフラッシュメモリ選
択信号の中から、前記選択手段制御手段より供給された
前記選択手段信号を基に、いずれのフラッシュメモリ選
択信号を用いるか決定する、ことを特徴とする請求項９
記載の情報処理装置。 - 【請求項１１】起動するＢＩＯＳが決定された後、対応
する前記フラッシュメモリのＢＩＯＳは前記ＢＩＯＳ選
択回路を介してメモリに転送されて展開されてＣＰＵで
実行され、 ＢＩＯＳが正常に動作できない場合に、異常を検出した
前記監視手段は、前記ＢＩＯＳ切替制御手段に対して、
切替信号を出力するとともに、ハードウェアに対してリ
セット信号を出力し、 前記監視手段から切替信号を受信した前記ＢＩＯＳ切替
制御手段は、前記ＢＩＯＳ選択回路に対して、別のＢＩ
ＯＳに切り替えるように制御する、ことを特徴とする請
求項９又は１０記載の情報処理装置。 - 【請求項１２】表示装置のＢＩＯＳセットアップ画面に
おいて、前記記憶部に格納されている選択手段情報とフ
ラッシュメモリ番号情報を読み出し表示し、 前記ＢＩＯＳセットアップ画面で変更された選択手段情
報とフラッシュメモリ番号情報を、前記記憶部に書き込
む処理を、前記ＢＩＯＳプログラムが行う、ことを特徴
とする請求項９乃至１１のいずれか一に記載の情報処理
装置。 - 【請求項１３】前記ＢＩＯＳ書込みプログラムが、ＢＩ
ＯＳの書込み時に、前記記憶部に格納されている選択手
段情報とフラッシュメモリ番号情報を読み出し、システ
ムの立ち上げで用いられているＢＩＯＳが格納されてい
るフラッシュメモリ番号、新たにＢＩＯＳを書き込んだ
フラッシュメモリの番号を表示装置の画面に表示し、そ
の後、変更された選択手段情報とフラッシュメモリ番号
情報を、前記記憶部に書き込む、ことを特徴とする請求
項９乃至１２のいずれか一に記載の情報処理装置。 - 【請求項１４】前記監視手段が、ウオッチドッグタイマ
ーを備えていることを特徴とする請求項９又は１０に記
載の情報処理装置。 - 【請求項１５】前記選択手段制御手段、前記ＢＩＯＳ固
定設定制御手段、前記ＢＩＯＳ切替制御手段の少なくと
も１つが、ファームウエアで構成されている、ことを特
徴とする請求項９記載の情報処理装置。 - 【請求項１６】前記ファームウエアが、前記フラッシュ
メモリのＢＩＯＳを読み込み、誤り検出を行うことで、
ＢＩＯＳの正当性を判定する、ことを特徴とする請求項
１５記載の情報処理装置。 - 【請求項１７】基本入出力システム（Basic Input Ou
tput System；「ＢＩＯＳ」という）を少なくとも２つ
の記憶手段に記憶している情報処理装置の２重化ＢＩＯ
Ｓの制御方法であって、 前記各記憶手段に記憶されるＢＩＯＳの中のいずれか一
つを選択する選択手段に対して、ＢＩＯＳの切替えを指
示する第１のステップと、 設定情報に基づき、予め定められた特定のＢＩＯＳを固
定的に選択するように、前記選択手段に対して、指示す
る第２のステップと、 前記第１、第２のステップのうちのいずれの指示に基づ
き、前記選択手段がＢＩＯＳを選択するかを決定する第
３のステップと、 前記決定に従い、前記選択手段が、前記各記憶手段に記
憶されるＢＩＯＳの中の一つを選択する第４のステップ
と、 を有し、 前記選択手段で選択されたＢＩＯＳがロードされて起動
される、ことを特徴とするＢＩＯＳの制御方法。 - 【請求項１８】前記ＢＩＯＳが正当なものであるか判定
するステップを有し、前記ＢＩＯＳが正当でないことが
検出された場合に、前記第１のステップにおいて、ＢＩ
ＯＳの切替えを、前記選択手段に指示する、ことを特徴
とする請求項１７に記載のＢＩＯＳの制御方法。 - 【請求項１９】、前記ＢＩＯＳが正当でないことが検出
された場合に、システムをリセットし、再起動する制御
を行う、ことを特徴とする請求項１８に記載のＢＩＯＳ
の制御方法。 - 【請求項２０】前記第２のステップにおいて、記憶部に
予め記憶されている設定情報を参照し、前記設定情報で
指定されているＢＩＯＳを、固定的に選択するように、
前記選択手段に指示し、 前記記憶部に記憶される前記設定情報は、変更自在とさ
れている、ことを特徴とする請求項１７に記載のＢＩＯ
Ｓの制御方法。 - 【請求項２１】前記第３のステップでは、記憶部に予め
記憶されている設定情報であって、前記第１のステップ
と前記第２のステップからの指示のいずれかを前記選択
手段で有効とするかを決定する設定情報（「選択手段情
報」という）に基づき、選択手段信号が、前記選択手段
に対して出力され、 前記記憶部に記憶される前記選択手段情報は、変更自在
とされている、ことを特徴とする請求項１７又は２０に
記載のＢＩＯＳの制御方法。 - 【請求項２２】前記設定情報は、前記ＢＩＯＳの設定処
理、及び、前記ＢＩＯＳの書き換えプログラムによっ
て、変更される、ことを特徴とする請求項２０又は２１
に記載のＢＩＯＳの制御方法。 - 【請求項２３】基本入出力システム（Basic Input Ou
tput System；「ＢＩＯＳ」という）を記憶する、フラ
ッシュ型の電気的に消去可能及び書き換え可能な読み出
し専用メモリ（「フラッシュメモリ」という）を、複数
有する情報処理装置のＢＩＯＳの制御方法であって、 前記複数のフラッシュメモリに記憶されるＢＩＯＳ中の
いずれか一つを選択手段で選択するにあたり、 予め記憶部に設定された情報に基づき、予め定められた
前記フラッシュメモリに格納されているＢＩＯＳを、固
定的に、選択するように、前記選択手段に通知する第１
の制御手段からの指示を有効とするか、ハードウエアの
監視手段による監視結果に基づき、ＢＩＯＳを切替える
ように、前記選択手段に通知する第２の制御手段からの
指示を有効とするかを、第３の制御手段が、予め記憶部
に設定されている選択手段情報に基づき、決定するステ
ップを有し、 前記選択手段では、前記ステップでの決定に基づき、前
記第１又は第２の制御手段より指定されたフラッシュメ
モリのＢＩＯＳを選択するステップと、 前記選択されたＢＩＯＳが前記情報処理装置のメモリに
ロードされ起動される、ことを特徴とするＢＩＯＳの制
御方法。 - 【請求項２４】前記情報処理装置のハードウェアに電源
が投入されると、前記第３の制御手段が、前記記憶部に
予め格納された選択手段情報を読み込み、選択手段信号
を前記選択手段に出力するステップと、 前記第１の制御手段は、前記記憶部に格納された、フラ
ッシュメモリの番号情報を読み出し、起動時に使用する
ＢＩＯＳを格納したフラッシュメモリを選択するための
フラッシュメモリ選択信号を、前記選択手段に出力する
ステップと、 前記第２の制御手段は、ハードウエア起動時に、前記監
視手段から出力される切替信号を受け取ると、現在選択
されているＢＩＯＳとは別のＢＩＯＳを選択し、該選択
したＢＩＯＳを格納したフラッシュメモリを選択するた
めのフラッシュメモリ選択信号を、前記選択手段に出力
するステップと、 前記選択手段は、前記第１の制御手段から供給されたフ
ラッシュメモリ選択信号と、前記第２の制御手段より供
給されたフラッシュメモリ選択信号の中から、前記第３
の制御手段より供給された選択手段情報を基に、いずれ
のフラッシュメモリ選択信号を用いるかを決定するステ
ップと、 を有する、ことを特徴とする請求項２３に記載のＢＩＯ
Ｓの制御方法。 - 【請求項２５】起動するＢＩＯＳが決定された後、対応
する前記フラッシュメモリのＢＩＯＳが、前記選択手段
を介して、前記情報処理装置のメモリに転送されて展開
されてＣＰＵで実行されるステップと、 ＢＩＯＳが正常に動作できない場合には、前記監視手段
が、異常を検出し、前記監視手段は、前記第２の制御手
段に対し、切り替え信号を出力するとともに、ハードウ
ェアに対してリセット信号を出力するステップと、 前記監視手段から切り替え信号を受信した第２の制御手
段は、前記選択手段に対して、別のＢＩＯＳに切り替え
るように制御するステップと、 を有する、ことを特徴とする請求項２３又は２４に記載
のＢＩＯＳの制御方法。 - 【請求項２６】前記ＢＩＯＳが、表示装置のＢＩＯＳセ
ットアップ画面において、前記記憶部に格納されている
選択手段情報と、フラッシュメモリ番号情報を読み出し
て表示するステップと、 前記ＢＩＯＳが、前記セットアップ画面で変更された選
択手段情報とフラッシュメモリ番号情報を前記記憶部に
書き込むステップと、 を有する、ことを特徴とする請求項２３に記載のＢＩＯ
Ｓの制御方法。 - 【請求項２７】前記ＢＩＯＳ書込みプログラムが、ＢＩ
ＯＳの書込み時に、前記記憶部に格納されている選択手
段情報とフラッシュメモリ番号情報を読み出し、立ち上
げで用いられているＢＩＯＳが格納されているフラッシ
ュメモリ番号、新たにＢＩＯＳを書き込んだフラッシュ
メモリ番号を表示装置の画面に表示するステップと、 前記ＢＩＯＳ書込みプログラムが、その後、前記画面
で、変更された選択手段情報とフラッシュメモリ番号情
報を前記記憶部に書き込むステップと、 を有する、ことを特徴とする請求項２３又は２６に記載
のＢＩＯＳの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122425A JP2003316582A (ja) | 2002-04-24 | 2002-04-24 | ２重化ｂｉｏｓの制御方法と装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122425A JP2003316582A (ja) | 2002-04-24 | 2002-04-24 | ２重化ｂｉｏｓの制御方法と装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003316582A true JP2003316582A (ja) | 2003-11-07 |
Family
ID=29538045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122425A Pending JP2003316582A (ja) | 2002-04-24 | 2002-04-24 | ２重化ｂｉｏｓの制御方法と装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003316582A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006251945A (ja) * | 2005-03-09 | 2006-09-21 | Nec Engineering Ltd | 基本入出力制御システム |
| JP2008165627A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | 組込装置および制御方法 |
| JP2008226158A (ja) * | 2007-03-15 | 2008-09-25 | Ricoh Co Ltd | 情報処理装置、ソフトウェア更新方法及び画像処理装置 |
| JP2009070224A (ja) * | 2007-09-14 | 2009-04-02 | Ricoh Co Ltd | 電子機器、電子機器の起動制御方法及び画像形成装置 |
| JP2009205409A (ja) * | 2008-02-27 | 2009-09-10 | Nec Corp | 冗長構成システム、該冗長構成システムに用いられる情報管理方法及び情報管理制御プログラム |
| JP2009265846A (ja) * | 2008-04-23 | 2009-11-12 | Toshiba Tec Corp | データ処理装置およびその起動方法 |
| JP2010026650A (ja) * | 2008-07-16 | 2010-02-04 | Mitsubishi Electric Corp | 制御装置 |
| JP2011090481A (ja) * | 2009-10-22 | 2011-05-06 | Hitachi Ltd | 情報処理装置及びシステム設定方法 |
| EP2393008A2 (en) | 2010-06-02 | 2011-12-07 | Fujitsu Limited | Information processing apparatus and driver execution control method |
| JP2012069565A (ja) * | 2010-09-21 | 2012-04-05 | Renesas Electronics Corp | 半導体集積回路及び制御方法 |
| JP2012159966A (ja) * | 2011-01-31 | 2012-08-23 | Kyocera Document Solutions Inc | 情報処理装置 |
| JP2012234580A (ja) * | 2012-09-05 | 2012-11-29 | Ricoh Co Ltd | 情報処理装置、正当性検証方法および正当性検証プログラム |
| WO2013136997A1 (ja) * | 2012-03-14 | 2013-09-19 | オムロン株式会社 | プログラム制御装置、マザーボードおよび情報処理装置 |
| JP2014115928A (ja) * | 2012-12-12 | 2014-06-26 | Nec Corp | Ｂｉｏｓ復旧制御装置及びその復旧制御方法、情報処理装置、並びにコンピュータ・プログラム |
| JP2014170306A (ja) * | 2013-03-01 | 2014-09-18 | Nec Computertechno Ltd | 情報処理装置、起動障害からの自動復旧方法、及び起動障害からの自動復旧プログラム |
| JP2015512535A (ja) * | 2012-03-31 | 2015-04-27 | インテル・コーポレーション | システム変更後におけるコンピューティング装置の適切な動作を確認するための方法及びシステム |
| JP2015122030A (ja) * | 2013-12-25 | 2015-07-02 | 富士通株式会社 | 情報処理装置、監視プログラム及び監視方法 |
| JP2016085719A (ja) * | 2014-10-22 | 2016-05-19 | 技嘉科技股▲ふん▼有限公司Ｇｉｇａ−Ｂｙｔｅ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． | 外部ディスプレイポートを切り替え可能なディスプレイ回路 |
| JP2018022333A (ja) * | 2016-08-03 | 2018-02-08 | 富士通株式会社 | ストレージ制御装置および記憶装置管理プログラム |
| CN117032813A (zh) * | 2023-10-10 | 2023-11-10 | 浪潮(山东)计算机科技有限公司 | 双基本输入输出系统闪存的切换判定方法及装置 |
-
2002
- 2002-04-24 JP JP2002122425A patent/JP2003316582A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006251945A (ja) * | 2005-03-09 | 2006-09-21 | Nec Engineering Ltd | 基本入出力制御システム |
| JP2008165627A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | 組込装置および制御方法 |
| JP2008226158A (ja) * | 2007-03-15 | 2008-09-25 | Ricoh Co Ltd | 情報処理装置、ソフトウェア更新方法及び画像処理装置 |
| JP2009070224A (ja) * | 2007-09-14 | 2009-04-02 | Ricoh Co Ltd | 電子機器、電子機器の起動制御方法及び画像形成装置 |
| JP2009205409A (ja) * | 2008-02-27 | 2009-09-10 | Nec Corp | 冗長構成システム、該冗長構成システムに用いられる情報管理方法及び情報管理制御プログラム |
| JP2009265846A (ja) * | 2008-04-23 | 2009-11-12 | Toshiba Tec Corp | データ処理装置およびその起動方法 |
| JP2010026650A (ja) * | 2008-07-16 | 2010-02-04 | Mitsubishi Electric Corp | 制御装置 |
| JP2011090481A (ja) * | 2009-10-22 | 2011-05-06 | Hitachi Ltd | 情報処理装置及びシステム設定方法 |
| EP2393008A2 (en) | 2010-06-02 | 2011-12-07 | Fujitsu Limited | Information processing apparatus and driver execution control method |
| US8612803B2 (en) | 2010-06-02 | 2013-12-17 | Fujitsu Limited | Information processing apparatus and driver execution control method |
| JP2012069565A (ja) * | 2010-09-21 | 2012-04-05 | Renesas Electronics Corp | 半導体集積回路及び制御方法 |
| JP2012159966A (ja) * | 2011-01-31 | 2012-08-23 | Kyocera Document Solutions Inc | 情報処理装置 |
| WO2013136997A1 (ja) * | 2012-03-14 | 2013-09-19 | オムロン株式会社 | プログラム制御装置、マザーボードおよび情報処理装置 |
| JP2015512535A (ja) * | 2012-03-31 | 2015-04-27 | インテル・コーポレーション | システム変更後におけるコンピューティング装置の適切な動作を確認するための方法及びシステム |
| US9880862B2 (en) | 2012-03-31 | 2018-01-30 | Intel Corporation | Method and system for verifying proper operation of a computing device after a system change |
| JP2012234580A (ja) * | 2012-09-05 | 2012-11-29 | Ricoh Co Ltd | 情報処理装置、正当性検証方法および正当性検証プログラム |
| JP2014115928A (ja) * | 2012-12-12 | 2014-06-26 | Nec Corp | Ｂｉｏｓ復旧制御装置及びその復旧制御方法、情報処理装置、並びにコンピュータ・プログラム |
| JP2014170306A (ja) * | 2013-03-01 | 2014-09-18 | Nec Computertechno Ltd | 情報処理装置、起動障害からの自動復旧方法、及び起動障害からの自動復旧プログラム |
| JP2015122030A (ja) * | 2013-12-25 | 2015-07-02 | 富士通株式会社 | 情報処理装置、監視プログラム及び監視方法 |
| JP2016085719A (ja) * | 2014-10-22 | 2016-05-19 | 技嘉科技股▲ふん▼有限公司Ｇｉｇａ−Ｂｙｔｅ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． | 外部ディスプレイポートを切り替え可能なディスプレイ回路 |
| JP2018022333A (ja) * | 2016-08-03 | 2018-02-08 | 富士通株式会社 | ストレージ制御装置および記憶装置管理プログラム |
| US10691565B2 (en) | 2016-08-03 | 2020-06-23 | Fujitsu Limited | Storage control device and storage control method |
| CN117032813A (zh) * | 2023-10-10 | 2023-11-10 | 浪潮(山东)计算机科技有限公司 | 双基本输入输出系统闪存的切换判定方法及装置 |
| CN117032813B (zh) * | 2023-10-10 | 2024-02-09 | 浪潮(山东)计算机科技有限公司 | 双基本输入输出系统闪存的切换判定方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003316582A (ja) | ２重化ｂｉｏｓの制御方法と装置 | |
| US8930931B2 (en) | Information processing apparatus using updated firmware and system setting method | |
| US7750676B2 (en) | Embedded system and control method therefor | |
| US20040158702A1 (en) | Redundancy architecture of computer system using a plurality of BIOS programs | |
| JP5564956B2 (ja) | 情報処理装置及び情報処理装置のファームウェア更新方法 | |
| JPH11316687A (ja) | 自動リカバリ・システム | |
| US11704197B2 (en) | Basic input/output system (BIOS) device management | |
| US20060036832A1 (en) | Virtual computer system and firmware updating method in virtual computer system | |
| TW201020779A (en) | System for auto-operating backup firmware and method thereof | |
| US7194614B2 (en) | Boot swap method for multiple processor computer systems | |
| US10223217B2 (en) | Information processing device, method for booting information processing device, and non-transitory recording medium | |
| JP7002358B2 (ja) | 情報処理システム、情報処理装置、情報処理装置のｂｉｏｓ更新方法、及び情報処理装置のｂｉｏｓ更新プログラム | |
| JP2004199277A (ja) | Ｂｉｏｓの冗長管理方法、データ処理装置及びストレージシステム | |
| EP2590072A1 (en) | System control device, information processing system, and data migration and restoration method for information processing system | |
| JP5314731B2 (ja) | データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム | |
| JP5305473B2 (ja) | エラーコード出力装置及びエラーコード出力方法 | |
| JP2007122151A (ja) | ブート制御装置およびブート制御方法 | |
| JP2006251945A (ja) | 基本入出力制御システム | |
| JP6021597B2 (ja) | 情報処理装置、情報処理方法、およびコンピュータプログラム | |
| JP2013125493A (ja) | コンピュータシステム、待機電力削減方法、及びプログラム | |
| JPH1011293A (ja) | 情報処理装置 | |
| JP2002049509A (ja) | データ処理システム | |
| CN114090107A (zh) | 计算机和系统启动方法 | |
| JP6959153B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| JP2000293376A (ja) | ブートプログラムの切替回路及び切替方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |