JP2013125493A - コンピュータシステム、待機電力削減方法、及びプログラム - Google Patents
コンピュータシステム、待機電力削減方法、及びプログラム Download PDFInfo
- Publication number
- JP2013125493A JP2013125493A JP2011275267A JP2011275267A JP2013125493A JP 2013125493 A JP2013125493 A JP 2013125493A JP 2011275267 A JP2011275267 A JP 2011275267A JP 2011275267 A JP2011275267 A JP 2011275267A JP 2013125493 A JP2013125493 A JP 2013125493A
- Authority
- JP
- Japan
- Prior art keywords
- bmc
- power supply
- computer system
- bmc module
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】予備用のBMCモジュール(#B)2は、コンピュータシステム停止中、BMC57により、スタンバイ電源(FET後)81からの電力供給の停止を指示し、アドバンスト電源制御部57により、停止指示に従って、BMC57を含む、自BMCモジュール内の一部の回路への電力供給を停止する。一方、コンピュータシステム立ち上げ時、もしくはコンピュータシステム停止中におけるBMC切り替え時には、BMC57により、スタンバイ電源(FET後)81からの電力供給の再開を指示し、アドバンスト電源制御部57により、再開指示に従って、BMC57を含む、自BMCモジュール内の一部の回路への電力供給を再開する。
【選択図】図1
Description
本実施形態によるコンピュータシステムは、複数のBMCモジュールを、運用系、または予備用のBMCモジュールとして動作させるコンピュータシステムである。そして、コンピュータシステムは、複数のBMCジュール各々が、少なくともベースボード管理制御部と、アドバンスト電源制御部とを備える。ベースボード管理制御部は、コンピュータシステム停止中、自BMCモジュールが予備用のBMCモジュールとして動作している場合、電源からの電力供給の停止を指示する処理部である。またアドバンスト電源制御部は、ベースボード管理制御部からの停止指示に従って、自BMCモジュール内の一部の回路への電源からの電力供給を停止する処理部である。
図1において、コンピュータシステムは、BMCモジュール(#A)1とBMCモジュール(#B)2の2つのBMCモジュール、マザーボード(Mother Board)3、及びPSU(Power Supply Unit)(#A)4、(#B)5の2つのPSUから構成されている。2つのPSU(#A)4、(#B)5からは、主(Main)電源6とスタンバイ(Standby)電源7とが供給されている。主電源6は、コンピュータシステムの運用中のみ供給されるが、スタンバイ電源7は、コンピュータシステムの商用電源がオン状態中(電源ケーブルが商用電源に接続されている状態中)、2つのBMCモジュール(#A)1、(#B)2に、供給され続ける。
図2は、本実施形態によるコンピュータシステムの第1の動作例を説明するためのフローチャートである。システムの商用電源ACがオン状態(電源ケーブルが商用電源に接続されている状態)にされると、スタンバイ電源7が2つのPSU(#A)4、(#B)5から供給され、両BMCモジュール(#A)1、(#B)2に供給される(ステップS1)。それにより、アドバンスト電源制御部17、57に電力が供給され、アドバンスト電源制御部17、57が動作を開始する(ステップS2)。
前記複数のBMCジュールは、各々、
コンピュータシステム停止中、自BMCモジュールが予備用のBMCモジュールとして動作している場合、電源からの電力供給の停止を指示するベースボード管理制御部と、
前記ベースボード管理制御部からの停止指示に従って、自BMCモジュール内の一部の回路への前記電源からの電力供給を停止するアドバンスト電源制御部と
を備えることを特徴とするコンピュータシステム。
コンピュータシステム立ち下げ時、自BMCモジュール内の前記BMC制御部により、前記予備用のBMCモジュール内の前記ベースボード管理制御部に前記電源からの電力供給の停止を指示し、
前記予備用のBMCモジュールは、
前記運用系のBMCモジュールの前記ベースボード管理制御部からの停止指示に従って、自BMCモジュール内のアドバンスト電源制御部により、自BMCモジュール内の一部の回路への前記電源からの電力供給を停止する
ことを特徴とする付記1に記載のコンピュータシステム。
コンピュータシステム立ち上げ時、あるいはコンピュータシステム停止中におけるBMCモジュール切り替え時、自BMCモジュール内の前記ベースボード管理制御部により、前記予備用のBMCモジュール内の前記アドバンスト電源制御部に前記電源からの電力供給の再開を指示し、
前記予備用のBMCモジュールは、
前記運用系のBMCモジュール内の前記ベースボード管理制御部からの再開指示に従って、自BMCモジュール内の前記アドバンスト電源制御部により、自BMCモジュール内の一部の回路への前記電源からの電力供給を再開する
ことを特徴とする付記1または付記2に記載のコンピュータシステム。
他のBMCモジュールでの障害を検出すると、自BMCモジュールの前記アドバンスト電源制御部に前記電源からの電力供給の再開を指示するハートビート監視部を更に備え、
前記予備用のBMCモジュールは、
自BMCモジュール内の前記ハートビート監視部からの再開指示に従って、自BMCモジュール内の前記アドバンスト電源制御部により、自BMCモジュール内の一部の回路への前記電源からの電力供給を再開する
ことを特徴とする付記1から付記3のいずれかに記載のコンピュータシステム。
前記電源からの電力供給の停止/再開が制御される一部の回路の1つであることを特徴とする付記1から付記4のいずれかに記載のコンピュータシステム。
コンピュータシステム停止中、自BMCモジュールが予備用のBMCモジュールとして動作している場合、電源からの電力供給の停止指示を行うステップと、
前記停止指示に従って、自BMCモジュール内の一部の回路への前記電源からの電力供給を停止するステップと
を含むことを特徴とする待機電力削減方法。
コンピュータシステム停止中、自BMCモジュールが予備用のBMCモジュールとして動作している場合、電源からの電力供給の停止を指示するベースボード管理制御機能、
前記ベースボード管理制御機能からの停止指示に従って、自BMCモジュール内の一部の回路への前記電源からの電力供給を停止するアドバンスト電源制御機能
を実行させることを特徴とするプログラム。
2 BMCモジュール(#B)
3 マザーボード
4 PSU(#A)
5 PSU(#B)
6 主電源
7 スタンバイ電源
8 BMC間通信用LAN I/F
10、50 BMC
11、51 RAM
12、52 ROM
13、53 LAN制御部
14、54 その他デバイス/回路
15、55 ハートビート監視部
16、56 OR回路
17、57 アドバンスト電源制御部
18、58 FET
19、59 I2C主選択部
20、60 I2Cレジスタ
21、61 メモリI/F選択部
22、62 不揮発メモリ
30、70 I2C I/F(#A)
31、71 I2C I/F(#B)
32、72 メモリI/F
33、73 ハートビート信号
34、74 他系On指示信号
35、75 自系Off指示信号
36、76 I2C I/F
37、77 選択信号
38、78 メモリI/F
39、79 On指示信号
40、80 FET制御信号
41、81 スタンバイ電源(FET後)
Claims (7)
- 複数のBMCモジュールを、運用系、または予備用のBMCモジュールとして動作させるコンピュータシステムであって、
前記複数のBMCジュールは、各々、
コンピュータシステム停止中、自BMCモジュールが予備用のBMCモジュールとして動作している場合、電源からの電力供給の停止を指示するベースボード管理制御部と、
前記ベースボード管理制御部からの停止指示に従って、自BMCモジュール内の一部の回路への前記電源からの電力供給を停止するアドバンスト電源制御部と
を備えることを特徴とするコンピュータシステム。 - 前記運用系のBMCモジュールは、
コンピュータシステム立ち下げ時、自BMCモジュール内の前記BMC制御部により、前記予備用のBMCモジュール内の前記ベースボード管理制御部に前記電源からの電力供給の停止を指示し、
前記予備用のBMCモジュールは、
前記運用系のBMCモジュールの前記ベースボード管理制御部からの停止指示に従って、自BMCモジュール内のアドバンスト電源制御部により、自BMCモジュール内の一部の回路への前記電源からの電力供給を停止する
ことを特徴とする請求項1に記載のコンピュータシステム。 - 前記運用系のBMCモジュールは、
コンピュータシステム立ち上げ時、あるいはコンピュータシステム停止中におけるBMCモジュール切り替え時、自BMCモジュール内の前記ベースボード管理制御部により、前記予備用のBMCモジュール内の前記アドバンスト電源制御部に前記電源からの電力供給の再開を指示し、
前記予備用のBMCモジュールは、
前記運用系のBMCモジュール内の前記ベースボード管理制御部からの再開指示に従って、自BMCモジュール内の前記アドバンスト電源制御部により、自BMCモジュール内の一部の回路への前記電源からの電力供給を再開する
ことを特徴とする請求項1または2に記載のコンピュータシステム。 - 前記複数のBMCモジュールは、各々、
他のBMCモジュールでの障害を検出すると、自BMCモジュールの前記アドバンスト電源制御部に前記電源からの電力供給の再開を指示するハートビート監視部を更に備え、
前記予備用のBMCモジュールは、
自BMCモジュール内の前記ハートビート監視部からの再開指示に従って、自BMCモジュール内の前記アドバンスト電源制御部により、自BMCモジュール内の一部の回路への前記電源からの電力供給を再開する
ことを特徴とする請求項1から3のいずれか一項に記載のコンピュータシステム。 - 前記ベースボード管理制御部は、
前記電源からの電力供給の停止/再開が制御される一部の回路の1つであることを特徴とする請求項1から4のいずれか一項に記載のコンピュータシステム。 - 複数のBMCモジュールを、運用系、または予備用のBMCモジュールとして動作させるコンピュータシステムの待機電力削減方法であって、
コンピュータシステム停止中、自BMCモジュールが予備用のBMCモジュールとして動作している場合、電源からの電力供給の停止指示を行うステップと、
前記停止指示に従って、自BMCモジュール内の一部の回路への前記電源からの電力供給を停止するステップと
を含むことを特徴とする待機電力削減方法。 - 複数のBMCモジュールを、運用系、または予備用のBMCモジュールとして動作させるコンピュータシステムのコンピュータに、
コンピュータシステム停止中、自BMCモジュールが予備用のBMCモジュールとして動作している場合、電源からの電力供給の停止を指示するベースボード管理制御機能、
前記ベースボード管理制御機能からの停止指示に従って、自BMCモジュール内の一部の回路への前記電源からの電力供給を停止するアドバンスト電源制御機能
を実行させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275267A JP5445572B2 (ja) | 2011-12-16 | 2011-12-16 | コンピュータシステム、待機電力削減方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011275267A JP5445572B2 (ja) | 2011-12-16 | 2011-12-16 | コンピュータシステム、待機電力削減方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013125493A true JP2013125493A (ja) | 2013-06-24 |
JP5445572B2 JP5445572B2 (ja) | 2014-03-19 |
Family
ID=48776674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011275267A Expired - Fee Related JP5445572B2 (ja) | 2011-12-16 | 2011-12-16 | コンピュータシステム、待機電力削減方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5445572B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014170308A (ja) * | 2013-03-01 | 2014-09-18 | Nec Computertechno Ltd | 情報処理装置、bmc切り替え方法、bmc切り替えプログラム |
JP2015055879A (ja) * | 2013-09-10 | 2015-03-23 | 日本電気株式会社 | 情報処理装置、情報処理装置の処理継続方法 |
JP5979297B1 (ja) * | 2015-09-25 | 2016-08-24 | 日本電気株式会社 | 制御装置、制御方法とそのプログラム、および、情報機器 |
US10025682B2 (en) | 2015-06-01 | 2018-07-17 | Fujitsu Limited | Control system and processing method thereof |
JP2018147510A (ja) * | 2018-05-09 | 2018-09-20 | Necプラットフォームズ株式会社 | サーバ装置およびサーバシステム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1124800A (ja) * | 1997-07-03 | 1999-01-29 | Nec Eng Ltd | 電源バックアップシステム及び電源バックアップ方法並びに電源バックアップ制御プログラムを記憶した記憶媒体 |
JP2006260072A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | システム管理装置、情報処理装置およびシステム管理装置冗長化方法 |
JP2010033506A (ja) * | 2008-07-31 | 2010-02-12 | Nec Corp | 二重化システム、および二重化システムにおける運用系決定方法 |
JP2010097257A (ja) * | 2008-10-14 | 2010-04-30 | Nec Corp | プロセッサ制御システム、方法、及びプログラム |
JP2011048534A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | フォールトトレラントコンピュータ及び電源制御方法 |
-
2011
- 2011-12-16 JP JP2011275267A patent/JP5445572B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1124800A (ja) * | 1997-07-03 | 1999-01-29 | Nec Eng Ltd | 電源バックアップシステム及び電源バックアップ方法並びに電源バックアップ制御プログラムを記憶した記憶媒体 |
JP2006260072A (ja) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | システム管理装置、情報処理装置およびシステム管理装置冗長化方法 |
JP2010033506A (ja) * | 2008-07-31 | 2010-02-12 | Nec Corp | 二重化システム、および二重化システムにおける運用系決定方法 |
JP2010097257A (ja) * | 2008-10-14 | 2010-04-30 | Nec Corp | プロセッサ制御システム、方法、及びプログラム |
JP2011048534A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | フォールトトレラントコンピュータ及び電源制御方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014170308A (ja) * | 2013-03-01 | 2014-09-18 | Nec Computertechno Ltd | 情報処理装置、bmc切り替え方法、bmc切り替えプログラム |
JP2015055879A (ja) * | 2013-09-10 | 2015-03-23 | 日本電気株式会社 | 情報処理装置、情報処理装置の処理継続方法 |
US10025682B2 (en) | 2015-06-01 | 2018-07-17 | Fujitsu Limited | Control system and processing method thereof |
JP5979297B1 (ja) * | 2015-09-25 | 2016-08-24 | 日本電気株式会社 | 制御装置、制御方法とそのプログラム、および、情報機器 |
JP2018147510A (ja) * | 2018-05-09 | 2018-09-20 | Necプラットフォームズ株式会社 | サーバ装置およびサーバシステム |
Also Published As
Publication number | Publication date |
---|---|
JP5445572B2 (ja) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5445572B2 (ja) | コンピュータシステム、待機電力削減方法、及びプログラム | |
JP5509730B2 (ja) | フォールトトレラントコンピュータ及び電源制御方法 | |
JP2014099151A (ja) | ラックおよびラックの電力制御方法 | |
US9195553B2 (en) | Redundant system control method | |
JP6130520B2 (ja) | 多重系システムおよび多重系システム管理方法 | |
JP5794137B2 (ja) | 制御システムおよび中継装置 | |
TWI576682B (zh) | 具有多機櫃管理模組的機櫃及其韌體更新方法 | |
JP2011134314A (ja) | マルチプロセッサコンピュータシステムでのdmi冗長 | |
JP4655718B2 (ja) | コンピュータシステム及びその制御方法 | |
JP2015230720A (ja) | 計算機システム | |
JP2004355446A (ja) | クラスタシステム及びその制御方法 | |
JP4630023B2 (ja) | システム制御装置、システム制御方法およびシステム制御プログラム | |
JP5452725B2 (ja) | プログラマブルコントローラシステム | |
JP7212510B2 (ja) | 電源管理装置、電源管理方法、及び電源管理プログラム | |
JP5422426B2 (ja) | 情報処理装置 | |
JP2005148890A (ja) | プロセッサ監視装置 | |
US20240219986A1 (en) | Multi-node system and power supply control method | |
KR101489819B1 (ko) | 이중화된 cpu를 포함하는 원보드 ddc 시스템 | |
JP2019016218A (ja) | 情報処理装置、制御装置および情報処理装置の制御方法 | |
JP5439736B2 (ja) | コンピュータ管理システム、コンピュータシステムの管理方法、及びコンピュータシステムの管理プログラム | |
JP7198065B2 (ja) | コンピュータシステム及び制御方法 | |
TWI477032B (zh) | 機櫃與其電源控制方法 | |
JPH11175108A (ja) | 二重化コンピュータ装置 | |
JP2010147803A (ja) | 通信装置および通信装置起動時の運用情報復元方法 | |
JP2013182519A (ja) | コンピュータ、ファームウェア管理方法、及びbmc |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5445572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |