JP2008165627A - 組込装置および制御方法 - Google Patents
組込装置および制御方法 Download PDFInfo
- Publication number
- JP2008165627A JP2008165627A JP2006356475A JP2006356475A JP2008165627A JP 2008165627 A JP2008165627 A JP 2008165627A JP 2006356475 A JP2006356475 A JP 2006356475A JP 2006356475 A JP2006356475 A JP 2006356475A JP 2008165627 A JP2008165627 A JP 2008165627A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- definition data
- setting information
- logic circuit
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】組込装置100は、プログラミング可能なFPGA140に用いられる定義用データ、組込装置100の立ち上げ時に利用されるブートプログラム、制御プログラムをフラッシュメモリ110a、110bに記憶し、フラッシュメモリ110cに設定情報を記憶する。そして、フラッシュメモリ切替制御部130が設定情報を基にしてフラッシュメモリを選択(図1に示す例では、フラッシュメモリ110aあるいはフラッシュメモリ110bのいずれか一方を選択)し、選択したフラッシュメモリに記憶された定義用データをFPGA140に組み込むと共に、かかるフラッシュメモリに記憶されたブートプログラムおよび制御プログラムを読み出して組込装置100を立ち上げる。
【選択図】 図1
Description
前記記憶装置とは別に設置され、前記論理回路に組み込む定義用データを記憶する記憶装置の情報を含んだ設定情報を記憶する設定情報記憶手段と、
前記設定情報記憶手段に記憶される設定情報に基づいて前記記憶装置を選択し、選択した記憶装置に記憶された定義用データを前記論理回路に組み込む組込制御手段と、
を備えたことを特徴とする組込装置。
前記第1の記憶装置とは別に設置された第2の記憶装置に、前記論理回路に組み込む定義用データを記憶する第1の記憶装置の情報を含んだ設定情報を記憶する設定情報記憶工程と、
前記設定情報に基づいて前記第1の記憶装置を選択し、選択した第1の記憶装置に記憶された定義用データを前記論理回路に組み込む組込制御工程と、
を含んだことを特徴とする制御方法。
51,110a、110b、110c,410a,410b,410c フラッシュメモリ
52,120,220,400 マイクロプロセッサ
53,140,430 FPGA
54 C−ROM
55,150,240 メインメモリ
56,160,210 ネットワークインターフェース
60,200 監視制御装置
61,200a 記憶装置
70,300 保守センターサーバ
130,420 フラッシュメモリ切替制御部
170,450 エラー検出部
230 コントローラ
421 フラッシュメモリリード制御部
422 コンフィギュレーション制御部
423,424,432,433 レジスタ
425 XOR
426 MPX
427,428 セレクタ
429a FWR
429b FCR
434 FWR部
435 FCR部
440 SW(スイッチ)
450 エラー検出部
Claims (10)
- プログラミング可能な論理回路に用いられる定義用データを異なる記憶装置に記憶し、当該記憶装置に記憶された定義用データを前記論理回路に組み込む組込装置であって、
前記記憶装置とは別に設置され、前記論理回路に組み込む定義用データを記憶する記憶装置の情報を含んだ設定情報を記憶する設定情報記憶手段と、
前記設定情報記憶手段に記憶される設定情報に基づいて前記記憶装置を選択し、選択した記憶装置に記憶された定義用データを前記論理回路に組み込む組込制御手段と、
を備えたことを特徴とする組込装置。 - 前記記憶装置は、前記定義用データに加えてブートプログラムおよびファームウェアをさらに記憶し、前記組込制御手段は、前記設定情報に基づいて前記記憶装置を選択し、選択した記憶装置に記憶されたブートプログラムおよびファームウェアを利用して自組込装置を立ち上げることを特徴とする請求項1に記載の組込装置。
- 前記設定情報は、前記論理回路に組み込まれた定義用データを記憶する記憶装置を示す運用系記憶装置と、前記論理回路に組み込まれていない定義用データを記憶する記憶装置を示す待機系記憶装置とを識別する識別情報をさらに含み、更新された定義用データを取得した場合に、前記識別情報を基にして前記待機系記憶装置に記憶された定義用データを更新する更新手段をさらに備えたことを特徴とする請求項1または2に記載の組込装置。
- 前記定義用データを組み込んだ論理回路にエラーが発生したか否かを判定するエラー判定手段と、前記エラー判定手段の判定結果に基づいて前記設定情報を更新する設定情報更新手段とをさらに備えたことを特徴とする請求項1、2または3に記載の組込装置。
- 前記エラー判定手段は、前記ブートプログラムおよびファームウェアにエラーが発生したか否かをさらに判定し、判定結果を外部の装置に出力することを特徴とする請求項4に記載の組込装置。
- プログラミング可能な論理回路に用いられる定義用データを異なる第1の記憶装置に記憶し、当該第1の記憶装置に記憶された定義用データを前記論理回路に組み込む組込装置の制御方法であって、
前記第1の記憶装置とは別に設置された第2の記憶装置に、前記論理回路に組み込む定義用データを記憶する第1の記憶装置の情報を含んだ設定情報を記憶する設定情報記憶工程と、
前記設定情報に基づいて前記第1の記憶装置を選択し、選択した第1の記憶装置に記憶された定義用データを前記論理回路に組み込む組込制御工程と、
を含んだことを特徴とする制御方法。 - 前記第1の記憶装置は、前記定義用データに加えてブートプログラムおよびファームウェアをさらに記憶し、前記組込制御工程は、前記設定情報に基づいて前記第1の記憶装置を選択し、選択した第1の記憶装置に記憶されたブートプログラムおよびファームウェアを利用して自組込装置を立ち上げることを特徴とする請求項6に記載の制御方法。
- 前記組込装置は前記第1の記憶装置を複数備え、前記設定情報は、前記論理回路に組み込まれた定義用データを記憶する第1の記憶装置を示す運用系記憶装置と、前記論理回路に組み込まれていない定義用データを記憶する第1の記憶装置を示す待機系記憶装置とを識別する識別情報をさらに含み、更新された定義用データを取得した場合に、前記識別情報を基にして前記待機系記憶装置に記憶された定義用データを更新する更新工程をさらに含んだことを特徴とする請求項6または7に記載の制御方法。
- 前記定義用データを組み込んだ論理回路にエラーが発生したか否かを判定するエラー判定工程と、前記エラー判定工程の判定結果に基づいて前記設定情報を更新する設定情報更新工程とをさらに含んだことを特徴とする請求項6、7または8に記載の制御方法。
- 前記エラー判定工程は、前記ブートプログラムおよびファームウェアにエラーが発生したか否かをさらに判定し、判定結果を外部の装置に出力することを特徴とする請求項9に記載の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356475A JP5012017B2 (ja) | 2006-12-28 | 2006-12-28 | 組込装置および制御方法 |
US11/964,558 US7750676B2 (en) | 2006-12-28 | 2007-12-26 | Embedded system and control method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356475A JP5012017B2 (ja) | 2006-12-28 | 2006-12-28 | 組込装置および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165627A true JP2008165627A (ja) | 2008-07-17 |
JP5012017B2 JP5012017B2 (ja) | 2012-08-29 |
Family
ID=39695001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006356475A Expired - Fee Related JP5012017B2 (ja) | 2006-12-28 | 2006-12-28 | 組込装置および制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7750676B2 (ja) |
JP (1) | JP5012017B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010064337A1 (ja) * | 2008-12-04 | 2010-06-10 | パナソニック株式会社 | マイクロコンピュータ |
JP2011197870A (ja) * | 2010-03-18 | 2011-10-06 | Mitsubishi Electric Corp | プログラマブルデバイス搭載装置 |
WO2013145292A1 (ja) * | 2012-03-30 | 2013-10-03 | 富士通株式会社 | 情報処理装置、情報処理方法、情報処理プログラム、及び記録媒体 |
WO2014199678A1 (ja) * | 2013-06-12 | 2014-12-18 | 日本電気株式会社 | コンフィグレーション制御システム及びコンフィグレーション制御方法 |
JP2016503214A (ja) * | 2013-01-15 | 2016-02-01 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Hewlett‐Packard Development Company, L.P. | 動的ファームウェア更新 |
JP2019020897A (ja) * | 2017-07-13 | 2019-02-07 | 株式会社デンソー | 電子制御装置及び更新ソフトウェア配信システム |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5116539B2 (ja) * | 2008-04-08 | 2013-01-09 | キヤノン株式会社 | ジョブ処理装置、ジョブ処理装置の制御方法、記憶媒体及びプログラム |
US20100180182A1 (en) * | 2009-01-09 | 2010-07-15 | Seagate Technology Llc | Data memory device and controller with interface error detection and handling logic |
US8587337B1 (en) * | 2009-01-31 | 2013-11-19 | Xilinx, Inc. | Method and apparatus for capturing and synchronizing data |
JP5843637B2 (ja) * | 2012-02-01 | 2016-01-13 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法、及びプログラム |
US9673824B2 (en) * | 2012-10-26 | 2017-06-06 | Altera Corporation | Techniques and circuitry for configuring and calibrating an integrated circuit |
US10684913B2 (en) * | 2018-04-25 | 2020-06-16 | Dell Products L.P. | Systems and methods for detecting errors and/or restoring non-volatile random access memory using error correction code |
JP6563086B1 (ja) * | 2018-06-28 | 2019-08-21 | 三菱電機株式会社 | 車載電子制御装置 |
CN110502285A (zh) * | 2019-08-27 | 2019-11-26 | 北京元安物联技术有限公司 | 系统启动方法、装置、嵌入式设备以及可读存储介质 |
CN113742136B (zh) * | 2021-09-02 | 2022-05-17 | 瑞胜科信息(深圳)有限公司 | 一种基于安全型嵌入式系统智能备份与恢复的方法 |
CN115291814B (zh) * | 2022-10-09 | 2023-07-25 | 深圳市安信达存储技术有限公司 | 嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1195994A (ja) * | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | プログラマブル・ゲートアレイのコンフィグレーション方法及びプログラマブル・ゲートアレイ装置 |
JPH11110218A (ja) * | 1997-10-03 | 1999-04-23 | Hitachi Ltd | ファームウェア書き換え装置 |
JP2001043207A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ltd | 信号処理装置 |
JP2001290758A (ja) * | 2000-04-10 | 2001-10-19 | Nec Corp | コンピュータシステム |
JP2003044303A (ja) * | 2001-07-27 | 2003-02-14 | Kyushu Ando Denki Kk | コンピュータ装置 |
JP2003316582A (ja) * | 2002-04-24 | 2003-11-07 | Nec System Technologies Ltd | 2重化biosの制御方法と装置 |
JP2005191872A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | Fpgaコンフィギュレーション制御方法及び制御装置 |
JP2005190305A (ja) * | 2003-12-26 | 2005-07-14 | Fujitsu Ltd | 通信装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6067615A (en) * | 1993-11-30 | 2000-05-23 | Trw Inc. | Reconfigurable processor for executing successive function sequences in a processor operation |
JP2000311945A (ja) | 1999-04-26 | 2000-11-07 | Nec Corp | プログラマブル集積回路装置 |
US6538468B1 (en) * | 2000-07-31 | 2003-03-25 | Cypress Semiconductor Corporation | Method and apparatus for multiple boot-up functionalities for a programmable logic device (PLD) |
US7095247B1 (en) * | 2004-03-25 | 2006-08-22 | Lattice Semiconductor Corporation | Configuring FPGAs and the like using one or more serial memory devices |
-
2006
- 2006-12-28 JP JP2006356475A patent/JP5012017B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-26 US US11/964,558 patent/US7750676B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1195994A (ja) * | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | プログラマブル・ゲートアレイのコンフィグレーション方法及びプログラマブル・ゲートアレイ装置 |
JPH11110218A (ja) * | 1997-10-03 | 1999-04-23 | Hitachi Ltd | ファームウェア書き換え装置 |
JP2001043207A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ltd | 信号処理装置 |
JP2001290758A (ja) * | 2000-04-10 | 2001-10-19 | Nec Corp | コンピュータシステム |
JP2003044303A (ja) * | 2001-07-27 | 2003-02-14 | Kyushu Ando Denki Kk | コンピュータ装置 |
JP2003316582A (ja) * | 2002-04-24 | 2003-11-07 | Nec System Technologies Ltd | 2重化biosの制御方法と装置 |
JP2005191872A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | Fpgaコンフィギュレーション制御方法及び制御装置 |
JP2005190305A (ja) * | 2003-12-26 | 2005-07-14 | Fujitsu Ltd | 通信装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010064337A1 (ja) * | 2008-12-04 | 2010-06-10 | パナソニック株式会社 | マイクロコンピュータ |
JP2011197870A (ja) * | 2010-03-18 | 2011-10-06 | Mitsubishi Electric Corp | プログラマブルデバイス搭載装置 |
WO2013145292A1 (ja) * | 2012-03-30 | 2013-10-03 | 富士通株式会社 | 情報処理装置、情報処理方法、情報処理プログラム、及び記録媒体 |
JPWO2013145292A1 (ja) * | 2012-03-30 | 2015-08-03 | 富士通株式会社 | 情報処理装置、情報処理方法、情報処理プログラム、及び記録媒体 |
JP2016503214A (ja) * | 2013-01-15 | 2016-02-01 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Hewlett‐Packard Development Company, L.P. | 動的ファームウェア更新 |
US10101988B2 (en) | 2013-01-15 | 2018-10-16 | Hewlett Packard Enterprise Development Lp | Dynamic firmware updating |
WO2014199678A1 (ja) * | 2013-06-12 | 2014-12-18 | 日本電気株式会社 | コンフィグレーション制御システム及びコンフィグレーション制御方法 |
JP6032360B2 (ja) * | 2013-06-12 | 2016-11-24 | 日本電気株式会社 | コンフィグレーション制御システム及びコンフィグレーション制御方法 |
JPWO2014199678A1 (ja) * | 2013-06-12 | 2017-02-23 | 日本電気株式会社 | コンフィグレーション制御システム及びコンフィグレーション制御方法 |
US9870148B2 (en) | 2013-06-12 | 2018-01-16 | Nec Corporation | Configuration control system and configuration control method |
JP2019020897A (ja) * | 2017-07-13 | 2019-02-07 | 株式会社デンソー | 電子制御装置及び更新ソフトウェア配信システム |
Also Published As
Publication number | Publication date |
---|---|
US7750676B2 (en) | 2010-07-06 |
JP5012017B2 (ja) | 2012-08-29 |
US20080258758A1 (en) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5012017B2 (ja) | 組込装置および制御方法 | |
JP5431111B2 (ja) | 情報処理装置及びシステム設定方法 | |
KR100952585B1 (ko) | 운영체제(os) 자동복구기능을 갖는 임베디드 시스템 및운영체제 자동복구 방법 | |
JP2010170197A (ja) | ファームウェア管理プログラム、記憶装置およびファームウェア管理方法 | |
US9772905B2 (en) | Updating control firmware of information processing apparatus, method of controlling the same, and storage medium | |
JP2007122151A (ja) | ブート制御装置およびブート制御方法 | |
JP6021597B2 (ja) | 情報処理装置、情報処理方法、およびコンピュータプログラム | |
JP6073710B2 (ja) | 情報処理装置、起動障害からの自動復旧方法、及び起動障害からの自動復旧プログラム | |
JPH10307726A (ja) | 起動エラー時におけるファームウェアリカバリ方式 | |
US20210117178A1 (en) | Communication device and information processing method | |
JP2004054616A (ja) | ファームウェア自動修復機能を有する情報処理装置 | |
JP2010218103A (ja) | 電子機器 | |
US11467898B2 (en) | Information processing apparatus and method of controlling the same | |
JP2023068538A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP2007087269A (ja) | ソフトウェア更新システム、更新方法、及び、プログラム | |
JPH1011293A (ja) | 情報処理装置 | |
JP6822203B2 (ja) | ファームウェア実行装置、ドライバ実行装置、ドライバ管理装置、ファームウェア管理装置、コンピュータ装置、方法およびプログラム | |
JP2009025967A (ja) | 二重化ファームウェアのバックアップ方式、方法、及び、オペレーティングシステム | |
TW201604781A (zh) | 寫入基本輸入輸出系統程式碼的電路與寫入方法 | |
JP2002041298A (ja) | 計算機と資源自動適用処理プログラムと資源自動適用処理プログラムの記録媒体 | |
JP2013074348A (ja) | Fpgaのコンフィギュレーション制御回路、fpga装置及び方法、並びに、コンフィギュレーションデータ更新方法 | |
US20230132214A1 (en) | Information processing apparatus and method of the same | |
JP2003122575A (ja) | 情報処理装置 | |
CN114026506B (zh) | 可编程显示器及数据管理方法 | |
JP2011008552A (ja) | 処理システム及び処理装置が実行するプログラムの実行方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |