CN115291814B - 嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统 - Google Patents

嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统 Download PDF

Info

Publication number
CN115291814B
CN115291814B CN202211223951.6A CN202211223951A CN115291814B CN 115291814 B CN115291814 B CN 115291814B CN 202211223951 A CN202211223951 A CN 202211223951A CN 115291814 B CN115291814 B CN 115291814B
Authority
CN
China
Prior art keywords
data storage
controller
ddr
host
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211223951.6A
Other languages
English (en)
Other versions
CN115291814A (zh
Inventor
李修录
吴健全
朱小聪
尹善腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axd Anxinda Memory Technology Co ltd
Original Assignee
Axd Anxinda Memory Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axd Anxinda Memory Technology Co ltd filed Critical Axd Anxinda Memory Technology Co ltd
Priority to CN202211223951.6A priority Critical patent/CN115291814B/zh
Publication of CN115291814A publication Critical patent/CN115291814A/zh
Application granted granted Critical
Publication of CN115291814B publication Critical patent/CN115291814B/zh
Priority to US18/477,548 priority patent/US20240118827A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G06F11/2092—Techniques of failing over between control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统；其中，方法通过优先将第一数据存储通道与host端连接，若连接成功，则第一数据存储通道根据host端发送的数据信息指定第一目标存储区域进行数据存储；否则，以第二数据存储通道与host端连接，并且第二数据存储通道根据host端发送的数据信息指定第二目标存储区域进行数据存储；本发明实施例一种嵌入式存储芯片数据存储方法，其通过在两个数据存储通道分别设置有固件与host端进行数据通信，解决相关技术中嵌入式存储芯片通过单一固件与host端通信连接进行数据存储带来的可靠性差、单一固件损坏修复成本高、且容易导致数据遗失的技术问题。

Description

嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统
技术领域
本发明涉及数据存储技术领域，尤其是涉及一种嵌入式存储芯片数据存储方法、嵌入式存储芯片及数据存储系统。
背景技术
嵌入式存储芯片作为电子产品重要的数据存储器件，其可靠稳定性成为制造商、用户的重要考量因素之一。
相关技术中，嵌入式存储芯片至通过单一固件与host端连接进行数据存储过程。因此导致了在使用环境或者是器件可靠性本身导致单一固件出现损坏时，需要将嵌入式存储芯片拆卸后重新烧录固件，而将嵌入式存储芯片拆卸重新烧录固件整个过程繁琐、成本高，且嵌入式存储芯片容易出现损坏导致数据遗失的风险。
因此，如何对克服上述嵌入式存储芯片通过单一固件与host端连接进行数据存储带来的技术问题，成为本领域技术人员需要面对的难题。
发明内容
本发明实施例提出一种嵌入式存储芯片数据存储方法、嵌入式存储芯片及数据存储系统，用以解决相关技术中嵌入式存储芯片与host端通过单一固件连接导致的使用繁琐、可靠性差且成本高的技术问题。
第一方面，本发明的一个实施例提供了一种嵌入式存储芯片数据存储方法，包括：
以第一数据存储通道与host端进行数据交互识别连接；
若连接成功，则所述第一数据存储通道根据所述host端发送的数据信息指定第一目标存储区域进行数据存储；
否则，以第二数据存储通道与host端进行数据交互识别连接，并且，所述第二数据存储通道根据所述host端发送的数据信息指定第二目标存储区域进行数据存储。
本发明实施例的嵌入式存储芯片数据存储方法至少具有如下有益效果：
本发明实施例中一种嵌入式存储芯片数据存储方法，其通过优先将第一数据存储通道与host端连接，若连接成功，则第一数据存储通道根据host端发送的数据信息指定第一目标存储区域进行数据存储；否则，以第二数据存储通道与host端连接，并且第二数据存储通道根据host端发送的数据信息指定第二目标存储区域进行数据存储；本发明实施例一种嵌入式存储芯片数据存储方法，其通过在两个数据存储通道分别设置有固件与host端进行数据通信，解决相关技术中嵌入式存储芯片通过单一固件与host端通信连接进行数据存储带来的可靠性差、单一固件损坏修复成本高、且容易导致数据遗失的技术问题，提供了一种可靠性高、使用方便的嵌入式存储芯片数据存储方法。
根据本发明的另一些实施例的嵌入式存储芯片数据存储方法，所述第一数据存储通道包括主控制器、DDR以及控制所述DDR的DDR控制器；
若所述主控制器与所述host端进行数据交互识别成功；
则所述DDR控制器根据接收的所述host端发送的数据信息控制所述DDR进行网表映射刷新，在所述主控制器指定的第一目标存储区域进行数据存储。
根据本发明的另一些实施例的嵌入式存储芯片数据存储方法，所述第二数据存储通道包括备用控制器、所述DDR控制器和所述DDR；
若所述主控制器与所述host端连接失败；
则所述DDR控制器根据接收的所述host端发送的数据信息控制所述DDR进行网表映射刷新，在所述备用控制器指定的第二目标存储区域进行数据存储。
根据本发明的另一些实施例的嵌入式存储芯片数据存储方法，所述主控制包括第一flash控制器，所述第一目标存储区域设置在flash闪存阵列中，所述第一flash控制器中设置有对所述flash闪存阵列的控制程序；
当所述第一flash控制器与所述host端成功交互识别时，所述DDR控制器控制所述DDR进行网表映射刷新，在所述第一flash控制器指定的所述flash闪存阵列的区域上进行数据存储。
根据本发明的另一些实施例的嵌入式存储芯片数据存储方法，所述备用控制器包括第二flash控制器，所述第二目标存储区域设置在所述flash闪存阵列中，所述第二flash控制器中设置有对所述flash闪存阵列的控制程序；
当所述第一flash控制器与所述host端连接失败时，所述DDR控制器控制所述DDR进行网表映射刷新，在所述第二flash控制器指定的所述flash闪存阵列的区域上进行数据存储。
根据本发明的另一些实施例的嵌入式存储芯片数据存储方法，所述host端为CPU端。
第二方面，本发明的一个实施例提供了一种嵌入式存储芯片，包括：
第一数据存储通道，用于与host端连接，并根据接收所述host端发送的数据信息指定第一目标存储区域进行数据存储；
第二数据存储通道，用于在所述第一数据存储通道与所述host端连接失败时，与所述host端连接，并根据接收所述host端发送的数据信息指定第二目标存储区域进行数据存储。
根据本发明另一些实施例的嵌入式存储芯片，所述第一数据存储通道包括主控制器、DDR以及控制所述DDR的DDR控制器；
若所述主控制器与所述host端进行数据交互识别成功；
则所述DDR控制器根据接收的所述host端发送的数据信息控制DDR进行网表映射刷新，在所述主控制器指定的第一目标存储区域进行数据存储。
根据本发明另一些实施例的嵌入式存储芯片，所述第二数据存储通道包括：备用控制器、所述DDR控制器和所述DDR；
若所述主控制器与所述host端连接失败；
则所述DDR控制器根据接收的所述host端发送的数据信息控制DDR进行网表映射刷新，在所述备用控制器指定的第二目标存储区域进行数据存储。
第三方面，本发明的一个实施例提供了一种数据存储系统，包括host端和如上所述的嵌入式存储芯片；
若所述host端与所述第一数据存储通道连接成功，则所述第一数据存储通道根据接收所述host端发送的数据信息指定第一目标存储区域进行数据存储；
否则，所述host端与所述第二数据存储通道连接，所述第二数据存储通道根据所述host端发送的数据信息指定第二目标存储区域进行数据存储。
附图说明
图1是本发明实施例一种嵌入式存储芯片数据存储方法的一具体实施例流程示意图；
图2是本发明实施例一种嵌入式存储芯片数据存储方法的另一具体实施例流程示意图；
图3是本发明实施例一种嵌入式存储芯片的一具体实施例模块示意图；
图4是本发明实施例一种嵌入式存储芯片的另一具体实施例模块示意图；
图5时本发明实施例一种嵌入式存储芯片的又一具体实施例模块示意图；
图6时本发明实施例一种数据存储系统的一具体实施例模块示意图。
具体实施方式
以下将结合实施例对发明的构思及产生的技术效果进行清楚、完整地描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本发明的一部分实施例，而不是全部实施例，基于本发明的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本发明保护的范围。
在本发明实施例的描述中，如果涉及到“若干”，其含义是一个以上，如果涉及到“多个”，其含义是两个以上，如果涉及到“大于”、“小于”、“超过”，均应理解为不包括本数，如果涉及到“以上”、“以下”、“以内”，均应理解为包括本数。如果涉及到“第一”、“第二”，应当理解为用于区分技术特征，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1，本发明实施例一种嵌入式存储芯片数据存储方法，其包括以下步骤：
S100、以第一数据存储通道与host端进行数据交互识别连接；
若第一数据存储数据通道与host端连接成功，则执行步骤：
S200、第一数据存储通道根据host端发送的数据信息指定第一目标存储区域进行数据存储；
否则，执行步骤：
S300、第二数据存储通道与host端进行数据交互识别连接，并且，第二数据存储通道根据host端发送的数据信息指定第二目标存储区域进行数据存储。
本发明实施例中，第一数据存储通道存储有与host端进行数据交互识别且能够控制第一目标存储区域的控制程序，第二数据存储通道存储有与host端进行数据交互识别且能够控制第二目标存储区域的控制程序。当host端向嵌入式存储芯片发送数据信息时，首先通过第一数据存储通道与host端进行数据交互识别，若连接成功，则第一数据存储通道根据接收host端发送的数据信息确定该数据信息的大小指定适应的第一目标存储区域进行数据存储。而当host端与第一数据存储通道连接失败时，host端主动与第二数据存储通道进行数据交互识别，当host端与第二数据存储通道成功连接后，第二数据存储通道根据接收host端发送的数据信息确定该数据信息的大小指定适应的第二目标存储区域进行数据存储。本实施例中，第一数据存储通道和第二数据存储通道均能够与host端建立交互识别连接，在第一数据存储通道与host端连接失败的情况下，第二数据存储通道能够与host端建立连接，并将host端发送的数据信息进行存储，解决了相关技术中，嵌入式存储芯片通过单一固件与host端建立连接并进行数据存储存在的可靠性差、当固件损坏时维修成本高、且容易导致数据遗失的技术问题。
参照图2，在一些实施例中，第一数据存储通道包括主控制器、DDR以及控制DDR的DDR控制器。其中，当主控制器与host端进行数据交互识别成功后，DDR控制器控制DDR进行网编映射刷新，在主控制器指定的第一目标存储区域进行数据存储。本实施例中，当主控制器与host端连接成功后，host端同时将发送的数据信息传输至主控制器和DDR控制器，主控制器根据接收的数据信息指定第一目标存储区域，DDR控制器根据接收的数据信息控制DDR进行网表映射刷新，将接收的数据信息存储到第一目标存储区域中。
参照图2，在一些实施例中，第二数据存储通道包括备用控制器、DDR以及控制DDR的DDR控制器。其中，在主控制器与host端连接失败后，host端与备用控制器连接，此时，DDR控制器控制DDR进行网表映射刷新，在备用控制器指定的第二目标存储区域进行数据存储。本实施例中，当备用控制器与host端连接成功后，host端同时将发送的数据信息传输至备用控制器和DDR控制器，备用控制器根据接收的数据信息指定第二目标存储区域，DDR控制器根据接收的数据信息控制DDR进行网表映射刷新，将接收的数据信息存储到第二目标存储区域中。
在一些实施例中，第一目标存储区域设置在flash闪存阵列中，主控制器包括第一flash控制器，第一flash控制器中设置有对flash闪存阵列的控制程序。第一flash控制器与host端成功交互识别后，DDR控制器控制DDR进行网表映射刷新，在第一flash控制器指定的flash闪存阵列的区域上进行数据存储。本实施例中，flash闪存阵列作为非易失性存储器件，其能够稳定的存储host端发送的数据信息。
在一些实施例中，第二目标存储区域与第一目标存储区域设置在同一flash闪存阵列中，备用控制器包括第二flash控制器，第二flash控制器中设置有对flash闪存阵列的控制程序。第一flash控制器与host端连接失败后，host端与第二flash控制器连接，此时，DDR控制器控制DDR进行网表映射刷新，在第二flash控制器指定的flash闪存阵列的区域上进行数据存储。本实施例中，第二flash控制器指定的flash闪存阵列的区域与上述实施例第一flash控制器指定的flash闪存阵列的区域可以为相同的存储区域或者不同的存储区域，其根据具体实际设计需求适应变化。
在上述各个实施例中，host端包括CPU端，CPU端与嵌入式存储芯片通过连接接口进行连接后，当CPU向嵌入式存储芯片发送需要存储的数据信息时，嵌入式存储芯片优先通过第一数据存储通道与CPU端进行连接，若连接成功，则第一数据存储通道指定第一目标存储区域将CPU端发送的需要存储的数据信息进行存储。若第一数据存储通道与CPU端连接失败，则CPU端与第二数据存储通道连接后，第二数据存储通道指定第二目标存储区域将CPU端发送的需要存储的数据信息进行存储。
参照图3，本发明实施例还提供了一种嵌入式存储芯片，其包括第一数据存储通道和第二数据存储通道。其中，第一数据存储通道用于与host端连接，并根据接收host端发送的数据信息指定第一目标存储区域进行数据存储；第二数据存储通道用于在第一数据存储通道与host端连接失败时，与host端连接，并根据接收的host端发送的数据信息指定第二目标存储区域进行数据存储。本实施例中，第一目标存储区域和第二目标存储区域均设置在嵌入式存储芯片的非易失性存储器件中。本实施例中，第一数据存储通道和第二数据存储通道均能够与host端建立交互识别连接，在第一数据存储通道与host端连接失败的情况下，第二数据存储通道能够与host端建立连接，并将host端发送的数据信息进行存储，解决了相关技术中，嵌入式存储芯片通过单一固件与host端建立连接并进行数据存储存在的可靠性差、当固件损坏时维修成本高、且容易导致数据遗失的技术问题。
参照图4，在一些实施例中，第一数据存储通道包括主控制器、DDR以及控制DDR的DDR控制器。当主控制器与host端数据交互识别成功后，host端分别向主控制器和DDR控制器发送需要存储的数据信息，主控制器根据接收的数据信息指定适应的第一目标存储区域，DDR控制器控制DDR进行网表映射刷新，将接收host端发送的数据信息在第一目标存储区域中进行数据存储。
参照图4，在一些实施例中，第二数据存储通道包括备用控制器、DDR以及控制DDR的DDR控制器。当主控制器与host端连接失败后，host端与备用控制器连接，此时，host端分别向备用控制器和DDR控制器发送需要存储的数据信息，备用控制器根据接收的数据信息指定适应的第二目标存储区域，DDR控制器控制DDR进行网表映射刷新，将接收host端发送的数据信息在第二目标存储区域进行数据存储。
在一些实施例中，主控制为第一flash控制器，备用控制器为第二flash控制器，第一目标存储区域和第二目标存储区域均设置在flash闪存阵列中。第一目标存储区域和第二目标存储区域可以表示在flash闪存阵列中相同的flash闪存颗粒或者不同的flash闪存颗粒。本实施例中，host端为CPU端，CPU端向嵌入式存储芯片发送数据信息进行存储的过程参照上述实施例嵌入式存储芯片数据存储方法进行数据存储过程的描述。在此不做赘述。
参照图5，在一些实施例中，嵌入式存储芯片还包括总线控制器，总线控制器分别与第一flash控制器、第二flash控制器和DDR控制器连接。总线控制器的另一端用于与host端（即CPU端）连接。
参照图6，本发明实施例还提供了一种数据存储系统，其包括host端和上述的嵌入式存储芯片。其中，若host端与第一数据存储通道连接成功，则第一数据存储通道根据接收host端发送的数据信息指定第一目标存储区域进行数据存储；否则，host端与第二数据存储通道连接，第二数据存储通道根据host端发送的数据信息指定第二目标存储区域进行数据存储。
在一些实施例中，host端为CPU端，第一数据存储通道包括主控制器、DDR以及控制DDR的DDR控制器，第二数据存储通道包括备用控制器、DDR以及控制DDR的DDR控制器，主控制为第一flash控制器，备用控制器为第二flash控制器，第一目标存储区域和第二目标存储区域均设置在flash闪存阵列中。CPU端向嵌入式存储芯片发送需要存储的数据信息时，嵌入式存储芯片进行数据存储的过程参照上述实施例嵌入式存储芯片数据存储方法进行数据存储过程的描述。在此不做赘述。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。此外，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。

Claims (4)

1.一种嵌入式存储芯片数据存储方法，其特征在于，包括：
以第一数据存储通道与host端进行数据交互识别连接；
若连接成功，则所述第一数据存储通道根据所述host端发送的数据信息指定第一目标存储区域进行数据存储；
否则，以第二数据存储通道与所述host端进行数据交互识别连接，并且，所述第二数据存储通道根据所述host端发送的数据信息指定第二目标存储区域进行数据存储；
其中，
所述第一数据存储通道包括主控制器、DDR以及控制所述DDR的DDR控制器；
若所述主控制器与所述host端进行数据交互识别成功；
则所述DDR控制器根据接收的所述host端发送的数据信息控制所述DDR进行网表映射刷新，在所述主控制器指定的第一目标存储区域进行数据存储；
所述第二数据存储通道包括备用控制器、所述DDR控制器和所述DDR；
若所述主控制器与所述host端连接失败；
则所述DDR控制器根据接收的所述host端发送的数据信息控制所述DDR进行网表映射刷新，在所述备用控制器指定的第二目标存储区域进行数据存储；
所述主控制包括第一flash控制器，所述第一目标存储区域设置在flash闪存阵列中，所述第一flash控制器中设置有对所述flash闪存阵列的控制程序；
当所述第一flash控制器与所述host端成功交互识别时，所述DDR控制器控制所述DDR进行网表映射刷新，在所述第一flash控制器指定的所述flash闪存阵列的区域上进行数据存储；
所述备用控制器包括第二flash控制器，所述第二目标存储区域设置在所述flash闪存阵列中，所述第二flash控制器中设置有对所述flash闪存阵列的控制程序；
当所述第一flash控制器与所述host端连接失败时，所述DDR控制器控制所述DDR进行网表映射刷新，在所述第二flash控制器指定的所述flash闪存阵列的区域上进行数据存储。
2.根据权利要求1所述的嵌入式存储芯片数据存储方法，其特征在于，所述host端为CPU端。
3.一种嵌入式存储芯片，其特征在于，包括：
第一数据存储通道，用于与host端连接，并根据接收所述host端发送的数据信息指定第一目标存储区域进行数据存储；
第二数据存储通道，用于在所述第一数据存储通道与所述host端连接失败时，与所述host端连接，并根据接收所述host端发送的数据信息指定第二目标存储区域进行数据存储；
所述第一数据存储通道包括主控制器、DDR以及控制所述DDR的DDR控制器；
若所述主控制器与所述host端进行数据交互识别成功；
则所述DDR控制器根据接收的所述host端发送的数据信息控制DDR进行网表映射刷新，在所述主控制器指定的第一目标存储区域进行数据存储；
所述第二数据存储通道包括：备用控制器、所述DDR控制器和所述DDR；
若所述主控制器与所述host端连接失败；
则所述DDR控制器根据接收的所述host端发送的数据信息控制DDR进行网表映射刷新，在所述备用控制器指定的第二目标存储区域进行数据存储。
4.一种数据存储系统，其特征在于，包括host端和如权利要求3所述的嵌入式存储芯片；
若所述host端与所述第一数据存储通道连接成功，则所述第一数据存储通道根据接收所述host端发送的数据信息指定第一目标存储区域进行数据存储；
否则，所述host端与所述第二数据存储通道连接，所述第二数据存储通道根据所述host端发送的数据信息指定第二目标存储区域进行数据存储。
CN202211223951.6A 2022-10-09 2022-10-09 嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统 Active CN115291814B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211223951.6A CN115291814B (zh) 2022-10-09 2022-10-09 嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统
US18/477,548 US20240118827A1 (en) 2022-10-09 2023-09-29 Embedded storage chip data storage method, embedded storage chip, and data storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211223951.6A CN115291814B (zh) 2022-10-09 2022-10-09 嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统

Publications (2)

Publication Number Publication Date
CN115291814A CN115291814A (zh) 2022-11-04
CN115291814B true CN115291814B (zh) 2023-07-25

Family

ID=83834837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211223951.6A Active CN115291814B (zh) 2022-10-09 2022-10-09 嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统

Country Status (2)

Country Link
US (1) US20240118827A1 (zh)
CN (1) CN115291814B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113704161A (zh) * 2021-08-17 2021-11-26 深圳市安信达存储技术有限公司 基于龙芯处理器的数据存储方法、系统及存储主板
CN113704160A (zh) * 2021-08-17 2021-11-26 深圳市安信达存储技术有限公司 基于飞腾处理器的数据存储方法、系统及存储主板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012017B2 (ja) * 2006-12-28 2012-08-29 富士通株式会社 組込装置および制御方法
CN106294226A (zh) * 2016-07-27 2017-01-04 中电海康集团有限公司 基于嵌入式stt‑mram的ssd控制器芯片、固态硬盘
CN107729268B (zh) * 2017-09-20 2019-11-12 山东英特力数据技术有限公司 一种基于capi接口的内存扩展装置与方法
CN111858187A (zh) * 2019-04-29 2020-10-30 杭州海康威视数字技术股份有限公司 一种电子设备及业务切换方法、装置
CN111858122A (zh) * 2020-07-29 2020-10-30 北京浪潮数据技术有限公司 一种存储链路的故障检测方法、装置、设备及存储介质
CN113703683B (zh) * 2021-08-28 2022-05-13 江苏华存电子科技有限公司 一种单一的优化冗余存储系统的装置
CN114546914B (zh) * 2022-02-23 2024-04-26 北京奕斯伟计算技术股份有限公司 用于对多个通道信息执行数据处理的处理装置及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113704161A (zh) * 2021-08-17 2021-11-26 深圳市安信达存储技术有限公司 基于龙芯处理器的数据存储方法、系统及存储主板
CN113704160A (zh) * 2021-08-17 2021-11-26 深圳市安信达存储技术有限公司 基于飞腾处理器的数据存储方法、系统及存储主板

Also Published As

Publication number Publication date
CN115291814A (zh) 2022-11-04
US20240118827A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
EP2443556B1 (en) Parallel training of dynamic random access memory channel controllers
AU630038B2 (en) Firmware modification system wherein older version can be retrieved
US8904082B1 (en) Operation based polling in a memory system
WO2009081392A1 (en) A storage device coordinator and a host device that includes the same
US10146475B2 (en) Memory device performing control of discarding packet
CN104820609A (zh) 一种嵌入式系统及其升级维护方法
US8504786B2 (en) Method and apparatus for backing up storage system data
KR20100011740A (ko) 호스트 및 클라이언트 디바이스와 이를 이용한 클래스 변경방법
CN110896372B (zh) 一种i2c链路切换方法、终端及存储介质
EP0871310A2 (en) Tree structure address setting method and system for embodying the same
CN115291814B (zh) 嵌入式存储芯片数据存储方法、嵌入式存储芯片及存储系统
CN109992280A (zh) 一种嵌入式软件升级的方法、终端装置及存储装置
CN101667133B (zh) 固件更新方法和使用该方法更新固件的芯片
CN104615558A (zh) 一种数据传送方法及电子装置
US20230409500A1 (en) Usb data communication method and device based on hybrid usb network
CN109002306A (zh) 软件升级方法、升级终端、激光打标机以及激光打标系统
US20100257289A1 (en) Dma controller, information processing device and dma management method
CN102780703A (zh) 一种机顶盒信息写入系统和方法
US7502899B2 (en) Write set boundary management in support of asynchronous update of secondary storage
CN115599424A (zh) 一种采用cpu远程更新fpga固件的方法
CN102385555B (zh) 一种缓存系统和数据缓存的方法
CN102169439B (zh) 数据传输系统
CN112650099B (zh) 一种电池监控平台的控制方法及控制系统
CN103024087B (zh) 同时支持大容量存储和以太网通信的系统及方法
CN107656744B (zh) 固件更新控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant