JP2000311945A - プログラマブル集積回路装置 - Google Patents
プログラマブル集積回路装置Info
- Publication number
- JP2000311945A JP2000311945A JP11118485A JP11848599A JP2000311945A JP 2000311945 A JP2000311945 A JP 2000311945A JP 11118485 A JP11118485 A JP 11118485A JP 11848599 A JP11848599 A JP 11848599A JP 2000311945 A JP2000311945 A JP 2000311945A
- Authority
- JP
- Japan
- Prior art keywords
- fpga
- integrated circuit
- circuit device
- package
- selector switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 複数の仕様（回路）を予めＲＯＭに格納す
ることにより、仕様別注文数の不足、未定、変更に対
し、再実装が不要なプログラマブル集積回路装置を提供
する。 【構成】 複数のシリアルＲＯＭ１を有し外部のセレ
クタスイッチ３により、ＳＲＡＭ方式であるＦＰＧＡチ
ップ２にコンフィグレーションするデータを複数から選
択できるパッケージ４から構成されることを特徴とす
る。当該ＦＰＧＡパッケージ４内にＳＲＡＭ方式からな
るＦＰＧＡチップ２、複数のシリアルＲＯＭ１を有し、
内部配線としてＦＰＧＡ内配線Ａ〜Ｅ（５、１７、６、
１４、７）及びＦＰＧＡパッケージ４上の外部端子とし
てＦＰＧＡ端子８、書込み用端子（ｎ本）１６、イネー
ブル用端子１３、コンフィグ用端子１１を有する。尚各
々のイネーブル用端子１３については、電位設定抵抗１
５が有る。
ることにより、仕様別注文数の不足、未定、変更に対
し、再実装が不要なプログラマブル集積回路装置を提供
する。 【構成】 複数のシリアルＲＯＭ１を有し外部のセレ
クタスイッチ３により、ＳＲＡＭ方式であるＦＰＧＡチ
ップ２にコンフィグレーションするデータを複数から選
択できるパッケージ４から構成されることを特徴とす
る。当該ＦＰＧＡパッケージ４内にＳＲＡＭ方式からな
るＦＰＧＡチップ２、複数のシリアルＲＯＭ１を有し、
内部配線としてＦＰＧＡ内配線Ａ〜Ｅ（５、１７、６、
１４、７）及びＦＰＧＡパッケージ４上の外部端子とし
てＦＰＧＡ端子８、書込み用端子（ｎ本）１６、イネー
ブル用端子１３、コンフィグ用端子１１を有する。尚各
々のイネーブル用端子１３については、電位設定抵抗１
５が有る。
Description
【０００１】
【産業上の利用分野】本発明は、ＦＰＧＡのパッケージ
に関し、特に、パッケージ内部に設計された複数のシリ
アルＲＯＭからそれぞれの仕様規格に適したデータを選
択してＦＰＧＡチップに書込むことができるプログラマ
ブル集積回路装置に関する。
に関し、特に、パッケージ内部に設計された複数のシリ
アルＲＯＭからそれぞれの仕様規格に適したデータを選
択してＦＰＧＡチップに書込むことができるプログラマ
ブル集積回路装置に関する。
【０００２】
【従来の技術】従来は、図４に示すようにＦＰＧＡで実
現しようとする基本仕様が同じながら、仕様上僅かに異
なる（プリント板レベルの）製品を要する場合にあって
は、仕様別注文数の不足、未定、変更に対して、外付Ｒ
ＯＭ方式では決定した注文内容に対し、相当数の外付Ｒ
ＯＭの作成、搬入、実装を要していた。また、ＩＳＰ
（インシステムプログラム）方式では、当該ＦＰＧＡを
プリント板に実装（ハンダ付）後でも仕様変更が可能で
あるが、その作業現場の如何に拘わらずパソコンやダウ
ンロードケーブルを持ち込んでの作業が必要であった。
現しようとする基本仕様が同じながら、仕様上僅かに異
なる（プリント板レベルの）製品を要する場合にあって
は、仕様別注文数の不足、未定、変更に対して、外付Ｒ
ＯＭ方式では決定した注文内容に対し、相当数の外付Ｒ
ＯＭの作成、搬入、実装を要していた。また、ＩＳＰ
（インシステムプログラム）方式では、当該ＦＰＧＡを
プリント板に実装（ハンダ付）後でも仕様変更が可能で
あるが、その作業現場の如何に拘わらずパソコンやダウ
ンロードケーブルを持ち込んでの作業が必要であった。
【０００３】そこで、複数の仕様（回路）を予め格納し
たＲＯＭを有するＦＰＧＡにすることにより、客先に納
品後でも上記手間や作業を要さずにプリント板上のセレ
クタスイッチを切り変えるだけで所要仕様を実現できる
ＦＰＧＡが考えられた。
たＲＯＭを有するＦＰＧＡにすることにより、客先に納
品後でも上記手間や作業を要さずにプリント板上のセレ
クタスイッチを切り変えるだけで所要仕様を実現できる
ＦＰＧＡが考えられた。
【０００４】
【発明が解決しようとする課題】上述した従来のＦＰＧ
Ａでは、仕様別注文数の不足、未定、変更に対して、相
当数の外付ＲＯＭの作成、搬入、実装を必要とした。ま
た、ＩＳＰ（インシステムプログラム）方式では、当該
ＦＰＧＡをプリント板に実装（ハンダ付）後でも仕様変
更が可能であるが、その作業現場の如何に拘わらずパソ
コンやダウンロードケーブルを持ち込んでの作業が必要
であった。
Ａでは、仕様別注文数の不足、未定、変更に対して、相
当数の外付ＲＯＭの作成、搬入、実装を必要とした。ま
た、ＩＳＰ（インシステムプログラム）方式では、当該
ＦＰＧＡをプリント板に実装（ハンダ付）後でも仕様変
更が可能であるが、その作業現場の如何に拘わらずパソ
コンやダウンロードケーブルを持ち込んでの作業が必要
であった。
【０００５】本発明は、上述した従来の欠点を解決し、
複数の仕様（回路）を予めＲＯＭに格納することによ
り、仕様別注文数の不足、未定、変更に対し、再実装が
不要なプログラマブル集積回路装置を提供することを目
的としている。
複数の仕様（回路）を予めＲＯＭに格納することによ
り、仕様別注文数の不足、未定、変更に対し、再実装が
不要なプログラマブル集積回路装置を提供することを目
的としている。
【０００６】
【課題を解決するための手段】上記目的を解決する本発
明は、複数のシリアルＲＯＭと、ＦＰＧＡチップとをＦ
ＰＧＡパッケージ内部に備え、前記複数のシリアルＲＯ
Ｍに格納されているデータをセレクタスイッチにより選
択し、ＲＡＭ方式のＦＰＧＡチップに書込む手段を有す
ることを特徴とするプログラマブル集積回路装置であ
る。上記構成を有する本出願第１の発明のプログラマブ
ル集積回路装置は、複数のシリアルＲＯＭに格納されて
いるデータをセレクタスイッチにより選択し、ＲＡＭ方
式のＦＰＧＡチップに書込むことにより、仕様別注文数
の不足、未定、変更に対し、別仕様対応のＲＯＭ持ち込
みを行うことのない再実装が不要なプリント板を所要数
作ることができる。
明は、複数のシリアルＲＯＭと、ＦＰＧＡチップとをＦ
ＰＧＡパッケージ内部に備え、前記複数のシリアルＲＯ
Ｍに格納されているデータをセレクタスイッチにより選
択し、ＲＡＭ方式のＦＰＧＡチップに書込む手段を有す
ることを特徴とするプログラマブル集積回路装置であ
る。上記構成を有する本出願第１の発明のプログラマブ
ル集積回路装置は、複数のシリアルＲＯＭに格納されて
いるデータをセレクタスイッチにより選択し、ＲＡＭ方
式のＦＰＧＡチップに書込むことにより、仕様別注文数
の不足、未定、変更に対し、別仕様対応のＲＯＭ持ち込
みを行うことのない再実装が不要なプリント板を所要数
作ることができる。
【０００７】また、本出願第２の発明であるＲＡＭ方式
のＦＰＧＡチップは、セレクタスイッチにより、複数の
シリアルＲＯＭに格納されているデータを取り込むこと
を特徴とする。上記構成を有する本出願第２の発明のプ
ログラマブル集積回路装置は、複数のシリアルＲＯＭか
ら各仕様規格に対応したデータをセレクタスイッチによ
り選択し、ＲＡＭ方式のＦＰＧＡチップに書込むことに
より、仕様別注文数の不足、未定、変更に対し、別仕様
対応のＲＯＭの持ち込みを行うことのない再実装が不要
なプリント板を所要数作ることができる。
のＦＰＧＡチップは、セレクタスイッチにより、複数の
シリアルＲＯＭに格納されているデータを取り込むこと
を特徴とする。上記構成を有する本出願第２の発明のプ
ログラマブル集積回路装置は、複数のシリアルＲＯＭか
ら各仕様規格に対応したデータをセレクタスイッチによ
り選択し、ＲＡＭ方式のＦＰＧＡチップに書込むことに
より、仕様別注文数の不足、未定、変更に対し、別仕様
対応のＲＯＭの持ち込みを行うことのない再実装が不要
なプリント板を所要数作ることができる。
【０００８】また、本出願第３の発明であるシリアルＲ
ＯＭは、各仕様規格に対応したデータを格納することを
特徴とする。上記構成を有する本出願第３の発明のプロ
グラマブル集積回路装置は、複数のシリアルＲＯＭに各
仕様規格に対応したデータを格納することにより、仕様
別注文数の不足、未定、変更に対し、別仕様対応のＲＯ
Ｍ持ち込みを行うことのない再実装が不要なプリント板
を所要数作ることができる。
ＯＭは、各仕様規格に対応したデータを格納することを
特徴とする。上記構成を有する本出願第３の発明のプロ
グラマブル集積回路装置は、複数のシリアルＲＯＭに各
仕様規格に対応したデータを格納することにより、仕様
別注文数の不足、未定、変更に対し、別仕様対応のＲＯ
Ｍ持ち込みを行うことのない再実装が不要なプリント板
を所要数作ることができる。
【０００９】また、本出願第４の発明であるセレクタス
イッチは、ＦＰＧＡパッケージ内部に設置された複数の
シリアルＲＯＭから転送される各仕様規格に対応したデ
ータを選択することを特徴とする。上記構成を有する本
出願第４の発明のプログラマブル集積回路装置は、複数
のシリアルＲＯＭに格納されている各仕様規格に対応し
たデータをセレクタスイッチにより選択するため、仕様
別注文数の不足、未定、変更に対し、別仕様対応のＲＯ
Ｍの持ち込みを行うことのない、再実装が不要なプリン
ト板を所要数作ることができる。
イッチは、ＦＰＧＡパッケージ内部に設置された複数の
シリアルＲＯＭから転送される各仕様規格に対応したデ
ータを選択することを特徴とする。上記構成を有する本
出願第４の発明のプログラマブル集積回路装置は、複数
のシリアルＲＯＭに格納されている各仕様規格に対応し
たデータをセレクタスイッチにより選択するため、仕様
別注文数の不足、未定、変更に対し、別仕様対応のＲＯ
Ｍの持ち込みを行うことのない、再実装が不要なプリン
ト板を所要数作ることができる。
【００１０】また、本出願第５の本発明であるＦＰＧＡ
チップは、セレクタスイッチにより選択されたデータを
仕様規格に対応したデータとして設定することを特徴と
する。上記構成を有する本出願第５の発明のプログラマ
ブル集積回路装置は、ＲＡＭ方式のＦＰＧＡチップに各
仕様規格に対応したデータをセレクタスイッチにより選
択し、書込むことにより、仕様別注文数の不足、未定、
変更に対し、別仕様対応のＲＯＭの持ち込みを行うこと
のない再実装が不要なプリント板を所要数作ることがで
きる。
チップは、セレクタスイッチにより選択されたデータを
仕様規格に対応したデータとして設定することを特徴と
する。上記構成を有する本出願第５の発明のプログラマ
ブル集積回路装置は、ＲＡＭ方式のＦＰＧＡチップに各
仕様規格に対応したデータをセレクタスイッチにより選
択し、書込むことにより、仕様別注文数の不足、未定、
変更に対し、別仕様対応のＲＯＭの持ち込みを行うこと
のない再実装が不要なプリント板を所要数作ることがで
きる。
【００１１】また、本出願第６の本発明であるセレクタ
スイッチは、ＦＰＧＡパッケージの内部に設置すること
を特徴とするプログラマブル集積回路装置である。上記
構成を有する本出願第６の発明は、ＦＰＧＡパッケージ
の内部にセレクタスイッチを設置することにより、仕様
別注文数の不足、未定、変更に対し、別仕様対応のＲＯ
Ｍ持ち込みを行うことのない再実装が不要なプリント板
を所要数作ることができる。
スイッチは、ＦＰＧＡパッケージの内部に設置すること
を特徴とするプログラマブル集積回路装置である。上記
構成を有する本出願第６の発明は、ＦＰＧＡパッケージ
の内部にセレクタスイッチを設置することにより、仕様
別注文数の不足、未定、変更に対し、別仕様対応のＲＯ
Ｍ持ち込みを行うことのない再実装が不要なプリント板
を所要数作ることができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。図１は、 本発明
の実施例を示した構成図である。複数のシリアルＲＯＭ
１を有し外部のセレクタスイッチ３により、ＳＲＡＭ方
式であるＦＰＧＡチップ２にコンフィグレーションする
データを複数から選択できるパッケージ４から構成され
ることを特徴とする。
て、図面を参照して詳細に説明する。図１は、 本発明
の実施例を示した構成図である。複数のシリアルＲＯＭ
１を有し外部のセレクタスイッチ３により、ＳＲＡＭ方
式であるＦＰＧＡチップ２にコンフィグレーションする
データを複数から選択できるパッケージ４から構成され
ることを特徴とする。
【００１３】図２は、当該ＦＰＧＡパッケージ４内にＳ
ＲＡＭ方式からなるＦＰＧＡチップ２、複数のシリアル
ＲＯＭ１を有し、内部配線としてＦＰＧＡ内配線Ａ〜Ｅ
（５、１７、６、１４、７）及びＦＰＧＡパッケージ４
上の外部端子としてＦＰＧＡ端子８、書込み用端子（ｎ
本）１６、イネーブル用端子１３、コンフィグ用端子１
１を有する。尚各々のイネーブル用端子１３について
は、電位設定抵抗１５が有る。
ＲＡＭ方式からなるＦＰＧＡチップ２、複数のシリアル
ＲＯＭ１を有し、内部配線としてＦＰＧＡ内配線Ａ〜Ｅ
（５、１７、６、１４、７）及びＦＰＧＡパッケージ４
上の外部端子としてＦＰＧＡ端子８、書込み用端子（ｎ
本）１６、イネーブル用端子１３、コンフィグ用端子１
１を有する。尚各々のイネーブル用端子１３について
は、電位設定抵抗１５が有る。
【００１４】図２において、シリアルＲＯＭ１には書込
むべきデータが外部から書込み用端子（ｎ本）１６より
供給される。このとき、書込みイネーブル状態にすべき
シリアルＲＯＭ１に対応したイネーブル用端子１３に所
要の電位（グランドまたは電源電位）を印加する。書込
み対象とするシリアルＲＯＭ１への書込み完了後、当該
イネーブル端子１３への電位印加を止める。未書込みの
シリアルＲＯＭ１に対して同じ操作をすることにより、
ＦＰＧＡパッケージ内シリアルＲＯＭ１の全てに各々別
なデータを書込む。尚電位設定用抵抗１５はイネーブル
用端子１３に書込み用電位が印加されていないときには
シリアルＲＯＭ１の仕様でディスイネーブルに指定され
ている電位を供給する。
むべきデータが外部から書込み用端子（ｎ本）１６より
供給される。このとき、書込みイネーブル状態にすべき
シリアルＲＯＭ１に対応したイネーブル用端子１３に所
要の電位（グランドまたは電源電位）を印加する。書込
み対象とするシリアルＲＯＭ１への書込み完了後、当該
イネーブル端子１３への電位印加を止める。未書込みの
シリアルＲＯＭ１に対して同じ操作をすることにより、
ＦＰＧＡパッケージ内シリアルＲＯＭ１の全てに各々別
なデータを書込む。尚電位設定用抵抗１５はイネーブル
用端子１３に書込み用電位が印加されていないときには
シリアルＲＯＭ１の仕様でディスイネーブルに指定され
ている電位を供給する。
【００１５】また、書込み用端子（ｎ本）１６にはシリ
アルＲＯＭ書込み時に必要な電源、グランド線を含み、
当該シリアルＲＯＭ１仕様に対応した、ライタからのす
べての供給本数をカバーしている。上記により各シリア
ルＲＯＭ１への所要データの格納が完了する。以上はＦ
ＰＧＡパッケージ４単体時に実行する。
アルＲＯＭ書込み時に必要な電源、グランド線を含み、
当該シリアルＲＯＭ１仕様に対応した、ライタからのす
べての供給本数をカバーしている。上記により各シリア
ルＲＯＭ１への所要データの格納が完了する。以上はＦ
ＰＧＡパッケージ４単体時に実行する。
【００１６】次に当該ＦＰＧＡパッケージ４をプリント
基板１２上に実装（ハンダ付）し同じくプリント基盤上
に実装されているセレクタスイッチ３により所望のシリ
アルＲＯＭ１からのデータを選択の上プリント基板１２
の電源を入れる。ＦＰＧＡチップ２からコンフィグレー
ション（シリアルＲＯＭ１からＦＰＧＡチップ２へのデ
ータ書込み）用クロック信号がＦＰＧＡ内配線Ａ５を介
してシリアルＲＯＭ１に供給され、それぞれのシリアル
ＲＯＭ１に格納されているデータはそれぞれのＦＰＧＡ
内配線Ｃ６、ＦＰＧＡ端子８、プリント板上配線９（デ
ータ用）を介してセレクタスイッチ３に至る。当スイッ
チにより選定された書込みデータはプリント板上配線１
０（コンフィグ用）、コンフィグ用端子１１、ＦＰＧＡ
内配線Ｅ７を介しＦＰＧＡチップ２に書込まれる。
基板１２上に実装（ハンダ付）し同じくプリント基盤上
に実装されているセレクタスイッチ３により所望のシリ
アルＲＯＭ１からのデータを選択の上プリント基板１２
の電源を入れる。ＦＰＧＡチップ２からコンフィグレー
ション（シリアルＲＯＭ１からＦＰＧＡチップ２へのデ
ータ書込み）用クロック信号がＦＰＧＡ内配線Ａ５を介
してシリアルＲＯＭ１に供給され、それぞれのシリアル
ＲＯＭ１に格納されているデータはそれぞれのＦＰＧＡ
内配線Ｃ６、ＦＰＧＡ端子８、プリント板上配線９（デ
ータ用）を介してセレクタスイッチ３に至る。当スイッ
チにより選定された書込みデータはプリント板上配線１
０（コンフィグ用）、コンフィグ用端子１１、ＦＰＧＡ
内配線Ｅ７を介しＦＰＧＡチップ２に書込まれる。
【００１７】図３に当発明の他の実施例を示す。図２の
（本発明）とはセレクタスイッチ３がＦＰＧＡパッケー
ジ４内に収容されているところが異なる。この場合、
（プリント板レベルでなく）ＦＰＧＡ単体で仕様選択機
能を有することが特有の効果である。
（本発明）とはセレクタスイッチ３がＦＰＧＡパッケー
ジ４内に収容されているところが異なる。この場合、
（プリント板レベルでなく）ＦＰＧＡ単体で仕様選択機
能を有することが特有の効果である。
【００１８】
【発明の効果】以上説明したように本発明のプログラマ
ブル集積回路装置によれば、ＦＰＧＡパッケージのプリ
ント基板上への実装前に既に複数（ｎ種類）のコンフィ
グレーション用データを有する構造にすることにより、
プリント基板に実装（ハンダ付）後、セレクタスイッチ
３を設けるだけで当該ＦＰＧＡの仕様を変更できる。ま
た、顧客の仕様別注文数の不足、未定、変更に対し、別
仕様対応のＲＯＭ持ち込み、再実装が不要で速やかに所
要仕様のプリント板を所要数作る事が出来る。
ブル集積回路装置によれば、ＦＰＧＡパッケージのプリ
ント基板上への実装前に既に複数（ｎ種類）のコンフィ
グレーション用データを有する構造にすることにより、
プリント基板に実装（ハンダ付）後、セレクタスイッチ
３を設けるだけで当該ＦＰＧＡの仕様を変更できる。ま
た、顧客の仕様別注文数の不足、未定、変更に対し、別
仕様対応のＲＯＭ持ち込み、再実装が不要で速やかに所
要仕様のプリント板を所要数作る事が出来る。
【図１】 本発明の実施例の特徴を示した図である。
【図２】 本発明の実施例の全体構成を示した図であ
る。
る。
【図３】 本発明の他の実施例を示した図である。
【図４】 従来の発明の実施例の特徴を示した図であ
る。
る。
１ シリアルＲＯＭ ２ ＦＰＧＡチップ ３ セレクタスイッチ ４ ＦＰＧＡパッケージ ５ ＦＰＧＡ内配線Ａ ６ ＦＰＧＡ内配線Ｃ ７ ＦＰＧＡ内配線Ｅ ８ ＦＰＧＡ端子 ９ プリント板上配線（データ用） １０ プリント板上配線（コンフィグ用） １１ コンフィグ用端子 １２ プリント基板 １３ イネーブル用端子 １４ ＦＰＧＡ内配線Ｄ １５ 電位設定抵抗 １６ 書込み用端子（ｎ本） １７ ＦＰＧＡ内配線Ｂ １８ ＦＰＧＡ内配線Ｆ
Claims (6)
- 【請求項１】 ＳＲＡＭ方式のフィールドプログラマ
ブルロジックデバイス（以下ＦＰＧＡと称す）のパッケ
ージにおいて、 複数のシリアルＲＯＭと、ＦＰＧＡチップとをＦＰＧＡ
パッケージ内部に備え、前記複数のシリアルＲＯＭに格
納されているデータをセレクタスイッチにより選択し、
ＦＰＧＡチップに書き込み可能にされたことを特徴とす
るプログラマブル集積回路装置。 - 【請求項２】 前記ＦＰＧＡチップは、セレクタスイ
ッチにより、複数のシリアルＲＯＭに格納されているデ
ータを取り込むことを特徴とする請求項１に記載のプロ
グラマブル集積回路装置。 - 【請求項３】 前記シリアルＲＯＭは、各仕様規格に
対応したデータを格納することを特徴とする請求項１又
は請求項２に記載のプログラマブル集積回路装置。 - 【請求項４】 前記セレクタスイッチは、ＦＰＧＡパ
ッケージ内部に設置された複数のシリアルＲＯＭから転
送される各仕様規格に対応したデータを選択することを
特徴とする請求項１、請求項２又は請求項３に記載のプ
ログラマブル集積回路装置。 - 【請求項５】 前記ＦＰＧＡチップは、セレクタスイ
ッチにより選択されたデータを仕様規格に対応したデー
タとして設定することを特徴とする請求項１、請求項
２、請求項３又は請求項４に記載のプログラマブル集積
回路装置。 - 【請求項６】 前記セレクタスイッチを、ＦＰＧＡパ
ッケージの内部に設置することを特徴とする請求項１、
請求項２、請求項３、請求項４又は請求項５に記載のプ
ログラマブル集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11118485A JP2000311945A (ja) | 1999-04-26 | 1999-04-26 | プログラマブル集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11118485A JP2000311945A (ja) | 1999-04-26 | 1999-04-26 | プログラマブル集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000311945A true JP2000311945A (ja) | 2000-11-07 |
Family
ID=14737852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11118485A Pending JP2000311945A (ja) | 1999-04-26 | 1999-04-26 | プログラマブル集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000311945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067600A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Mitsubishi-Electric Industrial System Corp | 製造中止部品対応用変換アダプタ |
| US7750676B2 (en) | 2006-12-28 | 2010-07-06 | Fujitsu Limited | Embedded system and control method therefor |
-
1999
- 1999-04-26 JP JP11118485A patent/JP2000311945A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067600A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Mitsubishi-Electric Industrial System Corp | 製造中止部品対応用変換アダプタ |
| JP4717554B2 (ja) * | 2005-08-30 | 2011-07-06 | 東芝三菱電機産業システム株式会社 | 製造中止部品対応用変換アダプタ |
| US7750676B2 (en) | 2006-12-28 | 2010-07-06 | Fujitsu Limited | Embedded system and control method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384626B2 (en) | Programmable apparatus and method for programming a programmable device | |
| US6002638A (en) | Memory device having a switchable clock output and method therefor | |
| US5661677A (en) | Circuit and method for on-board programming of PRD Serial EEPROMS | |
| US20010042242A1 (en) | Arrangements offering firmware support for different input/output (i/o) types | |
| JP2000311945A (ja) | プログラマブル集積回路装置 | |
| CN104980144A (zh) | 频率接口装置及其操作方法 | |
| CN110109785A (zh) | 内存容量获取方法、装置、计算机设备及可读存储介质 | |
| JPH1117098A (ja) | メモリモジュール | |
| JPH0333927A (ja) | 電子機器 | |
| US5987534A (en) | Radio selective paging receiver provided with an I/O memory card which can be easily upgraded to include new attributes | |
| EP1630657A9 (en) | Embedded storage device with integrated data-management functions and storage system incorporating it | |
| US20030081444A1 (en) | Information containing means for memory modules and memory chips | |
| JPH06348484A (ja) | 電気的再プログラム可能不揮発性メモリのプログラミングの方法及び装置、並びにこの種の装置を含むアセンブリ | |
| JPH1173368A (ja) | メモリモジュール、情報処理装置の制御方法および記録媒体 | |
| JPH03154922A (ja) | プログラムの変更可能な端末装置 | |
| JP3052882B2 (ja) | プログラマブル半導体集積回路装置 | |
| JPH10222454A (ja) | ユニット識別装置 | |
| JP2007011632A (ja) | メモリスピード最適化方法およびプログラム | |
| JPH0563551A (ja) | プログラマブル論理回路装置 | |
| Johnston | Designing your own microcomputer: Constructing your own micro will give you experience, more power for your money, and a system that will do just what you want | |
| KR100542339B1 (ko) | 메모리 확장장치 | |
| KR0158020B1 (ko) | 유니버설 기능 에뮬레이션 시스템 | |
| JP3893010B2 (ja) | 集積回路の記憶情報変更用の信号切替方法および信号切替回路 | |
| JP4429498B2 (ja) | 表面実装構造 | |
| JPH0887896A (ja) | カード状回路ブロック及びその書き込み方法 |