JP2003309141A - 接続高さ管理方法とパッケージの組立方法およびパッケージ組立装置 - Google Patents

接続高さ管理方法とパッケージの組立方法およびパッケージ組立装置

Info

Publication number
JP2003309141A
JP2003309141A JP2002114053A JP2002114053A JP2003309141A JP 2003309141 A JP2003309141 A JP 2003309141A JP 2002114053 A JP2002114053 A JP 2002114053A JP 2002114053 A JP2002114053 A JP 2002114053A JP 2003309141 A JP2003309141 A JP 2003309141A
Authority
JP
Japan
Prior art keywords
semiconductor element
connection
package
substrate
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002114053A
Other languages
English (en)
Inventor
Shinya Matsumura
信弥 松村
Yoshiaki Takeoka
嘉昭 竹岡
Junichi Sugano
純一 菅野
Yasushi Takemura
康司 竹村
Kazuhiro Ishikawa
和弘 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002114053A priority Critical patent/JP2003309141A/ja
Publication of JP2003309141A publication Critical patent/JP2003309141A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 圧接による接続工法を用いたパッケージ組み
立てにおいて、接続の良否を左右する接続高さの管理を
短時間に確認可能な接続高さ管理方法を提供することを
目的とする。 【解決手段】 圧接をさせた状態の突起電極２の先端の
直径Ｄを基板４の一方４ａの面と対向する他方の面４ｂ
から測定し、突起電極２の先端の直径と前記接続高さと
の相関関係から、半導体素子１と基板４との適正な前記
接続高さＨを得るための圧接条件を決定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体の組み立てに
おいて、半導体素子と配線基板が圧接により接続される
パッケージに関する。
【０００２】
【従来の技術】従来のこの種のパッケージは、図１３
（ａ）（ｂ）に示すように構成されている。
【０００３】配線基板５に半導体素子１を圧接による接
続工法で取り付けるに際しては、図１３（ｂ）に示すよ
うに半導体素子１の回路面に形成されている突起電極２
を配線基板５の配線部に圧接させて電気接続するととも
に、この状態の配線基板５と半導体素子１とを間に介在
させた封止接着樹脂３で接着して前記電気接続状態を安
定に維持してパッケージを構築している。
【０００４】この圧接による接続工法では、図１３
（ｂ）に示す接続高さＨの管理が、接続の良否を左右す
るので、従来では、所定の条件で組み立てたパッケージ
の接続部の断面を研磨などの手段にて取り出して、その
接続高さＨを測定することで管理している。
【０００５】図１２はこの従来の接続高さ管理フローを
示している。図１２のフローに基づき接続高さ管理手順
を説明する。ステップＳ１とステップＳ２およびステッ
プＳ３において、パッケージ組み立てに必要な部材、突
起電極２が形成された半導体素子１と配線基板５と封止
接着樹脂３を供給して、ステップＳ４で所定の接合条件
によりフリップチップ接合ならびに本圧着接合してパッ
ケージを図１３に示すように組み立てる。
【０００６】次に、接続高さＨを測定するためにステッ
プＳ５では、組み立てられたパッケージを研磨などの手
段により図１３（ｂ）に示す接続断面を取り出す。ステ
ップＳ６では接続断面に現れた接続高さＨを測定し、ス
テップＳ７で規格値と比較する。
【０００７】接続高さＨが規格値に入っている場合はス
テップＳ８で生産を実施し、外れている場合はステップ
Ｓ９で接合条件の設定を変更し、ステップＳ１，ステッ
プＳ２に戻って上記記載の手順をステップＳ７において
接続高さＨが規格値に入るまで繰り返す。
【０００８】
【発明が解決しようとする課題】このように、圧接によ
る接続工法を用いたパッケージにおいて接続の良否を左
右する従来の接続高さ管理方法は、所定の条件で組み立
てたパッケージの接続部の断面を研磨などの手段にて取
り出してその高さを測定することで管理していたため、
接続高さの確認に非常に長い時間が必要であり、生産ま
でのロスが大きいという問題がある。
【０００９】さらに、パッケージの品種が変わる場合に
は、接合条件の決定までに長い時間が必要であり、生産
までのロスが大きいという問題がある。そこで本発明
は、圧接による接続工法を用いたパッケージ組立方法に
おいて、接続の良否を左右する接続高さの管理を、短時
間に確認可能なパッケージの組立方法を提供することを
目的とする。
【００１０】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の圧接による接続工法を用いたパッケー
ジ組立方法における接続高さの管理方法は、接合時の突
起電極の接続高さを突起電極の先端の寸法により接続高
さを管理することを特徴とする。
【００１１】本発明によれば、圧接による接続工法を用
いたパッケージ組立方法において、接続の良否を左右す
る接続高さの管理を短時間に確認可能であるという効果
が得られる。
【００１２】
【発明の実施の形態】本発明の請求項１記載の接続高さ
管理方法は、半導体素子の接続端子としての突起電極を
基板の一方の面に圧接させ、この状態の前記配線基板と
半導体素子とを間に介在させた封止接着樹脂で接着して
電気接続状態を維持したパッケージおいて、前記圧接さ
せた状態の前記半導体素子と基板との接続高さが規定値
に近づくよう前記圧接の条件をコントロールするに際
し、前記圧接をさせた状態の前記突起電極の先端の直径
を前記基板の一方の面と対向する他方の面から測定し、
前記突起電極の先端の直径と前記接続高さとの相関関係
から、適正な前記接続高さを得るための圧接条件を決定
することを特徴とする。
【００１３】本発明の請求項２記載の接続高さ管理方法
は、請求項１において、突起電極の形状が突起電極の高
さによりその先端の寸法が一義的に決定できる形状であ
ることを特徴とする。
【００１４】本発明の請求項３記載のパッケージの組立
方法は、請求項１記載の接続高さ管理方法を用いて、接
合完了後の前記突起電極の先端の直径を前記基板の一方
の面と対向する他方の面から測定し、接続高さが適正に
なった圧接条件を自動設定して生産することを特徴とす
る。
【００１５】本発明の請求項４記載のパッケージの組立
方法は、請求項１記載の接続高さ管理方法を用いて、接
合完了前の前記突起電極の先端の直径を前記基板の一方
の面と対向する他方の面から測定し、接続高さが適正に
なるように圧接条件を自動設定して接合し生産すること
を特徴とする。
【００１６】本発明の請求項５記載のパッケージの組立
方法は、請求項４において、前記基板は透明なガラスか
らなることを特徴とする。本発明の請求項６記載の接続
高さ管理方法は、半導体素子と基板のうちで一方に形成
された突起電極を他方に圧接させ、この状態の前記配線
基板と半導体素子とを間に介在させた封止接着樹脂で接
着して電気接続状態を維持したパッケージおいて、前記
圧接させた状態の前記半導体素子と基板との接続高さが
規定値に近づくよう前記圧接の圧接条件を決定するに際
し、半導体素子に代わるダミーチップを使用し、前記突
起電極をダミーチップの一方の面に圧接させ、前記圧接
をさせた状態の前記突起電極の先端の直径を前記ダミー
チップの一方の面と対向する他方の面から測定し、前記
突起電極の先端の直径と前記接続高さとの相関関係か
ら、適正な前記接続高さを得るための圧接条件を決定す
ることを特徴とする。
【００１７】本発明の請求項７記載の接続高さ管理方法
は、請求項６において、突起電極の形状が突起電極の高
さによりその先端の寸法が一義的に決定できる形状であ
ることを特徴とする。
【００１８】本発明の請求項８記載のパッケージの組立
方法は、請求項６記載の接続高さ管理方法を用いて圧接
条件を自動設定し、ダミーチップを半導体素子に代え
て、半導体素子と基板を本圧着接合して生産することを
特徴とする。
【００１９】本発明の請求項９記載のパッケージの組立
方法は、半導体素子と基板のうちで一方に形成された突
起電極を他方に圧接させ、この状態の前記配線基板と半
導体素子とを間に介在させた封止接着樹脂で接着して電
気接続状態を維持したパッケージを繰り返し生産するに
際し、生産中に請求項６記載の接続高さ管理方法を実行
するように半導体素子に代わってダミーチップを供給し
てテスト組み立てを実行してテスト組み立て接合中の圧
接条件を変更しながら圧接条件を自動設定して、この自
動設定された圧接条件でその後のパッケージを繰り返し
生産することを特徴とする。
【００２０】本発明の請求項１０記載のパッケージ組立
装置は、半導体素子の接続端子としての突起電極を基板
の一方の面に圧接させ、この状態の前記配線基板と半導
体素子とを間に介在させた封止接着樹脂で接着して電気
接続状態を維持したパッケージの生産に使用されるパッ
ケージ組立装置であって、前記圧接をさせた状態の前記
突起電極の先端の直径を前記基板の一方の面と対向する
他方の面から測定する認識カメラと、測定した前記突起
電極の先端の直径に基づいて前記配線基板と半導体素子
の間の適正な前記接続高さを得て圧接条件を決定してそ
の後のパッケージ組み立て時における圧接運転を制御す
る制御手段とを設けたことを特徴とする。
【００２１】本発明の請求項１１記載のパッケージ組立
装置は、請求項１０において、前記認識カメラを、半導
体素子と基板とを突起電極を介して圧接する処理を実行
するステージとは別の検査ステージに載置されたサンプ
ルを撮影するように配置したことを特徴とする。
【００２２】本発明の請求項１２記載のパッケージ組立
装置は、請求項１０において、前記認識カメラを、半導
体素子と基板とを突起電極を介して圧接する処理を実行
するステージに載置されたサンプルを撮影するように配
置したことを特徴とする。
【００２３】本発明の請求項１３記載のパッケージ組立
装置は、半導体素子と基板のうちで一方に形成された突
起電極を他方に圧接させ、この状態の前記配線基板と半
導体素子とを間に介在させた封止接着樹脂で接着して電
気接続状態を維持したパッケージを繰り返し生産するに
際し、生産中に半導体素子に代わってダミーチップを供
給してテスト組み立てを実行する第１の制御手段と、テ
スト組み立て接合したサンプルの突起電極の先端の直径
をダミーチップを通して測定する認識カメラと、測定し
た前記突起電極の先端の直径に基づいて前記配線基板と
半導体素子の間の適正な前記接続高さを得て圧接条件を
決定してその後のパッケージ組み立て時における圧接運
転を制御する第２の制御手段とを設けたことを特徴とす
る。
【００２４】以下、本発明の各実施の形態を図１〜図１
１に基づいて説明する。なお、従来例を示す図１３と同
一の構成には同一の符号を付して説明する。 （実施の形態１）図１〜図３は本発明の（実施の形態
１）を示す。
【００２５】図１は本発明の（実施の形態１）の接続高
さ管理フローを示し、従来例を示した図１２のステップ
Ｓ５の研磨工程と、ステップＳ６の接合高さＨの測定、
およびステップＳ７の接合高さＨの規格値との比較との
３つの工程に代わって、図１では、ステップＳ５ａとス
テップＳ５ｂに置き換えられて、従来の研磨工程を必要
としていない。
【００２６】この（実施の形態１）の接続高さ管理方法
では、図２に示すように裏面の方向（矢視Ａ）から突起
電極２の先端の頭頂径Ｄが観察できるように、透明なガ
ラスからなるガラス基板４が配線基板５に代わって使用
する。
【００２７】図１のフローに基づき接続高さ管理手順を
説明する。ステップＳ１とステップＳ２およびステップ
Ｓ３において、パッケージ組み立てに必要な部材、突起
電極２が形成された半導体素子１とガラス基板４と封止
接着樹脂３を供給して、ステップＳ４で所定の接合条件
によりフリップチップ接合ならびに本圧着接合してパッ
ケージを図２に示すように組み立てる。
【００２８】詳しくは、ガラス基板４に、封止接着樹脂
３としての封止接着フィルムが貼り付けられる。次に突
起電極が裏面に形成された半導体素子１を反転し、封止
接着フィルムが貼り付けられたガラス基板４に設定され
た圧接条件で圧接接合される。
【００２９】次に、ガラス基板４の裏面より圧接接合さ
れた突起電極２の先端部の頭頂径Ｄを測定する。この頭
頂径Ｄが規格値の範囲に入っているかをステップＳ５ｂ
で作業者が判断し、規格値内であればステップＳ８で生
産を開始する。もし規格値から外れている場合は、ステ
ップＳ９で接合条件の設定を変更し、ステップＳ１，ス
テップＳ２に戻って上記記載の手順をステップＳ５ｂに
おいて突起電極２の先端部の頭頂径Ｄが規格値に入るま
で繰り返す。
【００３０】突起電極の接続高さＨと頭頂径Ｄの関係
は、図２に示すように圧接のための加圧力が大きい場
合、半導体素子１とガラス基板４の間の接続高さＨは低
くなり、頭頂径Ｄは大きくなる。
【００３１】また、圧接のための加圧力が小さい場合、
半導体素子１とガラス基板４の間の接続高さＨは高くな
り、頭頂径Ｄは小さくなる。この関係をある突起電極の
形状で求めたものを図３に示す。
【００３２】接続高さＨと頭頂径Ｄの関係を信頼率９５
％の区間推定を行い、接続高さＨ＝２０〜２５μｍに管
理する場合には、図３のグラフより頭頂径D＝４６〜５
２μｍで管理できることが判る。
【００３３】このように、（実施の形態１）によれば、
圧接による接続工法を用いたパッケージ組立方法におい
て、接続の良否を左右する接続高さの管理を短時間に確
認可能であるという効果が得られる。
【００３４】（実施の形態２）図４と図５は、（実施の
形態１）記載の接続高さ管理方法を用いて、圧接条件を
自動設定する装置を示す。
【００３５】図４は本発明の（実施の形態２）の接続高
さ自動設定フローを表し、図５はこの装置を示す。圧接
力を受ける半導体素子１とガラス基板４とが載置される
ステージ６の上方には、半導体素子１に当接可能に加圧
シリンダ８によって駆動されるツール７が設けられてい
る。１０は電空レギュレータで、加圧シリンダ８への加
圧エアーの供給圧力を電気信号で制御可能な調整器であ
る。ツール７のステージ６に対する相対位置はツール駆
動モータ９によって加圧シリンダ８の位置を上下動させ
て調節可能である。
【００３６】１２は検査ステージで、ステージ６での加
圧処理の完了したパッケージが載置される。１１は頭頂
径測定用の認識カメラで、検査ステージ１２に載置され
たパッケージのガラス基板４を介して前記矢視Ａから突
起電極２の先端部の頭頂径Ｄを測定する。
【００３７】図４のフローに基づき図５の設備による接
続高さ自動設定の動作を説明する。ステップＳ０では、
接続高さＨを設備に入力する。次に、ステップＳ１〜ス
テップＳ３では、突起電極２が形成済の半導体素子１と
ガラス基板４が供給され、図示されない封止接着フィル
ム貼付装置によりガラス基板４には封止接着樹脂３とし
ての封止接着フィルムが貼り付けられる。
【００３８】その後に図示されない半導体素子実装装置
にて突起電極が回路面に形成された半導体素子１を反転
して、ステップＳ４では、封止接着フィルムが貼り付け
られたガラス基板４に実装しステージ６に供給され、設
備に入力された接続高さＨに対応する圧力で制御された
ツール７で突起電極が回路面に形成された半導体素子１
をガラス基板４に圧接接合する。
【００３９】ステップＳ５ａでは、半導体素子１のガラ
ス基板４への圧接接合が完了したサンプルを検査ステー
ジ１２に移動し、接合された突起電極２の頭頂径Ｄを頭
頂径測定用認識カメラ１１で測定する。
【００４０】頭頂径Ｄが、規格値（事前に図３のように
接続高さと頭頂径の関係を求めたテーブルや、計算式な
ど）に入っていればステップＳ５ｃでそのときの加圧力
でステップＳ８で生産を開始する。
【００４１】ステップＳ５ｂにおいて、もし規格値から
はずれている場合は、測定値から圧接条件、すなわち加
圧シリンダ８へ供給する空気圧を電空レギュレータ１０
により変更し上記の手順を繰り返す。
【００４２】なお、圧接接合のステージ６と検査ステー
ジ１２を別としているが図７に示すように同一のステー
ジで作業するようにしても良い。なお、図４のフローチ
ャートを実行するパッケージ組立装置は、マイクロコン
ピュータを主要部とする制御手段で実行されている。具
体的には、この（実施の形態２）のパッケージ組立装置
は、半導体素子の接続端子としての突起電極を配線基板
５の一方の面に圧接させ、この状態の前記配線基板と半
導体素子とを間に介在させた封止接着樹脂で接着して電
気接続状態を維持したパッケージの生産に使用されるパ
ッケージ組立装置であって、前記圧接をさせた状態の前
記突起電極の先端の直径Ｄを前記基板の一方４ａの面と
対向する他方の面４ｂから測定する認識カメラ１１と、
測定した前記突起電極の先端の直径に基づいて前記配線
基板と半導体素子の間の適正な前記接続高さＨを得て圧
接条件を決定してその後のパッケージ組み立て時におけ
る圧接運転を制御する制御手段とで構成されている。
【００４３】このようにこの（実施の形態２）によれ
ば、圧接による接続工法を用いたパッケージ組立装置に
おいて、接続の良否を左右する接続高さの管理を自動で
行うことができる。
【００４４】（実施の形態３）図６と図７は本発明の
（実施の形態３）を示す。上記の（実施の形態２）で
は、ステップＳ４で本圧着接合の完了したサンプルの突
起電極２を測定したが、この（実施の形態３）では圧接
接合のステージ６と検査ステージ１２を図７に示すよう
に同一のステージで作業するようにし、本圧着接合の途
中のツール７からの加圧力を調整する点が異なってい
る。
【００４５】図６のフローに基づき図７の設備による接
続高さ自動設定の動作を説明する。ステップＳ０では、
接続高さＨを設備に入力する。ステップＳ１〜ステップ
Ｓ３では、突起電極２を形成済の半導体素子１とガラス
基板４が供給され、図示されない封止接着フィルム貼付
装置によりガラス基板４には封止接着フィルムが貼り付
けられる。その後に図示されない半導体素子実装装置に
て半導体素子１を反転し、封止接着フィルムが貼り付け
られたガラス基板４に実装する。
【００４６】ステップＳ４ａでは、突起電極が回路面に
形成された半導体素子１が実装されたガラス基板４がス
テージ６に供給され、圧接接合を開始する。まず設備に
入力された接続高さＨに対応する圧力より低い圧力で制
御されたツール７で突起電極が回路面に形成された半導
体素子１をガラス基板４に圧接接合を開始する。
【００４７】その圧接中にステップＳ５ａにおいて、半
導体素子１が圧接接合されているガラス基板４をステー
ジ６の下方より、接合されている突起電極２の頭頂径Ｄ
を頭頂径測定用認識カメラ１１で測定する。
【００４８】ステップＳ５ｂでは、頭頂径Ｄが、規格値
（事前に図３のように接続高さと頭頂径の関係を求めた
テーブルや、計算式など）に入っていればステップＳ５
ｃでそのときの圧接圧力を設備の加圧力とし、ステップ
Ｓ８で生産を開始する。
【００４９】もし規格値からはずれている場合は、ステ
ップＳ９を実行して測定値から圧接条件すなわち加圧シ
リンダー８へ供給する空気圧を電空レギュレータ１０に
より圧力を増加させステップＳ５ａに戻って頭頂径Ｄを
再度測定する。これを接合が完了するまでの間、頭頂径
Ｄが規格値に適合するまで上記の手順を繰り返す。
【００５０】このようにこの（実施の形態３）によれ
ば、圧接による接続工法を用いたパッケージ組立装置に
おいて、接続の良否を左右する接続高さの管理を自動で
行うという効果が得られる。
【００５１】さらに、接続高さ管理の自動設定に必要な
部材が少なく、かつ短時間で自動設定できるという効果
が得られる。（実施の形態４）図８と図９は本発明の
（実施の形態４）を示す。
【００５２】上記の各実施の形態では、突起電極２が半
導体素子１の回路面に形成されていたために、突起電極
２の先端の頭頂径Ｄを基板を通して測定できるようにガ
ラス基板４を使用したが、この（実施の形態４）では基
板側に突起電極２を設け、この場合の接続高さＨを管理
できるように、半導体素子１に代わってガラスダミーチ
ップ１３を突起電極２に押圧してガラスダミーチップ１
３を通して突起電極２の先端の頭頂径Ｄを測定して最適
な加圧力を決定する点が異なっている。
【００５３】図８は本発明の（実施の形態４）の接続高
さ自動設定フローを表す。図９は本発明の（実施の形態
４）の圧接接続装置を示す。図８のフローに基づき図９
の設備による接続高さ自動設定の動作を説明する。
【００５４】ステップＳ０では、接続高さＨを設備に入
力する。ステップＳ１ａとステップＳ２ａでは、突起電
極２形成済の配線基板５とガラスダミーチップ１３が供
給され、図示されない封止接着フィルム貼付装置により
突起電極２形成済の配線基板５にはステップＳ３で封止
接着フィルムが貼り付けられる。その後に図示されない
半導体素子実装装置にてガラスダミーチップ１３を封止
接着フィルムが貼り付けられた突起電極２形成済の配線
基板５に実装する。
【００５５】ステップＳ４では、ガラスダミーチップ１
３が実装された突起電極２形成済の配線基板５がステー
ジ６に供給され、設備に入力された接続高さＨに対応す
る圧力で制御されたツール７でガラスダミーチップ１３
を突起電極２形成済の配線基板５に圧接接合する。
【００５６】ステップＳ５ａでは、ガラスダミーチップ
１３が圧接接合された配線基板５を検査ステージ１２に
移動し、接合された突起電極２の頭頂径Ｄをガラスダミ
ーチップ１３を通して頭頂径測定用認識カメラ１１で測
定する。
【００５７】ステップＳ５ｂでは、頭頂径Ｄと規格値
（事前に図３のように接続高さと頭頂径の関係を求めた
テーブルや、計算式など）を比較して、頭頂径Ｄが規格
値に入っていればステップＳ５ｃでそのときの圧接圧力
を設備の加圧力とし、ステップＳ８で生産を開始する。
【００５８】もし規格値からはずれている場合は、ステ
ップＳ９を実行して測定値から圧接条件すなわち加圧シ
リンダー８へ供給する空気圧を電空レギュレータ１０に
より圧力を増加させステップＳ１ａに戻って頭頂径Ｄを
再度測定する。これを接合が完了するまでの間、頭頂径
Ｄが規格値に適合するまで上記の手順を繰り返す。
【００５９】このようにこの（実施の形態４）によれ
ば、圧接による接続工法を用いたパッケージ組立装置に
おいて、接続の良否を左右する接続高さの管理を自動で
行うという効果が得られる。
【００６０】具体的には、半導体素子１と配線基板５の
うちで一方に形成された突起電極２を他方に圧接させ、
この状態の前記配線基板と半導体素子とを間に介在させ
た封止接着樹脂で接着して電気接続状態を維持したパッ
ケージを繰り返し生産するに際し、生産中にこの（実施
の形態４）の接続高さ管理方法を実行するように、生産
開始に際して、または幾つかのパッケージを生産するた
びに、半導体素子１に代わってダミーチップ１３を供給
して図９に示したテスト組み立てを実行してテスト組み
立て接合中の圧接条件を変更しながら圧接条件を自動設
定して、この自動設定された圧接条件でその後のパッケ
ージを繰り返し生産することによって、長期間にわたっ
て安定した自動運転を期待できる。
【００６１】なお、図８のフローチャートを実行するパ
ッケージ組立装置は、マイクロコンピュータを主要部と
する第１，第２制御手段で実行されている。具体的に
は、この（実施の形態４）のパッケージ組立装置は、半
導体素子１と配線基板５のうちで一方に形成された突起
電極を他方に圧接させ、この状態の前記配線基板と半導
体素子とを間に介在させた封止接着樹脂で接着して電気
接続状態を維持したパッケージを繰り返し生産するに際
し、生産中に半導体素子１に代わってダミーチップ１３
を供給してテスト組み立てを実行する第１の制御手段
と、テスト組み立て接合したサンプルの突起電極の先端
の直径Ｄをダミーチップ１３を通して測定する認識カメ
ラ１１と、測定した前記突起電極の先端の直径に基づい
て前記配線基板と半導体素子の間の適正な前記接続高さ
Ｈを得て圧接条件を決定してその後のパッケージ組み立
て時における圧接運転を制御する第２の制御手段とで構
成されている。
【００６２】なお、（実施の形態１）から（実施の形態
４）で説明したフロー（図１、図４、図６、図８）およ
び圧接接続装置の概略図（図５、図７、図９）では、封
止樹脂フィルム（ＮＣＦ）を用いる圧接接合となってい
るが、封止樹脂ペースト（ＮＣＰ）、異方性導電フィル
ム（ＡＣＦ）、異方性導電ペースト（ＡＣＰ）などどの
ような材料の組み合わせでも同様の効果を得ることが出
来る。
【００６３】なお、図１０（ａ）〜（ｅ）は各実施の形
態の突起電極の形状例を示す。図１１は、図１０（ｄ）
の場合の所定の接続高さを示している。
【００６４】
【発明の効果】以上のように発明の接続高さ管理方法に
よると、圧接をさせた状態の突起電極の先端の直径をパ
ッケージの外側から測定し、前記突起電極の先端の直径
と前記接続高さとの相関関係から、適正な前記接続高さ
を得るための圧接条件を決定するので、所定の条件で組
み立てたパッケージの接続部の断面を研磨などの手段に
て取り出してその高さを測定して管理する必要がなくな
り、生産性が向上する。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）の接続高さ管理フロ
ーの一例
【図２】本発明の接続部の断面と突起電極の先端部の概
略図
【図３】突起電極の接続高さと先端の寸法の関係を示す
グラフの一例
【図４】本発明の（実施の形態２）の接続高さ自動設定
フローの一例
【図５】本発明の（実施の形態２）の圧接接続装置の概
略図
【図６】本発明の（実施の形態３）の接続高さ自動設定
フローの一例
【図７】本発明の（実施の形態３）の圧接接続装置の概
略図
【図８】本発明の（実施の形態４）の接続高さ自動設定
フローの一例
【図９】本発明の（実施の形態４）の圧接接続装置の概
略図
【図１０】図１０（ａ）〜（ｅ）は各実施の形態の突起
電極の形状例を示す斜視図
【図１１】図１０（ｄ）の場合の所定の接続高さを示す
グラフ
【図１２】従来の接続高さ管理フロー
【図１３】圧接による接続工法を用いたパッケージの外
形および、接続断面の概略図
【符号の説明】
１ 半導体素子 ２ 突起電極 ３ 封止接着樹脂 ４ ガラス基板 ５ 配線基板 ６ ステージ ７ ツール ８ 加圧シリンダ ９ ツール駆動モータ １０ 電空レギュレータ １１ 認識カメラ １２ 検査ステージ Ｈ 接続高さ Ｄ 頭頂径
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅野 純一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 竹村 康司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 石川 和弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 QQ02 QQ04

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】半導体素子の接続端子としての突起電極を
    基板の一方の面に圧接させ、この状態の前記配線基板と
    半導体素子とを間に介在させた封止接着樹脂で接着して
    電気接続状態を維持したパッケージおいて、前記圧接さ
    せた状態の前記半導体素子と基板との接続高さが規定値
    に近づくよう前記圧接の条件をコントロールするに際
    し、 前記圧接をさせた状態の前記突起電極の先端の直径を前
    記基板の一方の面と対向する他方の面から測定し、 前記突起電極の先端の直径と前記接続高さとの相関関係
    から、適正な前記接続高さを得るための圧接条件を決定
    する接続高さ管理方法。
  2. 【請求項２】突起電極の形状が突起電極の高さによりそ
    の先端の寸法が一義的に決定できる形状であることを特
    徴とする請求項１記載の接続高さ管理方法。
  3. 【請求項３】請求項１記載の接続高さ管理方法を用い
    て、接合完了後の前記突起電極の先端の直径を前記基板
    の一方の面と対向する他方の面から測定し、接続高さが
    適正になった圧接条件を自動設定して生産するパッケー
    ジの組立方法。
  4. 【請求項４】請求項１記載の接続高さ管理方法を用い
    て、接合完了前の前記突起電極の先端の直径を前記基板
    の一方の面と対向する他方の面から測定し、接続高さが
    適正になるように圧接条件を自動設定して接合し生産す
    るパッケージの組立方法。
  5. 【請求項５】前記基板は透明なガラスからなることを特
    徴とする請求項４記載のパッケージの組立方法。
  6. 【請求項６】半導体素子と基板のうちで一方に形成され
    た突起電極を他方に圧接させ、この状態の前記配線基板
    と半導体素子とを間に介在させた封止接着樹脂で接着し
    て電気接続状態を維持したパッケージおいて、前記圧接
    させた状態の前記半導体素子と基板との接続高さが規定
    値に近づくよう前記圧接の圧接条件を決定するに際し、 半導体素子に代わるダミーチップを使用し、前記突起電
    極をダミーチップの一方の面に圧接させ、 前記圧接をさせた状態の前記突起電極の先端の直径を前
    記ダミーチップの一方の面と対向する他方の面から測定
    し、 前記突起電極の先端の直径と前記接続高さとの相関関係
    から、適正な前記接続高さを得るための圧接条件を決定
    する接続高さ管理方法。
  7. 【請求項７】突起電極の形状が突起電極の高さによりそ
    の先端の寸法が一義的に決定できる形状であることを特
    徴とする請求項６記載の接続高さ管理方法。
  8. 【請求項８】請求項６記載の接続高さ管理方法を用いて
    圧接条件を自動設定し、 ダミーチップを半導体素子に代えて、半導体素子と基板
    を本圧着接合して生産するパッケージの組立方法。
  9. 【請求項９】半導体素子と基板のうちで一方に形成され
    た突起電極を他方に圧接させ、この状態の前記配線基板
    と半導体素子とを間に介在させた封止接着樹脂で接着し
    て電気接続状態を維持したパッケージを繰り返し生産す
    るに際し、 生産中に請求項６記載の接続高さ管理方法を実行するよ
    うに半導体素子に代わってダミーチップを供給してテス
    ト組み立てを実行してテスト組み立て接合中の圧接条件
    を変更しながら圧接条件を自動設定して、この自動設定
    された圧接条件でその後のパッケージを繰り返し生産す
    るパッケージの組立方法。
  10. 【請求項１０】半導体素子の接続端子としての突起電極
    を基板の一方の面に圧接させ、この状態の前記配線基板
    と半導体素子とを間に介在させた封止接着樹脂で接着し
    て電気接続状態を維持したパッケージの生産に使用され
    るパッケージ組立装置であって、 前記圧接をさせた状態の前記突起電極の先端の直径を前
    記基板の一方の面と対向する他方の面から測定する認識
    カメラと、 測定した前記突起電極の先端の直径に基づいて前記配線
    基板と半導体素子の間の適正な前記接続高さを得て圧接
    条件を決定してその後のパッケージ組み立て時における
    圧接運転を制御する制御手段とを設けたパッケージ組立
    装置。
  11. 【請求項１１】前記認識カメラを、半導体素子と基板と
    を突起電極を介して圧接する処理を実行するステージと
    は別の検査ステージに載置されたサンプルを撮影するよ
    うに配置した請求項１０記載のパッケージ組立装置。
  12. 【請求項１２】前記認識カメラを、半導体素子と基板と
    を突起電極を介して圧接する処理を実行するステージに
    載置されたサンプルを撮影するように配置した請求項１
    ０記載のパッケージ組立装置。
  13. 【請求項１３】半導体素子と基板のうちで一方に形成さ
    れた突起電極を他方に圧接させ、この状態の前記配線基
    板と半導体素子とを間に介在させた封止接着樹脂で接着
    して電気接続状態を維持したパッケージを繰り返し生産
    するに際し、生産中に半導体素子に代わってダミーチッ
    プを供給してテスト組み立てを実行する第１の制御手段
    と、テスト組み立て接合したサンプルの突起電極の先端
    の直径をダミーチップを通 して測定する認識カメラと、 測定した前記突起電極の先端の直径に基づいて前記配線
    基板と半導体素子の間の適正な前記接続高さを得て圧接
    条件を決定してその後のパッケージ組み立て時における
    圧接運転を制御する第２の制御手段とを設けたパッケー
    ジ組立装置。
JP2002114053A 2002-04-17 2002-04-17 接続高さ管理方法とパッケージの組立方法およびパッケージ組立装置 Pending JP2003309141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002114053A JP2003309141A (ja) 2002-04-17 2002-04-17 接続高さ管理方法とパッケージの組立方法およびパッケージ組立装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002114053A JP2003309141A (ja) 2002-04-17 2002-04-17 接続高さ管理方法とパッケージの組立方法およびパッケージ組立装置

Publications (1)

Publication Number Publication Date
JP2003309141A true JP2003309141A (ja) 2003-10-31

Family

ID=29396010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002114053A Pending JP2003309141A (ja) 2002-04-17 2002-04-17 接続高さ管理方法とパッケージの組立方法およびパッケージ組立装置

Country Status (1)

Country Link
JP (1) JP2003309141A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021141156A (ja) * 2020-03-04 2021-09-16 パナソニックＩｐマネジメント株式会社 電子部品搭載装置および生産データ作成システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021141156A (ja) * 2020-03-04 2021-09-16 パナソニックＩｐマネジメント株式会社 電子部品搭載装置および生産データ作成システム
JP7454763B2 (ja) 2020-03-04 2024-03-25 パナソニックＩｐマネジメント株式会社 電子部品搭載装置および生産データ作成システム

Similar Documents

Publication Publication Date Title
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
US5926694A (en) Semiconductor device and a manufacturing method thereof
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
JP4663184B2 (ja) 半導体装置の製造方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP2997231B2 (ja) マルチ半導体ベアチップ実装モジュールの製造方法
JP2001024034A (ja) 回路基板への電子部品の実装方法及びその装置
JP2003332521A (ja) 半導体装置及びその製造方法
US7933127B2 (en) Memory card and memory card manufacturing method
WO2007088757A1 (ja) メモリカードおよびメモリカードの製造方法
JP2001223244A (ja) 加圧装置とこれを用いたバンプボンディング装置、貼り付け装置、及び圧着装置と、加圧方法
JPH10284535A (ja) 半導体装置の製造方法及び半導体部品
JP2003309141A (ja) 接続高さ管理方法とパッケージの組立方法およびパッケージ組立装置
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JPH11312759A (ja) フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法
JPH1197487A (ja) 実装方法及びその装置及び異方性導電シート
JPH07326642A (ja) ボンディングヘッド構造
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP2002368026A (ja) 半導体装置の製造方法および製造設備
JPH01170027A (ja) 半導体実装方法
JPH10107074A (ja) バンプボンダー
JP3347911B2 (ja) 半導体装置の実装方法
JP2704236B2 (ja) フィルムキャリアに対する半導体チップのボンディング方法
JP2001185580A (ja) 回路基板への電子部品の実装方法
JPH0817862A (ja) Ｔａｂ部品接合方法