JP2003299345A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP2003299345A JP2003299345A JP2002098309A JP2002098309A JP2003299345A JP 2003299345 A JP2003299345 A JP 2003299345A JP 2002098309 A JP2002098309 A JP 2002098309A JP 2002098309 A JP2002098309 A JP 2002098309A JP 2003299345 A JP2003299345 A JP 2003299345A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- circuit
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 インダクタンス負荷のサージ電流が大きいと
きでも出力駆動素子の駆動入力回路の電圧上昇を防い
で、出力駆動素子を保護できる保護手段を有する駆動回
路の実現を課題とする。 【解決手段】 電解効果トランジスタＱを用いた駆動回
路において、電解効果トランジスタＱのゲートＧとソー
スＳとの間にツェナーダイオードＺＤ１１、ＺＤ１２〜
ＺＤｎ１、ＺＤｎ２を複数並列に設ける。特に、ｎチャ
ネル電解効果トランジスタＱのソースＳと接地側との間
（またはｐチャネル電界効果トランジスタのソースと電
源側との間）にインダクタンス負荷Ｌを接続し、このイ
ンダクタンス負荷Ｌに流れる電流を電解効果トランジス
タＱで制御する。
きでも出力駆動素子の駆動入力回路の電圧上昇を防い
で、出力駆動素子を保護できる保護手段を有する駆動回
路の実現を課題とする。 【解決手段】 電解効果トランジスタＱを用いた駆動回
路において、電解効果トランジスタＱのゲートＧとソー
スＳとの間にツェナーダイオードＺＤ１１、ＺＤ１２〜
ＺＤｎ１、ＺＤｎ２を複数並列に設ける。特に、ｎチャ
ネル電解効果トランジスタＱのソースＳと接地側との間
（またはｐチャネル電界効果トランジスタのソースと電
源側との間）にインダクタンス負荷Ｌを接続し、このイ
ンダクタンス負荷Ｌに流れる電流を電解効果トランジス
タＱで制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、駆動回路に関し、
特に出力駆動素子の保護手段を備えた駆動回路に関す
る。
特に出力駆動素子の保護手段を備えた駆動回路に関す
る。
【０００２】
【従来の技術】図７はインダクタンス負荷Ｌを駆動する
ｎチャネルＦＥＴ（Field Effect Transistor ：電解効
果トランジスタ）を用いたハイサイドスイッチ回路であ
る。ハイサイドスイッチ回路は図７に示すように出力駆
動素子が電源供給側に接続されているスイッチ回路であ
り、例えば、車載の直流電動機、ランプ、ソレノイドな
どを駆動する目的などに用いられる。出力駆動素子が電
源供給側に接続されているため、負荷が何らかの理由で
接地されたとしても負荷が動作することがなく、また、
負荷のプラス側が接地されても電源から過大電流が流れ
ることはないという利点がある。
ｎチャネルＦＥＴ（Field Effect Transistor ：電解効
果トランジスタ）を用いたハイサイドスイッチ回路であ
る。ハイサイドスイッチ回路は図７に示すように出力駆
動素子が電源供給側に接続されているスイッチ回路であ
り、例えば、車載の直流電動機、ランプ、ソレノイドな
どを駆動する目的などに用いられる。出力駆動素子が電
源供給側に接続されているため、負荷が何らかの理由で
接地されたとしても負荷が動作することがなく、また、
負荷のプラス側が接地されても電源から過大電流が流れ
ることはないという利点がある。
【０００３】従来から、このような回路で半導体出力駆
動素子を電圧サージから保護する目的で、ツェナーダイ
オードを用いる方法が知られている。例えば、図７のハ
イサイドスイッチ回路で、ＦＥＴ（Ｑ）はドレインＤに
接続された電源ＶｃｃからソースＳに接続されたインダ
クタンス負荷Ｌに流れる電流を、抵抗Ｒ１を介してＦＥ
Ｔ（Ｑ）のゲートＧに加わる駆動信号に応じてスイッチ
する。このＦＥＴ（Ｑ）のゲートＧとソースＳ間には互
いにそのアノードを接続して逆向きに直列接続された２
個のツェナーダイオードＺＤ１とＺＤ２とが保護用に挿
入される。このツェナーダイオードの特性は、図８に示
すような特性である。すなわち、順バイアスでは順電圧
Ｖｆで順方向に電流が流れ、逆バイアスでは電圧がある
一定のツェナー電圧Ｖｚと呼ばれる値を超えるとブレー
クダウンを起こして逆方向に電流が流れるという特性で
ある。
動素子を電圧サージから保護する目的で、ツェナーダイ
オードを用いる方法が知られている。例えば、図７のハ
イサイドスイッチ回路で、ＦＥＴ（Ｑ）はドレインＤに
接続された電源ＶｃｃからソースＳに接続されたインダ
クタンス負荷Ｌに流れる電流を、抵抗Ｒ１を介してＦＥ
Ｔ（Ｑ）のゲートＧに加わる駆動信号に応じてスイッチ
する。このＦＥＴ（Ｑ）のゲートＧとソースＳ間には互
いにそのアノードを接続して逆向きに直列接続された２
個のツェナーダイオードＺＤ１とＺＤ２とが保護用に挿
入される。このツェナーダイオードの特性は、図８に示
すような特性である。すなわち、順バイアスでは順電圧
Ｖｆで順方向に電流が流れ、逆バイアスでは電圧がある
一定のツェナー電圧Ｖｚと呼ばれる値を超えるとブレー
クダウンを起こして逆方向に電流が流れるという特性で
ある。
【０００４】電源Ｖｃｃがオン・オフされた場合などに
は、過渡現象によってインダクタンス負荷Ｌから過大な
サージ電圧がＦＥＴ（Ｑ）のゲートＧとソースＳ間に入
力される。直列接続されたツェナーダイオードＺＤ１、
ＺＤ２の両端の電圧が上昇し、順バイアス側のツェナー
ダイオードは順方向に電流を流し、逆バイアス側のツェ
ナーダイオードはツェナー電圧Ｖｚでブレークして抵抗
Ｒ１を通じて電流が流れ、ツェナーダイオードＺＤ１、
ＺＤ２の両端の電圧が所定電圧以上に上昇するのを押さ
える。
は、過渡現象によってインダクタンス負荷Ｌから過大な
サージ電圧がＦＥＴ（Ｑ）のゲートＧとソースＳ間に入
力される。直列接続されたツェナーダイオードＺＤ１、
ＺＤ２の両端の電圧が上昇し、順バイアス側のツェナー
ダイオードは順方向に電流を流し、逆バイアス側のツェ
ナーダイオードはツェナー電圧Ｖｚでブレークして抵抗
Ｒ１を通じて電流が流れ、ツェナーダイオードＺＤ１、
ＺＤ２の両端の電圧が所定電圧以上に上昇するのを押さ
える。
【０００５】ところで、図７のハイサイドスイッチ回路
でツェナーダイオードＺＤ１、ＺＤ２はツェナー電圧Ｖ
ｚでブレークした状態で、図９の等価回路で示すように
ある内部抵抗Ｒｚを持つため、抵抗Ｒ１を介して流れる
電流が大きいと、この内部抵抗Ｒｚによって電圧を生じ
る。この内部抵抗Ｒｚによる電圧上昇はツェナー電圧Ｖ
ｚに加算されるので、この加算された電圧がＦＥＴ
（Ｑ）のゲートＧに設定した値以上になりＦＥＴ（Ｑ）
のゲート−ソース間電圧の最大定格Ｖｍａｘを超えると
ＦＥＴ（Ｑ）の破壊に至る恐れがある。
でツェナーダイオードＺＤ１、ＺＤ２はツェナー電圧Ｖ
ｚでブレークした状態で、図９の等価回路で示すように
ある内部抵抗Ｒｚを持つため、抵抗Ｒ１を介して流れる
電流が大きいと、この内部抵抗Ｒｚによって電圧を生じ
る。この内部抵抗Ｒｚによる電圧上昇はツェナー電圧Ｖ
ｚに加算されるので、この加算された電圧がＦＥＴ
（Ｑ）のゲートＧに設定した値以上になりＦＥＴ（Ｑ）
のゲート−ソース間電圧の最大定格Ｖｍａｘを超えると
ＦＥＴ（Ｑ）の破壊に至る恐れがある。
【０００６】ツェナーダイオードＺＤ１、ＺＤ２の両端
に発生する電圧Ｖｗは、次の数式１で表される。また、
ツェナーダイオードＺＤ１、ＺＤ２の両端に発生する電
圧Ｖｗの許容範囲は、次の数式２で表される。
に発生する電圧Ｖｗは、次の数式１で表される。また、
ツェナーダイオードＺＤ１、ＺＤ２の両端に発生する電
圧Ｖｗの許容範囲は、次の数式２で表される。
【０００７】
【数１】
【０００８】
【数２】
【０００９】抵抗Ｒ１の抵抗値を大きくすることによっ
て、この回路に流れる電流を制限することもできるが、
駆動入力信号の電流も抵抗Ｒ１の抵抗値で制限されるの
で、スイッチング特性を悪化させる恐れがあると共に、
抵抗Ｒ１での発熱量が大きくなって回路の放熱面積を大
きく取らねばならないという問題を生じる。
て、この回路に流れる電流を制限することもできるが、
駆動入力信号の電流も抵抗Ｒ１の抵抗値で制限されるの
で、スイッチング特性を悪化させる恐れがあると共に、
抵抗Ｒ１での発熱量が大きくなって回路の放熱面積を大
きく取らねばならないという問題を生じる。
【００１０】
【発明が解決しようとする課題】前記したように、従来
のツェナーダイオードを用いた出力駆動素子の保護手段
では、サージ電流が大きいときには駆動入力回路の電圧
がツェナーダイオードの内部抵抗の影響でツェナー電圧
以上に高くなり、これが出力駆動素子に悪影響を与える
という問題があった。これを防ぐために駆動入力回路の
抵抗値を大きくして電流を制限すると、スイッチング特
性を悪化させると共に、発熱量が大きくなって回路の放
熱面積を大きく取らねばならないという問題を生じる。
本発明は、比較的簡単な方法でこの問題を解決して、サ
ージ電流が大きいときでも出力駆動素子の駆動入力回路
の電圧上昇を防いで、出力駆動素子を保護する出力駆動
素子の保護手段を有する駆動回路の実現を課題とする。
のツェナーダイオードを用いた出力駆動素子の保護手段
では、サージ電流が大きいときには駆動入力回路の電圧
がツェナーダイオードの内部抵抗の影響でツェナー電圧
以上に高くなり、これが出力駆動素子に悪影響を与える
という問題があった。これを防ぐために駆動入力回路の
抵抗値を大きくして電流を制限すると、スイッチング特
性を悪化させると共に、発熱量が大きくなって回路の放
熱面積を大きく取らねばならないという問題を生じる。
本発明は、比較的簡単な方法でこの問題を解決して、サ
ージ電流が大きいときでも出力駆動素子の駆動入力回路
の電圧上昇を防いで、出力駆動素子を保護する出力駆動
素子の保護手段を有する駆動回路の実現を課題とする。
【００１１】
【課題を解決するための手段】前記課題を達成するた
め、本発明の請求項１に係る駆動回路は、電解効果トラ
ンジスタを用いた駆動回路において、前記電解効果トラ
ンジスタのゲートとソースとの間にツェナーダイオード
を複数並列に設けたことを特徴とする。これにより、ツ
ェナーダイオード保護手段の内部抵抗を小さくして、サ
ージ電流が大きいときでもゲートとソースとの間の電圧
を所定の値に押さえることが可能な駆動回路を実現する
ことができる。
め、本発明の請求項１に係る駆動回路は、電解効果トラ
ンジスタを用いた駆動回路において、前記電解効果トラ
ンジスタのゲートとソースとの間にツェナーダイオード
を複数並列に設けたことを特徴とする。これにより、ツ
ェナーダイオード保護手段の内部抵抗を小さくして、サ
ージ電流が大きいときでもゲートとソースとの間の電圧
を所定の値に押さえることが可能な駆動回路を実現する
ことができる。
【００１２】また、本発明の請求項２に係る駆動回路
は、前記請求項１に係る駆動回路において、ｎチャネル
電解効果トランジスタのソースと接地側との間またはｐ
チャネル電界効果トランジスタのソースと電源側との間
にインダクタンス負荷を接続し、このインダクタンス負
荷に流れる電流を前記電解効果トランジスタで制御する
ことを特徴とする。これにより、インダクタンス負荷の
ハイサイドスイッチ回路を構成することができ、負荷が
何らかの理由で接地されたとしても安全で、サージ電流
が大きいときでもゲートとソースとの間の電圧を所定の
値に押さえることが可能な駆動回路を実現することがで
きる。
は、前記請求項１に係る駆動回路において、ｎチャネル
電解効果トランジスタのソースと接地側との間またはｐ
チャネル電界効果トランジスタのソースと電源側との間
にインダクタンス負荷を接続し、このインダクタンス負
荷に流れる電流を前記電解効果トランジスタで制御する
ことを特徴とする。これにより、インダクタンス負荷の
ハイサイドスイッチ回路を構成することができ、負荷が
何らかの理由で接地されたとしても安全で、サージ電流
が大きいときでもゲートとソースとの間の電圧を所定の
値に押さえることが可能な駆動回路を実現することがで
きる。
【００１３】さらに、本発明の請求項３に係る駆動回路
は、前記請求項２に係る駆動回路において、前記インダ
クタンス負荷は電動パワーステアリング装置の補助トル
ク電動機の電機子コイルであることを特徴とする。これ
により、車載用として安全で、発熱量が押さえられるこ
とで回路の放熱面積を小さくして小形化が可能な補助ト
ルク電動機の駆動回路を実現することができる。
は、前記請求項２に係る駆動回路において、前記インダ
クタンス負荷は電動パワーステアリング装置の補助トル
ク電動機の電機子コイルであることを特徴とする。これ
により、車載用として安全で、発熱量が押さえられるこ
とで回路の放熱面積を小さくして小形化が可能な補助ト
ルク電動機の駆動回路を実現することができる。
【００１４】
【発明の実施の形態】以下、本発明にかかる駆動回路
を、添付図面を参照して詳細に説明する。
を、添付図面を参照して詳細に説明する。
【００１５】図１は、本発明の駆動回路をインダクタン
ス負荷Ｌのハイサイドスイッチ回路に用いた実施の形態
である。理解を容易にするため、従来の技術の図７と同
じ機能の素子には同一の符号で示している。ｎチャネル
ＦＥＴ（Ｑ）はドレインＤに接続された電源Ｖｃｃから
ソースＳに接続されたインダクタンス負荷Ｌに流れる電
流を、抵抗Ｒ１を介してＦＥＴ（Ｑ）のゲートＧに加わ
る駆動信号に応じてスイッチする。この回路が図７の回
路と異なるのはＦＥＴ（Ｑ）のゲートＧとソースＳ間に
互いに逆向きに直列に接続された２個のツェナーダイオ
ードＺＤ１１、ＺＤ１２〜ＺＤｎ１、ＺＤｎ２を複数並
列に接続して保護手段とした点である。なお、本実施の
形態では、ｎチャネルＦＥＴ（Ｑ）が特許請求の範囲の
電解効果トランジスタに、ツェナーダイオードＺＤ１
１、ＺＤ１２〜ＺＤｎ１、ＺＤｎ２が特許請求の範囲の
ツェナーダイオードに、インダクタンス負荷Ｌが特許請
求の範囲のインダクタンス負荷に相当する。
ス負荷Ｌのハイサイドスイッチ回路に用いた実施の形態
である。理解を容易にするため、従来の技術の図７と同
じ機能の素子には同一の符号で示している。ｎチャネル
ＦＥＴ（Ｑ）はドレインＤに接続された電源Ｖｃｃから
ソースＳに接続されたインダクタンス負荷Ｌに流れる電
流を、抵抗Ｒ１を介してＦＥＴ（Ｑ）のゲートＧに加わ
る駆動信号に応じてスイッチする。この回路が図７の回
路と異なるのはＦＥＴ（Ｑ）のゲートＧとソースＳ間に
互いに逆向きに直列に接続された２個のツェナーダイオ
ードＺＤ１１、ＺＤ１２〜ＺＤｎ１、ＺＤｎ２を複数並
列に接続して保護手段とした点である。なお、本実施の
形態では、ｎチャネルＦＥＴ（Ｑ）が特許請求の範囲の
電解効果トランジスタに、ツェナーダイオードＺＤ１
１、ＺＤ１２〜ＺＤｎ１、ＺＤｎ２が特許請求の範囲の
ツェナーダイオードに、インダクタンス負荷Ｌが特許請
求の範囲のインダクタンス負荷に相当する。
【００１６】図２（ａ）に、この保護手段の等価回路を
示す。この等価回路ではツェナーダイオードの順方向電
圧Ｖｆはツェナーダイオードのツェナー電圧Ｖｚに比べ
て充分小さいとして省略した。また、ツェナー電圧Ｖ
ｚ、内部抵抗Ｒｚはすべて等しいものとした。この保護
手段の内部抵抗は等価回路から見て理想的には２Ｒｚ／
ｎとなることがわかる。図２（ｂ）に図７の場合のよう
にツェナーダイオードＺＤ１、ＺＤ２が１組だけの場合
の保護手段の等価回路を示す。この場合の内部抵抗は２
Ｒｚである。したがって、このようにｎ組並列に接続す
ることにより、内部抵抗は１／ｎになる。
示す。この等価回路ではツェナーダイオードの順方向電
圧Ｖｆはツェナーダイオードのツェナー電圧Ｖｚに比べ
て充分小さいとして省略した。また、ツェナー電圧Ｖ
ｚ、内部抵抗Ｒｚはすべて等しいものとした。この保護
手段の内部抵抗は等価回路から見て理想的には２Ｒｚ／
ｎとなることがわかる。図２（ｂ）に図７の場合のよう
にツェナーダイオードＺＤ１、ＺＤ２が１組だけの場合
の保護手段の等価回路を示す。この場合の内部抵抗は２
Ｒｚである。したがって、このようにｎ組並列に接続す
ることにより、内部抵抗は１／ｎになる。
【００１７】内部抵抗が１／ｎになると内部抵抗による
電圧上昇も１／ｎになるので、この保護手段の両端に発
生する電圧のマージンにも余裕が生まれ、抵抗Ｒ１の抵
抗値をそれ程大きくしなくてもよくなり、スイッチング
での信号損失を低下してスイッチング特性を改善するこ
とができ、また抵抗Ｒ１での発熱量を押さえることで、
回路の放熱面積をさほど大きく取らなくてもよくなる。
電圧上昇も１／ｎになるので、この保護手段の両端に発
生する電圧のマージンにも余裕が生まれ、抵抗Ｒ１の抵
抗値をそれ程大きくしなくてもよくなり、スイッチング
での信号損失を低下してスイッチング特性を改善するこ
とができ、また抵抗Ｒ１での発熱量を押さえることで、
回路の放熱面積をさほど大きく取らなくてもよくなる。
【００１８】図３にｐチャネルＦＥＴを用いた本発明の
駆動回路をインダクタンス負荷Ｌのハイサイドスイッチ
回路に用いた実施の形態を示す。理解を容易にするた
め、図１と同じ機能の素子は同一の符号で示している。
ＦＥＴ（Ｑ）をスイッチングするゲートＧに加わる駆動
信号の極性が異なるものの、基本的な機能と動作は図１
の場合と同じである。なお、本実施の形態では、ｐチャ
ネルＦＥＴ（Ｑ）が特許請求の範囲の電解効果トランジ
スタに、ツェナーダイオードＺＤ１１、ＺＤ１２〜ＺＤ
ｎ１、ＺＤｎ２が特許請求の範囲のツェナーダイオード
に、インダクタンス負荷Ｌが特許請求の範囲のインダク
タンス負荷に相当する。
駆動回路をインダクタンス負荷Ｌのハイサイドスイッチ
回路に用いた実施の形態を示す。理解を容易にするた
め、図１と同じ機能の素子は同一の符号で示している。
ＦＥＴ（Ｑ）をスイッチングするゲートＧに加わる駆動
信号の極性が異なるものの、基本的な機能と動作は図１
の場合と同じである。なお、本実施の形態では、ｐチャ
ネルＦＥＴ（Ｑ）が特許請求の範囲の電解効果トランジ
スタに、ツェナーダイオードＺＤ１１、ＺＤ１２〜ＺＤ
ｎ１、ＺＤｎ２が特許請求の範囲のツェナーダイオード
に、インダクタンス負荷Ｌが特許請求の範囲のインダク
タンス負荷に相当する。
【００１９】次に、本発明の駆動回路を、電動パワース
テアリング装置の電動機駆動に用いた実施の形態につい
て説明する。図４を参照して、電動パワーステアリング
装置１の概要を説明する。図４は、電動パワーステアリ
ング装置の全体構成図である。
テアリング装置の電動機駆動に用いた実施の形態につい
て説明する。図４を参照して、電動パワーステアリング
装置１の概要を説明する。図４は、電動パワーステアリ
ング装置の全体構成図である。
【００２０】電動パワーステアリング装置１は、ステア
リングホイール１ａから操舵輪１ｂ，１ｂに至るステア
リング系に備えられ、手動操舵力発生手段１ｃによる操
舵力をアシストする。そのために、電動パワーステアリ
ング装置１では、制御装置２において車速、操舵トル
ク、電動機電流等に基づいて電動機制御信号ＶＯを生成
し、さらに、電動機駆動手段３において電動機制御信号
ＶＯに基づいて電動機電圧ＶＭを電動機４に印加してい
る。そして、電動パワーステアリング装置１では、電動
機４の駆動力を直接利用して補助トルク（補助操舵力）
を発生している。なお、電動機制御信号ＶＯは、電動機
駆動手段３のゲートＧ１〜Ｇ４（図５、図６参照）に出
力するＰＷＭ信号、オン信号、オフ信号で構成される。
なお、本実施の形態では、電動機４が特許請求の範囲の
電動パワーステアリング装置の補助トルク電動機に相当
する。
リングホイール１ａから操舵輪１ｂ，１ｂに至るステア
リング系に備えられ、手動操舵力発生手段１ｃによる操
舵力をアシストする。そのために、電動パワーステアリ
ング装置１では、制御装置２において車速、操舵トル
ク、電動機電流等に基づいて電動機制御信号ＶＯを生成
し、さらに、電動機駆動手段３において電動機制御信号
ＶＯに基づいて電動機電圧ＶＭを電動機４に印加してい
る。そして、電動パワーステアリング装置１では、電動
機４の駆動力を直接利用して補助トルク（補助操舵力）
を発生している。なお、電動機制御信号ＶＯは、電動機
駆動手段３のゲートＧ１〜Ｇ４（図５、図６参照）に出
力するＰＷＭ信号、オン信号、オフ信号で構成される。
なお、本実施の形態では、電動機４が特許請求の範囲の
電動パワーステアリング装置の補助トルク電動機に相当
する。
【００２１】図５を参照して、電動機駆動手段３の回路
の構成と動作を説明する。図５は、電動パワーステアリ
ング装置の電動機駆動手段の一実施の形態の回路図であ
る。電動機駆動手段３は、４個のパワーＦＥＴ３ａ，３
ｂ，３ｃ，３ｄでＨブリッジ回路が構成され、電源電圧
３ｅから１２Ｖの電圧が供給される。さらに、電動機駆
動手段３は、電動機４がパワーＦＥＴ３ａとパワーＦＥ
Ｔ３ｄの間に直列にかつパワーＦＥＴ３ｂとパワーＦＥ
Ｔ３ｃの間に直列に接続される。なお、本実施の形態で
は、パワーＦＥＴ３ａ，３ｂが特許請求の範囲の電界効
果トランジスタに相当する。
の構成と動作を説明する。図５は、電動パワーステアリ
ング装置の電動機駆動手段の一実施の形態の回路図であ
る。電動機駆動手段３は、４個のパワーＦＥＴ３ａ，３
ｂ，３ｃ，３ｄでＨブリッジ回路が構成され、電源電圧
３ｅから１２Ｖの電圧が供給される。さらに、電動機駆
動手段３は、電動機４がパワーＦＥＴ３ａとパワーＦＥ
Ｔ３ｄの間に直列にかつパワーＦＥＴ３ｂとパワーＦＥ
Ｔ３ｃの間に直列に接続される。なお、本実施の形態で
は、パワーＦＥＴ３ａ，３ｂが特許請求の範囲の電界効
果トランジスタに相当する。
【００２２】ＰＷＭ信号は、電動機駆動手段３のパワー
ＦＥＴ３ａのゲートＧ１またはパワーＦＥＴ３ｂのゲー
トＧ２に入力され、電動機４に流す目標電流と電動機４
に実際に流れている電動機電流との偏差の大きさに応じ
てパワーＦＥＴ３ａまたはパワーＦＥＴ３ｂをＰＷＭ駆
動する信号である。なお、ＰＷＭ信号がゲートＧ１かゲ
ートＧ２のどちらのゲートに入力されるかは、目標電流
の極性によって決まる。また、ゲートＧ１またはゲート
Ｇ２のうちＰＷＭ信号が入力されないゲートにはオフ信
号が入力され、パワーＦＥＴ３ａまたはパワーＦＥＴ３
ｂはオフされる。そして、ゲートＧ１にＰＷＭ信号が入
力される場合には、パワーＦＥＴ３ｄのゲートＧ４にオ
ン信号が入力され、パワーＦＥＴ３ｄがオン駆動され
る。また、ゲートＧ１にオフ信号が入力される場合に
は、ゲートＧ４にオフ信号が入力され、パワーＦＥＴ３
ｄはオフされる。他方、ゲートＧ２にＰＷＭ信号が入力
される場合には、パワーＦＥＴ３ｃのゲートＧ３にオン
信号が入力され、パワーＦＥＴ３ｃがオン駆動される。
また、ゲートＧ２にオフ信号が入力される場合には、ゲ
ートＧ３にオフ信号が入力され、パワーＦＥＴ３ｃはオ
フされる。
ＦＥＴ３ａのゲートＧ１またはパワーＦＥＴ３ｂのゲー
トＧ２に入力され、電動機４に流す目標電流と電動機４
に実際に流れている電動機電流との偏差の大きさに応じ
てパワーＦＥＴ３ａまたはパワーＦＥＴ３ｂをＰＷＭ駆
動する信号である。なお、ＰＷＭ信号がゲートＧ１かゲ
ートＧ２のどちらのゲートに入力されるかは、目標電流
の極性によって決まる。また、ゲートＧ１またはゲート
Ｇ２のうちＰＷＭ信号が入力されないゲートにはオフ信
号が入力され、パワーＦＥＴ３ａまたはパワーＦＥＴ３
ｂはオフされる。そして、ゲートＧ１にＰＷＭ信号が入
力される場合には、パワーＦＥＴ３ｄのゲートＧ４にオ
ン信号が入力され、パワーＦＥＴ３ｄがオン駆動され
る。また、ゲートＧ１にオフ信号が入力される場合に
は、ゲートＧ４にオフ信号が入力され、パワーＦＥＴ３
ｄはオフされる。他方、ゲートＧ２にＰＷＭ信号が入力
される場合には、パワーＦＥＴ３ｃのゲートＧ３にオン
信号が入力され、パワーＦＥＴ３ｃがオン駆動される。
また、ゲートＧ２にオフ信号が入力される場合には、ゲ
ートＧ３にオフ信号が入力され、パワーＦＥＴ３ｃはオ
フされる。
【００２３】そして、電動機駆動手段３では、パワーＦ
ＥＴ３ａとパワーＦＥＴ３ｄによって電動機４を正回転
方向（発生する補助トルクが右方向）にＰＷＭ駆動し、
パワーＦＥＴ３ｂとパワーＦＥＴ３ｃによって電動機４
を逆回転方向（発生する補助トルクが左方向）にＰＷＭ
駆動する。なお、電動機４に印加される電動機電圧ＶＭ
は、ＰＷＭ信号のデューティ比によって決定される。そ
して、電動機４に流れる電動機電流ＩＭは、電動機電圧
ＶＭに対応する。
ＥＴ３ａとパワーＦＥＴ３ｄによって電動機４を正回転
方向（発生する補助トルクが右方向）にＰＷＭ駆動し、
パワーＦＥＴ３ｂとパワーＦＥＴ３ｃによって電動機４
を逆回転方向（発生する補助トルクが左方向）にＰＷＭ
駆動する。なお、電動機４に印加される電動機電圧ＶＭ
は、ＰＷＭ信号のデューティ比によって決定される。そ
して、電動機４に流れる電動機電流ＩＭは、電動機電圧
ＶＭに対応する。
【００２４】このような回路では、負荷となる電動機４
の電機子インダクタンスにより、電源のオン・オフ、電
動機の正転・逆転の切り替えなどでサージ電圧が発生し
やすく、パワーＦＥＴ３ａ〜パワーＦＥＴ３ｄのゲート
Ｇ−ソースＳ間に保護回路が必要である。ことに電源側
のパワーＦＥＴ３ａとパワーＦＥＴ３ｂでは接地側のパ
ワーＦＥＴ３ｃとパワーＦＥＴ３ｄよりもその影響が大
きい。図５では電源側のパワーＦＥＴ３ａには２個のツ
ェナーダイオードＺＤ１１、ＺＤ１２とＺＤ１３、ＺＤ
１４とを２列に、パワーＦＥＴ３ｂには２個のツェナー
ダイオードＺＤ２１、ＺＤ２２とＺＤ２３、ＺＤ２４と
を２列に、並列に接続して保護手段とした。これにより
ツェナーダイオード保護回路の内部抵抗を小さくして、
パワーＦＥＴ３ａとパワーＦＥＴ３ｂの駆動抵抗Ｒ１お
よびＲ２を小さく設定することができ、駆動抵抗Ｒ１お
よびＲ２での発熱量を押さえることで、回路の放熱面積
を小さくして小形の構成が可能になる。なお、図５でＡ
１〜Ａ４は駆動用のアンプまたは論理ゲート回路であ
る。また、ゲートＧ−ソースＳ間にツェナーダイオード
と並列に設けられる抵抗Ｒｓ１〜ｓ４はパワーＦＥＴの
オフ時にゲートＧ−ソースＳ間の電位差を無くすための
もので、その抵抗値は非常に大きい値である。
の電機子インダクタンスにより、電源のオン・オフ、電
動機の正転・逆転の切り替えなどでサージ電圧が発生し
やすく、パワーＦＥＴ３ａ〜パワーＦＥＴ３ｄのゲート
Ｇ−ソースＳ間に保護回路が必要である。ことに電源側
のパワーＦＥＴ３ａとパワーＦＥＴ３ｂでは接地側のパ
ワーＦＥＴ３ｃとパワーＦＥＴ３ｄよりもその影響が大
きい。図５では電源側のパワーＦＥＴ３ａには２個のツ
ェナーダイオードＺＤ１１、ＺＤ１２とＺＤ１３、ＺＤ
１４とを２列に、パワーＦＥＴ３ｂには２個のツェナー
ダイオードＺＤ２１、ＺＤ２２とＺＤ２３、ＺＤ２４と
を２列に、並列に接続して保護手段とした。これにより
ツェナーダイオード保護回路の内部抵抗を小さくして、
パワーＦＥＴ３ａとパワーＦＥＴ３ｂの駆動抵抗Ｒ１お
よびＲ２を小さく設定することができ、駆動抵抗Ｒ１お
よびＲ２での発熱量を押さえることで、回路の放熱面積
を小さくして小形の構成が可能になる。なお、図５でＡ
１〜Ａ４は駆動用のアンプまたは論理ゲート回路であ
る。また、ゲートＧ−ソースＳ間にツェナーダイオード
と並列に設けられる抵抗Ｒｓ１〜ｓ４はパワーＦＥＴの
オフ時にゲートＧ−ソースＳ間の電位差を無くすための
もので、その抵抗値は非常に大きい値である。
【００２５】図６に、電動機駆動手段３の回路のパワー
ＦＥＴ３ａ，３ｂ，３ｃ，３ｄをｐチャネルＦＥＴで構
成した場合の回路図を示す。理解を容易にするため、図
５と同じ機能の素子は同一の符号で示している。この構
成の動作も図５の場合と同じである。この場合、ＧＮＤ
に影響されないので、ゲートＧ１，Ｇ２，Ｇ３，Ｇ４に
入力される駆動信号入力のレベルが安定し、パワーＦＥ
Ｔ３ａ，３ｂでのスイッチングが安定する。
ＦＥＴ３ａ，３ｂ，３ｃ，３ｄをｐチャネルＦＥＴで構
成した場合の回路図を示す。理解を容易にするため、図
５と同じ機能の素子は同一の符号で示している。この構
成の動作も図５の場合と同じである。この場合、ＧＮＤ
に影響されないので、ゲートＧ１，Ｇ２，Ｇ３，Ｇ４に
入力される駆動信号入力のレベルが安定し、パワーＦＥ
Ｔ３ａ，３ｂでのスイッチングが安定する。
【００２６】本発明は、前記の実施の形態に限定される
ことなく、様々な形態で実施することができる。例え
ば、図５、図６に示すＨブリッジ回路でパワーＦＥＴの
ドレインＤ−ソースＳ間にフリーホイリングダイオード
を設けてもよい。しかし、フリーホイリングダイオード
を設けることで、電源の雑音が増えるので、上述のツェ
ナーダイオードの保護手段で十分な場合には改めて設け
るまでもない。
ことなく、様々な形態で実施することができる。例え
ば、図５、図６に示すＨブリッジ回路でパワーＦＥＴの
ドレインＤ−ソースＳ間にフリーホイリングダイオード
を設けてもよい。しかし、フリーホイリングダイオード
を設けることで、電源の雑音が増えるので、上述のツェ
ナーダイオードの保護手段で十分な場合には改めて設け
るまでもない。
【００２７】
【発明の効果】以上説明したように本発明の請求項１の
発明は、電解効果トランジスタを用いた駆動回路におい
て、電解効果トランジスタのゲートとソースとの間にツ
ェナーダイオードを複数並列に設けた。このため、ツェ
ナーダイオード保護手段の内部抵抗を小さくすることが
でき、サージ電流が大きいときでもゲートとソースとの
間の電圧を所定の値に押さえることが可能な駆動回路を
実現することができる。また、ツェナーダイオード保護
手段の内部抵抗を小さくすることで、駆動入力回路の抵
抗を大きくしなくてもよくなり、駆動入力回路の抵抗に
よる発熱が押さえられることで回路の放熱面積を小さく
して小形な駆動回路を実現することができる。
発明は、電解効果トランジスタを用いた駆動回路におい
て、電解効果トランジスタのゲートとソースとの間にツ
ェナーダイオードを複数並列に設けた。このため、ツェ
ナーダイオード保護手段の内部抵抗を小さくすることが
でき、サージ電流が大きいときでもゲートとソースとの
間の電圧を所定の値に押さえることが可能な駆動回路を
実現することができる。また、ツェナーダイオード保護
手段の内部抵抗を小さくすることで、駆動入力回路の抵
抗を大きくしなくてもよくなり、駆動入力回路の抵抗に
よる発熱が押さえられることで回路の放熱面積を小さく
して小形な駆動回路を実現することができる。
【００２８】本発明の請求項２の発明は、請求項１の駆
動回路のｎチャネル電解効果トランジスタのソースと接
地側との間またはｐチャネル電界効果トランジスタのソ
ースと電源側との間にインダクタンス負荷を接続し、こ
のインダクタンス負荷に流れる電流を電解効果トランジ
スタで制御するようにする。これにより、インダクタン
ス負荷のハイサイドスイッチ回路を構成することがで
き、負荷が何らかの理由で接地されたとしても安全で、
サージ電流が大きいときでもゲートとソースとの間の電
圧を所定の値に押さえることが可能で小形な駆動回路を
実現することができる。
動回路のｎチャネル電解効果トランジスタのソースと接
地側との間またはｐチャネル電界効果トランジスタのソ
ースと電源側との間にインダクタンス負荷を接続し、こ
のインダクタンス負荷に流れる電流を電解効果トランジ
スタで制御するようにする。これにより、インダクタン
ス負荷のハイサイドスイッチ回路を構成することがで
き、負荷が何らかの理由で接地されたとしても安全で、
サージ電流が大きいときでもゲートとソースとの間の電
圧を所定の値に押さえることが可能で小形な駆動回路を
実現することができる。
【００２９】本発明の請求項３の発明は、本発明の請求
項２の駆動回路を電動パワーステアリング装置の補助ト
ルク電動機の電機子コイルの駆動に用いる。これによ
り、車載用として安全で、発熱量が押さえられることで
回路の放熱面積を小さくして小形化が可能な駆動回路を
実現することができる。
項２の駆動回路を電動パワーステアリング装置の補助ト
ルク電動機の電機子コイルの駆動に用いる。これによ
り、車載用として安全で、発熱量が押さえられることで
回路の放熱面積を小さくして小形化が可能な駆動回路を
実現することができる。
【図１】 本発明の駆動回路の一実施の形態の回路図
である。
である。
【図２】 （ａ）は本発明のツェナーダイオード保護
手段の等価回路であり、（ｂ）は従来のツェナーダイオ
ード保護手段の等価回路である。
手段の等価回路であり、（ｂ）は従来のツェナーダイオ
ード保護手段の等価回路である。
【図３】 本発明の駆動回路の他の実施の形態の回路
図である。
図である。
【図４】 電動パワーステアリング装置の全体構成図
である。
である。
【図５】 本発明による電動パワーステアリング装置
の電動機駆動手段の一実施の形態の回路図である。
の電動機駆動手段の一実施の形態の回路図である。
【図６】 本発明による電動パワーステアリング装置
の電動機駆動手段の他の実施の形態の回路図である。
の電動機駆動手段の他の実施の形態の回路図である。
【図７】 従来のインダクタンス負荷を駆動用の電解
効果トランジスタを用いたハイサイドスイッチ回路であ
る。
効果トランジスタを用いたハイサイドスイッチ回路であ
る。
【図８】 ツェナーダイオードの特性図である。
【図９】 ツェナーダイオードがツェナー電圧でブレー
クした状態の等価回路である。
クした状態の等価回路である。
１・・・電動パワーステアリング装置
３・・・電動機駆動手段
４・・・電動機（補助トルク電動機）
３ａ〜３ｄ・・・パワーＦＥＴ（電界効果トランジス
タ） Ｄ・・・ドレイン Ｇ・・・ゲート Ｌ・・・インダクタンス負荷 Ｑ・・・ＦＥＴ（電界効果トランジスタ） Ｒ１〜Ｒ４・・・抵抗 Ｒｚ・・・ツェナーダイオード内部抵抗 Ｓ・・・ソース Ｖｚ・・・ツェナー電圧 ＺＤ・・・ツェナーダイオード
タ） Ｄ・・・ドレイン Ｇ・・・ゲート Ｌ・・・インダクタンス負荷 Ｑ・・・ＦＥＴ（電界効果トランジスタ） Ｒ１〜Ｒ４・・・抵抗 Ｒｚ・・・ツェナーダイオード内部抵抗 Ｓ・・・ソース Ｖｚ・・・ツェナー電圧 ＺＤ・・・ツェナーダイオード
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H740 BA12 BA15 BB05 BB07 BB08
BB10 BC01 BC02 KK01 MM01
5J055 AX32 AX44 AX64 BX16 CX13
CX20 CX22 DX13 DX14 DX53
DX54 DX60 EY01 EY13 GX01
GX09
Claims (3)
- 【請求項１】 電解効果トランジスタを用いた駆動回
路において、 前記電解効果トランジスタのゲートとソースとの間にツ
ェナーダイオードを複数並列に設けたことを特徴とする
駆動回路。 - 【請求項２】 ｎチャネル電解効果トランジスタのソ
ースと接地側との間またはｐチャネル電界効果トランジ
スタのソースと電源側との間にインダクタンス負荷を接
続し、このインダクタンス負荷に流れる電流を前記電解
効果トランジスタで制御することを特徴とする請求項１
に記載の駆動回路。 - 【請求項３】 前記インダクタンス負荷は電動パワー
ステアリング装置の補助トルク電動機の電機子コイルで
あることを特徴とする請求項２に記載の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098309A JP2003299345A (ja) | 2002-04-01 | 2002-04-01 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098309A JP2003299345A (ja) | 2002-04-01 | 2002-04-01 | 駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003299345A true JP2003299345A (ja) | 2003-10-17 |
Family
ID=29387918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002098309A Pending JP2003299345A (ja) | 2002-04-01 | 2002-04-01 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003299345A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012018044A1 (ja) * | 2010-08-05 | 2012-02-09 | 矢崎総業株式会社 | 負荷制御装置 |
| JP2013164783A (ja) * | 2012-02-13 | 2013-08-22 | Nec Computertechno Ltd | 負荷バランス回路、電源装置、及び負荷バランス制御方法 |
| KR101847678B1 (ko) * | 2014-01-09 | 2018-04-10 | 주식회사 만도 | 제너 다이오드를 이용한 보호 회로 구현 방법 및 장치 |
| JP2018139346A (ja) * | 2017-02-24 | 2018-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを備えた電子制御システム |
| JP7403404B2 (ja) | 2020-07-28 | 2023-12-22 | 株式会社 日立パワーデバイス | 上アーム駆動回路 |
| CN112088476B (zh) * | 2018-04-17 | 2024-04-05 | 德州仪器公司 | 具有集成vbus到cc短路保护的usb type-c/pd控制器 |
-
2002
- 2002-04-01 JP JP2002098309A patent/JP2003299345A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012018044A1 (ja) * | 2010-08-05 | 2012-02-09 | 矢崎総業株式会社 | 負荷制御装置 |
| JP2012039289A (ja) * | 2010-08-05 | 2012-02-23 | Yazaki Corp | 負荷制御装置 |
| US9018925B2 (en) | 2010-08-05 | 2015-04-28 | Yazaki Corporation | Load control apparatus |
| JP2013164783A (ja) * | 2012-02-13 | 2013-08-22 | Nec Computertechno Ltd | 負荷バランス回路、電源装置、及び負荷バランス制御方法 |
| KR101847678B1 (ko) * | 2014-01-09 | 2018-04-10 | 주식회사 만도 | 제너 다이오드를 이용한 보호 회로 구현 방법 및 장치 |
| JP2018139346A (ja) * | 2017-02-24 | 2018-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを備えた電子制御システム |
| CN112088476B (zh) * | 2018-04-17 | 2024-04-05 | 德州仪器公司 | 具有集成vbus到cc短路保护的usb type-c/pd控制器 |
| JP7403404B2 (ja) | 2020-07-28 | 2023-12-22 | 株式会社 日立パワーデバイス | 上アーム駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006254687A (ja) | Ｎｍｏｓ逆電圧保護装置 | |
| JPH10229639A (ja) | 集積化供給保護 | |
| US20140028234A1 (en) | Motor drive overcurrent detecting circuit, motor driving circuit without headroom voltage loss, and method for detecting overcurrent in motor driving circuit | |
| US9496708B2 (en) | Electric motor drive isolation circuit | |
| US20110221481A1 (en) | Gate drive circuit | |
| US20080018365A1 (en) | Coil Load Drive Output Circuit | |
| US7294983B2 (en) | Motor drive circuit | |
| JP3577478B2 (ja) | インバータ装置 | |
| JP2005295753A (ja) | 端子保護回路および同期整流型のスイッチング電源 | |
| JP2003299345A (ja) | 駆動回路 | |
| JP3964399B2 (ja) | 電動モータ駆動装置 | |
| US5204563A (en) | Mosfet output circuit with improved protection method | |
| US7498755B2 (en) | Brushed motor control with voltage boost for reverse and braking | |
| JP2006223032A (ja) | スイッチング装置 | |
| EP1686690B1 (en) | Configurable high/low side driver using a low-side fet pre-driver | |
| JP2015165745A (ja) | 電源供給回路 | |
| JP2003047287A (ja) | 保護回路 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JPH10250U (ja) | スイッチング回路 | |
| JP2002044990A (ja) | 電動機駆動装置および電動パワーステアリング装置 | |
| US5453905A (en) | Circuit for increasing the breakdown voltage of a bipolar transistor | |
| JP5182791B2 (ja) | ループ技術を利用してモータの逆誘導起電力を制御する機構 | |
| JPWO2005088815A1 (ja) | モータ駆動回路 | |
| JPH0386094A (ja) | ３相ｙ結線ｄｃブラシレスモータ駆動用ドライバ | |
| JPH0632797Y2 (ja) | モータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |