JP2003298043A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2003298043A JP2003298043A JP2002094147A JP2002094147A JP2003298043A JP 2003298043 A JP2003298043 A JP 2003298043A JP 2002094147 A JP2002094147 A JP 2002094147A JP 2002094147 A JP2002094147 A JP 2002094147A JP 2003298043 A JP2003298043 A JP 2003298043A
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- interface
- substrate
- insulating film
- rare earth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 157
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 229910052761 rare earth metal Inorganic materials 0.000 claims abstract description 21
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000013078 crystal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 150000002739 metals Chemical class 0.000 claims abstract description 3
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 150000002910 rare earth metals Chemical class 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- 206010021143 Hypoxia Diseases 0.000 description 19
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 11
- 238000000137 annealing Methods 0.000 description 11
- 229910001873 dinitrogen Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910001404 rare earth metal oxide Inorganic materials 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052688 Gadolinium Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 229910004143 HfON Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052777 Praseodymium Inorganic materials 0.000 description 2
- 229910006252 ZrON Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 238000007099 Yamamoto allylation reaction Methods 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical group [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩの高集積化を目指し、性能を維持、向
上させながら微細化を進めるには、ゲート絶縁膜として
高誘電率で、かつＳｉ界面特性を良好に保持できるもの
が要求される。 【解決手段】 本発明では、電界効果トランジスタのゲ
ート絶縁膜３が、希土類元素から選ばれた１種類以上の
金属、及び、酸素と窒素を含み、且つ、窒素がＳｉ基板
との界面、及び、バルク中に含有されている希土類酸窒
化物からなる実質的に結晶質である誘電体層を含む点を
特徴とし、さらに、これらの希土類酸窒化物を単結晶と
することによりトランジスタ特性をさらに高める点も特
徴とする。
上させながら微細化を進めるには、ゲート絶縁膜として
高誘電率で、かつＳｉ界面特性を良好に保持できるもの
が要求される。 【解決手段】 本発明では、電界効果トランジスタのゲ
ート絶縁膜３が、希土類元素から選ばれた１種類以上の
金属、及び、酸素と窒素を含み、且つ、窒素がＳｉ基板
との界面、及び、バルク中に含有されている希土類酸窒
化物からなる実質的に結晶質である誘電体層を含む点を
特徴とし、さらに、これらの希土類酸窒化物を単結晶と
することによりトランジスタ特性をさらに高める点も特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子に係わ
り、特にＭＩＳ（Metal-Insulator-Semiconductor）構
造の電界効果トランジスタ（FET：Field-Effective-Tra
nsistor）に関する。
り、特にＭＩＳ（Metal-Insulator-Semiconductor）構
造の電界効果トランジスタ（FET：Field-Effective-Tra
nsistor）に関する。
【０００２】
【従来の技術】ＬＳＩの高速化・高集積化はスケーリン
グ則によるＭＯＳ（Metal-Oxide-Semiconductor）型電
界効果トランジスタの微細化によって進められてきた。
これは絶縁膜厚、ゲート長等のＭＯＳＦＥＴの各部分を
高さ方向と横方向の寸法を同時に縮小することで微細化
時に素子の特性を正常に保ち、性能を上げることを可能
にしてきた。２０１０年以降に登場が予想される３０ｎ
ｍテクノロジーの極微細ＬＳＩでは、ゲート絶縁膜の厚
さとしてＳｉＯ２換算膜厚(EOT: Equivalent OxideThic
kness)でＥＯＴ<<１nmが要求されている。しかしなが
ら、従来から用いられているＳｉＯ２ゲート絶縁膜で
は、２ｎｍ以下の膜厚領域になると直接トンネル電流が
流れ始めるため、ゲートリーク電流の抑制ができず消費
電力の増加等の問題を回避できない。このため、ＳｉＯ
２よりも誘電率が高い材料をゲート絶縁膜に用いて、Ｅ
ＯＴを抑えつつ、物理膜厚を稼いでリーク電流を抑える
ことが必要となる。
グ則によるＭＯＳ（Metal-Oxide-Semiconductor）型電
界効果トランジスタの微細化によって進められてきた。
これは絶縁膜厚、ゲート長等のＭＯＳＦＥＴの各部分を
高さ方向と横方向の寸法を同時に縮小することで微細化
時に素子の特性を正常に保ち、性能を上げることを可能
にしてきた。２０１０年以降に登場が予想される３０ｎ
ｍテクノロジーの極微細ＬＳＩでは、ゲート絶縁膜の厚
さとしてＳｉＯ２換算膜厚(EOT: Equivalent OxideThic
kness)でＥＯＴ<<１nmが要求されている。しかしなが
ら、従来から用いられているＳｉＯ２ゲート絶縁膜で
は、２ｎｍ以下の膜厚領域になると直接トンネル電流が
流れ始めるため、ゲートリーク電流の抑制ができず消費
電力の増加等の問題を回避できない。このため、ＳｉＯ
２よりも誘電率が高い材料をゲート絶縁膜に用いて、Ｅ
ＯＴを抑えつつ、物理膜厚を稼いでリーク電流を抑える
ことが必要となる。
【０００３】近年、Ｌａ２Ｏ３[Y. H. Wu, M. Y. Yang,
A. Chin, W. J. Chen and C. M. Kwei, IEEE Electron
Device Lett. 21, 341 (2000)]やＰｒ２Ｏ３[H. J. Os
ten,J. P. Liu, P. Ggaworzewski, E. Bugiel and P. Z
aumseil, IEDM 2000 Technical Digest, San Fransisc
o, p.653 (2000)]などの希土類酸化物を用いた高誘電体
ゲート絶縁膜で小さいＥＯＴと低いリーク電流密度が実
現され、注目を集めている。これらの希土類酸化物単結
晶をＳｉに直接接合させることができればさらなるＥＯ
Ｔの低減が可能となり、極微細ＬＳＩにおけるゲート絶
縁膜の有力な候補となり得る。しかし、酸化物とＳｉと
の間にはアモルファス界面層が形成されやすく、直接接
合の実現は困難であることが知られている。このような
アモルファス層はシリコン酸化膜（ＳｉＯｘ）やシリケ
ートなどの低誘電率層である。このため、基板／ゲート
間の容量を低下させ、ＥＯＴが十分に小さいゲートを形
成することが困難であるという大きな問題点がある。Ｓ
ｉに直接接合したゲート絶縁膜を実現した例としては、
ＳｒＴｉＯ３ゲート絶縁膜に関する報告がある[R.A. Mc
kee, F. J. Walker and M. F. Chisholm, Phys. Rev. L
ett. 81, 3014 (1998)、R. A. Mckee, F. J. Walker an
d M. F. Chisholm, Science 293, 468 (2001)]。また、
本発明者らは、希土類酸化物であるＣｅＯ２をＳｉに直
接接合させることに成功し、ＥＯＴ＝０．３８ｎｍとい
う極薄ゲート絶縁膜を形成できることを報告した（Y. N
ishikawa, N. Fukushima and N. Yasuda, Ext. Abst. I
nter. Conf. on Solid State Devices and Materials,
Tokyo, p.174 (2001)）。
A. Chin, W. J. Chen and C. M. Kwei, IEEE Electron
Device Lett. 21, 341 (2000)]やＰｒ２Ｏ３[H. J. Os
ten,J. P. Liu, P. Ggaworzewski, E. Bugiel and P. Z
aumseil, IEDM 2000 Technical Digest, San Fransisc
o, p.653 (2000)]などの希土類酸化物を用いた高誘電体
ゲート絶縁膜で小さいＥＯＴと低いリーク電流密度が実
現され、注目を集めている。これらの希土類酸化物単結
晶をＳｉに直接接合させることができればさらなるＥＯ
Ｔの低減が可能となり、極微細ＬＳＩにおけるゲート絶
縁膜の有力な候補となり得る。しかし、酸化物とＳｉと
の間にはアモルファス界面層が形成されやすく、直接接
合の実現は困難であることが知られている。このような
アモルファス層はシリコン酸化膜（ＳｉＯｘ）やシリケ
ートなどの低誘電率層である。このため、基板／ゲート
間の容量を低下させ、ＥＯＴが十分に小さいゲートを形
成することが困難であるという大きな問題点がある。Ｓ
ｉに直接接合したゲート絶縁膜を実現した例としては、
ＳｒＴｉＯ３ゲート絶縁膜に関する報告がある[R.A. Mc
kee, F. J. Walker and M. F. Chisholm, Phys. Rev. L
ett. 81, 3014 (1998)、R. A. Mckee, F. J. Walker an
d M. F. Chisholm, Science 293, 468 (2001)]。また、
本発明者らは、希土類酸化物であるＣｅＯ２をＳｉに直
接接合させることに成功し、ＥＯＴ＝０．３８ｎｍとい
う極薄ゲート絶縁膜を形成できることを報告した（Y. N
ishikawa, N. Fukushima and N. Yasuda, Ext. Abst. I
nter. Conf. on Solid State Devices and Materials,
Tokyo, p.174 (2001)）。
【０００４】ＭＩＳＦＥＴのゲート絶縁膜においては、
ゲートリーク電流の抑制とともに良好なＳｉ界面特性を
維持することが重要である。Ｓｉ基板とゲート絶縁膜と
の間に、界面準位が多数存在するとキャリアのモビリテ
ィが下がり、トランジスタ特性を劣化させる大きな要因
となる。しかしながら、希土類酸化物を用いたゲート絶
縁膜の界面特性に関しては十分に検討されていなかっ
た。特に、Ｓｉ基板に直接接合した単結晶酸化物の界面
特性に関する検討はこれまで報告されていない。良好な
性能を持つ極微細ＬＳＩを実現するためには、高誘電率
でＥＯＴ<<１ｎｍを保持し、かつ界面特性を良好に保持
できる高誘電体ゲート絶縁膜が必須である。
ゲートリーク電流の抑制とともに良好なＳｉ界面特性を
維持することが重要である。Ｓｉ基板とゲート絶縁膜と
の間に、界面準位が多数存在するとキャリアのモビリテ
ィが下がり、トランジスタ特性を劣化させる大きな要因
となる。しかしながら、希土類酸化物を用いたゲート絶
縁膜の界面特性に関しては十分に検討されていなかっ
た。特に、Ｓｉ基板に直接接合した単結晶酸化物の界面
特性に関する検討はこれまで報告されていない。良好な
性能を持つ極微細ＬＳＩを実現するためには、高誘電率
でＥＯＴ<<１ｎｍを保持し、かつ界面特性を良好に保持
できる高誘電体ゲート絶縁膜が必須である。
【０００５】次世代の微細ＬＳＩ用のゲート絶縁膜材料
として、ＥＯＴ〜１ｎｍが実現できるＺｒやＨｆを含む
酸化物であるＺｒＯ２、ＨｆＯ２、Ｚｒシリケート、Ｈ
ｆシリケートなどが広く研究されている。これらの材料
は非晶質であるが、不純物活性化アニールなどの高温熱
工程を経ることにより、結晶化しやすいことが知られて
いる。結晶化を防ぎ耐熱性を向上させるために、これら
の酸化物に窒素を添加する試みがなされている（例え
ば、M. Koyama, K. Suguro, M. Yoshiki, Y. Kaminuta,
M. Koike, M. Ohse, C. Hongo and A. Nishiyama, IED
M 2001 TechnicalDigest, Washington (2001)）。しか
しながら、窒素を添加することによりこれらの非晶質材
料では界面特性が劣化することが報告されている。ま
た、従来から用いられているＳｉＯ２に窒素を添加しＳ
ｉＯＮとすることにより、誘電率の増加をはかることが
できる。しかし、この場合も窒素を添加することによる
Ｓｉ基板との界面特性の劣化は避けがたい問題となって
いる。
として、ＥＯＴ〜１ｎｍが実現できるＺｒやＨｆを含む
酸化物であるＺｒＯ２、ＨｆＯ２、Ｚｒシリケート、Ｈ
ｆシリケートなどが広く研究されている。これらの材料
は非晶質であるが、不純物活性化アニールなどの高温熱
工程を経ることにより、結晶化しやすいことが知られて
いる。結晶化を防ぎ耐熱性を向上させるために、これら
の酸化物に窒素を添加する試みがなされている（例え
ば、M. Koyama, K. Suguro, M. Yoshiki, Y. Kaminuta,
M. Koike, M. Ohse, C. Hongo and A. Nishiyama, IED
M 2001 TechnicalDigest, Washington (2001)）。しか
しながら、窒素を添加することによりこれらの非晶質材
料では界面特性が劣化することが報告されている。ま
た、従来から用いられているＳｉＯ２に窒素を添加しＳ
ｉＯＮとすることにより、誘電率の増加をはかることが
できる。しかし、この場合も窒素を添加することによる
Ｓｉ基板との界面特性の劣化は避けがたい問題となって
いる。
【０００６】
【発明が解決しようとする課題】上記のように、ＬＳＩ
の高集積化を目指し、性能を維持、向上させながら微細
化を進めるには、高誘電率であり、かつ界面特性を良好
に保持できる絶縁膜ゲート絶縁膜が必要となる。しか
し、高誘電率で小さなＥＯＴを保持し、かつ、良好な界
面特性を持つゲート絶縁膜は実現されていない。本発明
は上述の課題を解決するためになされたものであり、高
誘電率でかつ界面特性を良好に保持できる誘電体層を含
むゲート絶縁膜を備えたＭＩＳ型電界効果トランジスタ
を提供することを目的とする。
の高集積化を目指し、性能を維持、向上させながら微細
化を進めるには、高誘電率であり、かつ界面特性を良好
に保持できる絶縁膜ゲート絶縁膜が必要となる。しか
し、高誘電率で小さなＥＯＴを保持し、かつ、良好な界
面特性を持つゲート絶縁膜は実現されていない。本発明
は上述の課題を解決するためになされたものであり、高
誘電率でかつ界面特性を良好に保持できる誘電体層を含
むゲート絶縁膜を備えたＭＩＳ型電界効果トランジスタ
を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、希土類元素から選ばれた１種類以上の
金属、及び、酸素と窒素を含み、且つ、窒素がＳｉ基板
との界面、及び、バルク中に含有されている希土類酸窒
化物からなる実質的に結晶質の誘電体層をゲート絶縁膜
に設けたことを基本とする電界効果トランジスタを提供
する。また、誘電体層が、単結晶であることを特徴とし
た電界効果トランジスタを提供する。結晶質材料の場
合、酸素の入るべきサイトが決定されており酸素が不足
すると明確な欠損が生じるため、この欠損を補償するこ
とが必要となることが本発明者らにより明らかとなっ
た。このため、窒素添加の効果は結晶質で強く現れ、特
に、単結晶質の場合には著しい効果が得られる。
に、本発明では、希土類元素から選ばれた１種類以上の
金属、及び、酸素と窒素を含み、且つ、窒素がＳｉ基板
との界面、及び、バルク中に含有されている希土類酸窒
化物からなる実質的に結晶質の誘電体層をゲート絶縁膜
に設けたことを基本とする電界効果トランジスタを提供
する。また、誘電体層が、単結晶であることを特徴とし
た電界効果トランジスタを提供する。結晶質材料の場
合、酸素の入るべきサイトが決定されており酸素が不足
すると明確な欠損が生じるため、この欠損を補償するこ
とが必要となることが本発明者らにより明らかとなっ
た。このため、窒素添加の効果は結晶質で強く現れ、特
に、単結晶質の場合には著しい効果が得られる。
【０００８】さらに、希土類酸窒化物におけるＳｉ基板
との界面での窒素含有量が、バルクでの窒素含有量より
高いことを特徴とする電界効果トランジスタを提供す
る。特に、希土類酸窒化物におけるＳｉ基板との界面で
の窒素面密度を（１〜１０）×１０１３ｃｍ−２の範囲
に、且つ、バルクでの窒素体積密度を１×１０１７〜１
×１０２０ｃｍ−３の範囲に設定することにより、性能
を向上させる。さらに、希土類元素としてＣｅ、Ｄｙ、
または、Ｌａを含む誘電体層を含むゲート絶縁膜からな
る電界効果トランジスタを提供する。
との界面での窒素含有量が、バルクでの窒素含有量より
高いことを特徴とする電界効果トランジスタを提供す
る。特に、希土類酸窒化物におけるＳｉ基板との界面で
の窒素面密度を（１〜１０）×１０１３ｃｍ−２の範囲
に、且つ、バルクでの窒素体積密度を１×１０１７〜１
×１０２０ｃｍ−３の範囲に設定することにより、性能
を向上させる。さらに、希土類元素としてＣｅ、Ｄｙ、
または、Ｌａを含む誘電体層を含むゲート絶縁膜からな
る電界効果トランジスタを提供する。
【０００９】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。図１は、本発明の基本的な実施
形態に係わるｎチャネルＭＩＳＦＥＴの断面構成を示し
た図である。１はｐ型Ｓｉ基板、２は素子分離領域、３
は誘電体層からなるゲート絶縁膜である。ゲート絶縁膜
の構造及び製造方法の詳細は後述する。４はポリシリコ
ンからなるゲート電極、５はｎ型不純物が導入された拡
散層（ソース・ドレイン領域）である。６は、ゲート電
極４の側壁に形成された絶縁膜（例えばＣＶＤシリコン
窒化膜など）、７は層間絶縁膜（例えばＣＶＤシリコン
酸化膜など）であり、この層間絶縁膜７に設けられたコ
ンタクト孔を介して、ゲート電極４およびソース・ドレ
イン領域５にＡｌ配線８が接続されている。
の実施形態を説明する。図１は、本発明の基本的な実施
形態に係わるｎチャネルＭＩＳＦＥＴの断面構成を示し
た図である。１はｐ型Ｓｉ基板、２は素子分離領域、３
は誘電体層からなるゲート絶縁膜である。ゲート絶縁膜
の構造及び製造方法の詳細は後述する。４はポリシリコ
ンからなるゲート電極、５はｎ型不純物が導入された拡
散層（ソース・ドレイン領域）である。６は、ゲート電
極４の側壁に形成された絶縁膜（例えばＣＶＤシリコン
窒化膜など）、７は層間絶縁膜（例えばＣＶＤシリコン
酸化膜など）であり、この層間絶縁膜７に設けられたコ
ンタクト孔を介して、ゲート電極４およびソース・ドレ
イン領域５にＡｌ配線８が接続されている。
【００１０】図１に示したような構造を有するＭＩＳＦ
ＥＴは次のようにして製造する。まず、面方位（１１
１）、または、（００１）、比抵抗４〜６Wｃｍのｐ型
Ｓｉ基板１上に、反応性イオンエッチングにより、素子
分離のための溝を形成する。続いて、例えばＬＰ−ＴＥ
ＯＳ膜を埋め込むことにより素子分離領域２を形成す
る。次に、ゲート絶縁膜３を作製した後に、化学気相成
長法によってポリシリコン膜を全面に堆積し、このポリ
シリコン膜をパターニングしてゲート電極４を形成す
る。続いて、例えば４５０℃、圧力０．１Ｐａ〜１気圧
において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガ
スの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤ
シリコン窒化膜６を堆積する。以後の工程は、通常のＭ
ＯＳＦＥＴの製造工程と同様である。すなわち、例えば
加速電圧２０ｋｅＶ、ドーズ量１×１０ １５ｃｍ−２で
砒素のイオン注入を行い、ソース領域及びドレイン領域
５を形成する。続いて、化学気相成長法によって全面に
層間絶縁膜７となるＣＶＤシリコン酸化膜を堆積し、こ
の層間絶縁膜にコンタクト孔を開口する。さらに、スパ
ッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反
応性イオンエッチングによってパターニングすることに
よりＡｌ配線８が形成され、図１に示したようなＭＩＳ
ＦＥＴが完成する。
ＥＴは次のようにして製造する。まず、面方位（１１
１）、または、（００１）、比抵抗４〜６Wｃｍのｐ型
Ｓｉ基板１上に、反応性イオンエッチングにより、素子
分離のための溝を形成する。続いて、例えばＬＰ−ＴＥ
ＯＳ膜を埋め込むことにより素子分離領域２を形成す
る。次に、ゲート絶縁膜３を作製した後に、化学気相成
長法によってポリシリコン膜を全面に堆積し、このポリ
シリコン膜をパターニングしてゲート電極４を形成す
る。続いて、例えば４５０℃、圧力０．１Ｐａ〜１気圧
において、窒素ガスで希釈したＳｉＨ４ガスとＮＨ３ガ
スの混合ガスを用いて、例えば５〜２００ｎｍのＣＶＤ
シリコン窒化膜６を堆積する。以後の工程は、通常のＭ
ＯＳＦＥＴの製造工程と同様である。すなわち、例えば
加速電圧２０ｋｅＶ、ドーズ量１×１０ １５ｃｍ−２で
砒素のイオン注入を行い、ソース領域及びドレイン領域
５を形成する。続いて、化学気相成長法によって全面に
層間絶縁膜７となるＣＶＤシリコン酸化膜を堆積し、こ
の層間絶縁膜にコンタクト孔を開口する。さらに、スパ
ッタ法によって全面にＡｌ膜を堆積し、このＡｌ膜を反
応性イオンエッチングによってパターニングすることに
よりＡｌ配線８が形成され、図１に示したようなＭＩＳ
ＦＥＴが完成する。
【００１１】次に、本発明の実施形態の電界効果トラン
ジスタと比較するために、従来の方法により作製した誘
電体層を含むゲート絶縁膜を有するＭＩＳＦＥＴについ
て説明する。本発明者らは、分子線エピタキシー（ＭＢ
Ｅ：Molecular Beam Epitaxy）法を用いて希土類酸化物
であるＣｅＯ２をＳｉ（１１１）基板に直接接合させる
ことに成功し、極薄ゲート絶縁膜を実現できることをす
でに報告した（Y. Nishikawa, N. Fukushima and N. Ya
suda, Ext. Abst. Inter. Conf. on Solid State Devic
es and Materials, Tokyo, p.174 (2001)）。今回、こ
の誘電体層をゲート絶縁膜として用いて、図１に示すよ
うなＭＩＳＦＥＴを作製して特性評価を行った。まず、
ゲート絶縁膜の形成方法について詳細に説明する。Ｓｉ
基板は面方位（１１１）を用いた。素子分領域２を形成
後、Ｓｉ表面はまず、希フッ酸でウエット処理を行い、
表面を水素で終端化する。次に、この基板をＭＢＥ装置
に導入する。基板温度を６００℃とし、金属Ｃｅを蒸発
源として用いてＳｉ基板上にＣｅを０．６モノレイヤ蒸
着した後、オゾン（Ｏ３）を供給してＣｅＯ２を成膜し
た。このような製造方法を用いることにより、Ｓｉ基板
との界面にシリコン酸化膜などのアモルファス層が形成
されること無く、ゲート絶縁膜３として単結晶ＣｅＯ２
（１１１）をエピタキシャル成長させることができる。
ここで、作製した物理膜厚５ｎｍのＣｅＯ２エピタキシ
ャル単結晶ゲート絶縁膜のＥＯＴは０．４ｎｍであっ
た。
ジスタと比較するために、従来の方法により作製した誘
電体層を含むゲート絶縁膜を有するＭＩＳＦＥＴについ
て説明する。本発明者らは、分子線エピタキシー（ＭＢ
Ｅ：Molecular Beam Epitaxy）法を用いて希土類酸化物
であるＣｅＯ２をＳｉ（１１１）基板に直接接合させる
ことに成功し、極薄ゲート絶縁膜を実現できることをす
でに報告した（Y. Nishikawa, N. Fukushima and N. Ya
suda, Ext. Abst. Inter. Conf. on Solid State Devic
es and Materials, Tokyo, p.174 (2001)）。今回、こ
の誘電体層をゲート絶縁膜として用いて、図１に示すよ
うなＭＩＳＦＥＴを作製して特性評価を行った。まず、
ゲート絶縁膜の形成方法について詳細に説明する。Ｓｉ
基板は面方位（１１１）を用いた。素子分領域２を形成
後、Ｓｉ表面はまず、希フッ酸でウエット処理を行い、
表面を水素で終端化する。次に、この基板をＭＢＥ装置
に導入する。基板温度を６００℃とし、金属Ｃｅを蒸発
源として用いてＳｉ基板上にＣｅを０．６モノレイヤ蒸
着した後、オゾン（Ｏ３）を供給してＣｅＯ２を成膜し
た。このような製造方法を用いることにより、Ｓｉ基板
との界面にシリコン酸化膜などのアモルファス層が形成
されること無く、ゲート絶縁膜３として単結晶ＣｅＯ２
（１１１）をエピタキシャル成長させることができる。
ここで、作製した物理膜厚５ｎｍのＣｅＯ２エピタキシ
ャル単結晶ゲート絶縁膜のＥＯＴは０．４ｎｍであっ
た。
【００１２】図２に上記のような従来の方法で作製した
ゲート絶縁膜を有するｎチャネルＭＩＳＦＥＴのドレイ
ン電流とゲート電圧（Ｉｄ−Ｖｇ特性）の関係を示す。
従来例で示すように、このＭＩＳＦＥＴでは、ドレイン
電流のオンとオフの比が約３桁と小さく、また、オン時
のドレイン電流も小さいことがわかった。Ｓ値も１６０
ｍＶ／ｄｅｃａｄｅと悪い。このようにＭＩＳＦＥＴ特
性が悪い原因を調べると、界面特性の劣化、つまり、Ｓ
ｉに直接接合したＣｅＯ２では界面準位密度（Ｄｉｔ）
が〜５×１０１３ｃｍ−２と非常に高い値であるためで
あることが判った。また、リーク電流もゲート電圧１Ｖ
において１Ａｃｍ―２と大きい値であった。リーク電流
が大きいことが、オフ電流が下がらない一因である。図
３にＣｅＯ２／Ｓｉ（１１１）界面での原子配置を示
す。理想的なＣｅＯ２／Ｓｉ（１１１）界面では、すべ
てのＳｉ原子が酸素原子と結合している。しかしなが
ら、実際には界面の酸素原子が欠損している箇所があ
り、Ｓｉダングリングボンドが発生していることが見出
された。これが、界面準位が高い原因であることが、本
発明者らの実験により始めて明らかとなった。さらに図
３に示すように、酸素の欠損はＣｅＯ２バルク内でも発
生しており、これらの酸素欠損が固定電荷を誘因しドレ
イン電流の低下を引き起こすことも明らかとなった。ま
た、ＣｅＯ２／Ｓｉ界面や膜中の酸素欠損は欠陥に起因
するプール−フレンケル型の電気伝導をもたらし、初期
のリーク電流の増加だけでなく、ハードブレークダウン
やストレスリーク電流の原因となっていることが明らか
となった。ＭＩＳＦＥＴ特性を改善するためには、界
面、及び、バルクに存在する酸素欠損を無くすことが不
可欠である。
ゲート絶縁膜を有するｎチャネルＭＩＳＦＥＴのドレイ
ン電流とゲート電圧（Ｉｄ−Ｖｇ特性）の関係を示す。
従来例で示すように、このＭＩＳＦＥＴでは、ドレイン
電流のオンとオフの比が約３桁と小さく、また、オン時
のドレイン電流も小さいことがわかった。Ｓ値も１６０
ｍＶ／ｄｅｃａｄｅと悪い。このようにＭＩＳＦＥＴ特
性が悪い原因を調べると、界面特性の劣化、つまり、Ｓ
ｉに直接接合したＣｅＯ２では界面準位密度（Ｄｉｔ）
が〜５×１０１３ｃｍ−２と非常に高い値であるためで
あることが判った。また、リーク電流もゲート電圧１Ｖ
において１Ａｃｍ―２と大きい値であった。リーク電流
が大きいことが、オフ電流が下がらない一因である。図
３にＣｅＯ２／Ｓｉ（１１１）界面での原子配置を示
す。理想的なＣｅＯ２／Ｓｉ（１１１）界面では、すべ
てのＳｉ原子が酸素原子と結合している。しかしなが
ら、実際には界面の酸素原子が欠損している箇所があ
り、Ｓｉダングリングボンドが発生していることが見出
された。これが、界面準位が高い原因であることが、本
発明者らの実験により始めて明らかとなった。さらに図
３に示すように、酸素の欠損はＣｅＯ２バルク内でも発
生しており、これらの酸素欠損が固定電荷を誘因しドレ
イン電流の低下を引き起こすことも明らかとなった。ま
た、ＣｅＯ２／Ｓｉ界面や膜中の酸素欠損は欠陥に起因
するプール−フレンケル型の電気伝導をもたらし、初期
のリーク電流の増加だけでなく、ハードブレークダウン
やストレスリーク電流の原因となっていることが明らか
となった。ＭＩＳＦＥＴ特性を改善するためには、界
面、及び、バルクに存在する酸素欠損を無くすことが不
可欠である。
【００１３】酸素欠損の補償やＳｉダングリングボンド
の水素終端化のために、酸素雰囲気中、または、フォー
ミングガス雰囲気中でアニールをすることが一般的な手
法として広く用いられている。このような手法がＳｉに
直接接合したＣｅＯ２で有効かどうか確認するために、
フォーミングガス（水素ガス濃度５％、窒素ガスベー
ス）でのアニールを行った。図４にアニールを行った後
の断面ＴＥＭ（透過型電子顕微鏡）写真を模式的に示
す。アニール前は界面層がなくＳｉとＣｅＯ２は直接接
合していたが、アニールを行うことにより界面には厚い
非晶質層（〜２ｎｍ）が形成されることがわかった。フ
ォーミングガス中には主成分として酸素は含まれてはい
ないが、アニール炉内にわずかに残存する水分などによ
り酸素が混入する。ＣｅＯ２は酸素を非常に透過させや
すい性質を持つため、わずかに存在する酸素成分がＳｉ
界面にまで容易に到達しＳｉの酸化反応が起こり、図４
に示すような非晶質層が形成されることがわかった。ア
ニール前はＥＯＴ＝０．４ｎｍと非常に小さい値が得ら
れていたが、アニール後はＥＯＴ＝１．５ｎｍと大幅に
増大した。これでは、ＥＯＴ<<１ｎｍが要求される極微
細ＬＳＩには適用不可である。ＣｅＯ２中の酸素欠損を
補償するためには、従来用いられていたアニール法では
困難であり新たな解決策が必要となることが明らかとな
った。
の水素終端化のために、酸素雰囲気中、または、フォー
ミングガス雰囲気中でアニールをすることが一般的な手
法として広く用いられている。このような手法がＳｉに
直接接合したＣｅＯ２で有効かどうか確認するために、
フォーミングガス（水素ガス濃度５％、窒素ガスベー
ス）でのアニールを行った。図４にアニールを行った後
の断面ＴＥＭ（透過型電子顕微鏡）写真を模式的に示
す。アニール前は界面層がなくＳｉとＣｅＯ２は直接接
合していたが、アニールを行うことにより界面には厚い
非晶質層（〜２ｎｍ）が形成されることがわかった。フ
ォーミングガス中には主成分として酸素は含まれてはい
ないが、アニール炉内にわずかに残存する水分などによ
り酸素が混入する。ＣｅＯ２は酸素を非常に透過させや
すい性質を持つため、わずかに存在する酸素成分がＳｉ
界面にまで容易に到達しＳｉの酸化反応が起こり、図４
に示すような非晶質層が形成されることがわかった。ア
ニール前はＥＯＴ＝０．４ｎｍと非常に小さい値が得ら
れていたが、アニール後はＥＯＴ＝１．５ｎｍと大幅に
増大した。これでは、ＥＯＴ<<１ｎｍが要求される極微
細ＬＳＩには適用不可である。ＣｅＯ２中の酸素欠損を
補償するためには、従来用いられていたアニール法では
困難であり新たな解決策が必要となることが明らかとな
った。
【００１４】我々はさらに研究を進めた結果、ＣｅＯ２
に窒素を含有させることにより界面準位や固定電荷の低
減が可能であることを見出した。つまり、図３に示した
ような界面、および、バルクの酸素欠損が窒素により置
換され、ＭＩＳＦＥＴ特性の大幅な向上が可能となる。
本発明の第１の実施形態である、ゲート絶縁膜として窒
素を含有する希土類酸化物からなる実質的に結晶質であ
る誘電体層を含むＭＩＳＦＥＴについて説明する。ＭＩ
ＳＦＥＴの構造は図１に示す通りであり、Ｓｉ基板は面
方位（１１１）を用いた。素子分領域２を形成後、Ｓｉ
表面はまず、希フッ酸でウエット処理を行い、表面を水
素で終端化する。次に、この基板をＭＢＥ装置に導入す
る。基板温度を６００℃とし、金属Ｃｅを蒸発源として
用いてＳｉ基板上にＣｅを０．６モノレイヤ蒸着した
後、オゾン（Ｏ３）と窒素ガスの両方を供給した。ここ
では、酸素源としてオゾンを用いたが、酸素ガスや酸素
ラジカルを酸素源として用いてもよい。また、窒素源と
して窒素ラジカルを用いてもよい。オゾンと窒素ガスの
供給分圧は、両方とも１×１０−８Ｔｏｒｒとした。こ
のような製造方法を用いることにより、酸素欠損が窒素
で置換されたＣｅＯ２ −ｘＮｘを成膜することが可能と
なった。このときの窒素の含有量（ｘ）は界面及びバル
クの両方で、ｘ＝０．００４であった。また、Ｓｉ基板
との界面にシリコン酸化膜などのアモルファス層が形成
されること無く、Ｓｉに直接接合した単結晶のエピタキ
シャルＣｅＯ２−ｘＮｘ成膜が実現された。物理膜厚５
ｎｍのとき、ＥＯＴは０．４ｎｍであり、窒素を含有し
ていない場合と同じであった。窒素の含有量が少ないた
め、誘電率はほとんど変化しないと考えられる。図２
に、ＣｅＯ２−ｘＮｘ誘電体層をゲート絶縁膜として用
いたＭＩＳＦＥＴのＩｄ−Ｖｇ特性を示す。従来例と比
較して明らかのように、ドレイン電流のオンとオフの比
か約６桁と大きく改善され、また、オン時のドレイン電
流も従来例より１０倍以上大きくなった。Ｓ値も７５ｍ
Ｖ／ｄｅｃａｄｅと改善された。このＭＩＳＦＥＴで
は、界面準位密度（Ｄｉｔ）が〜３×１０１１ｃｍ−２
と大幅に低減されていることが確認された。Ｄｉｔの低
減により反転層のモビリティが高くなったため、図２に
示すような良好な特性が得られていることがわかった。
また、バルク中の酸素欠損も窒素で置換されているの
で、固定電荷が低減されドレイン電流が大きくなること
に寄与していることがわかった。さらに、ゲート電圧１
Ｖにおけるリーク電流は２×１０−３Ａｃｍ―２と低い
値になり、オフ電流を小さくすることができた。また、
寿命試験から、ゲート絶縁膜は高誘電率でかつ界面特性
を良好に保持できる高い信頼性を有することが確かめら
れた。ＣｅＯ２／Ｓｉ界面や膜中の酸素欠損は欠陥に起
因するプール−フレンケル型の電気伝導をもたらしてお
り、初期リーク電流の増加はもとより、ハードブレーク
ダウンやストレスリーク電流の原因となっていることを
先に述べた。本発明になる窒素添加によりこのような伝
導機構を抑制することができ、ＬＳＩゲート絶縁膜とし
て充分な信頼性を確保することが可能になった。このよ
うに、希土類元素としてＣｅを含むＣｅ酸窒化物を用い
た場合、特に大きな特性の改善がみられた。その他の希
土類元素では、Ｄｙ、または、Ｌａを含む酸窒化物誘電
体層でも大きな特性の改善が見られた。
に窒素を含有させることにより界面準位や固定電荷の低
減が可能であることを見出した。つまり、図３に示した
ような界面、および、バルクの酸素欠損が窒素により置
換され、ＭＩＳＦＥＴ特性の大幅な向上が可能となる。
本発明の第１の実施形態である、ゲート絶縁膜として窒
素を含有する希土類酸化物からなる実質的に結晶質であ
る誘電体層を含むＭＩＳＦＥＴについて説明する。ＭＩ
ＳＦＥＴの構造は図１に示す通りであり、Ｓｉ基板は面
方位（１１１）を用いた。素子分領域２を形成後、Ｓｉ
表面はまず、希フッ酸でウエット処理を行い、表面を水
素で終端化する。次に、この基板をＭＢＥ装置に導入す
る。基板温度を６００℃とし、金属Ｃｅを蒸発源として
用いてＳｉ基板上にＣｅを０．６モノレイヤ蒸着した
後、オゾン（Ｏ３）と窒素ガスの両方を供給した。ここ
では、酸素源としてオゾンを用いたが、酸素ガスや酸素
ラジカルを酸素源として用いてもよい。また、窒素源と
して窒素ラジカルを用いてもよい。オゾンと窒素ガスの
供給分圧は、両方とも１×１０−８Ｔｏｒｒとした。こ
のような製造方法を用いることにより、酸素欠損が窒素
で置換されたＣｅＯ２ −ｘＮｘを成膜することが可能と
なった。このときの窒素の含有量（ｘ）は界面及びバル
クの両方で、ｘ＝０．００４であった。また、Ｓｉ基板
との界面にシリコン酸化膜などのアモルファス層が形成
されること無く、Ｓｉに直接接合した単結晶のエピタキ
シャルＣｅＯ２−ｘＮｘ成膜が実現された。物理膜厚５
ｎｍのとき、ＥＯＴは０．４ｎｍであり、窒素を含有し
ていない場合と同じであった。窒素の含有量が少ないた
め、誘電率はほとんど変化しないと考えられる。図２
に、ＣｅＯ２−ｘＮｘ誘電体層をゲート絶縁膜として用
いたＭＩＳＦＥＴのＩｄ−Ｖｇ特性を示す。従来例と比
較して明らかのように、ドレイン電流のオンとオフの比
か約６桁と大きく改善され、また、オン時のドレイン電
流も従来例より１０倍以上大きくなった。Ｓ値も７５ｍ
Ｖ／ｄｅｃａｄｅと改善された。このＭＩＳＦＥＴで
は、界面準位密度（Ｄｉｔ）が〜３×１０１１ｃｍ−２
と大幅に低減されていることが確認された。Ｄｉｔの低
減により反転層のモビリティが高くなったため、図２に
示すような良好な特性が得られていることがわかった。
また、バルク中の酸素欠損も窒素で置換されているの
で、固定電荷が低減されドレイン電流が大きくなること
に寄与していることがわかった。さらに、ゲート電圧１
Ｖにおけるリーク電流は２×１０−３Ａｃｍ―２と低い
値になり、オフ電流を小さくすることができた。また、
寿命試験から、ゲート絶縁膜は高誘電率でかつ界面特性
を良好に保持できる高い信頼性を有することが確かめら
れた。ＣｅＯ２／Ｓｉ界面や膜中の酸素欠損は欠陥に起
因するプール−フレンケル型の電気伝導をもたらしてお
り、初期リーク電流の増加はもとより、ハードブレーク
ダウンやストレスリーク電流の原因となっていることを
先に述べた。本発明になる窒素添加によりこのような伝
導機構を抑制することができ、ＬＳＩゲート絶縁膜とし
て充分な信頼性を確保することが可能になった。このよ
うに、希土類元素としてＣｅを含むＣｅ酸窒化物を用い
た場合、特に大きな特性の改善がみられた。その他の希
土類元素では、Ｄｙ、または、Ｌａを含む酸窒化物誘電
体層でも大きな特性の改善が見られた。
【００１５】先に述べたように、ＳｉＯＮ、ＺｒＯＮ、
ＨｆＯＮなどの非晶質材料では窒素を添加することによ
り界面特性が劣化することが問題となっている。しか
し、本発明では窒素を添加することのより、界面特性は
大幅に改善されることが明らかとなった。つまり、本発
明での窒素添加による効果は、従来例とは全く異なるこ
とが明らかとなった。この違いは本質的には、非晶質と
結晶質の差に起因している。結晶質材料の場合、酸素の
入るべきサイトが決定されており酸素が不足すると明確
な欠損が生じるため、この欠損を補償することが必要と
なる。また、酸素欠損が生じているサイトが明確なた
め、そのサイトに窒素が取り込まれやすいという性質も
持つことがわかった。このため、窒素添加の効果は結晶
質の希土類酸窒化物で強く現れ、特に、単結晶質の希土
類酸窒化物の場合には著しい効果が見られた。また、結
晶質の希土類酸化物、特に、単結晶の希土類酸化物では
界面での酸素欠損が多いという問題があることが明らか
となった。このため、界面への窒素添加による効果が顕
著に現れるのである。さらに研究を進めた結果、Ｃｅ、
Ｄｙ、または、Ｌａを含む希土類酸窒化物を用いた場
合、界面特性の改善が著しいことが明らかとなった。こ
れらの希土類酸窒化物の結晶質では特に酸素欠損が発生
しやすいため、窒素添加による効果が顕著に現れるため
である。一方、ＳｉＯＮ、ＺｒＯＮ、ＨｆＯＮなどの非
晶質材料の場合には、例え酸素の欠陥があったとしても
明確な欠陥としては認識されないため、窒素添加の効果
は大きくないばかりか、却って、窒素を加えることによ
り、Ｓｉ、Ｚｒ、ＨｆなどとＳｉとの結合状態が変化し
界面準位の増加を招くことになっていた。
ＨｆＯＮなどの非晶質材料では窒素を添加することによ
り界面特性が劣化することが問題となっている。しか
し、本発明では窒素を添加することのより、界面特性は
大幅に改善されることが明らかとなった。つまり、本発
明での窒素添加による効果は、従来例とは全く異なるこ
とが明らかとなった。この違いは本質的には、非晶質と
結晶質の差に起因している。結晶質材料の場合、酸素の
入るべきサイトが決定されており酸素が不足すると明確
な欠損が生じるため、この欠損を補償することが必要と
なる。また、酸素欠損が生じているサイトが明確なた
め、そのサイトに窒素が取り込まれやすいという性質も
持つことがわかった。このため、窒素添加の効果は結晶
質の希土類酸窒化物で強く現れ、特に、単結晶質の希土
類酸窒化物の場合には著しい効果が見られた。また、結
晶質の希土類酸化物、特に、単結晶の希土類酸化物では
界面での酸素欠損が多いという問題があることが明らか
となった。このため、界面への窒素添加による効果が顕
著に現れるのである。さらに研究を進めた結果、Ｃｅ、
Ｄｙ、または、Ｌａを含む希土類酸窒化物を用いた場
合、界面特性の改善が著しいことが明らかとなった。こ
れらの希土類酸窒化物の結晶質では特に酸素欠損が発生
しやすいため、窒素添加による効果が顕著に現れるため
である。一方、ＳｉＯＮ、ＺｒＯＮ、ＨｆＯＮなどの非
晶質材料の場合には、例え酸素の欠陥があったとしても
明確な欠陥としては認識されないため、窒素添加の効果
は大きくないばかりか、却って、窒素を加えることによ
り、Ｓｉ、Ｚｒ、ＨｆなどとＳｉとの結合状態が変化し
界面準位の増加を招くことになっていた。
【００１６】図１に示したような構造を有するＭＩＳＦ
ＥＴの第２の実施形態を説明する。本実施例では、ＭＢ
Ｅ法によるＣｅＯ２−ｘＮｘ誘電体層形成の際の窒素と
酸素の分圧を制御することにより、界面とバルクにおけ
る窒素含有量を変化させてゲート絶縁膜３を作製した。
まず、第１の実施形態と同様に、Ｓｉ基板１上に素子分
離のための溝を形成し、素子分離領域２を形成する。次
に、表面を水素でターミネイトしたＳｉ（１１１）基板
を分子線エピタキシャル（ＭＢＥ）装置に導入する。Ｍ
ＢＥ成膜における基板温度を６００℃とし、金属Ｃｅを
蒸発源として用いてＳｉ基板上にＣｅを０．６モノレイ
ヤ蒸着した後、オゾン（Ｏ３）分圧を１×１０−８Ｔｏ
ｒｒ、窒素ガス分圧を２．５×１０−８Ｔｏｒｒで供給
して、さらに、１モノレイヤのＣｅＯ２−ｘＮｘを成膜
した。次に、オゾンと窒素ガスの供給分圧を両方とも１
×１０−８Ｔｏｒｒとして物理膜厚５ｎｍのＣｅＯ
２−ｘＮｘを成膜した。このような製造方法で作製され
たＣｅＯ２−ｘＮｘでは、Ｓｉとの界面での窒素面密度
は５×１０１３ｃｍ−２であり、バルク中の窒素体積密
度は１×１０２０ｃｍ−３であった。つまり、ＣｅＯ
２−ｘＮｘにおける窒素含有量（ｘ）の値は、界面でｘ
〜０．０１、バルクでｘ〜０．００４に相当する。Ｓｉ
に直接接合したＣｅＯ２では、バルク中より界面での酸
素欠損が多いことがわかっている。このため、窒素を含
有させる場合、界面での窒素含有量をバルクでの窒素含
有量より高くすることにより、より高い効果が得られ
る。本実施例では界面準位は１×１０１1ｃｍ−２と、
第１の実施形態に比べてさらに下がっていることが確認
された。Ｓｉ基板との界面にシリコン酸化膜などのアモ
ルファス層が形成されること無く、Ｓｉに直接接合した
単結晶のエピタキシャルＣｅＯ２ −ｘＮｘ成膜が実現さ
ており、物理膜厚５ｎｍのとき、ＥＯＴは０．４ｎｍで
あり、窒素を含有していない場合と同じであった。窒素
の含有量が比較的少ないため、誘電率はほとんど変化し
ないと考えられる。ＭＩＳＦＥＴ特性も大きく改善さ
れ、Ｓ値も７０ｍＶ／ｄｅｃａｄｅと第１の実施形態に
比べさらに改善された。Ｄｉｔの低減により反転層のモ
ビリティが高くなったことと、さらに、バルク中の酸素
欠損も窒素で置換されているので固定電荷が低減される
ことでドレイン電流が大きくなることも確認された。さ
らに、ゲート電圧１Ｖにおけるリーク電流は１×１０
−３Ａｃｍ―２という低い値を実現できた。また、寿命
試験から、ゲート絶縁膜は高誘電率でかつ界面特性を良
好に保持できる高い信頼性を有することが確かめられ
た。界面への窒素添加量をバルク中より多くすることよ
りプール−フレンケル型伝導機構をさらに効果的に抑制
することができ、ＬＳＩゲート絶縁膜として充分な信頼
性を確保することが可能になった。
ＥＴの第２の実施形態を説明する。本実施例では、ＭＢ
Ｅ法によるＣｅＯ２−ｘＮｘ誘電体層形成の際の窒素と
酸素の分圧を制御することにより、界面とバルクにおけ
る窒素含有量を変化させてゲート絶縁膜３を作製した。
まず、第１の実施形態と同様に、Ｓｉ基板１上に素子分
離のための溝を形成し、素子分離領域２を形成する。次
に、表面を水素でターミネイトしたＳｉ（１１１）基板
を分子線エピタキシャル（ＭＢＥ）装置に導入する。Ｍ
ＢＥ成膜における基板温度を６００℃とし、金属Ｃｅを
蒸発源として用いてＳｉ基板上にＣｅを０．６モノレイ
ヤ蒸着した後、オゾン（Ｏ３）分圧を１×１０−８Ｔｏ
ｒｒ、窒素ガス分圧を２．５×１０−８Ｔｏｒｒで供給
して、さらに、１モノレイヤのＣｅＯ２−ｘＮｘを成膜
した。次に、オゾンと窒素ガスの供給分圧を両方とも１
×１０−８Ｔｏｒｒとして物理膜厚５ｎｍのＣｅＯ
２−ｘＮｘを成膜した。このような製造方法で作製され
たＣｅＯ２−ｘＮｘでは、Ｓｉとの界面での窒素面密度
は５×１０１３ｃｍ−２であり、バルク中の窒素体積密
度は１×１０２０ｃｍ−３であった。つまり、ＣｅＯ
２−ｘＮｘにおける窒素含有量（ｘ）の値は、界面でｘ
〜０．０１、バルクでｘ〜０．００４に相当する。Ｓｉ
に直接接合したＣｅＯ２では、バルク中より界面での酸
素欠損が多いことがわかっている。このため、窒素を含
有させる場合、界面での窒素含有量をバルクでの窒素含
有量より高くすることにより、より高い効果が得られ
る。本実施例では界面準位は１×１０１1ｃｍ−２と、
第１の実施形態に比べてさらに下がっていることが確認
された。Ｓｉ基板との界面にシリコン酸化膜などのアモ
ルファス層が形成されること無く、Ｓｉに直接接合した
単結晶のエピタキシャルＣｅＯ２ −ｘＮｘ成膜が実現さ
ており、物理膜厚５ｎｍのとき、ＥＯＴは０．４ｎｍで
あり、窒素を含有していない場合と同じであった。窒素
の含有量が比較的少ないため、誘電率はほとんど変化し
ないと考えられる。ＭＩＳＦＥＴ特性も大きく改善さ
れ、Ｓ値も７０ｍＶ／ｄｅｃａｄｅと第１の実施形態に
比べさらに改善された。Ｄｉｔの低減により反転層のモ
ビリティが高くなったことと、さらに、バルク中の酸素
欠損も窒素で置換されているので固定電荷が低減される
ことでドレイン電流が大きくなることも確認された。さ
らに、ゲート電圧１Ｖにおけるリーク電流は１×１０
−３Ａｃｍ―２という低い値を実現できた。また、寿命
試験から、ゲート絶縁膜は高誘電率でかつ界面特性を良
好に保持できる高い信頼性を有することが確かめられ
た。界面への窒素添加量をバルク中より多くすることよ
りプール−フレンケル型伝導機構をさらに効果的に抑制
することができ、ＬＳＩゲート絶縁膜として充分な信頼
性を確保することが可能になった。
【００１７】本発明者らの実験により、界面での窒素面
密度を（１〜１０）×１０１３ｃｍ −２の範囲に設定
し、且つ、バルクでの窒素体積密度を１×１０１７〜１
×１０ ２０ｃｍ−３の範囲に設定したとき、顕著なＭＩ
ＳＦＥＴ特性の改善が見られることが明らかとなった。
図５に界面での窒素面密度と界面準位の関係を示す。図
からわかるように、界面での窒素面密度を（１〜１０）
×１０１３ｃｍ−２の範囲に設定すると界面準位が１０
１１ｃｍ−２台まで低減することができる。窒素濃度が
１×１０１３ｃｍ−２以下の場合には、界面に存在する
酸素欠損が十分に補償できないため、界面準位密度は大
きくなってしまう。（１〜１０）×１０１ ３ｃｍ−２の
範囲で界面に窒素が存在する場合には、酸素欠損が適切
に補償されるために、界面準位の劇的な低減を達成する
ことができる。しかし、窒素界面密度が１×１０１４ｃ
ｍ−２以上になった場合には、界面の余剰な窒素が準位
を形成するため、界面準位密度は上昇してしまう。この
ような理由により、適切な界面での窒素面密度は（１〜
１０）×１０１３ｃｍ−２であることが明らかとなっ
た。さらに、バルク中の窒素体積密度とトランジスタの
Ｓ値との関係を図６に示す。バルク中の窒素体積濃度が
１×１０１７ｃｍ−３以下の場合にはＳ値は９０〜８０
ｍＶ／ｄｅｃａｄｅ程度の値であり、あまり良い値とは
言えない。これは窒素によって補償されていない酸素欠
損が固定電荷をバルク中に誘因し、モビリティが低下す
ることによる。しかし、１×１０１７〜１×１０２０ｃ
ｍ−３の範囲で窒素を添加したときには、酸素欠損が十
分に補償されるため膜中の固定電荷が減少し、Ｓ値が７
０ｍＶ／ｄｅｃａｄｅ程度まで改善されている。一方、
窒素体積密度が１×１０２０ｃｍ−３以上になった場合
には、混晶状態のＣｅＯ２− ｘＮｘとしては安定に存在
できずＣｅＯ２とＣｅＮへの相分離が起こってしまい、
トランジスタのＳ値は大幅に上昇してしまう。このよう
な理由により、バルク中の窒素体積密度を１×１０１７
〜１×１０２０ｃｍ−３の範囲に設定したときトランジ
スタ特性の顕著な改善が見られることが明らかとなっ
た。
密度を（１〜１０）×１０１３ｃｍ −２の範囲に設定
し、且つ、バルクでの窒素体積密度を１×１０１７〜１
×１０ ２０ｃｍ−３の範囲に設定したとき、顕著なＭＩ
ＳＦＥＴ特性の改善が見られることが明らかとなった。
図５に界面での窒素面密度と界面準位の関係を示す。図
からわかるように、界面での窒素面密度を（１〜１０）
×１０１３ｃｍ−２の範囲に設定すると界面準位が１０
１１ｃｍ−２台まで低減することができる。窒素濃度が
１×１０１３ｃｍ−２以下の場合には、界面に存在する
酸素欠損が十分に補償できないため、界面準位密度は大
きくなってしまう。（１〜１０）×１０１ ３ｃｍ−２の
範囲で界面に窒素が存在する場合には、酸素欠損が適切
に補償されるために、界面準位の劇的な低減を達成する
ことができる。しかし、窒素界面密度が１×１０１４ｃ
ｍ−２以上になった場合には、界面の余剰な窒素が準位
を形成するため、界面準位密度は上昇してしまう。この
ような理由により、適切な界面での窒素面密度は（１〜
１０）×１０１３ｃｍ−２であることが明らかとなっ
た。さらに、バルク中の窒素体積密度とトランジスタの
Ｓ値との関係を図６に示す。バルク中の窒素体積濃度が
１×１０１７ｃｍ−３以下の場合にはＳ値は９０〜８０
ｍＶ／ｄｅｃａｄｅ程度の値であり、あまり良い値とは
言えない。これは窒素によって補償されていない酸素欠
損が固定電荷をバルク中に誘因し、モビリティが低下す
ることによる。しかし、１×１０１７〜１×１０２０ｃ
ｍ−３の範囲で窒素を添加したときには、酸素欠損が十
分に補償されるため膜中の固定電荷が減少し、Ｓ値が７
０ｍＶ／ｄｅｃａｄｅ程度まで改善されている。一方、
窒素体積密度が１×１０２０ｃｍ−３以上になった場合
には、混晶状態のＣｅＯ２− ｘＮｘとしては安定に存在
できずＣｅＯ２とＣｅＮへの相分離が起こってしまい、
トランジスタのＳ値は大幅に上昇してしまう。このよう
な理由により、バルク中の窒素体積密度を１×１０１７
〜１×１０２０ｃｍ−３の範囲に設定したときトランジ
スタ特性の顕著な改善が見られることが明らかとなっ
た。
【００１８】図１に示したような構造を有するＭＩＳＦ
ＥＴの第３の実施形態を説明する。本実施例では、Ｓｉ
基板として（００１）面方位を有するものを使用した。
従来より、ＣｅＯ２はＳｉ（１１１）上へはエピタキシ
ャル成長するが、Ｓｉ（００１）上へはエピタキシャル
成長しないことが報告されている（T. Inoue, Y. Yamam
oto, S. Koyama, S. Suzuki and Y. Ueda, Appl. Phys.
Lett. 29, L1199 (1990)）。蛍石構造を有する酸化物
であるＣｅＯ２では（１１１）面の表面エネルギーが低
く、他の面方位を取りにくいためであると考えられてい
る（S. Ikegawaand Y. Motoi, Thin Solid Films 281-2
82, 60 (1996)）。Ｓｉ（００１）基板上にＣｅＯ２を
成膜した場合、ＣｅＯ２は（１１０）、または、（１１
１）に配向した多結晶となる。まず、第３の実施形態に
かかるＭＩＳＦＥＴのゲート絶縁膜３の作製方法を説明
する。Ｓｉ基板１上に素子分離のための溝を形成し、素
子分離領域２を形成する。次に、表面を水素でターミネ
イトしたＳｉ（００１）基板をＭＢＥ装置に導入する。
基板温度を６００℃とし、金属Ｃｅを蒸発源として用い
てＳｉ基板上にＣｅを０．６モノレイヤ蒸着した後、オ
ゾン（Ｏ３）と窒素ガスの両方を供給して、ＣｅＯ
２−ｘＮｘを物理膜厚５ｎｍ成膜した。オゾンと窒素ガ
スの供給分圧は、両方とも１×１０−８Ｔｏｒｒとし
た。このような製造方法で作製されたＣｅＯ２−ｘＮｘ
は（１１０）に配向した多結晶であった。しかし、多結
晶の場合でも前述した単結晶の場合と同様に、酸素欠損
が窒素で置換されていることが確認された。このときの
窒素の含有量は界面及びバルク中で、ｘ＝０．００４で
あった。また、Ｓｉ基板との界面にシリコン酸化膜など
の非晶質層が形成されること無く多結晶ＣｅＯ２−ｘＮ
ｘが形成された。ＥＯＴは０．６ｎｍであり、第１の実
施形態で示した単結晶の場合と比較して誘電率が低くな
ることがわかった。非晶質では誘電率がさらに低下し、
誘電率は単結晶＞多結晶＞非晶質の順番で低くなること
がわかった。単結晶、多結晶の場合はＳｉ基板からの応
力が働き、誘電率が向上しているためである。このよう
に作製したＣｅＯ ２−ｘＮｘをゲート絶縁膜として用い
たＭＩＳＦＥＴにおいても、界面準位が３×１０１１ｃ
ｍ−２と少なく、かつ、反転層のモビリティが高いこと
が確認され、良好なＭＩＳＦＥＴ特性が得られているこ
とが確かめられた。ゲート電圧１Ｖにおけるリーク電流
は５×１０−６Ａｃｍ―２と低い値であった。また、寿
命試験から、ゲート絶縁膜は高誘電率でかつ界面特性を
良好に保持できる高い信頼性を有することが確かめられ
た。
ＥＴの第３の実施形態を説明する。本実施例では、Ｓｉ
基板として（００１）面方位を有するものを使用した。
従来より、ＣｅＯ２はＳｉ（１１１）上へはエピタキシ
ャル成長するが、Ｓｉ（００１）上へはエピタキシャル
成長しないことが報告されている（T. Inoue, Y. Yamam
oto, S. Koyama, S. Suzuki and Y. Ueda, Appl. Phys.
Lett. 29, L1199 (1990)）。蛍石構造を有する酸化物
であるＣｅＯ２では（１１１）面の表面エネルギーが低
く、他の面方位を取りにくいためであると考えられてい
る（S. Ikegawaand Y. Motoi, Thin Solid Films 281-2
82, 60 (1996)）。Ｓｉ（００１）基板上にＣｅＯ２を
成膜した場合、ＣｅＯ２は（１１０）、または、（１１
１）に配向した多結晶となる。まず、第３の実施形態に
かかるＭＩＳＦＥＴのゲート絶縁膜３の作製方法を説明
する。Ｓｉ基板１上に素子分離のための溝を形成し、素
子分離領域２を形成する。次に、表面を水素でターミネ
イトしたＳｉ（００１）基板をＭＢＥ装置に導入する。
基板温度を６００℃とし、金属Ｃｅを蒸発源として用い
てＳｉ基板上にＣｅを０．６モノレイヤ蒸着した後、オ
ゾン（Ｏ３）と窒素ガスの両方を供給して、ＣｅＯ
２−ｘＮｘを物理膜厚５ｎｍ成膜した。オゾンと窒素ガ
スの供給分圧は、両方とも１×１０−８Ｔｏｒｒとし
た。このような製造方法で作製されたＣｅＯ２−ｘＮｘ
は（１１０）に配向した多結晶であった。しかし、多結
晶の場合でも前述した単結晶の場合と同様に、酸素欠損
が窒素で置換されていることが確認された。このときの
窒素の含有量は界面及びバルク中で、ｘ＝０．００４で
あった。また、Ｓｉ基板との界面にシリコン酸化膜など
の非晶質層が形成されること無く多結晶ＣｅＯ２−ｘＮ
ｘが形成された。ＥＯＴは０．６ｎｍであり、第１の実
施形態で示した単結晶の場合と比較して誘電率が低くな
ることがわかった。非晶質では誘電率がさらに低下し、
誘電率は単結晶＞多結晶＞非晶質の順番で低くなること
がわかった。単結晶、多結晶の場合はＳｉ基板からの応
力が働き、誘電率が向上しているためである。このよう
に作製したＣｅＯ ２−ｘＮｘをゲート絶縁膜として用い
たＭＩＳＦＥＴにおいても、界面準位が３×１０１１ｃ
ｍ−２と少なく、かつ、反転層のモビリティが高いこと
が確認され、良好なＭＩＳＦＥＴ特性が得られているこ
とが確かめられた。ゲート電圧１Ｖにおけるリーク電流
は５×１０−６Ａｃｍ―２と低い値であった。また、寿
命試験から、ゲート絶縁膜は高誘電率でかつ界面特性を
良好に保持できる高い信頼性を有することが確かめられ
た。
【００１９】図１に示したような構造を有するＭＩＳＦ
ＥＴの第４の実施形態を説明する。まず、第４の実施形
態にかかるＭＩＳＦＥＴのゲート絶縁膜３の作製方法を
説明する。Ｓｉ基板１上に素子分離のための溝を形成
し、素子分離領域２を形成する。次に、表面を水素でタ
ーミネイトしたＳｉ（００１）基板をＭＢＥ装置に導入
する。基板温度を６００℃とし、金属Ｇｄ、及び、Ｎｄ
を蒸発源として用いてＳｉ基板上にＧｄ２−ｙＮｄｙを
０．６モノレイヤ蒸着した後、オゾン（Ｏ３）と窒素ガ
スの両方を供給して、Ｇｄ２−ｙＮｄｙＯ３−ｘＮｘを
物理膜厚５ｎｍ成膜した。オゾンと窒素ガスの供給分圧
は、両方とも１×１０−８Ｔｏｒｒとした。このような
製造方法で作製されたＧｄ２−ｙＮｄｙＯ３−ｘＮｘは
多結晶であった。また、Ｇｄ２−ｙＮｄｙＯ３−ｘＮｘ
におけるｙの値は０．５とした。窒素濃度は界面とバル
クで同じであり、ｘ＝０．００２であった。Ｇｄ２−ｙ
Ｎｄ ｙＯ３−ｘＮｘでは、酸素欠損が窒素で置換されて
いることが確認された。ＥＯＴは１．２ｎｍであった。
このように作製したＧｄ２−ｙＮｄｙＯ３−ｘＮｘをゲ
ート絶縁膜として用いたＭＩＳＦＥＴにおいても、界面
準位が７×１０１１ｃｍ−２と少なく、かつ、反転層の
モビリティが高いことが確認され、良好なＭＩＳＦＥＴ
特性が得られていることが確かめられた。ゲート電圧１
Ｖにおけるリーク電流は５×１０−６Ａｃｍ―２と低い
値であった。また、寿命試験から、ゲート絶縁膜は高誘
電率でかつ界面特性を良好に保持できる高い信頼性を有
することが確かめられた。
ＥＴの第４の実施形態を説明する。まず、第４の実施形
態にかかるＭＩＳＦＥＴのゲート絶縁膜３の作製方法を
説明する。Ｓｉ基板１上に素子分離のための溝を形成
し、素子分離領域２を形成する。次に、表面を水素でタ
ーミネイトしたＳｉ（００１）基板をＭＢＥ装置に導入
する。基板温度を６００℃とし、金属Ｇｄ、及び、Ｎｄ
を蒸発源として用いてＳｉ基板上にＧｄ２−ｙＮｄｙを
０．６モノレイヤ蒸着した後、オゾン（Ｏ３）と窒素ガ
スの両方を供給して、Ｇｄ２−ｙＮｄｙＯ３−ｘＮｘを
物理膜厚５ｎｍ成膜した。オゾンと窒素ガスの供給分圧
は、両方とも１×１０−８Ｔｏｒｒとした。このような
製造方法で作製されたＧｄ２−ｙＮｄｙＯ３−ｘＮｘは
多結晶であった。また、Ｇｄ２−ｙＮｄｙＯ３−ｘＮｘ
におけるｙの値は０．５とした。窒素濃度は界面とバル
クで同じであり、ｘ＝０．００２であった。Ｇｄ２−ｙ
Ｎｄ ｙＯ３−ｘＮｘでは、酸素欠損が窒素で置換されて
いることが確認された。ＥＯＴは１．２ｎｍであった。
このように作製したＧｄ２−ｙＮｄｙＯ３−ｘＮｘをゲ
ート絶縁膜として用いたＭＩＳＦＥＴにおいても、界面
準位が７×１０１１ｃｍ−２と少なく、かつ、反転層の
モビリティが高いことが確認され、良好なＭＩＳＦＥＴ
特性が得られていることが確かめられた。ゲート電圧１
Ｖにおけるリーク電流は５×１０−６Ａｃｍ―２と低い
値であった。また、寿命試験から、ゲート絶縁膜は高誘
電率でかつ界面特性を良好に保持できる高い信頼性を有
することが確かめられた。
【００２０】図１に示したような構造を有するＭＩＳＦ
ＥＴの第５の実施形態を説明する。ゲート絶縁膜３は以
下のような方法で作製した。まず、Ｓｉ基板上に素子分
離のための溝を形成し、素子分離領域２を形成する。次
に、表面を水素でターミネイトしたＳｉ（１１１）基板
をＭＢＥ装置に導入する。基板温度を５００℃とし、金
属Ｄｙを蒸発源として用いてＳｉ基板上にＤｙを０．６
モノレイヤ蒸着した後、金属Ｐｒ、及び、オゾン
（Ｏ３）と窒素ガスの両方を供給して、Ｄｙ２−ｙＰｒ
ｙＯ３−ｘＮｘを物理膜厚１ｎｍ成膜後、金属Ｌａとオ
ゾンを供給してＬａ２Ｏ３を４ｎｍ成膜した。成膜時の
オゾンと窒素ガスの供給分圧は、両方とも１×１０−８
Ｔｏｒｒとした。このような製造方法で作製されたＤｙ
２−ｙＰｒｙＯ ３−ｘＮｘは（１１１）単結晶であり、
Ｌａ２Ｏ３は（１１０）に配向した多結晶であった。ま
た、Ｄｙ２−ｙＰｒｙＯ３−ｘＮｘにおけるｙの値を
１．０４に設定することで、Ｓｉ基板とＤｙ２−ｙＰｒ
ｙＯ３−ｘＮｘが格子整合するようにした。窒素濃度は
界面とバルクで同じであり、ｘ＝０．００４であった。
Ｄｙ ２−ｙＰｒｙＯ３−ｘＮｘでは、酸素欠損が窒素で
置換されていることが確認された。また、Ｓｉ基板との
界面にシリコン酸化膜などの非晶質層が形成されること
無く単結晶Ｄｙ２−ｙＰｒｙＯ３−ｘＮｘが形成され
た。ＥＯＴは０．７ｎｍであった。このように作製した
Ｄｙ２−ｙＰｒｙＯ３−ｘＮｘとＬａ２Ｏ３の積層構造
を有するゲート絶縁膜を用いたＭＩＳＦＥＴにおいて
も、界面準位は４×１０１１ｃｍ−２と少なく、かつ、
反転層のモビリティが高いことが確認され、良好なＭＩ
ＳＦＥＴ特性が得られていることが確かめられた。ゲー
ト電圧１Ｖにおけるリーク電流は１×１０−４Ａｃｍ
―２と低い値であった。また、寿命試験から、ゲート絶
縁膜は高誘電率でかつ界面特性を良好に保持できる高い
信頼性を有することが確かめられた。本実施例のよう
に、希土類酸窒素物と希土類酸化物の積層構造において
も本発明の効果が得られることがわかる。積層構造の上
層部分は、希土類酸化物に限るものではなく、Ｚｒ
Ｏ２、ＨｆＯ２などの高誘電体酸化物を任意に用いるこ
とができる。
ＥＴの第５の実施形態を説明する。ゲート絶縁膜３は以
下のような方法で作製した。まず、Ｓｉ基板上に素子分
離のための溝を形成し、素子分離領域２を形成する。次
に、表面を水素でターミネイトしたＳｉ（１１１）基板
をＭＢＥ装置に導入する。基板温度を５００℃とし、金
属Ｄｙを蒸発源として用いてＳｉ基板上にＤｙを０．６
モノレイヤ蒸着した後、金属Ｐｒ、及び、オゾン
（Ｏ３）と窒素ガスの両方を供給して、Ｄｙ２−ｙＰｒ
ｙＯ３−ｘＮｘを物理膜厚１ｎｍ成膜後、金属Ｌａとオ
ゾンを供給してＬａ２Ｏ３を４ｎｍ成膜した。成膜時の
オゾンと窒素ガスの供給分圧は、両方とも１×１０−８
Ｔｏｒｒとした。このような製造方法で作製されたＤｙ
２−ｙＰｒｙＯ ３−ｘＮｘは（１１１）単結晶であり、
Ｌａ２Ｏ３は（１１０）に配向した多結晶であった。ま
た、Ｄｙ２−ｙＰｒｙＯ３−ｘＮｘにおけるｙの値を
１．０４に設定することで、Ｓｉ基板とＤｙ２−ｙＰｒ
ｙＯ３−ｘＮｘが格子整合するようにした。窒素濃度は
界面とバルクで同じであり、ｘ＝０．００４であった。
Ｄｙ ２−ｙＰｒｙＯ３−ｘＮｘでは、酸素欠損が窒素で
置換されていることが確認された。また、Ｓｉ基板との
界面にシリコン酸化膜などの非晶質層が形成されること
無く単結晶Ｄｙ２−ｙＰｒｙＯ３−ｘＮｘが形成され
た。ＥＯＴは０．７ｎｍであった。このように作製した
Ｄｙ２−ｙＰｒｙＯ３−ｘＮｘとＬａ２Ｏ３の積層構造
を有するゲート絶縁膜を用いたＭＩＳＦＥＴにおいて
も、界面準位は４×１０１１ｃｍ−２と少なく、かつ、
反転層のモビリティが高いことが確認され、良好なＭＩ
ＳＦＥＴ特性が得られていることが確かめられた。ゲー
ト電圧１Ｖにおけるリーク電流は１×１０−４Ａｃｍ
―２と低い値であった。また、寿命試験から、ゲート絶
縁膜は高誘電率でかつ界面特性を良好に保持できる高い
信頼性を有することが確かめられた。本実施例のよう
に、希土類酸窒素物と希土類酸化物の積層構造において
も本発明の効果が得られることがわかる。積層構造の上
層部分は、希土類酸化物に限るものではなく、Ｚｒ
Ｏ２、ＨｆＯ２などの高誘電体酸化物を任意に用いるこ
とができる。
【００２１】なお、上述した第１〜５の実施形態では、
Ｃｅのみ１種類の希土類元素からなる酸窒化物とＤｙと
Ｐｒ、ＧｄとＮｄの２種類の希土類元素からなる酸窒化
物について説明したが、希土類元素であるＬａ、Ｃｅ、
Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈ
ｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｓｃの１７種類のう
ち１種類以上の金属を含む希土類酸窒化物の誘電体層を
任意に用いることができる。
Ｃｅのみ１種類の希土類元素からなる酸窒化物とＤｙと
Ｐｒ、ＧｄとＮｄの２種類の希土類元素からなる酸窒化
物について説明したが、希土類元素であるＬａ、Ｃｅ、
Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈ
ｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｓｃの１７種類のう
ち１種類以上の金属を含む希土類酸窒化物の誘電体層を
任意に用いることができる。
【００２２】また、上記実施形態におけるＭＩＳＦＥＴ
において、例えば不揮発性メモリを構成即ち上記ゲート
絶縁膜中にフローティングゲートを設けた場合、フロー
ティングゲートに安定に電子を保存でき、メモリ効果が
高くすることが可能であり、また、安定した絶縁膜であ
るためにＳｉ基板からフローティングゲートまでの絶縁
膜を薄くすることが可能であるため、書き込み電圧を低
くすることも可能である。
において、例えば不揮発性メモリを構成即ち上記ゲート
絶縁膜中にフローティングゲートを設けた場合、フロー
ティングゲートに安定に電子を保存でき、メモリ効果が
高くすることが可能であり、また、安定した絶縁膜であ
るためにＳｉ基板からフローティングゲートまでの絶縁
膜を薄くすることが可能であるため、書き込み電圧を低
くすることも可能である。
【００２３】
【発明の効果】以上説明した本発明によれば、高誘電率
でかつＳｉ界面特性を良好に保持できる誘電体層を含む
ゲート絶縁膜を備えた電界効果トランジスタを提供する
ことができる。
でかつＳｉ界面特性を良好に保持できる誘電体層を含む
ゲート絶縁膜を備えた電界効果トランジスタを提供する
ことができる。
【図１】 ＭＩＳＦＥＴの構成を示した断面図。
【図２】 ＭＩＳＦＥＴのドレイン電流とゲート電圧の
関係（Ｉｄ−Ｖｇ特性）を本実施形態と従来例を比較し
て示した図。
関係（Ｉｄ−Ｖｇ特性）を本実施形態と従来例を比較し
て示した図。
【図３】 ＣｅＯ２／Ｓｉ（１１１）界面の原子配置を
示した図。
示した図。
【図４】 アニール後の断面ＴＥＭ写真を模式的に示し
た図。
た図。
【図５】 界面での窒素面密度と界面準位密度との関係
を示した図。
を示した図。
【図６】 バルク中での窒素体積密度とトランジスタの
Ｓ値との関係を示した図。
Ｓ値との関係を示した図。
１ … Ｓｉ基板
２ … 素子分離領域
３ … ゲート絶縁膜
４ … ゲート電極
５ … 拡散層（ソース・ドレイン領域）
６ … ＣＶＤシリコン窒化膜
７ … 層間絶縁膜
８ … Ａｌ配線
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/792
(72)発明者 山口 豪
神奈川県横浜市磯子区新杉田８番地 株式
会社東芝横浜事業所内
(72)発明者 佐竹 秀喜
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝研究開発センター内
Ｆターム(参考） 5F058 BA20 BC20 BF20 BF29 BF30
BJ01 BJ10
5F083 EP02 EP49 EP50 GA21 HA08
JA05 PR21 PR25
5F101 BA01 BA29 BA35 BH02 BH12
5F140 AA01 AA24 AC32 BA01 BA20
BD01 BD04 BE03 BE09 BF01
BF04 BG08 BG14 BJ01 BJ05
CB04
Claims (5)
- 【請求項１】Ｓｉ半導体基板にソース及びドレイン領域
を設け、そのソース及びドレイン領域間の前記Ｓｉ基板
上にゲート絶縁膜を介してゲート電極を備えてなる電界
効果トランジスタにおいて、前記ゲート絶縁膜が、希土
類元素から選ばれた１種類以上の金属、及び、酸素と窒
素を含む実質的に結晶質であり、且つ、前記窒素が前記
Ｓｉ基板との界面、及び、バルク中に含有されている誘
電体層を含むことを特徴とする電界効果トランジスタ。 - 【請求項２】前記誘電体層が単結晶であることを特徴と
する請求項１記載の電界効果トランジスタ。 - 【請求項３】前記誘電体層における前記Ｓｉ基板との界
面での窒素含有量が、バルクでの窒素含有量より高いこ
とを特徴とする請求項１〜２記載の電界効果トランジス
タ。 - 【請求項４】前記誘電体層における前記Ｓｉ基板との界
面での窒素含有量である窒素面密度が、（１〜１０）×
１０１３ｃｍ−２、且つ、バルクでの窒素含有量である
窒素体積密度が１×１０１７〜１×１０２０ｃｍ−３の
範囲にあることを特徴とする請求項１〜３記載の電界効
果トランジスタ。 - 【請求項５】前記誘電体層が、希土類元素としてＣｅ、
Ｄｙ、または、Ｌａを含むこと特徴とした請求項１〜４
記載の電界効果トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002094147A JP3588607B2 (ja) | 2002-03-29 | 2002-03-29 | 電界効果トランジスタ |
| US10/396,416 US6914312B2 (en) | 2002-03-29 | 2003-03-26 | Field effect transistor having a MIS structure and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002094147A JP3588607B2 (ja) | 2002-03-29 | 2002-03-29 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298043A true JP2003298043A (ja) | 2003-10-17 |
| JP3588607B2 JP3588607B2 (ja) | 2004-11-17 |
Family
ID=28449685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002094147A Expired - Fee Related JP3588607B2 (ja) | 2002-03-29 | 2002-03-29 | 電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6914312B2 (ja) |
| JP (1) | JP3588607B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009070926A (ja) * | 2007-09-11 | 2009-04-02 | Tokyo Institute Of Technology | ペロブスカイト型酸化物薄膜の成膜方法および積層体 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680214B1 (en) * | 1998-06-08 | 2004-01-20 | Borealis Technical Limited | Artificial band gap |
| US7199015B2 (en) * | 2000-08-08 | 2007-04-03 | Translucent Photonics, Inc. | Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon |
| US7645517B2 (en) * | 2000-08-08 | 2010-01-12 | Translucent, Inc. | Rare earth-oxides, rare earth nitrides, rare earth phosphides and ternary alloys with silicon |
| US7351993B2 (en) * | 2000-08-08 | 2008-04-01 | Translucent Photonics, Inc. | Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon |
| US7273657B2 (en) * | 2000-08-08 | 2007-09-25 | Translucent Photonics, Inc. | Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon |
| US7902546B2 (en) * | 2000-08-08 | 2011-03-08 | Translucent, Inc. | Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon |
| US6734453B2 (en) * | 2000-08-08 | 2004-05-11 | Translucent Photonics, Inc. | Devices with optical gain in silicon |
| JP4105044B2 (ja) * | 2003-06-13 | 2008-06-18 | 株式会社東芝 | 電界効果トランジスタ |
| US7384481B2 (en) * | 2003-12-29 | 2008-06-10 | Translucent Photonics, Inc. | Method of forming a rare-earth dielectric layer |
| WO2005065402A2 (en) * | 2003-12-29 | 2005-07-21 | Translucent Photonics, Inc. | Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon |
| US7498229B1 (en) * | 2005-02-09 | 2009-03-03 | Translucent, Inc. | Transistor and in-situ fabrication process |
| US7432569B1 (en) * | 2005-02-28 | 2008-10-07 | Trnaslucent, Inc. | FET gate structure and fabrication process |
| US7579623B2 (en) * | 2005-07-22 | 2009-08-25 | Translucent, Inc. | Stacked transistors and process |
| GB0518132D0 (en) * | 2005-09-06 | 2005-10-12 | Cox Isaiah W | Cooling device using direct deposition of diode heat pump |
| US7816737B2 (en) * | 2006-03-31 | 2010-10-19 | Tokyo Electron Limited | Semiconductor device with gate dielectric containing mixed rare earth elements |
| US20070237697A1 (en) * | 2006-03-31 | 2007-10-11 | Tokyo Electron Limited | Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition |
| US7759746B2 (en) * | 2006-03-31 | 2010-07-20 | Tokyo Electron Limited | Semiconductor device with gate dielectric containing aluminum and mixed rare earth elements |
| US8097300B2 (en) * | 2006-03-31 | 2012-01-17 | Tokyo Electron Limited | Method of forming mixed rare earth oxynitride and aluminum oxynitride films by atomic layer deposition |
| US8012442B2 (en) * | 2006-03-31 | 2011-09-06 | Tokyo Electron Limited | Method of forming mixed rare earth nitride and aluminum nitride films by atomic layer deposition |
| US8227885B2 (en) | 2006-07-05 | 2012-07-24 | Borealis Technical Limited | Selective light absorbing semiconductor surface |
| GB0618268D0 (en) * | 2006-09-18 | 2006-10-25 | Tavkhelidze Avto | High efficiency solar cell with selective light absorbing surface |
| US7767262B2 (en) * | 2006-09-29 | 2010-08-03 | Tokyo Electron Limited | Nitrogen profile engineering in nitrided high dielectric constant films |
| GB0700071D0 (en) * | 2007-01-04 | 2007-02-07 | Borealis Tech Ltd | Multijunction solar cell |
| US8816192B1 (en) | 2007-02-09 | 2014-08-26 | Borealis Technical Limited | Thin film solar cell |
| US8592922B2 (en) * | 2008-06-09 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor device and a method of manufacturing the same |
| TW201003915A (en) * | 2008-07-09 | 2010-01-16 | Nanya Technology Corp | Transistor device |
| US8076241B2 (en) * | 2009-09-30 | 2011-12-13 | Tokyo Electron Limited | Methods for multi-step copper plating on a continuous ruthenium film in recessed features |
| US8823385B2 (en) * | 2011-03-10 | 2014-09-02 | Infineon Technologies Ag | Detection of pre-catastrophic, stress induced leakage current conditions for dielectric layers |
| WO2014020809A1 (ja) * | 2012-08-03 | 2014-02-06 | パナソニック株式会社 | 窒化物半導体装置および窒化物半導体装置の製造方法 |
| US9331168B2 (en) * | 2014-01-17 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacuturing method of the same |
| US10283349B2 (en) | 2016-05-27 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Single-crystal rare earth oxide grown on III-V compound |
| WO2018063192A1 (en) * | 2016-09-28 | 2018-04-05 | Intel Corporation | Transistors with lattice matched gate structure |
| CN109148571B (zh) * | 2018-09-07 | 2021-03-02 | 北京大学 | 一种新型高k栅介质复合薄膜及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960537B2 (en) * | 2001-10-02 | 2005-11-01 | Asm America, Inc. | Incorporation of nitrogen into high k dielectric film |
-
2002
- 2002-03-29 JP JP2002094147A patent/JP3588607B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-26 US US10/396,416 patent/US6914312B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009070926A (ja) * | 2007-09-11 | 2009-04-02 | Tokyo Institute Of Technology | ペロブスカイト型酸化物薄膜の成膜方法および積層体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3588607B2 (ja) | 2004-11-17 |
| US6914312B2 (en) | 2005-07-05 |
| US20030183885A1 (en) | 2003-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588607B2 (ja) | 電界効果トランジスタ | |
| US6884685B2 (en) | Radical oxidation and/or nitridation during metal oxide layer deposition process | |
| JP4492783B2 (ja) | 半導体装置及びその製造方法 | |
| US8575677B2 (en) | Semiconductor device and its manufacturing method | |
| US7495264B2 (en) | Semiconductor device with high dielectric constant insulating film and manufacturing method for the same | |
| CN100416765C (zh) | 用晶片接合的方法来制造半导体-电介质-半导体器件结构 | |
| JP2003179049A (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| JP2004158487A (ja) | 半導体装置の製造方法 | |
| US8592891B1 (en) | Methods for fabricating semiconductor memory with process induced strain | |
| US7759748B2 (en) | Semiconductor device with reduced diffusion of workfunction modulating element | |
| KR100687153B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002510438A (ja) | 複合ｓｉ／ｓｉｇｅゲートを持つ半導体装置における相互拡散の制限方法 | |
| JP2004319952A (ja) | 半導体装置およびその製造方法 | |
| JP3875477B2 (ja) | 半導体素子 | |
| WO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| US6528377B1 (en) | Semiconductor substrate and method for preparing the same | |
| JP2003179051A (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| JP2008072001A (ja) | 半導体装置及びその製造方法 | |
| TW200901474A (en) | Semiconductor device and manufacturing method therefor | |
| JPWO2006009025A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002270828A (ja) | 半導体装置及びその製造方法 | |
| CN100580883C (zh) | 半导体装置及其制造方法 | |
| JP3970539B2 (ja) | 電界効果トランジスタ | |
| JP2005086023A (ja) | 半導体装置及びその製造方法 | |
| Kao et al. | Performance and reliability improvements in thin-film transistors with rapid thermal N2O annealing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |