JP2003282871A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP2003282871A JP2003282871A JP2002078634A JP2002078634A JP2003282871A JP 2003282871 A JP2003282871 A JP 2003282871A JP 2002078634 A JP2002078634 A JP 2002078634A JP 2002078634 A JP2002078634 A JP 2002078634A JP 2003282871 A JP2003282871 A JP 2003282871A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- nitrogen atoms
- layer
- semiconductor
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
造方法を提供する。 【解決手段】 本発明の半導体装置100は、半導体層
10の上方に絶縁層12を介して形成された導電層14
を含む。絶縁層12は、窒素原子を含む酸化シリコンか
らなる。絶縁層12は、導電層14との界面12a近傍
に窒素原子の濃度分布の第1のピーク91を有し、か
つ、半導体層10との界面12b近傍に窒素原子の濃度
分布の第2のピーク92を有する。第1のピーク91は
第2のピーク92よりも窒素原子の濃度が高い。
Description
層、および導電層が順次積層されて形成された半導体装
置およびその製造方法に関する。
or Semiconductor)構造の半導体装置500を模式的に
示す断面図である。図16に示すように、半導体基板1
10には素子分離領域220が形成され、素子分離領域
220に囲まれた素子領域には、ソースまたはドレイン
領域となる不純物領域116,118が形成されてい
る。また、半導体基板110のうち、少なくともこの不
純物領域116,118に挟まれた領域上にはゲート絶
縁層112が形成されている。このゲート絶縁層112
は例えば酸化シリコンからなる。さらに、このゲート絶
縁層112の上には、ゲート電極114が形成されてい
る。
化、低電力化が進んでいる。これに伴い、例えば図16
に示すようなMIS構造を有する半導体装置500にお
いては、ゲート絶縁層112の薄膜化が進んでいる。し
かしながら、ゲート絶縁層112が薄膜化することによ
り、いわゆるホットキャリアが半導体基板110とゲー
ト絶縁層112との界面のエネルギー障壁を超えて容易
にゲート絶縁層112に注入されるようになる。その結
果、半導体装置の閾値電圧が変動したり、電流駆動能力
が低下したりする。この現象は一般に、ホットキャリア
効果(hot carrier effects)といわれている。
る技術が提案されている。ゲート絶縁層に窒化酸化膜を
用いることにより、ホットキャリア効果を抑制すること
ができる。これにより、半導体装置の閾値電圧の変動や
電流駆動能力の低下を抑制することができる。
ば、NH3あるいはNO2雰囲気下で、ゲート絶縁層に対
して熱処理を行ない、窒化することにより形成すること
ができる。
膜を含むゲート絶縁層を形成する場合、ゲート絶縁層へ
窒素を導入する際には、ゲート絶縁層の特性に影響を及
ぼさないような条件下で行なうことが必要とされる。
入する際に、ゲート絶縁層の特性に影響を及ぼさず、良
好な特性を有する半導体装置およびその製造方法を提供
することにある。
に形成され、窒素原子を含む酸化膜からなる絶縁層と、
該絶縁層の上方に形成された導電層とを含み、前記絶縁
層は、前記導電層との界面近傍に窒素原子の濃度分布の
第1のピークを有し、かつ、前記半導体層との界面近傍
に窒素原子の濃度分布の第2のピークを有し、前記第1
のピークは、前記第2のピークよりも窒素原子の濃度が
高い。
り、前記導電層はゲート電極であることができる。 2.半導体装置の製造方法 (1)本発明の第1の半導体装置の製造方法は、半導体
層の上方に、窒素原子を含む酸化膜からなる絶縁層と、
該絶縁層を介して形成された導電層とを含む半導体装置
の製造方法であって、(a)一酸化窒素を含む雰囲気下
での熱処理により、前記半導体層の表面に窒化膜を形成
し、(b)一酸化二窒素を含む雰囲気下で、前記窒化膜
が形成された半導体層の表面を酸化窒化することによ
り、該半導体層の表面に前記絶縁層を形成すること、を
含む。
法は、半導体層の上方に、窒素原子を含む酸化膜からな
る絶縁層と、該絶縁層を介して形成された導電層とを含
む半導体装置の製造方法であって、(a)一酸化二窒素
を含む雰囲気下で、前記半導体層の表面を酸化窒化する
ことにより、該半導体層の表面に酸化窒化膜を形成し、
(b)RPN処理によって前記酸化窒化膜の表面近傍に
窒素原子を導入することにより、前記半導体層の表面に
前記絶縁層を形成すること、を含む。
法は、半導体層の上方に、窒素原子を含む酸化膜からな
る絶縁層と、該絶縁層を介して形成された導電層とを含
む半導体装置の製造方法であって、(a)一酸化窒素を
含む雰囲気下での熱処理により、前記半導体層の表面に
窒化膜を形成し、(b)前記窒化膜が形成された前記半
導体層の表面を酸化することにより、該半導体層の表面
に酸化窒化膜を形成した後、さらに、一酸化窒素を含む
雰囲気下で熱処理することにより、該半導体層の表面に
前記絶縁層を形成すること、を含む。
置の製造方法において、前記(b)において、前記絶縁
層は、前記半導体層との界面と反対側の表面近傍に窒素
原子の濃度分布の第1のピークを有し、かつ、前記半導
体層との界面近傍に窒素原子の濃度分布の第2のピーク
を有し、該第1のピークが該第2のピークよりも前記窒
素原子の濃度が高くなるように形成することができる。
また、さらに、(c)前記絶縁層および前記導電層をパ
ターニングすることにより、前記ゲート絶縁層および前
記ゲート電極を形成すること、を含むことがができる。
について、図面を参照しながら説明する。 1.半導体装置の構造 図1は、本発明を適用した一実施の形態に係る半導体装
置100を模式的に示す断面図である。図2は、図1に
示す半導体装置100のゲート絶縁層12中における窒
素原子の濃度(atm%)の分布を模式的に示す図であ
る。
に示すように、半導体層として、例えばP型シリコンか
らなる半導体基板10を有する。半導体基板10の上方
には、ゲート絶縁層12およびその上に形成されたゲー
ト電極14とを含む。ゲート絶縁層12およびゲート電
極14の側面にはサイドウォール絶縁層24が形成され
ていてもよい。半導体基板10には、ソースおよびドレ
イン領域となる不純物領域16,18が形成されてい
る。例えば、半導体基板10にP型の不純物が注入され
ている場合、不純物領域16,18にはN型の不純物が
注入されている。ゲート絶縁層12およびゲート電極1
4は、半導体基板10のうち少なくとも不純物領域1
6,18に挟まれた領域の上方に形成されている。
10のうち素子分離領域20に囲まれた素子領域におい
て所定の間隔を隔てて形成されている。なお、この不純
物領域16,18は、必要に応じて、LDD(Long Dope
d Drain)構造をとることができる。
膜からなる。本実施の形態においては、ゲート絶縁層1
2は、窒素原子を含む酸化シリコンからなる。ゲート絶
縁層12は、膜厚方向(図1ではZ方向)において窒素
原子の濃度分布を有する。図2において、横軸は、ゲー
ト絶縁層12のゲート電極14側界面12a(図1参
照)からの深さ方向(図1に示すZ方向)の距離を示
し、縦軸は、ゲート絶縁層12に含まれる窒素原子の濃
度を示す。
ゲート電極14との界面12aからの距離によって、含
まれる窒素原子の濃度が異なる。具体的には、ゲート絶
縁層12は、ゲート電極14との界面12aの近傍に窒
素原子の濃度分布の第1のピーク91を有し、かつ、半
導体基板10との界面12bの近傍に窒素原子の濃度分
布の第2のピーク92を有する。ここで、ゲート絶縁層
12は、第1のピーク91が第2のピーク92よりも窒
素原子の濃度が高くなるように形成されている。
ば、ボロン等の不純物が高濃度にドーピングされた多結
晶シリコンからなる。なお、ゲート電極14を構成する
材料は多結晶シリコンに限定されるわけではなく、公知
の導電材料で形成することができる。
シリコンや酸化窒化シリコンから形成することができ
る。
以下の通りである。
ト電極14との界面12aの近傍に窒素原子の濃度分布
の第1のピーク91を有し、かつ、半導体基板10との
界面12bの近傍に窒素原子の濃度分布の第2のピーク
92を有することにより、ゲート絶縁層12中の窒素原
子の濃度分布をより均一に近づけることができる。この
利点をより具体的に説明するために、まず、ゲート絶縁
層へ窒素原子を導入するための一般的な方法について説
明した後、本実施の形態の半導体装置100の利点につ
いて説明する。
ための一般的な方法 一般に、ゲート絶縁層12に所望量の窒素原子を導入す
る場合、1回の窒素導入工程によって窒素原子を導入す
る。この場合、得られるゲート絶縁層12中の窒素原子
の濃度分布のピークは一つである。このように、ゲート
絶縁層12中の窒素原子の濃度分布のピークが一つであ
る場合、ゲート絶縁層12中における窒素原子の濃度分
布が局所的に急峻となり、ゲート絶縁層12の膜質が部
分的に劣化し、最終的に得られるトランジスタの特性が
不安定となる場合がある。また、ゲート絶縁層12中に
おける窒素原子の濃度分布中に局所的に急峻な箇所が存
在すると、後の製造工程中において、ゲート絶縁層12
中で窒素原子の再拡散が起きやすく、この場合、最終的
に得られるトランジスタの特性にばらつきが生じる場合
がある。
装置100によれば、ゲート絶縁層12において、窒素
原子の濃度分布の第1のピーク91と第2のピーク92
とを有するより、ゲート絶縁層12中で窒素原子の濃度
分布に局所的に急峻な部分が存在しないため、ゲート絶
縁層12中の窒素原子の濃度分布をより均一に近づける
ことができる。これにより、ゲート絶縁層12の膜質を
均一にすることができるため、ばらつきが生じず、安定
したトランジスタ特性が得られる。
度分布の第1のピーク91および第2のピーク92を有
することにより、ゲート絶縁層12中に含まれる窒素原
子の総量を確保することができる。これにより、最終的
に得られるトランジスタのリーク電流を低減することが
できる。
100では、図2に示すように、ゲート絶縁層12中の
窒素原子の濃度分布の第1のピーク91が、ゲート電極
14との界面12aの近傍に存在する。すなわち、ゲー
ト絶縁層12においては、ゲート電極14との界面12
aの近傍に窒素原子が多く含まれることにより、ゲート
絶縁層12およびゲート電極14を形成した後の工程に
て、不純物領域16,18を形成するために半導体基板
10に不純物を導入する際に、導入した不純物がゲート
電極14およびゲート絶縁層12を通過して半導体基板
10へと拡散するのを防止することができる。
濃度分布の第2のピーク92(図2参照)は、半導体基
板10との界面12bの近傍に存在する。すなわち、ゲ
ート絶縁層12においては、半導体基板10との界面1
2bの近傍に窒素原子が多く含まれることにより、半導
体基板10からゲート絶縁層12へのホットキャリアの
侵入によるトランジスタ特性への影響を抑制することが
できる。これにより、半導体装置の閾値電圧および電流
駆動能力を維持することができる。
のピーク92よりも窒素原子の濃度が高い(図2参
照)。すなわち、ゲート絶縁層12において、半導体基
板10との界面12bの近傍における窒素原子の濃度と
比較して、ゲート電極14との界面12aの近傍におけ
る窒素原子の濃度のほうが大きい。 2.半導体装置の製造方法 次に、本発明を適用した一実施の形態に係る半導体装置
100の製造方法の一例について、図3〜図15を用い
て説明する。図4,図6,図8,図10,図12および
図14は、図1に示す半導体装置100の一製造工程を
模式的に示す断面図であり、それぞれ図1に示す断面に
対応している。また、図5,図7,図9,図11,図1
3および図15はそれぞれ、図4,図6,図8,図1
0,図12および図14に示す各工程における絶縁層
(または酸化窒化膜または窒化膜)中の窒素原子の濃度
分布を模式的に示す図である。
として、例えば、シリコン基板からなるP型半導体基板
10を用いた場合、P型半導体基板10に素子分離領域
20を形成する。素子分離領域20は、例えばLOCO
S法やSTI法によって形成することができる。
窒素原子を含む酸化膜からなる絶縁層を形成する。この
絶縁層は、ゲート絶縁層12(図1参照)を形成するた
めに用いられる。本実施の形態では、この絶縁層を構成
する酸化膜が酸化シリコンからなる場合について示す。
本実施の形態において、この絶縁層は、以下に示す第1
〜第3の成膜方法によって形成することができる。
(a)一酸化窒素を含む雰囲気下での熱処理により、半
導体基板10の表面に窒化膜120a(図4参照)を形
成した後、(b)一酸化二窒素を含む雰囲気下で、窒化
膜120aが形成された半導体基板10の表面を酸化窒
化することにより、半導体基板10の表面に絶縁層12
0b(図6参照)を形成する方法である。本実施の形態
において、この絶縁層120bは、窒素原子を含む酸化
膜(酸化シリコン)からなる。なお、この絶縁層120
bが後の工程(3)でパターニングされて、ゲート絶縁
層12となる。以下、この第1の成膜方法について、図
4〜図7を参照して説明する。
素を主成分として含む雰囲気下で半導体基板(シリコン
基板)10を熱処理することにより、半導体基板10の
表面が窒化されて、窒化膜(窒化シリコン層)120a
が形成される。
原子の濃度分布を模式的に示したのが図5である。図5
において、横軸は、窒化膜120aの上面122aから
の深さ方向(図4に示すZ方向)の距離を示し、縦軸
は、窒化膜120aに含まれる窒素原子の濃度を示す。
図5に示すように、窒化膜120aは、半導体基板10
との界面10aの近傍に、窒素原子の濃度分布のピーク
31を有する。
二窒素を主成分として含む雰囲気下で、窒化膜120a
が形成された半導体基板10の表面を酸化窒化すること
により、半導体基板10の表面に、窒素原子を含む酸化
膜(酸化シリコン)からなる絶縁層120bを形成す
る。
原子の濃度分布を模式的に示したのが図7である。図7
において、横軸は、絶縁層120bの上面122bから
の深さ方向(図6に示すZ方向)の距離を示し、縦軸
は、絶縁層120bに含まれる窒素原子の濃度を示す。
は、上記酸化窒化処理によって、半導体基板10の表面
に酸化窒化膜を成長させることにより形成される。した
がって、この絶縁層120bは、図7に示すように、上
面122bの近傍に窒素原子の濃度分布の第1のピーク
32を有し、かつ、半導体基板10との界面10aの近
傍に窒素原子の濃度分布の第2のピーク33を有する。
ここで、上記酸化窒化処理を行なうことにより、第1の
ピーク32が第2のピーク33よりも大きくなるように
絶縁層120bを形成する。
(a)一酸化二窒素を含む雰囲気下で、半導体基板10
の表面に酸化窒化膜120c(図8参照)を形成した
後、(b)RPN(remote plasma nitriding)処理によ
って酸化窒化膜120cの表面近傍に窒素原子を導入す
ることによって、半導体基板10の表面に絶縁層120
d(図10参照)を形成する方法である。本実施の形態
において、この絶縁層120dは窒素原子を含む酸化膜
(酸化シリコン)からなる。なお、この絶縁層120d
が後の工程(3)でパターニングされて、ゲート絶縁層
12となる。以下、この第2の成膜方法について、図8
〜図11を参照して説明する。
窒素を主成分として含む雰囲気下で、半導体基板10の
表面を酸化窒化することにより、半導体基板10の表面
に酸化窒化膜(酸化窒化シリコン層)120cを形成す
る。
窒素原子の濃度分布を模式的に示したのが図9である。
図9において、横軸は、酸化窒化膜120cの上面12
2cからの深さ方向(図8に示すZ方向)の距離を示
し、縦軸は、酸化窒化膜120cに含まれる窒素原子の
濃度を示す。図9に示すように、酸化窒化膜120c
は、半導体基板10との界面10aの近傍に、窒素原子
の濃度分布のピーク41を有する。
N処理によって、酸化窒化膜120cの表面近傍に窒素
原子を導入する。これにより、半導体基板10の表面
に、窒素原子を含む酸化膜(酸化シリコン層)からなる
絶縁層120dを形成する。この工程においては、別室
にて発生させたプラズマを用いるため、酸化窒化膜12
0cの表面にダメージを与えることなく、酸化窒化膜1
20cの表面近傍に窒素原子を導入することができる。
素原子の濃度分布を模式的に示したのが図11である。
図11において、横軸は、絶縁層120dの上面122
bからの深さ方向(図10に示すZ方向)の距離を示
し、縦軸は、絶縁層120dに含まれる窒素原子の濃度
を示す。
理によって、酸化窒化膜120c(図10参照)の表面
に窒化原子が導入されることにより、絶縁層120dが
形成される。したがって、この絶縁層120dは、図1
1に示すように、上面122dの近傍に窒素原子の濃度
分布の第1のピーク42を有し、半導体基板10との界
面10aの近傍に窒素原子の濃度分布の第2のピーク4
3を有する。ここで、上記プラズマ処理を行なうことに
より、第1のピーク42が第2のピーク43よりも大き
くなるように絶縁層120dを形成する。
(a)一酸化窒素を含む雰囲気下での熱処理によって、
半導体基板10の表面に窒化膜120a(図4参照)を
形成した後、(b)窒化膜120aが形成された半導体
基板10の表面を酸化することにより、半導体基板10
の表面に酸化窒化膜120e(図12参照)を形成した
後、さらに、一酸化窒素を含む雰囲気下で熱処理するこ
とにより、半導体基板10の表面に絶縁層120f(図
14参照)を形成する方法である。本実施の形態におい
て、この絶縁層120fは窒素原子を含む酸化膜(酸化
シリコン)からなる。なお、この絶縁層120fが後の
工程(3)でパターニングされて、ゲート絶縁層12と
なる。以下、この第3の成膜方法について、図4,図
5,図12〜15を参照して説明する。
方法にて、半導体基板10の表面に窒化膜(窒化シリコ
ン層)120aを形成する(図4および図5参照)。
膜120aが形成された半導体基板10を酸化すること
により、半導体基板10の表面に酸化窒化膜(酸化窒化
シリコン層)120e(図12参照)を形成する。この
酸化窒化膜120eは、例えば酸素雰囲気下でのウエッ
ト酸化またはドライ酸化により形成する。
る窒素原子の濃度分布を模式的に示したのが図13であ
る。図13において、横軸は、酸化窒化膜120eの上
面122eからの深さ方向(図12に示すZ方向)の距
離を示し、縦軸は、酸化窒化膜120eに含まれる窒素
原子の濃度を示す。酸化窒化膜120eは、上記窒化処
理(前記工程(a))によって半導体基板10の表面に
窒化膜を成長させた後に、これに続く上記酸化処理(前
記工程(b))によって酸化膜を成長させることにより
形成される。これにより、この酸化窒化膜120eは、
図13に示すように、上面122eの近傍に、窒素原子
の濃度のピーク51を有する。
雰囲気下で、酸化窒化膜120e(図12参照)が形成
された半導体基板10の表面を酸化窒化する。これによ
り、図14に示すように、半導体基板10の表面に、窒
素原子を含む酸化膜(酸化シリコン層)からなる絶縁層
120fを形成する。
素原子の濃度分布を模式的に示したのが図15である。
図15において、横軸は、絶縁層120fの上面122
fからの深さ方向(図14に示すZ方向)の距離を示
し、縦軸は、絶縁層120fに含まれる窒素原子の濃度
を示す。
表面に窒化膜を形成した後(図4および図5参照)、窒
化膜120aが形成された半導体基板10の表面を酸化
して、半導体基板10の表面に酸化窒化膜120eを成
長させ(図12および図13参照)、次いで、上記酸化
窒化処理(図14および図15参照)によって、絶縁層
120fが形成される。したがって、この絶縁層120
fは、図15に示すように、上面122fの近傍に窒素
原子の濃度分布の第1のピーク52を有し、かつ、半導
体基板10との界面10aの近傍に窒素原子の濃度分布
の第2のピーク53を有する。ここで、上記酸化窒化処
理を行なうことにより、第1のピーク52が第2のピー
ク53よりも大きくなるように絶縁層120fを形成す
る。
膜方法のいずれかの方法を用いて、ゲート絶縁層12を
形成するための絶縁層(120b,120d,または1
20f)を形成する。
(図示せず)を形成する。前記導電層は、例えばボロン
を導入したP型多結晶シリコン層であってもよい。この
後、フォトリソグラフィ法により、前記絶縁層および前
記導電層を所定の形状にパターニングする。これによ
り、図1に示すように、半導体基板10の上方に、ゲー
ト絶縁層12およびゲート電極14を形成する。
およびゲート電極14の側壁にサイドウォール絶縁層2
4(図1参照)を形成する。次いで、ゲート電極14
(およびサイドウォール絶縁層24)をマスクとして、
イオン注入によって、半導体基板10に不純物領域1
6,18を形成した後、熱処理を行なう。例えば、不純
物領域16,18はN型のイオンを半導体基板10に注
入することにより形成される。以上の工程により、半導
体装置100(図1参照)が得られる。得られた半導体
装置100を構成するゲート絶縁層12は、前述の半導
体装置の構造の欄で示した窒素原子の濃度プロファイル
を有する(図2参照)。
造方法による利点は以下の通りである。
ト絶縁層12を形成するための絶縁層へと短時間で導入
することができる。すなわち、前記絶縁層を高温下で長
時間反応ガス中に曝すことなく、窒素原子を前記絶縁層
に導入することができるため、前記絶縁層の劣化を防止
することができる。
均一で、かつ、所望量の窒素原子を含むゲート絶縁層1
2を形成することができる。これにより、安定したトラ
ンジスタ特性を有する半導体装置を形成することができ
る。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成(例えば、機能、方法および結果が同一の構成、ある
いは目的および結果が同一の構成)を含む。また、本発
明は、実施の形態で説明した構成の本質的でない部分を
置き換えた構成を含む。また、本発明は、実施の形態で
説明した構成と同一の作用効果を奏する構成または同一
の目的を達成することができる構成を含む。また、本発
明は、実施の形態で説明した構成に公知技術を付加した
構成を含む。
導体装置100がN型MOSである場合、すなわち、不
純物領域16,18に導入される不純物をN型不純物と
し、半導体基板10およびゲート電極14に導入される
不純物をP型不純物としたが、各層においてこれらを入
れ替えても本発明の趣旨を逸脱するものではない。すな
わち、半導体装置100がP型MOSであってもよい。
体層としてバルク状の半導体基板を用いたが、SOI基
板の半導体層を用いることもできる。
置を模式的に示す断面図である。
る窒素原子の濃度分布を模式的に示す図である。
模式的に示す断面図である。
膜方法の一工程を模式的に示す断面図である。
濃度分布を模式的に示す図である。
膜方法の一工程を模式的に示す断面図である。
濃度分布を模式的に示す図である。
膜方法の一工程を模式的に示す断面図である。
子の濃度分布を模式的に示す図である。
成膜方法の一工程を模式的に示す断面図である。
子の濃度分布を模式的に示す図である。
成膜方法の一工程を模式的に示す断面図である。
素原子の濃度分布を模式的に示す図である。
成膜方法の一工程を模式的に示す断面図である。
子の濃度分布を模式的に示す図である。
ある。
Claims (7)
- 【請求項1】 半導体層と、該半導体層の上方に形成さ
れ、窒素原子を含む酸化膜からなる絶縁層と、該絶縁層
の上方に形成された導電層とを含み、 前記絶縁層は、前記導電層との界面近傍に窒素原子の濃
度分布の第1のピークを有し、かつ、前記半導体層との
界面近傍に窒素原子の濃度分布の第2のピークを有し、 前記第1のピークは、前記第2のピークよりも窒素原子
の濃度が高い、半導体装置。 - 【請求項2】 請求項1において、 前記絶縁層はゲート絶縁層であり、 前記導電層はゲート電極である、半導体装置。
- 【請求項3】 半導体層の上方に、窒素原子を含む酸化
膜からなる絶縁層と、該絶縁層を介して形成された導電
層とを含む半導体装置の製造方法であって、 (a)一酸化窒素を含む雰囲気下での熱処理により、前
記半導体層の表面に窒化膜を形成し、 (b)一酸化二窒素を含む雰囲気下で、前記窒化膜が形
成された半導体層の表面を酸化窒化することにより、該
半導体層の表面に前記絶縁層を形成すること、を含む、
半導体装置の製造方法。 - 【請求項4】 半導体層の上方に、窒素原子を含む酸化
膜からなる絶縁層と、該絶縁層を介して形成された導電
層とを含む半導体装置の製造方法であって、 (a)一酸化二窒素を含む雰囲気下で、前記半導体層の
表面を酸化窒化することにより、該半導体層の表面に酸
化窒化膜を形成し、 (b)RPN処理によって前記酸化窒化膜の表面近傍に
窒素原子を導入することにより、前記半導体層の表面に
前記絶縁層を形成すること、を含む、半導体装置の製造
方法。 - 【請求項5】 半導体層の上方に、窒素原子を含む酸化
膜からなる絶縁層と、該絶縁層を介して形成された導電
層とを含む半導体装置の製造方法であって、 (a)一酸化窒素を含む雰囲気下での熱処理により、前
記半導体層の表面に窒化膜を形成し、 (b)前記窒化膜が形成された前記半導体層の表面を酸
化することにより、該半導体層の表面に酸化窒化膜を形
成した後、さらに、一酸化窒素を含む雰囲気下で熱処理
することにより、該半導体層の表面に前記絶縁層を形成
すること、を含む、半導体装置の製造方法。 - 【請求項6】 請求項3ないし5のいずれかにおいて、 前記(b)において、前記絶縁層は、前記半導体層との
界面と反対側の表面近傍に窒素原子の濃度分布の第1の
ピークを有し、かつ、前記半導体層との界面近傍に窒素
原子の濃度分布の第2のピークを有し、該第1のピーク
が該第2のピークよりも前記窒素原子の濃度が高くなる
ように形成される、半導体装置の製造方法。 - 【請求項7】 請求項3ないし6のいずれかにおいて、 さらに、(c)前記絶縁層および前記導電層をパターニ
ングすることにより、前記ゲート絶縁層および前記ゲー
ト電極を形成すること、を含む、半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002078634A JP2003282871A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002078634A JP2003282871A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003282871A true JP2003282871A (ja) | 2003-10-03 |
Family
ID=29228478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002078634A Withdrawn JP2003282871A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003282871A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071319A (ja) * | 2008-10-30 | 2009-04-02 | Renesas Technology Corp | 半導体集積回路装置 |
JPWO2007139141A1 (ja) * | 2006-05-31 | 2009-10-08 | 東京エレクトロン株式会社 | 絶縁膜の形成方法および半導体装置の製造方法 |
-
2002
- 2002-03-20 JP JP2002078634A patent/JP2003282871A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007139141A1 (ja) * | 2006-05-31 | 2009-10-08 | 東京エレクトロン株式会社 | 絶縁膜の形成方法および半導体装置の製造方法 |
JP2009071319A (ja) * | 2008-10-30 | 2009-04-02 | Renesas Technology Corp | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5436481A (en) | MOS-type semiconductor device and method of making the same | |
KR100400323B1 (ko) | 반도체 소자의 시모스(cmos) 및 그의 제조 방법 | |
US6440807B1 (en) | Surface engineering to prevent EPI growth on gate poly during selective EPI processing | |
JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
US7718506B2 (en) | Isolation structure for MOS transistor and method for forming the same | |
US6821833B1 (en) | Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby | |
JP2004535077A (ja) | 原子状酸素促進酸化(atomicoxygenenhancedoxidation)を使ってゲート活性化を改良する方法 | |
US6821868B2 (en) | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness | |
EP0821405A2 (en) | MOSFET gate insulation and process for production thereof | |
JP2002151684A (ja) | 半導体装置及びその製造方法 | |
JP2004079729A (ja) | 半導体装置 | |
US20030153139A1 (en) | Method to fabricate a single gate with dual work-functions | |
JPH1167760A (ja) | 半導体装置の製造方法 | |
JPH04116869A (ja) | 半導体素子およびその製造方法 | |
JP4261276B2 (ja) | 半導体装置の製造方法 | |
JP2004207560A (ja) | 半導体装置およびその製造方法 | |
JP2003282871A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH104145A (ja) | 半導体装置及びその製造方法 | |
JPH0582777A (ja) | Mos型電界効果トランジスタ及びその製造方法 | |
US6949471B2 (en) | Method for fabricating poly patterns | |
JP2003282867A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4145802B2 (ja) | 基板表面上に厚みの異なる酸化物層を形成する方法 | |
JP2004200595A (ja) | Misトランジスタおよびその製造方法 | |
US7081419B2 (en) | Gate dielectric structure for reducing boron penetration and current leakage | |
JPH05102482A (ja) | Pmosfetの構造およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20051220 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A977 | Report on retrieval |
Effective date: 20061110 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061115 |
|
A761 | Written withdrawal of application |
Effective date: 20070112 Free format text: JAPANESE INTERMEDIATE CODE: A761 |