JP2003264753A - 映像処理装置および追い越し判定方法 - Google Patents
映像処理装置および追い越し判定方法Info
- Publication number
- JP2003264753A JP2003264753A JP2002063532A JP2002063532A JP2003264753A JP 2003264753 A JP2003264753 A JP 2003264753A JP 2002063532 A JP2002063532 A JP 2002063532A JP 2002063532 A JP2002063532 A JP 2002063532A JP 2003264753 A JP2003264753 A JP 2003264753A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- image data
- read
- reading
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
換して出力する従来の映像処理装置においては、フレー
ムメモリ上の追い越しを回避するために同一のフレーム
メモリを2度読みする回数が多く、映像が劣化するとい
う課題があった。 【解決手段】 映像処理装置において、フレームメモリ
1,2と、書き込み側スイッチ4と、読み出し側スイッ
チ5と、入力映像信号に係るライン数を2フレーム連続
に計数する書き込み側カウンタ7と、出力映像信号に係
るライン数を2フレーム連続に計数する読み出し側カウ
ンタ8と、所定の時点でカウンタ7およびカウンタ8の
計数値を読み出してフレームメモリ1,2に係る書き込
みおよび読み出しの開始時点および終了時点を演算して
追い越しが発生するか否かを判定する追い越し判定手段
10とを有して構成される。
Description
信号のフレーム周波数や画サイズを変更して出力する映
像処理装置に係り、特に画像データの書き込みおよび読
み出しを2つのフレームメモリを用いて実施する映像処
理装置、並びにフレームメモリ上での書き込み動作と読
み出し動作との間における追い越しを判定する追い越し
判定方法に関する。
像信号を入力するセットトップボックス、テレビジョン
受像機等の受信装置においては、入力映像信号を当該受
信装置に一体的にあるいは個別に設けられたディスプレ
イ(表示部)に係る仕様に対応する映像信号あるいは受
信装置内で適宜為される設定に対応する映像信号等に変
換する必要がある(以下、変換された映像信号を出力映
像信号と称するものとする)。例えば、放送系の映像信
号は59.94Hz,60Hz等のフレーム周波数を有してい
るのに対して、パーソナルコンピュータから出力される
映像信号は60Hzから100Hz等の幅広いフレーム周波
数を有するように、受信装置に係る入力映像信号と出力
映像信号とでは、フレーム周波数、画サイズ等について
差異が生じる。受信装置内においては、このような映像
信号間の差異を補償するように、フレーム周波数等を変
換する映像処理装置が具備される。
例を示すブロック図である。図13において、101は
1フレーム分の画像データを記憶可能な第1のフレーム
メモリ、102は1フレーム分の画像データを記憶可能
な第2のフレームメモリ、103は入力映像信号に対し
て適宜水平方向および垂直方向における縮小処理を実施
するとともにフレームメモリに対する書き込みアドレス
を生成して画像データをフレームメモリ101とフレー
ムメモリ102とに交互に書き込む画像データ書き込み
手段、104はフレームメモリに対する読み出しアドレ
スを生成して基本的には画像データをフレームメモリ1
01とフレームメモリ102とから交互に読み出すとと
もに適宜水平方向および垂直方向における拡大処理を実
施して出力映像信号を生成する画像データ読み出し手段
である。また、フレームメモリ101およびフレームメ
モリ102は、それぞれ4分割されて、記憶領域a1,
a 2,a3,a4、並びに記憶領域b1,b2,b3,
b4を有するように構成されている。なお、フレームメ
モリ101,102を挟んで入力側で縮小処理を実施す
るとともに出力側で拡大処理を実施するのは、フレーム
メモリに記憶するデータ容量を小さくするとともに、バ
ンド幅の利用効率を高めるためである。
データ読み出しに際してのフレームメモリに係るアドレ
ス更新状況の一例を示す図である。図14において、横
軸は時間を示し、縦軸はフレームメモリに対する書き込
みまたは読み出し動作によりアクセスされるフレームメ
モリ上での記憶位置を画像データのライン番号として示
すものである。なお、ブランキング期間に含まれる垂直
同期信号(VSYNC期間)については、実際にはフレ
ームメモリに対するアクセスは実施されないので本来で
あればブランキング期間と同じレベルの直線として表さ
れるべきものであるが、その位置を特定できるように、
敢えてフレームメモリの記憶領域外に突出させて明示す
ることとした。以下の説明においても、VSYNCに係
るこのような図示は同様に為すものとする。また、実線
は画像データ読み出し手段104がアクセスするフレー
ムメモリ上のアドレス更新状況を示し、破線は画像デー
タ書き込み手段103がアクセスするフレームメモリ上
のアドレス更新状況を示す。図14に示されるようなア
ドレス更新状況においては、画像データ書き込み手段1
03と画像データ読み出し手段104とのアクセス対象
が同一のフレームメモリである場合には、書き込んだフ
レーム画像がすぐに読み出されて表示されることにな
る。
況の一例を示す図である。図15においても、実線は読
み出し側アクセスに係るアドレス更新状況を示し、破線
は書き込み側アクセスに係るアドレス更新状況を示す。
図15に示されるように、入力映像信号と出力映像信号
とのフレーム周波数の差異に起因して、同一フレームメ
モリ上において画像データ書き込み手段103によるア
クセスと画像データ読み出し手段104によるアクセス
とが同一のアドレスを対象として衝突することがある。
この結果、アクセスの衝突が生じる前には現時点におい
て書き込み中のフレームに係る画像データに基づく画像
が表示され、アクセスの衝突が生じた後には現時点にお
いて書き込み中のフレームよりも前に書き込まれたフレ
ームに係る画像データに基づく画像が表示されるように
なって、画像の乱れを招くことになる。このように、書
き込み速度と読み出し速度との差異に起因してフレーム
メモリ上におけるアクセス衝突が生じて画像に乱れが生
じる現象を“追い越し”という。
込み手段103がアクセスする記憶領域と画像データ読
み出し手段104がアクセスする記憶領域とが近接する
と、画像データ読み出し手段104が同じフレームメモ
リに対して2度連続して読み出しを実施することによ
り、上記のような追い越しの発生を回避している。図1
6は、画像データの書き込み並びに読み出しに際しての
フレームメモリに対するアクセス状況を示すタイミング
チャートである。画像データ書き込み手段103はフレ
ーム周波数Fi(Hz)でフレームメモリ101,10
2に対して交互に画像データの書き込みを実施し、画像
データ読み取り手段104はフレーム周波数Fo(H
z)でフレームメモリ101,102に対して交互に画
像データの読み出しを実施するものとする。
ームメモリの読み出しを開始する直前において、画像デ
ータ書き込み手段103のアクセスしている記憶領域を
検出して、追い越しが発生する可能性があるか否かを判
定する。画像データ読み出し手段104がフレームメモ
リ101から画像データを読み出そうとする場合には、
画像データ書き込み手段103がアクセスしている記憶
領域がb4またはa1であれば追い越しが発生する可能
性があるとの判定が為され、画像データ読み出し手段1
04はフレームメモリ102からの画像データの読み出
しを再度実施する。また、画像データ読み出し手段10
4がフレームメモリ102から画像データを読み出そう
とする場合には、画像データ書き込み手段103がアク
セスしている記憶領域がa4またはb1であれば追い越
しが発生する可能性があるとの判定が為され、画像デー
タ読み出し手段104はフレームメモリ101からの画
像データの読み出しを再度実施する。図16に示される
例では、時刻Aにおいて、画像データ読み出し手段10
4がフレームメモリ101に対するアクセスを開始する
際に、画像データ書き込み手段103が記憶領域b4に
アクセスしているために、追い越しが発生する可能性あ
りとの判定が為されるために、画像データ読み出し手段
104はフレームメモリ102の画像データの読み出し
を再度実施する。
追い越しを回避するために、従来の映像処理装置におい
ては上記のようなフレームメモリ構成および追い越し判
定方法が採られている。このために、画像データ書き込
み手段103のフレーム周期1/Fiと画像データ読み
出し手段104のフレーム周期1/Foとの差が追い越
し判定に係る閾値として与えられる1/4Fiよりも大
きくなるほど入力映像信号と出力映像信号との間のフレ
ーム周波数に差があるような場合には、追い越しの発生
を回避できないという課題があった。また、追い越しを
回避するために、追い越し判定に係る閾値を大きくとれ
ば、同じフレームメモリの画像データを2度読みする頻
度が増大して画質が劣化するという課題があった。
めになされたもので、入力映像信号と出力映像信号との
間のフレーム周波数の差に対する対応範囲を大きくする
とともに、画像データの2度読みを最小限に抑えて良好
な映像を提供することを可能とする映像処理装置および
追い越し判定方法を得ることを目的とする。
装置は、第1のフレームメモリと、第2のフレームメモ
リと、入力映像信号の書き込み先をいずれかのフレーム
メモリに設定する第1のスイッチと、出力映像信号の読
み出し先をいずれかのフレームメモリに設定する第2の
スイッチと、入力映像信号に係る画像データのライン数
を2フレーム連続に計数する書き込み側カウンタと、出
力映像信号に係る画像データのライン数を2フレーム連
続に計数する読み出し側カウンタと、書き込み側カウン
タの計数値および読み出し側カウンタの計数値を所定の
時点で読み出して第1のフレームメモリおよび第2のフ
レームメモリの両方あるいはいずれか一方に対する画像
データの書き込み開始時点および書き込み終了時点並び
に第1のフレームメモリおよび第2のフレームメモリの
両方あるいはいずれか一方に対する画像データの読み出
し開始時点および読み出し終了時点を演算して追い越し
が発生するか否かを判定する追い越し判定手段とを有し
て構成されるようにしたものである。
信号に含まれる水平同期信号の周期を第1のフレームメ
モリまたは第2のフレームメモリから画像データを読み
出す動作を与えるクロック信号に係るクロック数に対応
させて計測する水平同期周期計測手段を備え、追い越し
判定手段が、書き込み側カウンタの計数値および読み出
し側カウンタの計数値を読み出した時点を基準にして、
第1のフレームメモリまたは第2のフレームメモリに対
する画像データの書き込み開始時点、書き込み終了時
点、読み出し開始時点および読み出し終了時点をそれぞ
れ上記基準時点からの正負方向での時間差に相当する上
記クロック信号のクロック数により表現するようにした
ものである。
判定手段により、第1のフレームメモリまたは第2のフ
レームメモリから読み出しが開始される時点よりも所定
数のライン分だけ前の時点において書き込み側カウンタ
の計数値および読み出し側カウンタの計数値を読み出
し、追い越しが発生すると予測される場合には、前回読
み出しを実施したフレームメモリから再度読み出しを実
施するように第2のスイッチを制御するようにしたもの
である。
レームメモリまたは第2のフレームメモリから読み出し
が開始される毎に、読み出し開始時点近傍において、読
み出しが実施されるフレームメモリに対応させて読み出
し側カウンタに所定のライン番号が計数値として設定さ
れるようにしたものである。
込み側カウンタの計数値および読み出し側カウンタの計
数値を読み出すステップと、書き込み側カウンタの計数
値に基づいて第1のスイッチにより画像データ書き込み
可能となっているフレームメモリを特定するステップ
と、読み出し側カウンタの計数値に基づいて第2のスイ
ッチにより画像データ読み出し可能となっているフレー
ムメモリを特定するステップと、書き込み側カウンタの
計数値に基づいて第1のフレームメモリおよび第2のフ
レームメモリに対する画像データの書き込み開始時点お
よび書き込み終了時点を演算するステップと、読み出し
側カウンタの計数値に基づいて第1のフレームメモリま
たは第2のフレームメモリに対する画像データの読み出
し開始時点および読み出し終了時点を演算するステップ
と、画像データ書き込み可能となっていると特定された
フレームメモリ情報、画像データ読み出し可能となって
いると特定されたフレームメモリ情報、第1のフレーム
メモリまたは第2のフレームメモリに対する画像データ
の書き込み開始時点、書き込み終了時点、読み出し開始
時点および読み出し終了時点を基にして追い越しが発生
するか否かを判定するステップとを有するようにしたも
のである。
映像信号に含まれる水平同期信号の周期を第1のフレー
ムメモリまたは第2のフレームメモリから画像データを
読み出す動作を与えるクロック信号に係るクロック数に
対応させて計測するステップを有し、書き込み側カウン
タの計数値および読み出し側カウンタの計数値を読み出
した時点を基準にして、第1のフレームメモリまたは第
2のフレームメモリに対する書き込み開始時点、書き込
み終了時点、読み出し開始時点および読み出し終了時点
を上記基準時点からの正負方向の時間差に相当する上記
クロック信号のクロック数により表現するようにしたも
のである。
発明に係る実施の形態について説明する。なお、以下の
説明においては、本願発明の実施の形態に記載された実
施例を構成する各要素と、特許請求の範囲に記載された
発明を構成する各要素との対応関係を明らかにするため
に、実施例の各要素にそれぞれ対応する特許請求の範囲
に記載された発明の各要素を、本願発明の実施の形態に
係る説明文中において実施例の各要素に続けて適宜かっ
こ書きにより示すものとする。
形態1による映像処理装置の構成を示すブロック図であ
る。図1において、1は1フレーム分の画像データを記
憶可能なフレームメモリ(第1のフレームメモリ)、2
は1フレーム分の画像データを記憶可能なフレームメモ
リ(第2のフレームメモリ)、3は入力映像信号に対し
て適宜水平方向または垂直方向における縮小処理を実施
するとともにフレームメモリに対する書き込みアドレス
を生成して画像データを書き込む画像データ書き込み手
段、4は画像データ書き込み手段3から伝送されるフレ
ーム毎の画像データをフレームメモリ1またはフレーム
メモリ2に交互に書き込むように伝送路の接続を切り換
える書き込み側スイッチ(第1のスイッチ)、5はフレ
ームメモリに対する読み出しアドレスを生成して画像デ
ータを読み出すとともに適宜水平方向または垂直方向に
おける拡大処理を実施して出力映像信号を生成する画像
データ読み出し手段、6はフレーム1またはフレーム2
から交互にあるいは適宜連続してフレーム毎の画像デー
タを読み出して画像データ読み出し手段5に伝送するよ
うに伝送路の接続を切り換える読み出し側スイッチ(第
2のスイッチ)、7は入力映像信号に係る画像データの
ライン数を2フレーム連続に計数する書き込み側カウン
タ、8は出力映像信号に係る画像データのライン数を2
フレーム連続に計数する読み出し側カウンタ、9は画像
データ読み出し手段5を動作させる読み出し側クロック
信号のクロック周期を基準にして入力映像信号に含まれ
る水平同期信号(HSYNC)の周期を測定する水平同
期周期計測手段、10は書き込み側カウンタ7の計数値
および読み出し側カウンタ8の計数値並びに水平同期周
期計測手段9により読み出し側クロック信号のクロック
数として換算された水平同期信号の周期等を基にして追
い越しが発生するか否かを判定して追い越しを回避する
ようにスイッチ6を制御する追い越し判定手段である。
ウンタ8の計数値の初期化(リセット)については、例え
ばフレームメモリ1へ書き込まれるかあるいはフレーム
メモリ1から読み出される画像データを有する映像信号
中のフレームの先頭位置を示す垂直同期信号(VSYN
C)の立ち上がりエッジを検出することで実施すること
ができる。なお、両カウンタをリセットする回数やタイ
ミングについては後述する。また、画像データ書き込み
手段3は入力映像信号を基にしてPLLによりロックさ
れる周波数のクロック信号で動作し、画像データ読み出
し手段5は受信装置における既定の周波数のクロック信
号(読み出し側クロック信号)で動作する。
て水平同期信号の周期を計測する回路の一例を示す回路
図である。図2において、11はクロック数の計数を停
止する際にHレベルとなるCNT_STOP信号およびクロック
数の計数値を初期化する際にHレベルとなるCNT_CLR信
号を入力するORゲート、12はセット端子にクロック
数の計数を開始する際にHレベルとなるCNT_START信号
を入力しリセット端子にORゲート11の出力信号を入
力するSRフリップフロップ、13はSRフリップフロ
ップ12の出力信号をイネーブル信号として読み出し側
クロック信号RCKのクロック数を計数するカウンタ、
14はカウンタ13の計数値を所定のタイミングでラッ
チして水平同期信号の周期に対応するクロック数に応じ
た計数値HCKを保持するラッチである。なお、カウン
タ13およびラッチ14からは、それぞれクロック数に
応じた所定ビットの計数値C0〜Cn、Q0〜Qnが出
力される。
力映像信号に係る画サイズおよびフレームメモリ上での
アドレス更新状況を示す図である。画像データ書き込み
手段3は、PC等から入力される入力映像信号に含まれ
る画サイズフォーマット信号を基にして、図3(a)に
示されるような有効画範囲を特定するための複数のパラ
メータ値を検出する。図3(a)に示されるパラメータ
値はそれぞれ書き込み側の画サイズを特定するものであ
り、VAWはトータルライン数、VEWは画像有効ライ
ン数、VSWは画像開始ライン数、HAWはトータル画
素数、HEWは画像有効画素数、HSWは画像開始画素
数である。有効画範囲が特定されれば、図3(b)に示
されるように、有効画範囲に係る画像データが伝送され
るのに応じて、当該画像データを書き込むようにフレー
ムメモリ上におけるアクセス位置を逐次的に更新する。
なお、TWS1等の時間軸上の位置を特定する変数につ
いては後述する。
びフレームメモリ上でのアドレス更新状況を示す図であ
る。画像データ読み出し手段5は、受信装置に一体的に
あるいは個別に設けられた表示装置に係る仕様あるいは
受信装置内で適宜為される各種設定等に応じて、図4
(a)に示されるような有効画範囲を特定するための複
数のパラメータ値を導出する。図4(a)に示されるパ
ラメータ値はそれぞれ読み出し側の画サイズを特定する
ものであり、VARはトータルライン数、VERは画像
有効ライン数、VSRは画像開始ライン数、HARはト
ータル画素数、HERは画像有効画素数、HSRは画像
開始画素数である。有効画範囲が特定されれば、図4
(b)に示されるように、有効画範囲に係る画像データ
を伝送するのに応じて、当該画像データを読み出すよう
にフレームメモリ上におけるアクセス位置を逐次的に更
新する。なお、TRS等の時間軸上の位置を特定する変
数については後述する。
信号の周期を計測する際の各信号の変化を示すタイミン
グチャートである。水平同期周期計測手段9は、論理ゲ
ートやカウンタ等を用いて入力映像信号から検出される
水平同期信号HSYNCに応じて、信号CNT_CLR、信号C
NT_STARTおよび信号CNT_STOPを生成する。信号CNT_CLR
がアクティブすなわちHレベルとなると、ORゲート1
1の出力がHレベルとなってカウンタ13のイネーブル
信号として与えられるSRフリップフロップ12の出力
信号がLレベルとなるとともに、カウンタ13のリセッ
ト端子にHレベルの信号が入力されるから、カウンタ1
3の計数値をゼロに初期化する。次に、信号CNT_START
がHレベルとなると、カウンタ13に対するイネーブル
信号として与えられるSRフリップフロップ12の出力
信号がHレベルとなり、カウンタ13は読み出し側クロ
ック信号RCKのクロック数の計数を開始する。次に、
信号CNT_STOPがHレベルとなると、カウンタ13に対す
るイネーブル信号として与えられるSRフリップフロッ
プ12の出力信号がLレベルとなって、カウンタ13は
クロック数の計数を停止する。また、ラッチ14は、カ
ウンタ13により計数された計数値をラッチして、水平
同期信号の周期に対応するクロック数HCKを保持す
る。
間の特定について説明する。ここでは、画像データ読み
出し手段5が有効画範囲に係る画像データを読み出すた
めにフレームメモリ1またはフレームメモリ2の先頭ラ
インへのアクセスを開始する数ライン前の時点を基準時
点として、当該基準時点からの正負方向での時間差を読
み出し側クロック信号のクロック数に換算することで、
画像データ書き込み手段3によるフレームメモリ1また
はフレームメモリ2に対する画像データの書き込み開始
時点および書き込み終了時点を特定するものとする。追
い越し判定手段10は、図3(b)にTWKとして示さ
れる基準時点において書き込み側カウンタ7の計数値を
読み出す。この計数値として与えられるライン番号VP
Wがトータルライン数VAW以下の場合、すなわち画像
データ書き込み手段3がフレームメモリ1に対して書き
込み可能に接続されているものと判断される場合には、
画像データ書き込み手段3が基準時点において書き込み
可能に接続されているフレームメモリ(以下、適宜現書
き込みフレームメモリと称するものとする)に係る書き
込み開始時点TWS1は式(1)に示すように与えら
れ、書き込み終了時点TWE1は式(2)に示すように
与えられる。 TWS1=(−VPW+VSW)*HCK (1) TWE1=(−VPW+VSW+VEW)*HCK (2)
数VAWより大きい場合、すなわち画像データ書き込み
手段3がフレームメモリ2に対して書き込み可能に接続
されているものと判断される場合には、現書き込みフレ
ームメモリに係る書き込み開始時点TWS1は式(3)
に示すように与えられ、書き込み終了時点TWE1は式
(4)に示すように与えられる。 TWS1=(−VPW+VSW+VAW)*HCK (3) TWE1=(−VPW+VSW+VEW+VAW)*HCK (4)
き込みを実施するフレームメモリ(以下、適宜次書き込
みフレームメモリと称するものとする)に係る書き込み
開始時点TWS2は式(5)に示すように与えられ、書
き込み終了時点TWE2は式(6)に示すように与えら
れる。 TWS2=TWS1+VAW*HCK (5) TWE2=TWE1+VAW*HCK (6)
間の特定について説明する。ここでも、画像データ読み
出し手段5が有効画範囲に係る画像データを読み出すた
めにフレームメモリ1またはフレームメモリ2の先頭ラ
インへのアクセスを開始する数ライン前の時点を基準時
点として、当該基準時点からの正負方向での時間差を読
み出し側クロック信号のクロック数に換算することで、
画像データ読み出し手段5によるフレームメモリ1また
はフレームメモリ2に対する画像データの読み出し開始
時点および読み出し終了時点を特定するものとする。追
い越し判定手段10は、図4(b)にTRKとして示さ
れる基準時点において読み出し側カウンタ8の計数値を
読み出す。この計数値として与えられるライン番号VP
Rがトータルライン数VAR以下の場合には、画像デー
タ読み出し手段5が基準時点においてフレームメモリ1
に対して読み出し可能に接続されているものと判断され
る。また、ライン番号VPRがトータルライン数VAR
より大きい場合には、画像データ読み出し手段5が基準
時点においてフレームメモリ2に対して読み出し可能に
接続されているものと判断される。
5に係る読み出し開始時点との間に存在するライン数を
VMとし、画像データ読み出し手段5が1ラインすなわ
ち画素数HARだけ走査するのに要する読み出し側クロ
ック信号のクロック数をNCKとすると、画像データ読
み出し手段5が基準時点において読み出し可能に接続さ
れているフレームメモリ(以下、適宜現読み出しフレー
ムメモリと称するものとする)に係る読み出し開始時点
TRSは式(7)に示すように与えられ、読み出し終了
時点TREは式(8)に示すように与えられる。なお、
読み出し側で1ライン走査するのに要するクロック数N
CKは、表示装置に係る仕様あるいは受信装置内で適宜
為される各種設定等に応じて、予め導出されているもの
とする。 TRS=VM*NCK (7) TRE=(VM+VER)*NCK (8)
書き込み手段3および画像データ読み出し手段5に係る
種々のアクセス状況に応じての追い越し判定について説
明する。VPWとVAWとの比較に基づいて画像データ
書き込み手段3が画像データ書き込み可能に接続される
フレームメモリを特定するとともに、VPRとVARと
の比較に基づいて画像データ読み出し手段5が画像デー
タ読み出し可能に接続されるフレームメモリを特定する
ことで、画像データ書き込み手段3および画像データ読
み出し手段5がそれぞれ接続されているフレームメモリ
が同一であるか否かを判定できる。追い越しについての
判定は、基準時点において画像データ書き込み手段3と
画像データ読み出し手段5とが同一のフレームメモリに
接続されている場合と、異なるフレームメモリに接続さ
れている場合とに分けて為される。
出しに際してのフレームメモリに係るアドレス更新状況
の一例を示す図である。図6において、実線は画像デー
タ読み出し手段5がアクセスするフレームメモリ上のア
ドレス更新状況を示し、破線は画像データ書き込み手段
3がアクセスするフレームメモリ上のアドレス更新状況
を示す。なお、以下に示される同様の図においても実線
および破線はそれぞれ上記と同じ意味を有するものとす
る。この例では、基準時点において画像データ書き込み
手段3と画像データ読み出し手段5とは同一のフレーム
メモリに対して接続されているものとする。この場合、
画像データ読み出し手段5が画像データ書き込み手段3
より先に現読み出しフレームメモリに対するアクセスを
開始するとともに、画像データ読み出し手段5が画像デ
ータ書き込み手段3より先に現読み出しフレームメモリ
に対するアクセスを終了するから、追い越しが発生する
ことはない。したがって、以下の式(9)および式(1
0)を満たせば、フレームメモリに係るアドレス更新状
況は図6に示されるような形態となるから、追い越しは
発生しないものと判定することができる。なお、式
(9)および式(10)については、誤判定を防止する
ために、所定のクロック数分のマージンTMを見込むも
のとする。 TRS+TM<TWS1 (9) TRE+TM<TWE1 (10)
出しに際してのフレームメモリに係るアドレス更新状況
の他の例を示す図である。この例でも、画像データ書き
込み手段3と画像データ読み出し手段5とは同一のフレ
ームメモリに対して接続されているものとする。この場
合、画像データ書き込み手段3が画像データ読み出し手
段5より先に現読み出しフレームメモリに対するアクセ
スを開始するとともに、画像データ書き込み手段3が画
像データ読み出し手段5より先に現読み出しフレームメ
モリに対するアクセスを終了するから、追い越しが発生
することはない。したがって、以下の式(11)および
式(12)を満たせば、フレームメモリに係るアドレス
更新状況は図7に示されるような形態となるから、追い
越しは発生しないものと判定することができる。 TWS1+TM<TRS (11) TWE1+TM<TRE (12)
出しに際してのフレームメモリに係るアドレス更新状況
の他の例を示す図である。この例でも、基準時点におい
て画像データ書き込み手段3と画像データ読み出し手段
5とは同一のフレームメモリに対して接続されているも
のとする。この場合、追い越しが発生しているために、
式(9)および式(10)を同時に満たすこともなく、
式(11)および式(12)を同時に満たすこともな
い。
出しに際してのフレームメモリに係るアドレス更新状況
の他の例を示す図である。この例では、基準時点におい
て画像データ書き込み手段3と画像データ読み出し手段
5とは異なるフレームメモリに対して接続されているも
のとする。この際、現読み出しフレームメモリと次書き
込みフレームメモリとが同一のフレームメモリであるか
ら、これらフレームメモリについて追い越しが発生する
か否かを判定する必要がある。この場合、画像データ読
み出し手段5が画像データ書き込み手段3より先に現読
み出しフレームメモリに対するアクセスを開始するとと
もに、画像データ読み出し手段5が画像データ書き込み
手段3より先に現読み出しフレームメモリに対するアク
セスを終了するから、追い越しが発生することはない。
したがって、以下の式(13)および式(14)を満た
せば、フレームメモリに係るアドレス更新状況は図9に
示されるような形態となるから、追い越しは発生しない
ものと判定することができる。 TRS+TM<TWS2 (13) TRE+TM<TWE2 (14)
み出しに際してのフレームメモリに係るアドレス更新状
況の他の例を示す図である。この例でも、基準時点にお
いて画像データ書き込み手段3と画像データ読み出し手
段5とは異なるフレームメモリに対して接続されている
ものとする。この際、現読み出しフレームメモリと次書
き込みフレームメモリとが同一のフレームメモリとな
る。この場合、画像データ書き込み手段3が画像データ
読み出し手段5より先に現読み出しフレームメモリに対
するアクセスを開始するとともに、画像データ書き込み
手段3が画像データ読み出し手段5より先に現読み出し
フレームメモリに対するアクセスを終了するから、追い
越しが発生することはない。したがって、以下の式(1
5)および式(16)を満たせば、フレームメモリに係
るアドレス更新状況は図10に示されるような形態とな
るから、追い越しは発生しないものと判定することがで
きる。 TWS2+TM<TRS (15) TWE2+TM<TRE (16)
み出しに際してのフレームメモリに係るアドレス更新状
況の他の例を示す図である。この例でも、基準時点にお
いて画像データ書き込み手段3と画像データ読み出し手
段5とは異なるフレームメモリに対して接続されている
ものとする。この場合、追い越しが発生しているため
に、式(13)および式(14)を同時に満たすことも
なく、式(15)および式(16)を同時に満たすこと
もない。
説明する。図12は、この発明の実施の形態1による追
い越し判定方法を示すフローチャートである。画像デー
タ読み出し手段5が有効画範囲に係る画像データを読み
出すためにフレームメモリ1またはフレームメモリ2の
先頭ラインへのアクセスを開始する数ライン前すなわち
基準時点になると、現読み出しフレームメモリを対象と
する追い越し判定処理を開始する(ステップST1)。
この際、追い越し判定手段10は、基準時点における書
き込み側カウンタ7の計数値VPWおよび読み出し側カ
ウンタ8の計数値VPRを読み出して、現書き込みフレ
ームメモリに係る書き込み開始時点TWS1、書き込み
終了時点TWE1、次書き込みフレームメモリに係る書
き込み開始時点TWS2、書き込み終了時点TWE2、
現読み出しフレームメモリに係る読み出し開始時点TR
S、読み出し終了時点TREを演算する。
込み側カウンタ7の計数値VPWが書き込み側画面のト
ータルライン数VAW以下であるか否かを判定する(ス
テップST2)。ステップST2において、判定がYe
sの場合には、画像データ書き込み手段3がフレームメ
モリ1にアクセスしていることを意味し、書き込み側フ
ラグをセットする(ステップST3)。ステップST2
において、判定がNoの場合には、画像データ書き込み
手段3がフレームメモリ2にアクセスしていることを意
味し、書き込み側フラグをクリアする(ステップST
4)。
出し側カウンタ8の計数値VPRが読み出し側画面のト
ータルライン数VAR以下であるか否かを判定する(ス
テップST5)。ステップST5において、判定がYe
sの場合には、画像データ読み出し手段5がフレームメ
モリ1にアクセスしていることを意味し、読み出し側フ
ラグをセットする(ステップST6)。ステップST5
において、判定がNoの場合には、画像データ読み出し
手段5がフレームメモリ2にアクセスしていることを意
味し、読み出し側フラグをクリアする(ステップST
7)。次に、書き込み側フラグと読み出し側フラグとの
XOR(イクスクルーシブ・オア)を演算する(ステッ
プST8)。そして、演算されたXOR値が0であるか
否かを判定する(ステップST9)。
合には、現書き込みフレームメモリと現読み出しフレー
ムメモリとが同一であることを意味し、現書き込みフレ
ームメモリに係る書き込み開始時点TWS1と現読み出
しフレームメモリに係る読み出し開始時点TRSとにつ
いて式(9)を満たすか否かを判定する(ステップST
10)。ステップST10においてYesと判定された
場合には、現書き込みフレームメモリに係る書き込み終
了時点TWE1と現読み出しフレームメモリに係る読み
出し終了時点TREとについて式(10)を満たすか否
かを判定する(ステップST11)。ステップST11
においてYesと判定された場合には、画像データ読み
出し手段5が現読み出しフレームメモリに対して読み出
しを実施している間において追い越しが発生することは
ないと判断できるから、追い越し判定フラグをクリアす
る(ステップST12)。ステップST11においてN
oと判定された場合には画像データ読み出し手段5が現
読み出しフレームメモリに対して読み出しを実施してい
る間において追い越しが発生する可能性が大であると判
断できるから、追い越し判定フラグをセットする(ステ
ップST13)。
た場合には、現書き込みフレームメモリに係る書き込み
開始時点TWS1と現読み出しフレームメモリに係る読
み出し開始時点TRSとについて式(11)を満たすか
否かを判定する(ステップST14)。ステップST1
4においてYesと判定された場合には、現書き込みフ
レームメモリに係る書き込み終了時点TWE1と現読み
出しフレームメモリに係る読み出し終了時点TREとに
ついて式(12)を満たすか否かを判定する(ステップ
ST15)。ステップST15においてYesと判定さ
れた場合には、画像データ読み出し手段5が現読み出し
フレームメモリに対して読み出しを実施している間にお
いて追い越しが発生することはないと判断できるから、
追い越し判定フラグをクリアする(ステップST1
6)。
た場合には、現読み出しフレームメモリに対する画像デ
ータ書き込み手段3に係る書き込み開始時点TWS1と
画像データ読み出し手段5に係る読み出し開始時点TR
Sとが非常に近接していると考えられるから、追い越し
が発生する可能性が高く、追い越し判定フラグをセット
する(ステップST17)。また、ステップST15に
おいてNoと判定された場合には、画像データ読み出し
手段5が現読み出しフレームメモリに対して読み出しを
実施している間において追い越しが発生する可能性が大
であると判断できるから、追い越し判定フラグをセット
する(ステップST17)。
場合には、現書き込みフレームメモリと現読み出しフレ
ームメモリとが異なることを意味し、次書き込みフレー
ムメモリに係る書き込み開始時点TWS2と現読み出し
フレームメモリに係る読み出し開始時点TRSとについ
て式(13)を満たすか否かを判定する(ステップST
18)。ステップST18においてYesと判定された
場合には、次フレームメモリに係る書き込み終了時点T
WE2と現フレームメモリに係る読み出し終了時点TR
Eとについて式(14)を満たすか否かを判定する(ス
テップST19)。ステップST19においてYesと
判定された場合には、画像データ読み出し手段5が現読
み出しフレームメモリに対して読み出しを実施している
間において追い越しが発生することはないと判断できる
から、追い越し判定フラグをクリアする(ステップST
20)。ステップST19においてNoと判定された場
合には、画像データ読み出し手段5が現読み出しフレー
ムメモリに対して読み出しを実施している間において追
い越しが発生する可能性が大であると判断できるから、
追い越し判定フラグをセットする(ステップST2
1)。
た場合には、次書き込みフレームメモリに係る書き込み
開始時点TWS2と現読み出しフレームメモリに係る読
み出し開始時点TRSとについて式(15)を満たすか
否かを判定する(ステップST22)。ステップST2
2においてYesと判定された場合には、次書き込みフ
レームメモリに係る書き込み終了時点TWE2と現読み
出しフレームメモリに係る読み出し終了時点TREとに
ついて式(16)を満たすか否かを判定する(ステップ
ST23)。ステップST23においてYesと判定さ
れた場合には、画像データ読み出し手段5が現読み出し
フレームメモリに対して読み出しを実施している間にお
いて追い越しが発生することはないと判断できるから、
追い越し判定フラグをクリアする(ステップST2
4)。
た場合には、現読み出しフレームメモリに対する画像デ
ータ書き込み手段3に係る書き込み開始時点TWS2と
画像データ読み出し手段5に係る読み出し開始時点TR
Sとが非常に近接していると考えられるから、追い越し
が発生する可能性が高く、追い越し判定フラグをセット
する(ステップST25)。また、ステップST23に
おいてNoと判定された場合には、画像データ読み出し
手段5が現読み出しフレームメモリに対して読み出しを
実施している間において追い越しが発生する可能性が大
であると判断できるから、追い越し判定フラグをセット
する(ステップST25)。
テップST16、ステップST17、ステップST2
0、ステップST21、ステップST24およびステッ
プST25の処理に続いては、追い越し判定フラグが確
定したことを受けて、アクセス対象のフレームメモリに
係る追い越し判定処理を終了する(ステップST2
6)。追い越し判定手段10は、上記の追い越し判定処
理により確定された追い越し判定フラグを参照し、追い
越し判定フラグがセットされている場合には第2のスイ
ッチ6を制御して、画像データ読み出し手段5に同一の
フレームメモリを2度連続して読み出させる。
計数エラーを防止するために、2フレームに1度計数値
をリセットする。例えば、フレームメモリ1に係る書き
込み開始時点毎に、フレームメモリ1の先頭ラインに応
じた所定のライン番号を示すように計数値をリセットす
る。また、読み出し側カウンタ8については、計数エラ
ーを防止するとともに、追い越し判定手段10の指示に
基づきフレームメモリ1またはフレームメモリ2に対し
て画像データの読み出しを2度連続して実施できるよう
にするために、1フレームに1度計数値をリセットす
る。例えば、フレームメモリ1またはフレームメモリ2
に係る読み出し開始時点毎に、それぞれフレームメモリ
1の先頭ラインに応じた所定のライン番号またはフレー
ムメモリ2の先頭ラインに応じた所定のライン番号を示
すように計数値をリセットする。各フレーム毎に読み出
し開始時点よりも所定数のラインだけ前の基準時点にお
いて実施される追い越し判定処理において、追い越しが
発生すると判定された場合には、追い越し判定手段10
の指示に基づき、前回読み出したフレームメモリの先頭
ラインに応じた所定のライン番号を示すように計数値を
リセットする。
ば、フレームメモリ1と、フレームメモリ2と、書き込
み側スイッチ4と読み出し側スイッチ6と、2つのフレ
ームメモリに書き込む画像データのライン数を2フレー
ム連続に計数する書き込み側カウンタ7と、2つのフレ
ームメモリから読み出す画像データのライン数を2フレ
ーム連続に計数する読み出し側カウンタ8とを有して構
成される映像処理装置において、追い越し判定手段10
により、基準時点で読み出された書き込み側カウンタ7
の計数値および読み出し側カウンタ8の計数値に基づい
て、現書き込みフレームメモリおよび現読み出しフレー
ムメモリをそれぞれ特定するとともに、現書き込みフレ
ームメモリおよび次書き込みフレームメモリに対する書
き込み開始時点、書き込み終了時点、並びに現読み出し
フレームメモリに対する読み出し開始時点、読み出し終
了時点を演算して、追い越しが発生するか否かを判定す
るように構成したので、所定のマージンを設けての時間
軸上における書き込み開始時点と読み出し開始時点との
比較並びに書き込み終了時点と読み出し終了時点との比
較の結果に応じて追い越しが発生するか否かを判定する
ことがことができるから、追い越しの判定精度を上げる
ことができて、入力映像信号と出力映像信号とのフレー
ム周波数の差に対する対応範囲を大きくとることが可能
となる。また、入力映像信号または出力映像信号に係る
垂直方向の画サイズが変化するとフレームメモリに対す
る書き込み速度または読み出し速度が変化して見かけ上
フレーム周波数が変化するのと同様の動作が生じるが、
追い越しの判定精度を上げることで、同様に入力映像信
号または出力映像信号に係る垂直方向の画サイズの変化
に対する対応範囲を大きくとることが可能となる。さら
に、追い越しの検出精度を上げることで、2度読みを最
小限に抑えて良好な映像を提供することができるという
効果を奏する。
力映像信号に含まれる水平同期信号の周期を読み出し側
クロック信号に係るクロック数に対応させて検出し、フ
レームメモリ1またはフレームメモリ2に対する書き込
み開始時点、書き込み終了時点、読み出し開始時点およ
び読み出し終了時点をそれぞれ基準時点からの正負方向
での時間差に相当する読み出し側クロック信号のクロッ
ク数により表現するようにしたので、読み出し側クロッ
ク信号のクロック数という共通の尺度に基づいて書き込
み開始時点、書き込み終了時点、読み出し開始時点およ
び読み出し終了時点を特定することができるから、追い
越しの判定を比較的簡易な回路構成または処理手順によ
り実施することができるという効果を奏する。
時点において書き込み側カウンタ7の計数値および読み
出し側カウンタ8の計数値を読み出し、追い越しが発生
すると予測される場合には、前回読み出しを実施したフ
レームメモリから再度読み出しを実施するように読み出
し側スイッチ6を制御するようにしたので、追い越しが
発生するのを確実に回避することができてより良好な映
像を提供することができるという効果を奏する。
モリ2から読み出しが開始される毎に、例えば読み出し
開始時点において、読み出し対象とされているフレーム
メモリに対応して所定のライン番号を示すように読み出
し側カウンタ8の計数値をリセットするように構成した
ので、追い越しが発生すると予測される場合に、読み出
し側カウンタ8の計数値を2度読みされるフレームメモ
リに応じたライン番号を示すようにリセットすることが
可能となり、読み出し側カウンタ8の計数値を読み出し
動作に常に整合させることが可能となり、映像処理装置
が常時正常に動作することを担保することができるとい
う効果を奏する。
映像処理装置および追い越し判定方法は、本願発明を限
定するものではなく、例示することを意図して開示され
ているものである。本願発明の技術的範囲は特許請求の
範囲の記載により定められるものであり、特許請求の範
囲に記載された技術的範囲内において種々の設計的変更
が可能である。例えば、上記実施の形態においては、入
力映像信号および出力映像信号ともにプログレッシブの
信号フォーマットであることを前提として説明を為して
いるが、フレームメモリに対する書き込み開始時点、書
き込み終了時点、読み出し開始時点、読み出し終了時点
に係る演算方法をインタレースの信号フォーマットを有
する入力映像信号または出力映像信号に適合させること
で、入力映像信号および映像出力信号のいずれか一方ま
たは両方をインタレースの信号フォーマットを有する映
像信号とした場合にも本願発明を適用できることは明白
であろう。また、追い越し判定手段10については、専
用のハードウエアで実現できることは勿論であるが、追
い越し判定処理に係る演算には高速性が要求されないこ
とから、ROM等に格納された追い越し判定用の所定の
プログラムをCPUで実行することで実現することも可
能である。
のフレームメモリと、第2のフレームメモリと、入力映
像信号の書き込み先をいずれかのフレームメモリに設定
する第1のスイッチと、出力映像信号の読み出し先をい
ずれかのフレームメモリに設定する第2のスイッチと、
入力映像信号に係る画像データのライン数を2フレーム
連続に計数する書き込み側カウンタと、出力映像信号に
係る画像データのライン数を2フレーム連続に計数する
読み出し側カウンタとを有して構成される映像処理装置
において、追い越し判定手段により、所定の時点で読み
出された書き込み側カウンタの計数値および読み出し側
カウンタの計数値に基づいて、書き込み側で書き込み可
能に接続されているフレームメモリおよび読み出し側で
読み出し可能に接続されているフレームメモリをそれぞ
れ特定するとともに、第1のフレームメモリまたは第2
のフレームメモリに対する書き込み開始時点、書き込み
終了時点、読み出し開始時点および読み出し終了時点を
演算して、追い越しが発生するか否かを判定するように
構成したので、時間軸上における書き込み開始時点と読
み出し開始時点との比較並びに書き込み終了時点と読み
出し終了時点との比較の結果に基づいて追い越しの判定
を実施することができるから、追い越しの判定精度を上
げることができて入力映像信号と出力映像信号とのフレ
ーム周波数の差に係る対応範囲を大きくとることができ
るとともに、2度読みを最小限に抑えて良好な映像を提
供できるという効果を奏する。
により、入力映像信号に含まれる水平同期信号の周期を
第1のフレームメモリまたは第2のフレームメモリから
画像データを読み出す動作を与えるクロック信号に係る
クロック数に対応させて計測し、追い越し判定手段によ
り、書き込み側カウンタの計数値および読み出し側カウ
ンタの計数値を読み出した時点を基準にして、第1のフ
レームメモリまたは第2のフレームメモリに対する画像
データの書き込み開始時点、書き込み終了時点、読み出
し開始時点および読み出し終了時点をそれぞれ上記基準
時点からの正負方向での時間差に相当する上記クロック
信号のクロック数により表現するようにしたので、読み
出し側クロック信号のクロック数という共通の尺度に基
づいて書き込み開始時点、書き込み終了時点、読み出し
開始時点、読み出し終了時点を特定することができるか
ら、追い越しの判定を比較的簡易な回路構成または処理
手順により実施することができるという効果を奏する。
モリから読み出しが開始される時点よりも所定数のライ
ン分だけ前の時点において書き込み側カウンタの計数値
および読み出し側カウンタの計数値を読み出し、追い越
しが発生すると予測される場合には、前回読み出しを実
施したフレームメモリから再度読み出しを実施するよう
に第2のスイッチを制御するようにしたので、追い越し
が発生するのを確実に回避することができてより良好な
映像を提供することができるという効果を奏する。
または第2のフレームメモリから読み出しが開始される
毎に、読み出し開始時点近傍において、読み出しが実施
されるフレームメモリに対応させて読み出し側カウンタ
に所定のライン番号が計数値として設定されるようにし
たので、追い越しが発生すると予測される際には、読み
出し側カウンタの計数値を2度読みされるフレームメモ
リに応じたライン番号に設定することが可能となり、読
み出し側カウンタの計数値を読み出し動作に常に整合さ
せることが可能となり、映像処理装置が常時正常に動作
することを担保することができるという効果を奏する。
の構成の一例を示すブロック図である。
示す回路図である。
メモリ上でのアドレス更新状況を示す図である。
メモリ上でのアドレス更新状況を示す図である。
る各信号の変化を示すタイミングチャートである。
てのフレームメモリに係るアドレス更新状況の一例を示
す図である。
てのフレームメモリに係るアドレス更新状況の他の例を
示す図である。
てのフレームメモリに係るアドレス更新状況の他の例を
示す図である。
てのフレームメモリに係るアドレス更新状況の他の例を
示す図である。
してのフレームメモリに係るアドレス更新状況の他の例
を示す図である。
してのフレームメモリに係るアドレス更新状況の他の例
を示す図である。
定方法を示すフローチャートである。
ロック図である。
してのフレームメモリに係るアドレス更新状況の一例を
示す図である。
してのフレームメモリに係るアドレス更新状況の他の例
を示す図である。
してのフレームメモリに対するアクセス状況を示すタイ
ミングチャートである。
レームメモリ(第2のフレームメモリ)、3 画像デー
タ書き込み手段、4 書き込み側スイッチ(第1のスイ
ッチ)、5 画像データ読み出し手段、6 読み出し側
スイッチ(第2のスイッチ)、7 書き込み側カウン
タ、8 読み出し側カウンタ、9 水平同期周期計測手
段、10 追い越し判定手段、11 ORゲート、12
SRフリップフロップ、13 カウンタ、14 ラッ
チ
Claims (6)
- 【請求項1】 1フレームの画像データを記憶可能な第
1のフレームメモリと、1フレームの画像データを記憶
可能な第2のフレームメモリと、入力映像信号の書き込
み先を前記第1のフレームメモリまたは前記第2のフレ
ームメモリのいずれか一方に設定する第1のスイッチ
と、出力映像信号の読み出し先を前記第1のフレームメ
モリまたは前記第2のフレームメモリのいずれか一方に
設定する第2のスイッチと、入力映像信号に係る画像デ
ータのライン数を2フレーム連続に計数する書き込み側
カウンタと、出力映像信号に係る画像データのライン数
を2フレーム連続に計数する読み出し側カウンタと、前
記書き込み側カウンタの計数値および前記読み出し側カ
ウンタの計数値を所定の時点で読み出して前記第1のフ
レームメモリおよび前記第2のフレームメモリの両方あ
るいはいずれか一方に対する画像データの書き込み開始
時点および書き込み終了時点並びに前記第1のフレーム
メモリおよび前記第2のフレームメモリの両方あるいは
いずれか一方に対する画像データの読み出し開始時点お
よび読み出し終了時点を演算して追い越しが発生するか
否かを判定する追い越し判定手段とを有して構成される
ことを特徴とする映像処理装置。 - 【請求項2】 入力映像信号に含まれる水平同期信号の
周期を第1のフレームメモリまたは第2のフレームメモ
リから画像データを読み出す動作を与えるクロック信号
に係るクロック数に対応させて計測する水平同期周期計
測手段を備え、 追い越し判定手段が、書き込み側カウンタの計数値およ
び読み出し側カウンタの計数値を読み出した時点を基準
にして、第1のフレームメモリまたは第2のフレームメ
モリに対する画像データの書き込み開始時点、書き込み
終了時点、読み出し開始時点および読み出し終了時点を
それぞれ前記基準時点からの正負方向での時間差に相当
する前記クロック信号のクロック数により表現すること
を特徴とする請求項1記載の映像処理装置。 - 【請求項3】 追い越し判定手段は、第1のフレームメ
モリまたは第2のフレームメモリから読み出しが開始さ
れる時点よりも所定数のライン分だけ前の時点において
書き込み側カウンタの計数値および読み出し側カウンタ
の計数値を読み出し、追い越しが発生すると予測される
場合には、前回読み出しを実施したフレームメモリから
再度読み出しを実施するように第2のスイッチを制御す
ることを特徴とする請求項1記載の映像処理装置。 - 【請求項4】 第1のフレームメモリまたは第2のフレ
ームメモリから読み出しが開始される毎に、読み出し開
始時点近傍において、読み出しが実施されるフレームメ
モリに対応させて読み出し側カウンタに所定のライン番
号が計数値として設定されることを特徴とする請求項3
記載の映像処理装置。 - 【請求項5】 1フレームの画像データを記憶可能な第
1のフレームメモリと、1フレームの画像データを記憶
可能な第2のフレームメモリと、入力映像信号の書き込
み先を前記第1のフレームメモリまたは前記第2のフレ
ームメモリのいずれか一方に設定する第1のスイッチ
と、出力映像信号の読み出し先を前記第1のフレームメ
モリまたは前記第2のフレームメモリのいずれか一方に
設定する第2のスイッチと、入力映像信号に係る画像デ
ータのライン数を2フレーム連続に計数する書き込み側
カウンタと、出力映像信号に係る画像データのライン数
を2フレーム連続に計数する読み出し側カウンタとを有
して構成される映像処理装置においてフレームメモリ上
での追い越しを判定する追い越し判定方法であって、 前記書き込み側カウンタの計数値および前記読み出し側
カウンタの計数値を読み出すステップと、前記書き込み
側カウンタの計数値に基づいて前記第1のスイッチによ
り画像データ書き込み可能となっているフレームメモリ
を特定するステップと、前記読み出し側カウンタの計数
値に基づいて前記第2のスイッチにより画像データ読み
出し可能となっているフレームメモリを特定するステッ
プと、前記書き込み側カウンタの計数値に基づいて前記
第1のフレームメモリおよび前記第2のフレームメモリ
に対する画像データの書き込み開始時点および書き込み
終了時点を演算するステップと、前記読み出し側カウン
タの計数値に基づいて前記第1のフレームメモリまたは
前記第2のフレームメモリに対する画像データの読み出
し開始時点および読み出し終了時点を演算するステップ
と、画像データ書き込み可能となっていると特定された
フレームメモリ情報、画像データ読み出し可能となって
いると特定されたフレームメモリ情報、第1のフレーム
メモリまたは第2のフレームメモリに対する画像データ
の書き込み開始時点、書き込み終了時点、読み出し開始
時点および読み出し終了時点を基にして追い越しが発生
するか否かを判定するステップとを有することを特徴と
する追い越し判定方法。 - 【請求項6】 入力映像信号に含まれる水平同期信号の
周期を第1のフレームメモリまたは第2のフレームメモ
リから画像データを読み出す動作を与えるクロック信号
に係るクロック数に対応させて計測するステップを有
し、 書き込み側カウンタの計数値および読み出し側カウンタ
の計数値を読み出した時点を基準にして、第1のフレー
ムメモリまたは第2のフレームメモリに対する画像デー
タの書き込み開始時点、書き込み終了時点、読み出し開
始時点および読み出し終了時点を前記基準時点からの正
負方向の時間差に相当する前記クロック信号のクロック
数により表現することを特徴とする請求項5記載の追い
越し判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002063532A JP4147791B2 (ja) | 2002-03-08 | 2002-03-08 | 映像処理装置および映像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002063532A JP4147791B2 (ja) | 2002-03-08 | 2002-03-08 | 映像処理装置および映像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264753A true JP2003264753A (ja) | 2003-09-19 |
JP4147791B2 JP4147791B2 (ja) | 2008-09-10 |
Family
ID=29196757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002063532A Expired - Fee Related JP4147791B2 (ja) | 2002-03-08 | 2002-03-08 | 映像処理装置および映像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4147791B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004163919A (ja) * | 2002-10-21 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法並びに電子機器 |
WO2008017227A1 (fr) * | 2006-07-31 | 2008-02-14 | Huawei Technologies Co., Ltd. | Procédé et appareil permettant de réaliser une conversion de fréquence de trames |
JP2008039979A (ja) * | 2006-08-03 | 2008-02-21 | Sony Corp | 駆動回路及びその駆動方法、並びに電気光学表示装置及び映像表示装置 |
JP2008079064A (ja) * | 2006-09-22 | 2008-04-03 | Nec Personal Products Co Ltd | 映像信号処理装置、 |
CN114554115A (zh) * | 2020-11-25 | 2022-05-27 | 中强光电股份有限公司 | 影像输出装置以及影像输出方法 |
-
2002
- 2002-03-08 JP JP2002063532A patent/JP4147791B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004163919A (ja) * | 2002-10-21 | 2004-06-10 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法並びに電子機器 |
WO2008017227A1 (fr) * | 2006-07-31 | 2008-02-14 | Huawei Technologies Co., Ltd. | Procédé et appareil permettant de réaliser une conversion de fréquence de trames |
JP2008039979A (ja) * | 2006-08-03 | 2008-02-21 | Sony Corp | 駆動回路及びその駆動方法、並びに電気光学表示装置及び映像表示装置 |
JP2008079064A (ja) * | 2006-09-22 | 2008-04-03 | Nec Personal Products Co Ltd | 映像信号処理装置、 |
JP4719116B2 (ja) * | 2006-09-22 | 2011-07-06 | Necパーソナルプロダクツ株式会社 | 映像信号処理装置、 |
CN114554115A (zh) * | 2020-11-25 | 2022-05-27 | 中强光电股份有限公司 | 影像输出装置以及影像输出方法 |
US12020668B2 (en) | 2020-11-25 | 2024-06-25 | Coretronic Corporation | Image output device and image output method |
Also Published As
Publication number | Publication date |
---|---|
JP4147791B2 (ja) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940006348B1 (ko) | 비트맵형 그래픽 단말장치 | |
US7336317B2 (en) | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device | |
US6877106B2 (en) | Image display method, image display system, host device, image display device and display interface | |
US5861879A (en) | Video signal processing device for writing and reading a video signal with respect to a memory according to different clocks, while preventing a write/read address pass-by in the memory | |
US20020140685A1 (en) | Display control apparatus and method | |
CN112804532A (zh) | 一种图像数据获取方法、系统及相关装置 | |
CN113205779B (zh) | 适用于电子墨水屏的多屏同步控制方法、装置及系统 | |
US7202870B2 (en) | Display controller provided with dynamic output clock | |
US20080211962A1 (en) | Frame synchronizer circuit | |
US7349032B2 (en) | Circuit to resize and enlarge an image signal and resizing and enlargement method for an image signal | |
JP2003264753A (ja) | 映像処理装置および追い越し判定方法 | |
US6559896B1 (en) | Plural image display | |
JP2002099270A (ja) | 同期信号発生回路及びそれを用いた画像表示装置及び同期信号生成方法 | |
JPH09116874A (ja) | 映像信号処理回路 | |
CN113141481B (zh) | 视频时序转换方法和装置、计算机可读介质 | |
CN102752478B (zh) | 一种场同步信号处理方法及控制电路 | |
CN116033205B (zh) | 可支持高刷新率视频源实时切换的显示控制方法及系统 | |
JP5896642B2 (ja) | 映像処理装置、映像処理方法、及びプログラム | |
JPH1127599A (ja) | 2画面表示テレビジョン及び2画面表示の為の追い越し制御回路 | |
JPH114406A (ja) | 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体 | |
JPH10333122A (ja) | 表示制御装置及びその方法 | |
JP2001100730A (ja) | 図形処理装置 | |
JP2004274576A (ja) | 映像信号処理装置 | |
JP2663484B2 (ja) | メモリ装置 | |
JP2013038706A (ja) | 映像処理装置、映像処理方法、及びコンピュータプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040712 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |